JP5427193B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、スイッチングレギュレータに関し、特に、ヒステリティック制御方式のスイッチングレギュレータの過電流保護に関する。

一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。

このようなスイッチングレギュレータとして、誤差増幅器を用いたフィードバック制御ではなく、比較器を用いて出力電圧が所定の範囲内となるようにスイッチ素子を制御するヒステリティック制御を行うものがある。ヒステリティック制御では、誤差増幅器のスルーレートによって決まる動作時間を要しないため高速に応答することができる。

安定したヒステリティック制御を行うためには、出力リップルの振幅を大きくする必要があるが、振幅を大きくしすぎると適切な出力電圧を得ることができないという問題がある。そこで、基準電圧に出力リップルと逆波形の電圧を重畳した疑似リップル電圧を用いて、出力電圧が疑似リップル電圧を下回ったときにスイッチ素子を一定時間オン制御するようにしている（例えば、特許文献１参照）。

米国特許第７，２０２，６４２号明細書

スイッチングレギュレータではスイッチ素子に流れるピーク電流を制限するために過電流保護を行う場合がある。過電流保護が機能するとスイッチ素子は強制的にオフ制御される。したがって、従来のヒステリティック制御方式のスイッチングレギュレータでは過電流保護によってスイッチ素子のオン時間が決められた時間（固定オン時間）よりも短くなり、出力電圧が低下する。このため、スイッチ素子がオフしてから出力電圧が疑似リップル電圧を下回るまでの時間、すなわち、スイッチ素子のオフ時間も短くなる。この結果、スイッチング周波数が上昇し、過電流保護が十分に機能しなくなるおそれがある。さらに、過電流保護によって出力電圧が目標電圧よりも定常的に低くなると、スイッチ素子を一定時間オン制御するための信号が出力されなくなり、ヒステリティック制御に戻れなくなるおそれがある。

上記問題に鑑み、本発明は、ヒステリティック制御方式のスイッチングレギュレータについてより優れた過電流保護を実現することを課題とする。

上記課題を解決するために本発明によって次のような手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、出力電圧と目標電圧とを比較する第１の比較器と、スイッチ素子に流れる電流の大きさと所定値とを比較する第２の比較器と、スイッチ素子のオン制御に係る固定オン時間を計時するオン時間タイマと、スイッチ素子のオフ制御に係る固定オフ時間を計時するオフ時間タイマと、第１の比較器の出力に応じてスイッチ素子を固定オン時間でオン制御し、第２の比較器の出力に応じてスイッチ素子を固定オフ時間でオフ制御する制御回路とを備えているものとする。この構成によると、通常動作時にはオン時間が固定でオフ時間が調整されるヒステリティック制御が行われ、過電流保護時にはオフ時間が固定でオン時間が調整されるピーク電流制御が行われる。

本発明によると、過電流保護時にスイッチ素子の固定オフ時間が確保される。これにより、過電流保護時のスイッチング周波数の上昇を抑制し、十分な垂下特性を得ることができる。また、過電流保護によって出力電圧が目標電圧よりも定常的に低くなっても、固定オフ時間の経過後に通常動作に復帰することができる。

図１は、第１の実施形態に係るスイッチングレギュレータの構成図である。 図２は、第２の実施形態に係るスイッチングレギュレータの構成図である。 図３は、第３の実施形態に係るスイッチングレギュレータの構成図である。 図４は、図３のスイッチングレギュレータの各種信号波形を示すグラフである。

（第１の実施形態）
図１は、第１の実施形態に係るスイッチングレギュレータの構成を示す。本実施形態に係るスイッチングレギュレータは、インダクタ３に接続されたスイッチ素子１、２を交互にオンオフすることによって例えばバッテリー等からの入力電圧Ｖｉｎを降圧して、コンデンサ４で平滑化した出力電圧Ｖｏｕｔを出力負荷５に供給する。

オン時間タイマ６は、スイッチ素子１のオン制御に係る固定オン時間を計時する。具体的には、オン時間タイマ６はスイッチ素子１の制御信号の立ち上がりをトリガとして固定オン時間の経過後にパルスを出力する。オフ時間タイマ７は、スイッチ素子１のオフ制御に係る固定オフ時間を計時する。具体的には、オフ時間タイマ７はスイッチ素子１の制御信号の立ち下がりをトリガとして固定オフ時間の経過後にパルスを出力する。

疑似リップル発生器８は、スイッチ素子１がターンオフするごとに基準電圧Ｖｒｅｆから徐々に上昇し、スイッチ素子１がオンのとき基準電圧Ｖｒｅｆまで徐々に下降する目標電圧Ｖｒｅｆ１を出力する。比較器９は、出力電圧Ｖｏｕｔをフィードバックした電圧Ｖｆｂと目標電圧Ｖｒｅｆ１とを比較し、電圧Ｖｆｂが目標電圧Ｖｒｅｆ１を下回ると出力をＨレベルにする。電流検出器１０は、スイッチ素子１に流れる電流を検出する。比較器１１は、電流検出器１０の出力と所定値とを比較する。所定値はスイッチ素子１に流れる電流の最大値に相当する。

制御回路１２は、比較器９の出力に応じてスイッチ素子１を固定オン時間でオン制御し、比較器１１の出力に応じてスイッチ素子１を固定オフ時間でオフ制御する。具体的には、制御回路１２において、ラッチ回路１２１は比較器１１の出力でセットされ、オフ時間タイマ７の出力でリセットされる。論理回路１２２は比較器９の出力とラッチ回路１２１の出力反転との論理積を演算する。論理回路１２３は比較器１１の出力とオン時間タイマ６の出力との論理和を演算する。ラッチ回路１２４は論理回路１２２の出力でセットされ、論理回路１２３の出力でリセットされる。そして、ラッチ回路１２４の出力およびその反転がそれぞれスイッチ素子１、２の制御信号となる。

以下、本実施形態に係るスイッチングレギュレータの動作について説明する。

＜通常動作＞
通常動作時にはスイッチ素子１に過電流は流れておらず、比較器１１の出力はＬレベルである。したがって、論理回路１２３の出力はオン時間タイマ６の出力と等しくなる。また、ラッチ回路１２１はリセット状態にあり、その出力はＬレベルである。したがって、論理回路１２２の出力は比較器９の出力と等しくなる。電圧Ｖｆｂが目標電圧Ｖｒｅｆ１を下回ると、比較器９の出力はＨレベルとなり、ラッチ回路１２４がセットされる。これにより、スイッチ素子１がオン制御される。そして、スイッチ素子１のオン制御開始から固定オン時間が経過するとオン時間タイマ６からパルスが出力され、ラッチ回路１２４がリセットされる。これにより、スイッチ素子１がオフ制御される。通常動作時には上記の動作を繰り返すことで、リップルが抑制された出力電圧Ｖｏｕｔを安定的に供給することができる。

＜過電流保護＞
過負荷などに起因してスイッチ素子１に流れる電流が上限値を超えると、比較器１１の出力がＨレベルになる。これにより、論理回路１２３の出力がＨレベルとなり、ラッチ回路１２４はリセットされ、スイッチ素子１はオフ制御される。すなわち、過電流が検知されるとスイッチ素子１はオン制御中であっても強制的にオフ制御される。スイッチ素子１がターンオフすることにより、入力電圧源からの電力供給が制限され、出力電圧Ｖｏｕｔが低下するといった過電流垂下が生じる。この結果、比較器９の出力がＨレベルとなる。しかし、比較器１１の出力がＨレベルになったことでラッチ回路１２１がセットされるため、比較器９の出力は論理回路１２２によってマスクされる。したがって、比較器９の出力がＨレベルとなっても、ラッチ回路１２４が直ちにセットされることはない。そして、スイッチ素子１のオフ制御開始から固定オフ時間が経過するとオフ時間タイマ７からパルスが出力され、論理回路１２２の出力がＨレベルとなる。これにより、ラッチ回路１２４がセットされてスイッチ素子１のオン制御が再開される。

以上、本実施形態によると、通常動作時にはオン時間固定のヒステリティック制御が行われ、過電流保護時にはオフ時間固定のピーク電流制御に切り替わる。これにより、過電流保護時のスイッチング周波数の上昇を抑制するとともに十分な垂下特性を得ることができる。また、ピーク電流制御からヒステリティック制御への切り替えも確実に行うことができる。

なお、オフ時間タイマ７のトリガとして比較器１１の出力反転、ラッチ回路１２１の出力反転を用いてもよい。また、比較器１１の出力に代えてラッチ回路１２１の出力を論理回路１２３に入力してもよい。また、疑似リップル発生器８は省略可能である。

また、電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものでなくとも出力電圧Ｖｏｕｔに比例していればよい。例えば、電圧Ｖｆｂとして出力電圧Ｖｏｕｔを抵抗分圧した電圧を用いてもよい。また、スイッチ素子２をダイオードに置き換えてもよい。

（第２の実施形態）
図２は、第２の実施形態に係るスイッチングレギュレータの構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。以下、オン時間タイマ６とオフ時間タイマ７の構成例について説明する。

オン時間タイマ６において、電流源６１はＲｏｎを仮想的な抵抗値として電流Ｖｉｎ／Ｒｏｎを出力する。電流源６１には容量素子６２が接続され、容量素子６２に並列にスイッチ素子６３が接続されている。スイッチ素子６３は例えばラッチ回路１２４の出力反転によって制御される。電圧源６４はＫを定数として電圧ＫＶｏｕｔを出力する。電圧比較器６５は電圧源６４の出力と容量素子６２の充電電圧とを比較する。

オフ時間タイマ７において、電流源７１はＲｏｆｆを仮想的な抵抗値として電流Ｖｉｎ／Ｒｏｆｆを出力する。電流源７１には容量素子７２が接続され、容量素子７２に並列にスイッチ素子７３が接続されている。スイッチ素子７３は例えばラッチ回路１２４の出力によって制御される。電圧源７４は電圧Ｋ（Ｖｉｎ−Ｖｏｕｔ）を出力する。電圧比較器７５は電圧源７４の出力と容量素子７２の充電電圧とを比較する。

以下、オン時間タイマ６およびオフ時間タイマ７の動作について説明する。

＜オン時間タイマの動作＞
オン時間タイマ６は主にスイッチングレギュレータの通常動作時に動作する。ラッチ回路１２４の出力がＨレベルになると、スイッチ素子１のオン制御が開始されるとともにスイッチ素子６３は非導通となる。これにより、それまで放電していた容量素子６２の充電が開始される。そして、容量素子６２の充電電圧が電圧ＫＶｏｕｔに達すると電圧比較器６５の出力はＨレベルとなり、ラッチ回路１２４はリセットされる。すなわち、容量素子６２の充電開始から充電電圧が電圧ＫＶｏｕｔに達するまでが固定オン時間に相当し、その時間はＶｏｕｔ／Ｖｉｎに比例する。

ここで、容量素子６２の静電容量をＣｏｎとすると、スイッチ素子１のオン時間Ｔｏｎは、
Ｔｏｎ＝ＣｏｎＲｏｎ×ＫＶｏｕｔ／Ｖｉｎ
＝Ｖｏｕｔ／Ｖｉｎ×Ｔ１
で表される。ただし、定数Ｔ１＝ＫＣｏｎＲｏｎである。

一方、降圧型のスイッチングレギュレータのスイッチング周期Ｔｓとすると、
Ｖｏｕｔ＝Ｔｏｎ／Ｔｓ×Ｖｉｎ
という関係が成り立つ。これら２式を整理するとＴｓ＝Ｔ１が導出される。すなわち、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの変動にかかわらずスイッチング周期を一定に保つことができる。

＜オフ時間タイマの動作＞
オフ時間タイマ７は主にスイッチングレギュレータの過電流保護時に動作する。過電流が検出されて比較器１１の出力がＨレベルとなり、ラッチ回路１２４の出力がＬレベルになると、スイッチ素子１の強制的なオフ制御が開始されるとともにスイッチ素子７３は非導通となる。これにより、それまで放電していた容量素子７２の充電が開始される。そして、容量素子７２の充電電圧が電圧Ｋ（Ｖｉｎ−Ｖｏｕｔ）に達すると電圧比較器７５の出力はＨレベルとなり、ラッチ回路１２１はリセットされ、ラッチ回路１２４はセットされる。すなわち、容量素子７２の充電開始から充電電圧が電圧Ｋ（Ｖｉｎ−Ｖｏｕｔ）に達するまでが固定オフ時間に相当し、その時間は（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎに比例する。

ここで、容量素子７２の静電容量をＣｏｆｆとすると、スイッチ素子１のオフ時間Ｔｏｆｆは、
Ｔｏｆｆ＝ＣｏｆｆＲｏｆｆ×Ｋ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ
＝（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔ２
で表される。ただし、定数Ｔ２＝ＫＣｏｆｆＲｏｆｆである。

一方、降圧型のスイッチングレギュレータのスイッチング周期Ｔｓとすると、
Ｖｏｕｔ＝Ｔｏｎ／Ｔｓ×Ｖｉｎ
＝（Ｔｓ−Ｔｏｆｆ）／Ｔｓ×Ｖｉｎ
という関係が成り立つ。これら２式を整理するとＴｓ＝Ｔ２が導出される。すなわち、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの変動にかかわらずスイッチング周期を一定に保つことができる。

以上、本実施形態によると、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの変動に影響されない、より安定的なスイッチング制御が可能となる。また、出力電圧が低下するほど固定オフ時間が長くなるため、より速やかな過電流垂下特性を得ることができる。

なお、Ｔ１＝Ｔ２を満たすように各素子の値を設定することで通常動作時および過電流保護時におけるスイッチング周期およびデューティ比が等しくなる。これにより、制御モードの切り替わり時におけるスイッチング制御の乱れがなくなり、スムーズな制御モード切り替えが可能となる。

（第３の実施形態）
図３は、第３の実施形態に係るスイッチングレギュレータの構成を示す。本実施形態に係るスイッチングレギュレータの概略構成は第１の実施形態と同様である。オン時間タイマ６は第２の実施形態と同様である。以下、オフ時間タイマ７と疑似リップル発生器８の構成例について説明する。

オフ時間タイマ７において、電流源７１はＲｏｆｆを仮想的な抵抗値として電流Ｖｏｕｔ／Ｒｏｆｆを出力する。電流源７１には容量素子７２が接続され、容量素子７２に並列にスイッチ素子７３が接続されている。スイッチ素子７３は例えばラッチ回路１２４の出力によって制御される。容量素子７２の充電電圧はｇｍアンプ７６の正入力端に入力される。ｇｍアンプ７６は３つの電流出力としての３つの電流源７６１、７６２および７６３を有する。電流源７６３とグランドとの間には抵抗素子７７が接続されており、抵抗素子７７の電圧はｇｍアンプ７６の負入力端に入力される。電流源７８はＲｘを仮想的な抵抗値として電流Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ／Ｒｘを出力する。電流比較器７９は電流源７８の出力と電流源７６２の出力とを比較する。具体的には、電流比較器７９は、入力側および出力側にそれぞれトランジスタ７９１、７９２を配置したカレントミラー回路で構成することができる。

疑似リップル発生器８において、トランジスタ８１はトランジスタ７９１とともにカレントミラー回路を構成して電流源７８の出力のミラー電流を出力する電流源として機能する。抵抗素子８２はトランジスタ８１のドレインと基準電圧Ｖｒｅｆとの間に接続されている。電圧バッファ８３には抵抗素子８２の電圧が入力される。抵抗素子８４は電流源７６１と電圧バッファ８３の出力端との間に接続されている。抵抗素子８４の電圧が目標電圧Ｖｒｅｆ１となる。

以下、疑似リップル発生器８およびオフ時間タイマ７の動作について説明する。

＜オン制御時＞
スイッチ素子１のオン制御時にはラッチ回路１２４の出力はＨレベルとなっており、スイッチ素子７３は導通している。したがって、ｇｍアンプ７６の正入力端にはグランド電位が入力され、電流源７６１、７６２および７６３の出力はゼロである。このため、電流比較器７９の出力はＬレベルのままであり、オフ時間タイマ７は非動作状態にある。

一方、電流源７６１の出力電流もゼロであるから、抵抗素子８４には電流は流れずに疑似リップル発生器８の出力は電圧バッファ８３の出力電圧Ｖｒｅｆ’と等しくなる。トランジスタ８１の出力電流がＶｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ／Ｒｘであることから、抵抗素子８２の抵抗値をＲ１とすると、目標電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝Ｖｒｅｆ’
＝Ｖｒｅｆ−Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｒ１／Ｒｘ
で表される。すなわち、スイッチ素子１のオン制御時に疑似リップル発生器８から出力される目標電圧Ｖｒｅｆ１は一定であり、その値は入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに応じて適応的に調整される。

＜オフ制御時＞
過電流が検出されて比較器１１の出力がＨレベルとなるかまたはオン時間タイマ６からパルスが出力されると、ラッチ回路１２４の出力がＬレベルとなり、スイッチ素子１のオフ制御が開始されるとともにスイッチ素子７３が非導通となる。これにより、それまで放電していた容量素子７２の充電が開始され、電流源７６１、７６２および７６３から充電電圧に比例した大きさの電流が出力される。ここで、容量素子７２の静電容量をＣｏｆｆとすると、充電電圧Ｖｃは、
Ｖｃ＝Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ×ｔ
で表される。電流源７６３の伝達アドミタンスをｇｍ３、ｇｍアンプ７６の負入力端の電圧をＶ３とすると、電流源７６３の出力電流Ｉ３は、
Ｉ３＝ｇｍ３×（Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ×ｔ−Ｖ３）
で表される。抵抗素子７７の抵抗値をＲ３とすると、電圧Ｖ３は、
Ｖ３＝Ｉ３×Ｒ３
で表される。これら２式を整理すると、
Ｉ３＝ｇｍ３×Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ×ｔ／（１＋ｇｍ３×Ｒ３）
が導出される。電流源７６１の伝達アドミタンスをｇｍ１とすると、電流源７６１の出力電流Ｉ１は、
Ｉ１＝ｇｍ１×Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ×ｔ／（１＋ｇｍ３×Ｒ３）
で表される。抵抗素子８４の抵抗値をＲ２、目標電圧Ｖｒｅｆ１は、
Ｖｒｅｆ１＝Ｖｒｅｆ’＋Ｒ２×Ｉ１
＝Ｖｒｅｆ’＋Ｒ２×ｇｍ１×Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ×ｔ／（１＋ｇｍ３×Ｒ３）
＝Ｖｒｅｆ’＋Ｖｏｕｔ×ｔ／Ｔ３
で表される。ただし、定数Ｔ３＝Ｒ２×ｇｍ１／Ｃｏｆｆ／Ｒｏｆｆ×ｔ／（１＋ｇｍ３×Ｒ３）である。すなわち、スイッチ素子１のオフ制御時に疑似リップル発生器８から出力される目標電圧Ｖｒｅｆ１は電圧Ｖｒｅｆ’から時間とともに上昇し、また、その大きさは出力電圧Ｖｏｕｔに比例する。

疑似リップル発生器８の出力波形を図示すると図４のようになる。一般に、降圧型のスイッチングレギュレータの出力リップル電圧は、出力コンデンサに流れるリップル電流と出力コンデンサの等価直列抵抗との電圧降下によって発生し、オフ制御中のリップル電流の大きさは出力電圧に比例する。したがって、出力電圧の比較対象である目標電圧に出力リップル電圧を重畳することにより、出力リップル電圧を抑制したヒステリティック制御が可能となる。なお、この効果は過電流保護機能とは独立しているため、制御回路１２からラッチ回路１２１および論理回路１２２，１２３を省略してもよい。

さて、通常動作時にはスイッチ素子１のオフ時間は（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔ１であることから、スイッチ素子１のオフ制御の終了条件は、
Ｖｆｂ＝Ｖｒｅｆ１
＝Ｖｒｅｆ’＋Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔ１／Ｔ３
＝Ｖｒｅｆ−Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×（Ｒ１／Ｒｘ−Ｔ１／Ｔ３）
となる。したがって、Ｒ１／Ｒｘ＝Ｔ１／Ｔ３を満たすように各素子の値を設定することで、スイッチ素子１のオフ時間制御の終了条件はＶｆｂ＝Ｖｒｅｆとなる。すなわち、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの変動にかかわらず、スイッチ素子１のオフ制御の終了条件が一定に保たれる。

一方、過電流保護時には、ラッチ回路１２１がリセットされる、すなわち、電流比較器７９の出力がＨレベルになるとスイッチ素子１のオフ制御が終了する。ここで、電流源７６２の伝達アドミタンスをｇｍ２とすると、電流源７６２の出力電流Ｉ２は、
Ｉ２＝ｇｍ２×Ｖｏｕｔ／Ｒｏｆｆ／Ｃｏｆｆ×ｔ／（１＋ｇｍ３×Ｒ３）
と表される。電流Ｉ２が徐々に増えてトランジスタ７９１に流れる電流Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ／Ｒｘを超えたときに電流比較器７９の出力がＨレベルになる。したがって、それに要する時間Ｔｏｆｆは、
Ｔｏｆｆ＝Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ／Ｒｘ／（ｇｍ２×Ｖｏｕｔ／Ｃｏｆｆ／Ｒｏｆｆ／（１＋ｇｍ３×Ｒ３））
＝（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×ＣｏｆｆＲｏｆｆ（１＋ｇｍ３×Ｒ３）／Ｒｘ／ｇｍ２
＝（Ｖｉｎ−Ｖｏｕｔ）／Ｖｉｎ×Ｔ４
で表される。ただし、定数Ｔ４＝ＣｏｆｆＲｏｆｆ（１＋ｇｍ３×Ｒ３）／Ｒｘ／ｇｍ２である。したがって、Ｔ１＝Ｔ４を満たすように各素子の値を設定することで通常動作時および過電流保護時におけるスイッチング周期およびデューティ比が等しくなる。これにより、制御モードの切り替わり時におけるスイッチング制御の乱れがなくなり、スムーズな制御モード切り替えが可能となる。

以上、本実施形態によると、オフ時間タイマ７と疑似リップル発生器８とで回路の一部を共有することができるため、全体的な回路規模および消費電力を低減することができる。また、目標電圧の基準値が入力電圧および出力電圧に応じて適応的に変化するため、より高精度の出力を得ることができる。

本発明に係るスイッチングレギュレータは優れた過電流保護が可能であるため、幅広い入力電圧レンジおよび出力電圧レンジの電源装置として有用である。

１ スイッチ素子
６ オン時間タイマ
６１ 電流源
６２ 容量素子
６３ スイッチ素子（第２のスイッチ素子）
６４ 電圧源
６５ 電圧比較器
７ オフ時間タイマ
７１ 電流源（第１の電流源）
７２ 容量素子
７３ スイッチ素子（第２のスイッチ素子）
７４ 電圧源
７５ 電圧比較器
７６１ 電流源（第４の電流源）
７６２ 電流源（第３の電流源）
７８ 電流源（第２の電流源）
７９ 電流比較器
８ 疑似リップル発生器
８１ トランジスタ（第５の電流源）
８２ 抵抗素子（第１の抵抗素子）
８３ 電圧バッファ
８４ 抵抗素子（第２の抵抗素子）
９ 比較器（第１の比較器）
１１ 比較器（第２の比較器）
１２ 制御回路
１２１ ラッチ回路（第１のラッチ回路）
１２２ 論理回路（第１の論理回路）
１２３ 論理回路（第２の論理回路）
１２４ ラッチ回路（第２のラッチ回路）

Claims (13)

1. スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
   前記出力電圧をフィードバックした電圧と目標電圧とを比較する第１の比較器と、
   前記スイッチ素子に流れる電流の大きさと所定値とを比較する第２の比較器と、
   前記スイッチ素子のオン制御に係る固定オン時間を計時するオン時間タイマと、
   前記スイッチ素子のオフ制御に係る固定オフ時間を計時するオフ時間タイマと、
   前記第１の比較器の出力に応じて前記スイッチ素子を前記固定オン時間でオン制御し、前記第２の比較器の出力に応じて前記スイッチ素子を前記固定オフ時間でオフ制御する制御回路とを備えている
   ことを特徴とするスイッチングレギュレータ。
2. 請求項１のスイッチングレギュレータにおいて、
   前記オン時間タイマは、前記固定オン時間として、前記出力電圧を前記入力電圧で除した値に応じた時間を計時する
   ことを特徴とするスイッチングレギュレータ。
3. 請求項２のスイッチングレギュレータにおいて、
   前記オン時間タイマは、
   前記入力電圧に応じた電流を出力する電流源と、
   前記電流源に接続された容量素子と、
   前記容量素子に並列接続され、前記スイッチ素子がオフ制御されている間は導通し、前記スイッチ素子がオン制御されている間は非導通となる第２のスイッチ素子と、
   前記出力電圧に応じた電圧を出力する電圧源と、
   前記電圧源の出力と前記容量素子の充電電圧とを比較する電圧比較器とを有する
   ことを特徴とするスイッチングレギュレータ。
4. 請求項１のスイッチングレギュレータにおいて、
   前記オフ時間タイマは、前記固定オフ時間として、前記入力電圧と前記出力電圧との差分を前記入力電圧で除した値に応じた時間を計時する
   ことを特徴とするスイッチングレギュレータ。
5. 請求項４のスイッチングレギュレータにおいて、
   前記オフ時間タイマは、
   前記入力電圧に応じた電流を出力する電流源と、
   前記電流源に接続された容量素子と、
   前記容量素子に並列接続され、前記スイッチ素子がオン制御されている間は導通し、少なくとも前記スイッチ素子が前記固定オフ時間でオフ制御されている間は非導通となる第２のスイッチ素子と、
   前記入力電圧と前記出力電圧との差分に応じた電圧を出力する電圧源と、
   前記電圧源の出力と前記容量素子の充電電圧とを比較する電圧比較器とを有する
   ことを特徴とするスイッチングレギュレータ。
6. 請求項４のスイッチングレギュレータにおいて、
   前記オフ時間タイマは、
   前記出力電圧に応じた電流を出力する第１の電流源と、
   前記入力電圧と前記出力電圧との差分と前記出力電圧との積を前記入力電圧で除した値に応じた電流を出力する第２の電流源と、
   前記第１の電流源に接続された容量素子と、
   前記容量素子に並列接続され、前記スイッチ素子がオン制御されている間は導通し、少なくとも前記スイッチ素子が前記固定オフ時間でオフ制御されている間は非導通となる第２のスイッチ素子と、
   前記容量素子の充電電圧に応じた電流を出力する第３の電流源と、
   前記第２の電流源の出力と前記第３の電流源の出力とを比較する電流比較器とを有する
   ことを特徴とするスイッチングレギュレータ。
7. 請求項１のスイッチングレギュレータにおいて、
   前記目標電圧として、所定の電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器を備えている
   ことを特徴とするスイッチングレギュレータ。
8. 請求項７のスイッチングレギュレータにおいて、
   前記疑似リップル発生器は、与えられた基準電圧から前記入力電圧と前記出力電圧との差分と前記出力電圧との積を前記入力電圧で除した値に応じた電圧を減じた電圧に、前記所定の時間変化をする電圧を重畳する
   ことを特徴とするスイッチングレギュレータ。
9. 請求項８のスイッチングレギュレータにおいて、
   前記オフ時間タイマは、
   前記出力電圧に応じた電流を出力する第１の電流源と、
   前記入力電圧と前記出力電圧との差分と前記出力電圧との積を前記入力電圧で除した値に応じた電流を出力する第２の電流源と、
   前記第１の電流源に接続された容量素子と、
   前記容量素子に並列接続され、前記スイッチ素子がオン制御されている間は導通し、前記スイッチ素子がオフ制御されている間は非導通となる第２のスイッチ素子と、
   前記容量素子の充電電圧に応じた電流を出力する第３および第４の電流源と、
   前記第２の電流源の出力と前記第３の電流源の出力とを比較する電流比較器とを有するものであり、
   前記疑似リップル発生器は、
   前記第２の電流源の出力のミラー電流を出力する第５の電流源と、
   前記基準電圧と前記第５の電流源との間に接続された第１の抵抗素子と、
   前記第１の抵抗素子の電圧が入力される電圧バッファと、
   前記第４の電流源と前記電圧バッファの出力端との間に接続された第２の抵抗素子とを有するものである
   ことを特徴とするスイッチングレギュレータ。
10. 請求項１のスイッチングレギュレータにおいて、
    前記制御回路は、
    前記第２の比較器の出力でセットされ、前記オフ時間タイマの出力でリセットされる第１のラッチ回路と、
    前記第１の比較器の出力と前記第１のラッチ回路の出力との論理演算を行う第１の論理回路と、
    前記第２の比較器の出力と前記オン時間タイマの出力との論理演算を行う第２の論理回路と、
    前記第１の論理回路の出力でセットされ、前記第２の論理回路の出力でリセットされる第２のラッチ回路とを有するものであり、
    前記スイッチ素子は、前記第２のラッチ回路の出力に従ってスイッチング動作する
    ことを特徴とするスイッチングレギュレータ。
11. スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
    前記出力電圧をフィードバックした電圧と目標電圧とを比較する比較器と、
    前記スイッチ素子のオン制御に係る固定オン時間を計時するオン時間タイマと、
    前記比較器の出力に応じて前記スイッチ素子を前記固定オン時間でオン制御する制御回路と、
    前記目標電圧として、所定の電圧に前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器とを備えている
    ことを特徴とするスイッチングレギュレータ。
12. 請求項１１のスイッチングレギュレータにおいて、
    前記疑似リップル発生器は、与えられた基準電圧から前記入力電圧と前記出力電圧との差分と前記出力電圧との積を前記入力電圧で除した値に応じた電圧を減じた電圧に、前記所定の時間変化をする電圧を重畳する
    ことを特徴とするスイッチングレギュレータ。
13. 請求項１２のスイッチングレギュレータにおいて、
    前記出力電圧に応じた電流を出力する第１の電流源と、
    前記入力電圧と前記出力電圧との差分と前記出力電圧との積を前記入力電圧で除した値に応じた電流を出力する第２の電流源と、
    前記第１の電流源に接続された容量素子と、
    前記容量素子に並列接続され、前記スイッチ素子がオン制御されている間は導通し、前記スイッチ素子がオフ制御されている間は非導通となる第２のスイッチ素子と、
    前記容量素子の充電電圧に応じた電流を出力する第３および第４の電流源と、
    前記第２の電流源の出力と前記第３の電流源の出力とを比較する電流比較器とを備え、
    前記疑似リップル発生器は、
    前記第２の電流源の出力のミラー電流を出力する第５の電流源と、
    前記基準電圧と前記第５の電流源との間に接続された第１の抵抗素子と、
    前記第１の抵抗素子の電圧が入力される電圧バッファと、
    前記第４の電流源と前記電圧バッファの出力端との間に接続された第２の抵抗素子とを有するものである
    ことを特徴とするスイッチングレギュレータ。

Images