[go: up one dir, main page]

JP5425502B2 - 回路基板検査装置 - Google Patents

回路基板検査装置 Download PDF

Info

Publication number
JP5425502B2
JP5425502B2 JP2009075350A JP2009075350A JP5425502B2 JP 5425502 B2 JP5425502 B2 JP 5425502B2 JP 2009075350 A JP2009075350 A JP 2009075350A JP 2009075350 A JP2009075350 A JP 2009075350A JP 5425502 B2 JP5425502 B2 JP 5425502B2
Authority
JP
Japan
Prior art keywords
current
probe
voltage detection
voltage
current supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009075350A
Other languages
English (en)
Other versions
JP2010230335A (ja
Inventor
悟朗 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009075350A priority Critical patent/JP5425502B2/ja
Publication of JP2010230335A publication Critical patent/JP2010230335A/ja
Application granted granted Critical
Publication of JP5425502B2 publication Critical patent/JP5425502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板に形成された複数の配線パターンの導通検査、およびこの複数の配線パターン間の絶縁検査を実行する回路基板検査装置に関するものである。
この種の回路基板検査装置として、下記特許文献1の背景技術に開示された基板検査装置(回路基板検査装置)が一般的な構成を備えた装置として知られている。この基板検査装置は、回路基板に形成された配線パターン間の絶縁状態を検査する装置であって、一方の配線パターンに電圧を印加して、他方の配線パターンに流れる電流を測定することにより、両配線パターン間の抵抗値を算出して、算出した抵抗値から絶縁状態を検査するように構成されている。しかしながら、配線パターンに印加される電圧は、通常、比較的高圧の直流電圧であるため、配線パターン間にスパークが発生して、配線パターン間の絶縁抵抗値が変化するという課題が存在している。このため、下記特許文献1において提案された基板検査装置では、スパークの発生を検出する回路を設けて、検査途中でスパークの発生が検出された回路基板については、不良品として取り扱っている。
特開2008−89485号公報(第7−11頁、第1図)
しかしながら、本願発明者は、上記の基板検査装置について研究を重ねた結果、以下の解決すべき課題が存在していることを見出した。すなわち、スパークが発生したときには、配線パターン間の絶縁抵抗値の変化だけでなく、回路基板におけるスパークの発生部位が急激に発熱して、炭化や発煙が発生し、これに起因して装置に炭化物が付着するなどの不具合を引き起こすおそれがあるという課題が存在していることを見出した。なお、この課題の解決のため、上記の基板検査装置において、電流供給端子にのみ、または電流供給端子および電圧検出端子の各々に対して静電気放電保護用の目的で接続されている抵抗の抵抗値を大きくすることも考えられる。しかしながら、回路基板検査装置では、絶縁検査だけではなく、四端子法を用いた導通検査を実行可能に構成される場合もあり、この構成では、電流供給端子に抵抗値の大きな抵抗が接続されることになり、これによって電流供給端子を介して検査対象の配線パターンに検査に必要な電流値の電流を供給できなくなるため、精度の高い導通検査を実行できないという新たな課題が発生する。
本発明は、かかる課題を解決すべくなされたものであり、導通検査の精度を維持しつつ、絶縁検査でのスパークの発生を回避し得る回路基板検査装置を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、回路基板に形成された複数の配線パターンの導通検査、および当該複数の配線パターン間の絶縁検査を実行する回路基板検査装置であって、前記各配線パターンの各端部に接触可能に配設された複数の電圧検出プローブおよび複数の電流供給プローブと、前記導通検査のときに上流側電流供給端子および下流側電流供給端子間に導通検査用電流を供給して上流側電圧検出端子および下流側電圧検出端子間の端子間電圧を測定可能に構成されると共に、前記絶縁検査のときに電圧出力端子に絶縁検査用電圧を出力して当該電圧出力端子から電流検出端子に流れる電流を測定可能に構成された測定部と、前記各電圧検出プローブおよび前記各電流供給プローブと前記測定部の前記各端子とを切り替え接続する切替素子を複数有し、前記測定部の前記各端子と前記切替素子とが直接接続されるスキャナ部と、定電流ダイオードで構成されて、前記スキャナ部の前記切替素子と前記各電圧検出プローブとの間、および前記スキャナ部の前記切替素子と前記各電流供給プローブとの間に配設された複数の電流制限素子と、処理部とを備え、前記測定部は、前記導通検査用電流を前記定電流ダイオードのピンチオフ電流未満の電流値で供給し、前記処理部は、前記スキャナ部を制御して、前記導通検査のときには、前記複数の配線パターンから選択された1つの配線パターンの1つの前記端部に接触される前記電圧検出プローブを当該電圧検出プローブに接続された前記電流制限素子を介して前記上流側電圧検出端子に接続させると共に当該端部に接触される前記電流供給プローブを当該電流供給プローブに接続された前記電流制限素子を介して前記上流側電流供給端子に接続させ、かつ当該選択された1つの配線パターンの他の1つの前記端部に接触される前記電圧検出プローブを当該電圧検出プローブに接続された前記電流制限素子を介して前記下流側電圧検出端子に接続させると共に当該端部に接触される前記電流供給プローブを当該電流供給プローブに接続された前記電流制限素子を介して前記下流側電流供給端子に接続させ、前記絶縁検査のときには、前記複数の配線パターンから選択された一対の配線パターンのうちの一方の配線パターンに接触される前記電流供給プローブおよび前記電圧検出プローブのうちの1つのプローブを当該1つのプローブに接続された前記電流制限素子を介して前記電圧出力端子に接続させると共に、当該一対の配線パターンのうちの他方の配線パターンに接触される前記電流供給プローブおよび前記電圧検出プローブのうちの1つのプローブを当該1つのプローブに接続された前記電流制限素子を介して前記電流検出端子に接続させる。
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記電流制限素子は、2つの前記定電流ダイオードが互いに逆極性で直列に接続されて構成されている。
請求項1記載の回路基板検査装置によれば、スキャナ部の切替素子と各電圧検出プローブとの間、およびスキャナ部の切替素子と各電流供給プローブとの間に、定電流ダイオードで構成された電流制限素子を配置したことにより、導通検査のときには、導通検査用電流の電流値を定電流ダイオードのピンチオフ電流未満に規定しておくことで、電流供給プローブから所望の電流値の導通検査用電流を配線パターンに確実に供給しつつ、電圧検出プローブを介して配線パターンの両端間電圧を測定することができる結果、四端子法により高精度で配線パターンの抵抗値を測定することができる。また、この回路基板検査装置によれば、絶縁検査のときには、一対の配線パターンのうちの一方の配線パターンに接触された電流供給プローブおよび電圧検出プローブのうちのいずれのプローブ、および一対の配線パターンのうちの他方の配線パターンに接触された電流供給プローブおよび電圧検出プローブのうちのいずれのプローブを使用したとしても、常に電流制限素子を介して一対の配線パターン間に絶縁検査用電圧を印加できる。したがって、一対の配線パターンに対する絶縁検査が連続して行われる場合において、直前の絶縁検査において蓄積された電荷が使用中のプローブに流れ込んだとしても、この電荷の流入(流れ込み)に起因して電流経路に流れる電流の電流値をピンチオフ電流に抑制することができる結果、絶縁検査時におけるスパークの発生を確実に回避することができる。
また、請求項2記載の回路基板検査装置によれば、2つの定電流ダイオードを互いに逆極性で直列に接続して電流制限素子を構成したことにより、電流制限素子に流れるいずれの方向の電流についてもピンチオフ電流に抑制することができる。したがって、この回路基板検査装置によれば、絶縁検査時において、一対の配線パターンのうちの一方の配線パターンに接触された各電流供給プローブおよび各電圧検出プローブのうちの1つのプローブ、並びに他方の配線パターンに接触された各電流供給プローブおよび各電圧検出プローブのうちの1つのプローブのうちの任意の一方を電圧出力端子に接続し、他方を電流検出端子に接続したとしても、また電圧出力端子に接続するプローブと電流検出端子に接続するプローブとを切り換えたとしても、絶縁検査時におけるスパークの発生を確実に回避しつつ検査を実行することができる。
導通検査時における回路基板検査装置1の構成を示す構成図である。 絶縁検査時における回路基板検査装置1の構成を示す構成図である。 電流制限素子7の構成図である。 各定電流ダイオード7a,7bの電圧・電流特性図である。 電流制限素子7の電圧・電流特性図である。
以下、添付図面を参照して、本発明に係る回路基板検査装置1の実施の形態について説明する。
まず、回路基板検査装置1の構成について、図面を参照して説明する。
回路基板検査装置1は、図1に示すように、回路基板2に形成された複数(本例では一例として2本)の配線パターンP1,P2(以下、特に区別しないときには「配線パターンP」ともいう)の導通検査、および複数の配線パターンP間の絶縁検査を実行する装置であって、複数(本例では一例として4本)の電圧検出プローブ3a,3b,3c,3d(以下、特に区別しないときには「電圧検出プローブ3」ともいう)、複数(本例では一例として4本)の電流供給プローブ4a,4b,4c,4d(以下、特に区別しないときには「電流供給プローブ4」ともいう)、測定部5、スキャナ部6、電圧検出プローブ3および電流供給プローブ4と同数(本例では8つ)の電流制限素子7、処理部8、記憶部9および出力部10を備えている。
複数の電圧検出プローブ3および複数の電流供給プローブ4は、検査位置に配設された回路基板2に対して接離動自在に構成された固定板(不図示)にそれぞれ取り付けられている。具体的には、電圧検出プローブ3および電流供給プローブ4は、固定板における配線パターンPの各端部に対応する位置に1本ずつ配設されて、固定板が回路基板2に接近したときには、配線パターンPの各端部に電圧検出プローブ3および電流供給プローブ4が1本ずつ接触するように構成されている。本例では、図1に示すように、各配線パターンP1,P2は一例として分岐のない配線パターンであって、4つの端部が存在しているため、配線パターンの端部の数と同数(4本)の電圧検出プローブ3a,3b,3c,3d、および端部の数と同数(4本)の電流供給プローブ4a,4b,4c,4dが固定板に配設されている。
測定部5は、電流源11、電圧計12、電圧源13、電流計14、およびスイッチ15,16,17,18,19,20(同図では正方形で示す)を備えている。スイッチ19は、上流側電流供給端子Hcと上流側電圧検出端子Hpとの間に接続されて、オン状態のときに上流側電流供給端子Hcと上流側電圧検出端子Hpとを短絡させる。また、スイッチ20は、下流側電流供給端子Lcと下流側電圧検出端子Lpとの間に接続されて、オン状態のときに下流側電流供給端子Lcと下流側電圧検出端子Lpとを短絡させる。
電流源11は、一例として定電流源で構成されて、上流側電流供給端子Hcおよび下流側電流供給端子Lc間にスイッチ15,16を介して接続されて、各スイッチ15,16がオン状態のときに定電流I1(導通検査用電流。電流値は既知)を供給する。本例では、この定電流I1は、後述する電流制限素子7の電流・電圧特性で規定される電流範囲内(その絶対値(|I1|)がピンチオフ電流Ip未満となる電流範囲内。つまり、−IpI1Ipとなる範囲内)に規定されている。電圧計12は、上流側電圧検出端子Hpおよび下流側電圧検出端子Lp間の端子間電圧V1を測定して、端子間電圧V1の電圧値を示す電圧データDvを処理部8に出力する。電圧源13は、基準電位(グランド電位)と上流側電流供給端子Hcとの間にスイッチ17を介して接続されている。また、電圧源13は、基準電位に対して所定の電圧(電圧値は既知)に予め規定された試験電圧(絶縁検査用電圧)V2を生成して、生成した試験電圧V2をスイッチ17がオン状態のときに上流側電流供給端子Hcから出力する。したがって、上流側電流供給端子Hcは、電圧出力端子としても機能する。また、後述するように、電圧源13が試験電圧V2を上流側電流供給端子Hcに印加するときには、スイッチ19がオン状態となって上流側電流供給端子Hcと上流側電圧検出端子Hpとが短絡される。このため、上流側電圧検出端子Hpも電圧出力端子として機能する。
電流計14は、スイッチ18を介して下流側電流供給端子Lcと基準電位との間に配設されて、スイッチ18がオン状態のときに上流側電流供給端子Hcから下流側電流供給端子Lcに流れる電流(下流側電流供給端子Lcを通過する電流)I2を測定して、この電流I2の電流値を示す電流データDiを処理部8に出力する。したがって、下流側電流供給端子Lcは、電流検出端子としても機能する。また、後述するように、スイッチ18がオン状態となるときには、スイッチ20もオン状態となって、下流側電流供給端子Lcおよび下流側電圧検出端子Lpが短絡される。このため、下流側電圧検出端子Lpも電流検出端子として機能する。なお、各スイッチ15,16,17,18,19,20のオン・オフ制御は、処理部8によって実行される。
スキャナ部6は、図1に示すように、一例として、測定部5の各端子Hc,Lc,Hp,Lpに一対一で接続されたこれらの端子Hc〜Lpと同数(4本)の行ライン21(a行〜d行の4本の配線)と、各プローブ3,4に一対一で接続され、かつすべての行ライン21とそれぞれ交差するように配設された各プローブ3,4の総数と同数(8本)の列ライン22(1列〜8列の8本の配線)と、行ライン21と列ライン22の各交差部位に配設されて、この交差部位において両ライン21,22を電気的に接断するスイッチ23(切替素子の一例であり、同図では正方形で示す)とを備え、測定部5の各端子Hc,Lc,Hp,Lpと、各プローブ3,4との間に配設されている。この構成により、スキャナ部6は、処理部8によって各スイッチ23のオン・オフ状態が制御されることにより、任意の行ライン21に任意の列ライン22を接続可能となっている。
電流制限素子7は、定電流ダイオードを用いて構成されている。具体的には、本例では、電流制限素子7は、図3に示すように、一対の定電流ダイオード7a,7bを直列に、互いに逆極性の状態で接続(互いのカソード端子同士を接続)して構成されている。各定電流ダイオード7a,7bは、カソード端子を基準としてアノード端子に電圧を印加した場合において、この印加する電圧がブレークダウン電圧に達するまでは(非ブレークダウン状態のときには)、図4に示すような特性、すなわち、ゼロボルトをほぼ中心としたマイナス数ボルトからプラス数ボルト(ピンチオフ電圧Vp)の領域Aでは、印加される電圧にほぼ比例した電流が流れ、ピンチオフ電圧Vp以上の領域Bでは、流れる電流がほぼ一定の電流(ピンチオフ電流Ip)に制限され、領域Aよりも低い電圧の領域Cでは、電流が阻止されずに短絡状態となる、という電圧・電流特性を有している。
したがって、このような電圧・電流特性を有する定電流ダイオード7a,7bを互いに逆極性で直列に接続して構成された電流制限素子7は、非ブレークダウン状態のときには、図5に示すように、ゼロボルトを中心としたマイナス数ボルト(絶対値がピンチオフ電圧Vpと同電圧で負極性の電圧:−Vp)からプラス数ボルト(ピンチオフ電圧Vp)の領域Dでは、印加される電圧にほぼ比例した電流が流れ、ピンチオフ電圧Vp以上の領域E(領域Bと同じ特性となる領域)では、流れる電流がほぼ一定の電流(ピンチオフ電流Ip)に制限され、領域Dよりも低い電圧の領域Fでは、流れる電流がピンチオフ電流Ipと絶対値が同一で負極性の電流(−Ip)に制限される、という電圧・電流特性を有することになる。なお、図示はしないが、定電流ダイオードは、FET(電界効果型トランジスタ)のソース端子とゲート端子とを短絡したものと等価であるため、このように短絡接続されたFETを一対、逆極性で直列に接続して電流制限素子7を構成してもよい。
処理部8は、一例としてCPUで構成されて、記憶部9に記憶されている動作プログラムに従って作動して、スキャナ部6の各スイッチ23に対する切替制御処理と、回路基板2に対する導通検査処理および絶縁検査処理とを実行する。記憶部9は、ROMやRAMなどの半導体メモリで構成されて、上記の動作プログラムが予め記憶されると共に、処理部8によってワークメモリとして使用される。また、記憶部9には、導通検査処理の際に使用される基準抵抗値Rref、および絶縁検査処理の際に使用される基準電流値Irefが記憶されている。なお、基準抵抗値Rrefおよび基準電流値Irefとしては、良品の回路基板2から予め抽出された抵抗値および電流値が用いられている。出力部10は、一例としてディスプレイ装置で構成されて、導通検査処理および絶縁検査処理の結果などを表示する。
次に、回路基板検査装置1の動作について説明する。なお、固定板が予め回路基板2に接近させられて、図1に示すように、配線パターンP1の1つの端部としての一方の端部(同図中の左端部)に電圧検出プローブ3aおよび電流供給プローブ4aが接触すると共に、他の1つの端部としての他方の端部(同図中の右端部)に電圧検出プローブ3bおよび電流供給プローブ4bが接触し、かつ配線パターンP2の1つの端部としての一方の端部(同図中の左端部)に電圧検出プローブ3cおよび電流供給プローブ4cが接触すると共に、他の1つの端部としての他方の端部(同図中の右端部)に電圧検出プローブ3dおよび電流供給プローブ4dが接触しているものとする。
回路基板検査装置1の作動状態において、測定部5では、電流源11が上流側電流供給端子Hcおよび下流側電流供給端子Lc間に定電流I1を供給可能な状態にあり、また電圧源13が試験電圧V2を出力している状態にある。また、電圧計12は、上流側電圧検出端子Hpおよび下流側電圧検出端子Lp間の端子間電圧V1を測定して、端子間電圧V1の電圧値を示す電圧データDvを処理部8に出力している状態にあり、電流計14は、電流I2を入力したときに、その電流値を示す電流データDiを処理部8に出力可能な状態)にある。
この状態において、処理部8は、最初に、導通検査処理を実行する。この導通検査処理では、処理部8は、まず、測定部5内の各スイッチ15〜20に対するオン・オフ制御を実行して、図1に示すように、スイッチ15,16についてはオン状態に制御し、他のスイッチ17〜20についてはオフ状態に制御する。同図では、オン状態のスイッチについては、スイッチを示す正方形内に斜線を付して表示している。これにより、上流側電流供給端子Hcおよび下流側電流供給端子Lcに電流源11が接続される一方で、上流側電流供給端子Hcから電圧源13が切り離され、下流側電流供給端子Lcから電流計14が切り離される。
次いで、処理部8は、配線パターンP1,P2に対する導通検査を実行する。具体的には、処理部8は、配線パターンP1に対する導通検査に際して、スキャナ部6の各スイッチ23のオン・オフ状態を制御して、図1に示すように、a行目の行ライン21と1列目の列ライン22との交差部位にあるスイッチ23、c行目の行ライン21と4列目の列ライン22との交差部位にあるスイッチ23、b行目の行ライン21と2列目の列ライン22との交差部位にあるスイッチ23、およびd行目の行ライン21と3列目の列ライン22との交差部位にあるスイッチ23のみ(同図において斜線を付したスイッチ)をオン状態に移行させ、他のすべてのスイッチ23はオフ状態に移行させる。これにより、測定部5の上流側電流供給端子Hcに電流供給プローブ4aが接続されると共に、下流側電流供給端子Lcに電流供給プローブ4bが接続され、かつ上流側電圧検出端子Hpに電圧検出プローブ3aが接続されると共に、下流側電圧検出端子Lpに電圧検出プローブ3bが接続される。
この結果、電流源11から出力された定電流I1が、一点鎖線で示す電流経路、つまり、上流側電流供給端子Hcから、a行目の行ライン21、1列目の列ライン22、電流供給プローブ4a、配線パターンP1、電流供給プローブ4b、4列目の列ライン22およびc行目の行ライン21を経由して下流側電流供給端子Lcに至る電流経路に流れる。この場合、この電流経路には、電流制限素子7が2つ配設されているが、測定部5の電流源11から供給される定電流I1の電流値が、上記したように−IpI1Ipとなるように予め規定されているため、各電流制限素子7は図5に示す領域D内において動作して、予め規定された電流値の定電流I1を通過させる。測定部5では、電圧計12が、上流側電圧検出端子Hpおよび下流側電圧検出端子Lp間の端子間電圧V1、すなわち、上流側電圧検出端子Hpにb行目の行ライン21、2列目の列ライン22および電流制限素子7を介して接続された電圧検出プローブ3aと、下流側電圧検出端子Lpにd行目の行ライン21、3列目の列ライン22および電流制限素子7を介して接続された電圧検出プローブ3bとの間に発生する電圧(定電流I1が配線パターンP1を流れることによってその両端部間に発生する電圧)を四端子法で測定して、電圧データDvを処理部8に出力する。
また、電圧計12の入力インピーダンスは一般的に極めて高く、流れる電流の電流値も極めて小さい。このため、電圧検出プローブ3aと上流側電圧検出端子Hpとの間、および電圧検出プローブ3bと下流側電圧検出端子Lpとの間に介装されている各電流制限素子7において発生する電圧降下の影響も無視できる。したがって、上記したように、上流側電圧検出端子Hpおよび下流側電圧検出端子Lp間の端子間電圧V1は、定電流I1が配線パターンP1を流れることによって配線パターンP1の両端部間に発生する電圧とみなすことができるため、処理部8は、電圧データDvで示される端子間電圧V1と、電流源11から出力される定電流I1の電流値(既知)とに基づいて、配線パターンP1の抵抗値Rを高精度で算出する。
最後に、処理部8は、算出した抵抗値Rと記憶部9から読み出した基準抵抗値Rrefとを比較して、抵抗値Rが基準抵抗値Rref以下のときには、配線パターンP1は正常な導通状態(良好な状態)にあると判別し、抵抗値Rが基準抵抗値Rrefを超えるときには、配線パターンP1は正常な導通状態ではない(例えば、一部に断線やパターン幅の細りなどの異常が発生している不良な状態にある)と判別して、その旨を記憶部9に記憶させる。これにより、1つの配線パターンP1についての導通検査が終了する。
処理部8は、続いて、残りの配線パターンP2に対する導通検査を実行する。この導通検査に際して、処理部8は、まず、スキャナ部6の各スイッチ23のオン・オフ状態を制御して、図示はしないが、a行目の行ライン21と5列目の列ライン22との交差部位にあるスイッチ23、c行目の行ライン21と8列目の列ライン22との交差部位にあるスイッチ23、b行目の行ライン21と6列目の列ライン22との交差部位にあるスイッチ23、およびd行目の行ライン21と7列目の列ライン22との交差部位にあるスイッチ23のみをオン状態に移行させ、他のすべてのスイッチ23はオフ状態に移行させる。これにより、測定部5の上流側電流供給端子Hcに電流供給プローブ4cがこの電流供給プローブ4cに接続された電流制限素子7を介して接続されると共に、下流側電流供給端子Lcに電流供給プローブ4dがこの電流供給プローブ4dに接続された電流制限素子7を介して接続され、かつ上流側電圧検出端子Hpに電圧検出プローブ3cがこの電圧検出プローブ3cに接続された電流制限素子7を介して接続されると共に、下流側電圧検出端子Lpに電圧検出プローブ3dがこの電圧検出プローブ3dに接続された電流制限素子7を介して接続される。
この状態において、処理部8は、上記した配線パターンP1のときと同様にして、測定部5から出力される電圧データDvで示される端子間電圧V1と、電流源11から出力される定電流I1の電流値とに基づいて、配線パターンP2の抵抗値Rを算出し、次いで、算出した抵抗値Rと基準抵抗値Rrefとを比較して、抵抗値Rが基準抵抗値Rref以下のときには、配線パターンP2は正常な導通状態にあると判別し、一方、抵抗値Rが基準抵抗値Rrefを超えるときには、配線パターンP2は正常な導通状態ではないと判別して、その旨を記憶部9に記憶させる。これにより、配線パターンP2についての導通検査が終了し、導通検査処理が完了する。
次いで、処理部8は、絶縁検査処理を実行する。この絶縁検査処理では、処理部8は、一対の配線パターンP間の絶縁状態の良否を検査する。本例では、回路基板2には、2つの配線パターンP1,P2が形成されているため、両配線パターンP1,P2間の絶縁状態を検査する。この導通検査に際して、処理部8は、まず、測定部5内の各スイッチ15〜20に対するオン・オフ制御を実行して、図2に示すように、スイッチ15,16についてはオフ状態に制御し、他のスイッチ17〜20についてはオン状態に制御する。これにより、上流側電流供給端子Hcおよび下流側電流供給端子Lcから電流源11が切り離される一方で、上流側電流供給端子Hcに電圧源13が接続され、下流側電流供給端子Lcに電流計14が接続される。また、スイッチ19により、上流側電流供給端子Hcと上流側電圧検出端子Hpとが短絡され、スイッチ20により、下流側電流供給端子Lcと下流側電圧検出端子Lpとが短絡される。
また、処理部8は、スキャナ部6の各スイッチ23のオン・オフ状態を制御して、配線パターンP1,P2のうちの一方の配線パターン(本例では一例として配線パターンP1)に接続されている一対の電流供給プローブ4a,4bおよび一対の電圧検出プローブ3a,3bのうちの1つのプローブ(本例では一例として電圧検出プローブ3a)をこの1つのプローブに接続された電流制限素子7を介して電圧出力端子としての上流側電圧検出端子Hpに接続させると共に、配線パターンP1,P2のうちの他方の配線パターン(本例では一例として配線パターンP2)に接続されている一対の電流供給プローブ4c,4dおよび一対の電圧検出プローブ3c,3dのうちの1つのプローブ(本例では一例として電圧検出プローブ3c)をこの1つのプローブに接続された電流制限素子7を介して電流検出端子としての下流側電圧検出端子Lpに接続させる。
具体的には、処理部8は、b行目の行ライン21と2列目の列ライン22との交差部位にあるスイッチ23、およびd行目の行ライン21と6列目の列ライン22との交差部位にあるスイッチ23のみ(同図において斜線を付したスイッチ)をオン状態に移行させ、他のすべてのスイッチ23はオフ状態に移行させる。これにより、測定部5の電圧出力端子としての上流側電圧検出端子Hpに、b行目の行ライン21、2列目の列ライン22および電流制限素子7を介して電圧検出プローブ3aが接続されると共に、電流検出端子としての下流側電圧検出端子Lpに、d行目の行ライン21、6列目の列ライン22および電流制限素子7を介して電圧検出プローブ3cが接続される。
なお、上記したように、上流側電圧検出端子Hpとスイッチ19を介して短絡される上流側電流検出端子Hcも電圧出力端子として機能し、また下流側電圧検出端子Lpとスイッチ20を介して短絡される下流側電流供給端子Lcも電流検出端子として機能するため、上流側電圧検出端子Hpに代えて上流側電流供給端子Hcに電流制限素子7を介して電圧検出プローブ3aを接続したり、下流側電圧検出端子Lpに代えて下流側電流供給端子Lcに電流制限素子7を介して電圧検出プローブ3cを接続したりする構成を採用することもできる。また、電圧検出プローブ3aに代えて、電流供給プローブ4a,4bおよび電圧検出プローブ3bのいずれか1つのプローブを電圧出力端子に接続してもよいし、電圧検出プローブ3cに代えて、電流供給プローブ4c,4dおよび電圧検出プローブ3dのいずれか1つのプローブを電流検出端子に接続してもよい。
このようにして、電圧源13が上流側電流供給端子Hcおよび上流側電圧検出端子Hpに接続されると共に、電流計14が下流側電流供給端子Lcおよび下流側電圧検出端子Lpに接続され、かつ上流側電圧検出端子Hpに電流制限素子7を介して電圧検出プローブ3aが接続されると共に、下流側電圧検出端子Lpに電流制限素子7を介して電圧検出プローブ3cが接続されるため、電圧源13から試験電圧V2(例えば、DC100V)が出力されることに起因して、上流側電圧検出端子Hp、b行目の行ライン21、2列目の列ライン22、電流制限素子7、電圧検出プローブ3a、配線パターンP1、配線パターンP2、電圧検出プローブ3c、電流制限素子7、6列目の列ライン22、およびd行目の行ライン21を介して下流側電圧検出端子Lpに至る電流経路(一点鎖線で示す経路)に漏れ電流(電流I2)が流れる。
本例では、発明の理解を容易にするために回路基板2には一対の配線パターンP1,P2が存在しているだけであるため、一対の配線パターンPに対する絶縁検査が連続して行われないが、複数の配線パターンPが存在している一般的な回路基板2では一対の配線パターンPに対する絶縁検査が連続して行われる。この場合、直前の絶縁検査において使用された行ライン21および列ライン22には試験電圧V2の印加に起因して電荷が蓄積されているため、この蓄積されている電荷が現在の絶縁検査において使用されている行ライン21および列ライン22に浮遊容量(オフ状態でのスイッチ23の静電容量など)を介して流入する現象が発生することがある。しかしながら、本例の回路基板検査装置1では、絶縁検査のときに形成される上記の電流経路に電流制限素子7が常に含まれているため、この蓄積された電荷の流入に起因して電流経路に流れる電流は、その電流値の絶対値が電流制限素子7によってピンチオフ電流Ipに抑制される結果、スパークの発生が回避される。
測定部5では、電流計14が、上流側電圧検出端子Hpから下流側電圧検出端子Lpに流れる電流I2を測定して、電流データDiを処理部8に出力する。処理部8は、電流データDiで示される電流I2の電流値と、記憶部9から読み出した基準電流値Irefとを比較して、電流I2の電流値が基準電流値Iref以下のときには、配線パターンP1,P2間の絶縁状態は正常(良好)であると判別し、一方、電流I2の電流値が基準電流値Irefを超えるときには、配線パターンP1,P2間の絶縁状態は正常ではない(不良)と判別して、その旨を記憶部9に記憶させる。これにより、配線パターンP1,P2に対する絶縁検査処理が完了する。最後に、処理部8は、導通検査処理および絶縁検査処理の結果を記憶部9から読み出して、出力部10に出力する。
このように、この回路基板検査装置1では、スキャナ部6のスイッチ23と各電圧検出プローブ3との間、およびスキャナ部6のスイッチ23と各電流供給プローブ4との間に、定電流ダイオード7a,7bで構成された電流制限素子7が配置されている。したがって、この回路基板検査装置1によれば、導通検査のときには、定電流I1の電流値を定電流ダイオード7a,7bのピンチオフ電流Ip未満に規定しておくことで、電流供給プローブ4から所望の電流値の定電流I1を配線パターンPに確実に供給しつつ、電圧検出プローブ3を介して配線パターンPの両端間電圧を測定することができる結果、四端子法により高精度で配線パターンPの抵抗値を測定することができる。また、この回路基板検査装置1によれば、絶縁検査のときには、電流制限素子7が接続された電圧検出プローブ3を介して一対の配線パターンP間に試験電圧V2を印加できるため、一対の配線パターンPに対する絶縁検査が連続して行われる場合において、直前の絶縁検査において使用された行ライン21および列ライン22に蓄積された電荷が使用中の行ライン21および列ライン22に流れ込んだとしても、この電荷の流入(流れ込み)に起因して電流経路に流れる電流の電流値をピンチオフ電流Ipに抑制することができる結果、絶縁検査時におけるスパークの発生を確実に回避することができる。
また、この回路基板検査装置1によれば、2つの定電流ダイオード7a,7bを互いに逆極性で直列に接続(各定電流ダイオード7a,7bのカソード端子同士を接続)して各電流制限素子7を構成したことにより、電流制限素子7に流れるいずれの方向の電流についてもピンチオフ電流Ipに抑制することができる。したがって、この回路基板検査装置1によれば、絶縁検査時において、電流供給プローブ4a,4bおよび電圧検出プローブ3a,3bのうちの1つのプローブ、並びに電流供給プローブ4c,4dおよび電圧検出プローブ3c,3dのうちの1つのプローブのうちの任意の一方を電圧出力端子に接続し、他方を電流検出端子に接続したとしても、また電圧出力端子に接続するプローブと、電流検出端子に接続するプローブとを切り換えたとしても、絶縁検査時におけるスパークの発生を確実に回避しつつ検査を実行することができる。また、電流源11を交流定電流源で構成して導通検査を実行することもできる。
なお、上記の構成に限定されない。例えば、上記の例では、2つの定電流ダイオード7a,7bを互いに逆極性で直列に接続して各電流制限素子7を構成しているが、各電圧検出プローブ3および各電流供給プローブ4に流れる電流の向きが予め定まっているときには、絶縁検査時における電流をピンチオフ電流Ipに抑制し得る向きで配置された1つの定電流ダイオードで電流制限素子7を構成することもできる。
また、電流源11を定電流源で構成した例について上記したが、これに限定されるものではない。出力している電流値を示す電流データを処理部8へ出力し得る構成の電流源(定電流ではない電流源)を電流源11として使用する構成を採用することもできる。この構成においては、処理部8は、電流源11から出力される電流データと、電圧計12から出力される電圧データDvとに基づいて、配線パターンPの抵抗値を算出すると共に、基準抵抗値Rrefと比較することにより、配線パターンPの導通状態を判別する。また、絶縁検査において、電流計14で測定された電流I2の電流値と予め設定された基準電流値Irefとを比較して、一対の配線パターンP間の絶縁状態を判別しているが、電流計14で測定された電流I2の電流値と電圧源13から出力される試験電圧V2とに基づいて、一対の配線パターンP間の絶縁抵抗値を測定し、この絶縁抵抗値に基づいて絶縁状態を判別する構成を採用することもできる。
1 回路基板検査装置
2 回路基板
3 電圧検出プローブ
4 電流供給プローブ
5 測定部
6 スキャナ部
7 電流制限素子
7a,7b 定電流ダイオード
8 処理部
Hc 上流側電流供給端子
Hp 上流側電圧検出端子
Lc 下流側電流検出端子
Lp 下流側電圧検出端子
P 配線パターン

Claims (2)

  1. 回路基板に形成された複数の配線パターンの導通検査、および当該複数の配線パターン間の絶縁検査を実行する回路基板検査装置であって、
    前記各配線パターンの各端部に接触可能に配設された複数の電圧検出プローブおよび複数の電流供給プローブと、
    前記導通検査のときに上流側電流供給端子および下流側電流供給端子間に導通検査用電流を供給して上流側電圧検出端子および下流側電圧検出端子間の端子間電圧を測定可能に構成されると共に、前記絶縁検査のときに電圧出力端子に絶縁検査用電圧を出力して当該電圧出力端子から電流検出端子に流れる電流を測定可能に構成された測定部と、
    前記各電圧検出プローブおよび前記各電流供給プローブと前記測定部の前記各端子とを切り替え接続する切替素子を複数有し、前記測定部の前記各端子と前記切替素子とが直接接続されるスキャナ部と、
    定電流ダイオードで構成されて、前記スキャナ部の前記切替素子と前記各電圧検出プローブとの間、および前記スキャナ部の前記切替素子と前記各電流供給プローブとの間に配設された複数の電流制限素子と、
    処理部とを備え、
    前記測定部は、前記導通検査用電流を前記定電流ダイオードのピンチオフ電流未満の電流値で供給し、
    前記処理部は、前記スキャナ部を制御して、前記導通検査のときには、前記複数の配線パターンから選択された1つの配線パターンの1つの前記端部に接触される前記電圧検出プローブを当該電圧検出プローブに接続された前記電流制限素子を介して前記上流側電圧検出端子に接続させると共に当該端部に接触される前記電流供給プローブを当該電流供給プローブに接続された前記電流制限素子を介して前記上流側電流供給端子に接続させ、かつ当該選択された1つの配線パターンの他の1つの前記端部に接触される前記電圧検出プローブを当該電圧検出プローブに接続された前記電流制限素子を介して前記下流側電圧検出端子に接続させると共に当該端部に接触される前記電流供給プローブを当該電流供給プローブに接続された前記電流制限素子を介して前記下流側電流供給端子に接続させ、前記絶縁検査のときには、前記複数の配線パターンから選択された一対の配線パターンのうちの一方の配線パターンに接触される前記電流供給プローブおよび前記電圧検出プローブのうちの1つのプローブを当該1つのプローブに接続された前記電流制限素子を介して前記電圧出力端子に接続させると共に、当該一対の配線パターンのうちの他方の配線パターンに接触される前記電流供給プローブおよび前記電圧検出プローブのうちの1つのプローブを当該1つのプローブに接続された前記電流制限素子を介して前記電流検出端子に接続させる回路基板検査装置。
  2. 前記電流制限素子は、2つの前記定電流ダイオードが互いに逆極性で直列に接続されて構成されている請求項1記載の回路基板検査装置。
JP2009075350A 2009-03-26 2009-03-26 回路基板検査装置 Expired - Fee Related JP5425502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009075350A JP5425502B2 (ja) 2009-03-26 2009-03-26 回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075350A JP5425502B2 (ja) 2009-03-26 2009-03-26 回路基板検査装置

Publications (2)

Publication Number Publication Date
JP2010230335A JP2010230335A (ja) 2010-10-14
JP5425502B2 true JP5425502B2 (ja) 2014-02-26

Family

ID=43046325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075350A Expired - Fee Related JP5425502B2 (ja) 2009-03-26 2009-03-26 回路基板検査装置

Country Status (1)

Country Link
JP (1) JP5425502B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966688B2 (ja) * 2012-07-04 2016-08-10 日本電産リード株式会社 配線構造及び基板検査装置
JP2020165923A (ja) * 2019-03-29 2020-10-08 日本電産リード株式会社 検査装置、及び検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065241B2 (ja) * 1986-01-07 1994-01-19 日立電子エンジニアリング株式会社 導通/絶縁試験機
JPS63135879A (ja) * 1986-11-28 1988-06-08 Nippon Denshi Eng Kk 電源回路
JPH07301646A (ja) * 1994-05-02 1995-11-14 Matsushita Electric Ind Co Ltd プリント基板検査装置
JP3332141B2 (ja) * 1997-01-30 2002-10-07 横河電機株式会社 半導体スイッチ、半導体リレー、電圧検出回路及びic試験装置
JP4369949B2 (ja) * 2006-10-04 2009-11-25 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP2008187024A (ja) * 2007-01-30 2008-08-14 Toshiba Corp プローブカード及びプローブカードシステム

Also Published As

Publication number Publication date
JP2010230335A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
US10175284B2 (en) Circuit board testing apparatus and circuit board testing method
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
TWI434050B (zh) Substrate inspection device and substrate inspection method
JP5566412B2 (ja) パワー半導体用試験装置
KR20150050377A (ko) 접촉자의 유지 보수 방법 및 검사 장치
TWI512308B (zh) 檢測裝置及檢測方法
KR102455794B1 (ko) 기판 검사 장치 및 기판 검사 방법
TW201437653A (zh) 絕緣檢測裝置及絕緣檢測方法
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5425502B2 (ja) 回路基板検査装置
JP4925042B2 (ja) 絶縁検査装置
JP5707579B2 (ja) パワー半導体用試験装置
JP4219489B2 (ja) 回路基板検査装置
KR20140146535A (ko) 기판검사장치
JP6219073B2 (ja) 絶縁検査装置
JP2010190784A (ja) 回路基板検査装置
JP6633949B2 (ja) 基板検査装置及び基板検査方法
JP4467373B2 (ja) 抵抗測定方法およびその装置
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JP2008076266A (ja) 基板検査装置及び基板検査方法
JP4911598B2 (ja) 絶縁検査装置及び絶縁検査方法
JP2006250546A (ja) ショート検出装置
JP6219074B2 (ja) 絶縁検査装置
JP2002110485A (ja) コンデンサの検査装置およびこれを用いた検査方法
JP2018180206A (ja) 表示装置用基板およびその製造方法、ならびに当該表示装置用基板を有する表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5425502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees