[go: up one dir, main page]

JP5308213B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5308213B2
JP5308213B2 JP2009085849A JP2009085849A JP5308213B2 JP 5308213 B2 JP5308213 B2 JP 5308213B2 JP 2009085849 A JP2009085849 A JP 2009085849A JP 2009085849 A JP2009085849 A JP 2009085849A JP 5308213 B2 JP5308213 B2 JP 5308213B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor wafer
semiconductor
laser
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009085849A
Other languages
English (en)
Other versions
JP2010238948A (ja
Inventor
隆規 加藤
功 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2009085849A priority Critical patent/JP5308213B2/ja
Priority to CN201080012498.3A priority patent/CN102405509B/zh
Priority to US13/259,871 priority patent/US9059225B2/en
Priority to PCT/JP2010/053490 priority patent/WO2010113584A1/ja
Publication of JP2010238948A publication Critical patent/JP2010238948A/ja
Application granted granted Critical
Publication of JP5308213B2 publication Critical patent/JP5308213B2/ja
Priority to US14/635,669 priority patent/US9607897B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、半導体材料が露出する半導体装置の主面に捺印を形成する半導体装置の製造方法に関する。
従来から、電子機器にセットされる半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。
これらのＣＳＰの中でも、特に小型化なものとしてＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）がある（例えば下記特許文献１を参照）。一般的なＷＬＰの製造方法は、半導体ウェハに多数の半導体装置部をマトリックス状に設け、各半導体装置部の拡散領域と接続された配線および半田電極を半導体ウェハの一主面に形成した後に、半導体ウェハを格子状にダイシングすることにより、各半導体装置部を個別に分離している。
しかしながら、上記した一般的なＷＬＰの製造方法では、形成されるＷＬＰの厚みを例えば１００μｍ以下とするためには、ダイシングを行う前に半導体ウェハ自体の厚みを１００μｍ以下と極めて薄くする必要がある。このことから、薄型化した後の半導体ウェハの機械的強度が低下して、搬送の工程等で半導体ウェハが破損してしまう問題が多く発生してしまう。
この様な問題を解決するＷＬＰの製造方法として、先ダイシング（Ｄｉｃｉｎｇ Ｂeｆｏｒｅ Ｇｒｉｎｄｉｎｇ：以下ＤＢＧと略称する）が開発されている（特許文献２を参照）。このＤＢＧによる半導体装置の製造方法では、配線等が形成された半導体ウェハを表面側からハーフカットした後に、裏面側から研削することで、ハーフカットされた領域にて半導体ウェハを個々の半導体装置に分割する。このＤＢＧによる半導体ウェハの分割方法を、図１１および図１２を参照して説明する。
図１１（Ａ）を参照して、先ず、半導体装置部１０８がマトリックス状に形成された半導体ウェハ１００を用意する。各半導体装置部１０８の上面付近には、拡散工程によりトランジスタ等の素子が形成されている。また、半導体ウェハ１００の上面は、酸化膜から成る絶縁層１０２により被覆され、この絶縁膜１０２の上面には、素子領域と接続された配線１０４が形成されている。更に、配線１０４には半田から成る外部電極１０６が形成されている。この工程に於ける半導体ウェハ１００の厚みは例えば２８０μｍ程度である。
図１１（Ｂ）を参照して、次に、半導体ウェハ１００の上面からダイシングを行うことにより、各半導体装置部１０８同士の間に溝１１０を形成する。ここでのダイシングは半導体ウェハ１００を分割するものではなく、ダイシングにより形成される溝１１０の深さは半導体ウェハ１００の厚さよりも浅く形成される。一例として、半導体ウェハ１００の厚みが上記したように２８０μｍの場合、溝１１０の深さは１００μｍ程度に設定される。従って、本工程を経た半導体ウェハ１００は分割された状態ではなく、一枚の板状体を呈している。
図１１（Ｃ）を参照して、半導体ウェハ１００の表裏を反転させた後に、配線１０４が形成された半導体ウェハ１００の下面を、粘着テープ１１２に貼着させる。更に、半導体ウェハ１００を上面からグラインドを行い、半導体ウェハ１００を全面的に薄くする。
図１１（Ｄ）を参照して、半導体ウェハ１００の上面からグラインドを進行させることにより、溝１１０が分離された箇所にて各半導体装置部１０８が個別に分離される。
図１２（Ａ）および図１２（Ｂ）を参照して、次に、各半導体装置部１０８の裏面側（グライドにより研削された面側）を、例えばダイシングシートから成る粘着テープ１１４に貼着する。更に、粘着テープ１１２を剥がすことで、各半導体装置部１０８は、表面側（回路が形成された面）側からピックアップすることが可能となる。
上記工程が終了した後は、各半導体装置をピックアップして粘着テープ１１４から離脱させた後に、下面（半導体材料が露出する面）にレーザーを照射して捺印し、テーピング梱包等を行う。
特開２００４−１７２５４２号公報 特開２００５−１０１２９０号公報
しかしながら、上記したような半導体装置の製造方法では、各半導体装置を個別にピックアップした後に、ピックアップされた半導体装置の位置を認識して、レーザー照射による捺印を行っていた。従って、レーザー照射による捺印形成の工程が複雑なものとなり、コストが高くなる問題があった。
更にまた、シリコン等の半導体材料から成る半導体装置の主面に直にレーザーを照射することにより捺印を設けると、レーザー照射により形成された凹凸部のみにより捺印が構成されることとなり、明瞭な捺印を得ることが困難である問題があった。
本発明は上述した問題を鑑みてなされ、本発明の主な目的は、半導体材料が露出する半導体装置の主面に、レーザー照射により効率的に捺印を形成できる半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体装置部毎に分割された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、を備えることを特徴とする。
本発明の半導体装置の製造方法は、半導体装置部が複数個形成された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、前記半導体ウェハを前記半導体装置部毎に分離する工程と、を備えることを特徴とする。
本発明によれば、半導体ウェハから分割された各半導体装置部を支持シートに貼着したままの状態で、各半導体装置部の主面に対してレーザーを照射して捺印を形成することができる。従って、各半導体装置部に対して一括して、レーザー照射による捺印を行うことが可能となり、捺印の工程を簡略化して製造コストを低減させることができる。
本発明の半導体装置の製造方法に用いられる捺印装置を示す図であり、（Ａ）は全体を示す斜視図であり、（Ｂ）は一部分を抜き出して示す斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は拡大された断面図であり、（Ｄ）は拡大された平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は拡大された断面図である。 本発明の半導体装置の製造方法により製造される半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された平面図であり、（Ｄ）は拡大された断面図である。 背景技術の半導体装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。 背景技術の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。
＜第１の実施の形態＞
本形態では、図１から図９を参照して、半導体材料が露出する主面にレーザー照射による捺印を行う半導体装置の製造方法を説明する。
図１を参照して、先ず、本形態の半導体装置の製造方法に用いられる捺印装置１０の構成を説明する。図１（Ａ）は捺印装置１０の主要部を示す斜視図であり、図１（Ｂ）は半導体ウェハがクランプされるテーブル１４の構成を示す斜視図である。
図１（Ａ）を参照して、捺印装置１０は、ウェハリング２３に支持された半導体ウェハ２２が載置される搬送レール１２と、捺印の為にウェハリング２３が固定されるテーブル１４と、半導体ウェハ２２の帯電を除去するイオナイザー１８と、半導体ウェハ２２に対してレーザーを照射する発振器２０とを主に備えている。捺印装置１０の概略的な機能は、受け入れられた半導体ウェハに対して、一括してレーザー照射を行うことにより捺印を形成することにある。
搬送レール１２は、受け入れられた半導体ウェハ２２が載置される部位である。具体的には、半導体ウェハ２２は、周囲がウェハリング２３（支持リング）により支持されたダイシングシート２１（支持シート）に貼着された状態で、捺印装置１０に供給される。また、搬送レール１２は、断面がＬ字状に成形された２本のレールからなり、このレールの内側の平坦面にウェハリング２３は載置される。また、レーザー照射による捺印が終了した後の半導体ウェハも、搬送レール１２に載置される。
テーブル１４は、捺印を行うためにウェハリング２３を固定する可動式のテーブルであり、ウェハリング２３に貼着される半導体ウェハ２２の主面と平行な方向に対して移動可能である。テーブル１４の中央部付近には、半導体ウェハよりも直径が大きい開口部が形成されており、捺印を行う場合には、この開口部を経由してレーザーが下方から照射される。また、テーブル１４は、ウェハリング２３を受け入れるときには搬送レール１２の近傍に位置し、半導体ウェハ２２の帯電を除去する際にはイオナイザー１８の下方を低速で移動し、半導体ウェハ２２に対してレーザー照射を行う際には、発振器２０の上方に位置する。
クランパ１６は、ステンレス等から成る２枚の金属板からなり、これらの２枚の金属板は同一平面上に離間して配置されている。また、各金属板の対向する側辺は、曲線状の切り欠けが形成されており、これらの切り欠けは全体として円形の開口部を形成している。更に、クランパ１６は、テーブル１４に対して上下方向に移動可能であり、ウェハリング２３がテーブル１４の上面に載置されるまでは、クランパ１６はテーブル１４の上面から離間した上方に位置している。更に、半導体ウェハ２２が固定された半導体ウェハ２２の捺印を行う工程では、クランパ１６は、テーブル１４の上面に載置されたウェハリング２３の上面を押圧して固定している。更に、レーザー照射による捺印が終了した後は、クランパ１６は再び上昇してウェハリング２３の固定は解除される。
イオナイザー１８は、プラスイオンおよびマイナスイオンを人工的に生成し、これらのイオンを含む空気を半導体ウェハ２２、ダイシングシート２１およびウェハリング２３に対して吹き付ける機能を有する。この様にすることで、半導体ウェハ２２等の帯電が除去される。
発振器２０は、捺印を行うために半導体ウェハ２２の主面にレーザーを照射する機能を備えている。本実施の形態では、発振器２０はＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザーを照射するが、照射されるレーザーの波長としては５３２ｎｍが好適である。本実施の形態では、ダイシングシート２１の上面に貼着された半導体ウェハ２２の下面に、ダイシングシート２１を透過してレーザーを照射する。
図１（Ｂ）に示すように、クランパ１６およびテーブル１４には開口部が設けられている。具体的には、クランパ１６は、上記したように２枚の金属板からなり、両金属板の対向する側辺に切欠き部を設けることで、開口部１６Ａが構成されている。この開口部１６Ａの大きさは、ウェハリング２３の外径よりも小さく、半導体ウェハ２２の直径よりも大きい円形状である。この様に開口部１６Ａを設けることにより、クランパ１６にてウェハリング２３を固定した後でも、この開口部１６Ａから半導体ウェハ２２を露出させて、上方から半導体ウェハ２２の位置認識を行うことができる。
更に、テーブル１４の中央部付近にも、上記した開口部１６Ａと同等の大きさの開口部１４Ａが設けられている。半導体ウェハ２２に対してレーザーを照射するときは、この開口部１４Ａを経由してレーザーが下方から照射される。
リング１１は、金属を円筒状に形成したものであり、その外径は上記した開口部１６Ａおよび開口部１４Ａよりも短く、内径は半導体ウェハ２２よりも長い。テーブル１４にウェハリング２３が固定される際には、リング１１の上端部はテーブル１４の上面よりも上方に位置する。この様にすることで、ウェハリング２３に支持されたダイシングシート２１が、リング１１の上端により下方から押圧され、ダイシングシート２１全体の緊張状態が高まる。結果的に、ダイシングシート２１のたるみや皺が矯正され、半導体ウェハ２２が所定の平面上に位置するようになる。
図２以降の図を参照して、次に、上記した捺印装置を用いた半導体装置の製造方法を説明する。本実施の形態では、半導体ウェハを個別の半導体装置部に分割した後に、支持シートであるダイシングシートに半導体ウェハを移し替え、この状態でレーザー照射による捺印を行っている。
図２を参照して、先ず、半導体ウェハ２２を用意する。図２（Ａ）は半導体ウェハ２２を示す平面図であり、図２（Ｂ）は半導体ウェハ２２の一部分を示す断面図である。
図２（Ａ）を参照して、半導体ウェハ２２には、マトリックス状に多数個（例えば数百個）の半導体装置部２４が形成されている。ここで、半導体装置部２４とは、１つの半導体装置となる部位である。また、各半導体装置部２４同士の間にはダイシングライン２７が格子状に規定されており、後の工程にて半導体ウェハ２２はダイシングライン２７に沿って個別の半導体装置に分離される。
図２（Ｂ）を参照して、各半導体装置部２４では、拡散工程によりトランジスタ等の素子（拡散領域）が半導体ウェハ２２の内部に形成されている。更に、この素子と接続されたパッド５６が半導体ウェハ２２の上面に形成される。半導体ウェハ２２の上面には、パッド５６を露出された状態で、酸化膜等から成る絶縁層５４が形成されている。また、絶縁層５４の上面には、パッド５６と接続された配線５８が、各半導体装置部２４の周辺部から中心部に向かって形成されている。パッド状に形成された配線５８の裏面には、半田から成る外部電極７０が溶着されている。更に、外部電極７０が設けられた領域を除外して、配線５８および絶縁層５４の上面が被覆されるように、樹脂から成る被覆層６０が形成されている。本工程に於ける半導体ウェハ２２の厚みは、半導体ウェハの直径により異なる。例えば、直径が５０ｍｍ（２インチ）の半導体ウェハ２２の厚みは２８０μｍであり、直径が２００ｍｍ（８インチ）の半導体ウェハ２２の厚みは７２５μｍである。
図３を参照して、次に、ダイシングを行うことにより、半導体ウェハ２２の表面（配線５８が形成された面）側から、溝４４を形成する。図３（Ａ）は本工程を示す斜視図であり、図３（Ｂ）は本工程を経た半導体ウェハ２２を示す断面図である。
図３（Ａ）を参照して、本工程では、高速で回転するブレード２６を、半導体ウェハ２２に規定されたダイシングライン２７に沿って移動させることにより、各半導体装置部２４同士の間に溝４４を形成する。
図３（Ｂ）を参照して、本工程では、ダイシングライン２７に沿って、被覆層６０、絶縁層５４および半導体ウェハ２２の一部が除去される。即ち、本工程のダイシングは半導体ウェハ２２を完全に分割するものではなく、溝４４の下端は半導体ウェハ２２の内部に位置している。
本工程で形成される溝４４の深さＴ２は、半導体ウェハ２２の厚みＴ１よりも浅く、且つ、製造される半導体装置が備える半導体基板の厚みよりも深い範囲となる。一例として、半導体ウェハ２２の厚みＴ１が２８０μｍであり、製造される半導体装置が備える半導体基板の厚みが１００μｍであれば、溝４４の深さＴ２は１１０μｍ程度とされる。溝４４の深さＴ２を半導体ウェハ２２の厚みよりも浅くすることにより、溝４４が形成された後でも、半導体ウェハ２２は個片化されずに一枚の板状体を呈している。溝４４の深さＴ１を、製造される半導体装置が備える半導体基板の厚みよりも深くすることにより、所定の厚みで半導体ウェハ２２を個別に後の工程にて分離することができる。
図４を参照して、次に、半導体ウェハ２２を裏面から全体的に研削して、溝４４が形成された箇所にて各半導体装置部２４を分割する。図４（Ａ）は本工程を示す斜視図であり、図４（Ｂ）は研削により分離される前の状態の半導体ウェハ２２を示す断面図であり、図４（Ｃ）は本工程を経て各半導体装置部２４が分離された後の状態を示す断面図である。
図４（Ａ）および図４（Ｂ）を参照して、先ず、配線５８が形成された半導体ウェハ２２の主面に保護シート３４を貼着する。保護シート３４と半導体ウェハ２２とは、保護シート３４の上面に設けられた接着層３２により接着されている。接着層３２としては、紫外線が照射されると硬化して粘着性が低下する接着剤が好適である。本工程にて使用する保護シート３４は、半導体ウェハ２２の下面を被覆して保護する為に用いられており、分割された半導体ウェハ２２の平坦性を維持する程度の剛性は備えていない。また、図４（Ａ）に示すように、保護シート３４の平面視での大きさは半導体ウェハ２２と同様であり、半導体ウェハ２２の外周部と保護シート３４の外周部とは一致している。
半導体ウェハ２２に貼着された保護シート３４の下面は、研削装置（グラインディング装置）のチャックテーブルの上面に、吸引されることにより固定される。そして、砥石が下面に設けられたグラインダ３０を高速で回転させ、半導体ウェハ２２を上面から研削することにより、半導体ウェハ２２を徐々に全面的に薄型化する。
本工程のバックグラインドは、溝４４が設けられた箇所にて各半導体装置部２４が分離するまで行われる。即ち、半導体ウェハ２２の厚みＴ１（２８０μｍ）が、溝４４の深さＴ２（１１０μｍ）よりも薄くなるまで、半導体ウェハ２２を上面からバックグラインドする。
図４（Ｃ）を参照して、グラインダによるバックグラインドを継続すると、溝４４が形成された箇所にて各半導体装置部２４が分割される。分割された半導体装置部２４が備える半導体基板の厚みＴ３は例えば１００μｍ程度である。各半導体装置部２４の上面は、シリコンから成る半導体材料が露出する面であり、グラインダ（砥石）により研削された粗面を呈している。
図５を参照して、次に、半導体ウェハ２２から分離された各半導体装置部２４を、支持シートとして機能するダイシングシート２１に移し替える。
図５（Ａ）を参照して、ダイシングシート２１の周囲は、ステンレス等の金属を円環状に成形したウェハリング２３により支持されている。分離された各半導体装置部２４の半導体材料が露出する主面は、ダイシングシート２１の上面に貼着される。
図５（Ｂ）を参照して、ダイシングシート２１の上面には、通常のアクリル樹脂または紫外線照射硬化型樹脂を含む接着材である接着層３６が形成されている。そして、各半導体装置部２４が備える半導体基板５２の下面は、この接着層３６に接触している。各半導体装置部２４をダイシングシート２１に貼着した後は、保護シート３４を各半導体装置部２４（半導体ウェハ２２）から剥離する。保護シート３４がＵＶシートの場合は、保護シート３４を透過して接着層３２に紫外線を照射することにより接着層３２の接着力を低減させてから、保護シート３４を剥離する。
上記工程を経た各半導体装置部２４を図５（Ｃ）に示す。この状態で半導体ウェハ２２を半導体装置部２４に分離する工程は終了している。従って、本実施の形態では、ダイシングシート２１は、ダイシングを行うために半導体ウェハが貼着されるためのシートとしては用いられない。本実施の形態では、ダイシングシート２１は、レーザー捺印を行う工程にて、各半導体装置部２４の機械的支持、搬送および位置合わせを行うために用いられる。しかしながら、通常のＷＬＰの製造方法が採用された場合は、ダイシングシート２１に半導体ウェハ２２を貼着した後に、半導体ウェハ２２をダイシングすることにより各半導体装置部２４が分離される。
ここで、クランパ１６、テーブル１４およびリング１１の構成は、図１を参照して説明した通りである。
図６から図９を参照して、次に、半導体ウェハ２２に含まれる各半導体装置部２４の主面に、レーザーを照射することにより捺印を形成する。本工程では、図１に示した構成の捺印装置１０を用いて、半導体ウェハ２２に含まれる各半導体装置部に対して一括してレーザーを照射して捺印を行っている。具体的な捺印の形成方法を以下にて説明する。
図６（Ａ）を参照して、先ず、半導体ウェハ２２を捺印装置の搬送レール１２に受け入れる。本工程では、分割された半導体ウェハ２２は、周囲がウェハリング２３により支持されたダイシングシート２１に貼着された状態で、搬送レール１２に受け入れられる。搬送レール１２に載置されたウェハリング２３は、輸送アーム１３により狭持された状態でテーブル１４まで搬送される。
図６（Ｂ）を参照して、次に、上下方向に移動可能なクランパ１６を下降させて、クランパ１６の下面とテーブル１４の上面とでウェハリング２３を挟み込んで固定する。また、リング１１の上端はテーブル１４の上面よりも上方に位置しているので、この挟み込みを行うことにより、ダイシングシート２１の周辺部は、リング１１により下方から押圧される。従って、リング１１の押圧力によりダイシングシート２１はテンションが作用した状態となり、ダイシングシート２１の皺やたるみが排除される。結果的に、ダイシングシート２１の上面に貼着された半導体ウェハ２２を、所定の高さに正確に配置することができる。ダイシングシート２１の弛み等により半導体ウェハ２２の高さが正規の位置からずれると、下方から照射されるレーザーのピントが半導体ウェハ２２の裏面に一致しない。この様になると、形成される捺印が明瞭でない等の問題が発生する。本実施形態では、リング１１による押圧力により、ダイシングシート２１にテンションを与えているので、半導体ウェハ２２は所定の高さの平面上に位置し、レーザーのピントが半導体ウェハ２２の裏面と一致する。また、捺印の工程が終了するまでは、ウェハリング２３は、テーブル１４に固定された状態が保持される。更にまた、クランパ１６、テーブル１４およびリング１１は、捺印を行うために一体となって移動する。
図６（Ｃ）を参照して、次に、プラスイオンおよびマイナスイオンを含む空気を、イオナイザー１８からダイシングシート２１および半導体ウェハ２２に向かって吹き付ける。この様にすることで、半導体ウェハ２２やダイシングシート２１の帯電が除去される。ここでは、イオナイザー１８は所定の位置に留まった状態で、ウェハリング２３を固定するテーブル１４が低速で移動する。具体的には、イオナイザー１８によるイオンの吹きつけを行いつつ、紙面上にて左側から右方向にテーブル１４が移動することにより、半導体ウェハ２２の全域にわたってイオンが吹き付けられる。
図７を参照して、次に、半導体ウェハ２２の位置認識を行う。図７（Ａ）は本工程を示す断面図であり、図７（Ｂ）はウェハリング２３に固定された半導体ウェハ２２を示す平面図である。
図７（Ａ）を参照して、カメラ１５の直下に半導体ウェハ２２が位置するようにテーブル１４を移動させた後に、カメラ１５により半導体ウェハ２２を撮影する。そして、撮影された画像から位置情報を抽出している。半導体ウェハ２２は、配線や半田電極が形成された面が上面となるようにダイシングシート２１に貼着されているので、これらの配線等を基準として位置合わせを行うことができる。
本実施の形態では、図７（Ｂ）に示すように、半導体ウェハ２２の上面に形成されたマーク１７の位置を認識している。マーク１７の位置と、半導体ウェハ２２の外形および各半導体装置部２４の位置との相対的な位置関係は予め算出されている。従って、マーク１７の位置を認識することにより、半導体ウェハ２２の中心の位置や各半導体装置部２４の位置を認識することができる。
マーク１７は、半導体装置部２４が形成される領域よりも外側の半導体ウェハ２２の表面に４つ設けられており、例えば配線を構成する金属と同じ材料から形成されている。マーク１７の個数は、半導体ウェハ２２の中心位置および各半導体装置部２４の位置が認識できるのであれば、４個よりも多くても良いし少なくても良い。
図８を参照して、次に、半導体ウェハ２２に含まれる各半導体装置部２４に対して、レーザーを照射することにより捺印を形成する。図８（Ａ）は本工程を示す断面図であり、図８（Ｂ）は拡大された断面図であり、図８（Ｃ）はレーザーを照射する状況を示す断面図であり、図８（Ｄ）はレーザーを照射により捺印が形成された状態を拡大して示す平面図である。
図８（Ａ）を参照して、先ず、先工程で求めた半導体ウェハ２２の位置情報を基に、発振器２０の上方に半導体ウェハ２２の所定箇所が位置するようにテーブル１４を移動させる。次に、発振器２０から所定の波長のレーザー２８を、半導体ウェハ２２の下面に対して照射させせる。また、レーザー２８は、テーブル１４の開口部およびリング１１の内側を経由して、半導体ウェハ２２に到達する（図１（Ｂ）参照）。
図８（Ｂ）を参照して、本工程では、上面に接着層３６を介して複数の半導体装置部２４が貼着されたダイシングシート２１に対して、下方からレーザー２８を照射している。レーザー２８は、透明なダイシングシート２１および接着層３６を透過して、半導体装置部２４の半導体基板５２の下面に到達する。
本工程で使用されるレーザー２８は、ＹＡＧレーザーであり、特に好ましくは、波長が５３２ｎｍのＹＡＧレーザーが使用される。ＹＡＧレーザーとしては、波長が１０６４ｎｍのレーザーも使用可能である。しかしながら、この様に波長が長いレーザーを半導体基板５２の上面に照射すると、薄い半導体基板５２の内部にレーザーが進行して、半導体基板５２の上面付近に形成された素子領域の特性が悪化する恐れがある。このことを防止するために、本実施の形態では、波長が５３２ｎｍと短いＹＡＧレーザーを用いている。この様に波長が短いレーザー２８を照射すると、レーザーの大部分は、半導体基板５２の上面にて反射されて、半導体基板５２の内部には殆どレーザーは進行せず、半導体基板５２の上面付近に形成された素子領域にレーザーの悪影響は及ばない。
また、照射されるレーザー２８の出力は例えば６Ｗ程度であり、レーザー２８が照射する照射領域の大きさは、直径が３０μｍ程度の円形である。この照射領域の大きさは、凹状部３８Ａ（図８（Ｄ）参照）の平面視での大きさとほぼ等しい。更に、本実施の形態では、レーザー２８の出力および照射時間が、発熱により接着層３６が気化しない程度に制御されている。従って、レーザー２８照射による発熱により接着層３６が気化することにより、半導体装置部２４がダイシングシート２１から離脱することが防止されている。
図８（Ｃ）を参照して、本工程では、レーザー２８を繰り返しショット（パルス）照射することにより、捺印を形成している。照射されたレーザー２８がダイシングシート２１および接着層３６を透過して半導体基板５２の下面に到達すると、レーザー２８が照射された領域は局所的に掘削されて凹状部３８Ａが形成される。また、レーザー２８の照射により、半導体基板５２の下面において凹状部３８Ａおよびその周辺部は高温となり、これらの領域に付着する接着層３６が炭化する。そして、炭化した接着層３６から成る炭化物６８は、凹状部３８Ａおよびその周辺部（図８（Ｄ）に示す炭化領域４０Ａ）に付着する。本工程では、形成されるべき捺印の形状に沿って、上記したレーザー２８のショット照射が行われる。
図８（Ｄ）に、レーザー２８により形成された凹状部３８Ａ−３８Ｄおよび炭化領域４０Ａ−４０Ｄを示す。レーザー２８を照射することにより、等間隔に離間して凹状部３８Ａ−３８Ｄが形成されており、各凹状部３８Ａ−３８Ｄと同心円形状の炭化領域４０Ａ−４０Ｄが形成されている。そして、隣接する炭化領域（例えば炭化領域４０Ａと炭化領域４０Ｂ）同士は一部が重畳することにより、連続する炭化領域４０Ａ−４０Ｄによりライン状の捺印が形成される。
図９（Ａ）を参照して、上記した捺印が終了した後は、テーブル１４を搬送レール１２の近傍まで移動させた後に、クランパ１６を上昇させてウェハリング２３の固定を解除する。次に、輸送アーム１３によりウェハリング２３を狭持した後に、搬送レール１２までウェハリングを輸送し、捺印装置からウェハリング２３が取り出される。
図９（Ｂ）を参照して、次に、ダイシングシート２１から各半導体装置部２４を分離する。先ず、接着層３６が紫外線照射により硬化する接着剤の場合は、ダイシングシート２１の下面からダイシングシート２１を透過させて、接着層３６に紫外線を照射する。次に、吸着コレットを用いて、半導体装置部２４をダイシングシート２１から分離した後に、収納容器に収納する。
ここで、上記の説明では、レーザー捺印の工程では、各半導体装置部２４に分離された半導体ウェハ２２に対してレーザー捺印を行ったが、分離前の半導体ウェハ２２に対してレーザー印刷を行っても良い。この場合は、図８を参照して、分離前の状態の半導体ウェハ２２がダイシングシート２１の上面に貼着され、この状態で下方からレーザー照射が行われる。そして、レーザー捺印が終了した後に、ダイシングを行うことで半導体ウェハ２２を個別の半導体装置部に分離する。
＜第２の実施の形態＞
図１０を参照して、上記した製造方法により製造される半導体装置５０を説明する。図１０（Ａ）は半導体装置５０の断面図であり、図１０（Ｂ）は断面図であり、図１０（Ｃ）は捺印が形成される箇所を拡大して示す平面図であり、図１０（Ｄ）は図１０（Ｃ）のＤ−Ｄ’線に於ける断面図である。
図１０（Ａ）および図１０（Ｂ）を参照して、半導体装置５０は、半導体基板５２と、半導体基板５２の下面に形成された配線５８等を具備しており、半導体材料が露出する半導体基板５２の上面に、レーザーを照射することにより捺印６６が設けられた構成となっている。更に、本形態の半導体装置５０は、上面および側面に半導体材料が露出し、下面に半田から成る外部電極７０がグリッド状に形成されたＷＬＰである。
半導体基板５２は、シリコン等の半導体材料から成り、その下面付近には拡散工程により素子領域が形成されている。例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ダイオード、ＩＣ、ＬＳＩ等が半導体基板５２の内部に形成される。半導体基板５２の厚みは、例えば５０μｍ〜１００μｍ程度である。また、半導体基板５２の上面は、グラインド加工により研削処理された粗面を呈している。
図１０（Ｂ）を参照して、半導体基板５２の下面には、拡散工程により形成された素子領域（活性領域）と電気的に接続されたパッド５６が形成されている。このパッド５６が形成される部分を除いて、半導体基板５２の下面は絶縁層５４により被覆されている。絶縁層５４は、例えば窒化膜や樹脂膜から成る。
絶縁層５４の下面には、パッド５６と接続された配線５８が形成されている。ここで、パッド５６は半導体装置５０の周辺部に設けられ、配線５８は周辺部から内部に延在している。配線５８の一部分はパッド状に形成され、半田等の導電性接着材から成る外部電極７０がこのパッド状の部分に溶着されている。更に、外部電極７０が形成される領域を除外して、樹脂等の絶縁性材料から成る被覆層６０により、配線５８および絶縁層５４の下面は被覆される。
図１０（Ａ）を参照して、半導体基板５２の上面には捺印６６が形成されている。ここでは、捺印６６は位置マーク６４と記号マーク６２とから成る。位置マーク６４は、半導体装置５０の平面的な位置（角度）を検出するために設けられている。ここでは、位置マーク６４は、半導体装置５０の左下の角部に設けられている。一方、記号マーク６２は文字や数字等から成り、製造会社名、製造時期、製品名、ロット番号、内蔵される素子の特性等を示している。本形態では、これらの捺印６６は、半導体基板５２の上面にレーザーを照射することにより設けられる。
図１０（Ｃ）および図１０（Ｄ）を参照して、上記した捺印６６の構成を説明する。半導体基板５２の上面に形成される捺印６６は、描かれる捺印の形状に沿って、半導体基板５２の上面に対してレーザーを断続的に照射させることで形成される。従って、捺印６６が設けられる領域の半導体基板５２の上面では、レーザー照射により掘削された凹状部が等間隔に離間して配置される。ここでは、凹状部３８Ａ−３８Ｄが等間隔に一列に配置されている。凹状部３８Ａ−３８Ｄの形状は平面視で円形であり、その直径Ｌ２は例えば３０μｍ程度である。更に、凹状部３８Ａと凹状部３８Ｂとが離間する距離Ｌ３は、例えば１５μｍ程度である。他の凹状部３８Ｂ−３８Ｄも等間隔に離間している。
凹状部３８Ａ−３８Ｄが形成された領域およびその周辺部の半導体基板５２の上面には、炭化領域４０Ａ−４０Ｄが形成されている。この炭化領域４０Ａ−４０Ｄでは、樹脂材料を炭化させた炭化物が、半導体基板５２の表面に付着している。この樹脂材料は、例えば、半導体装置５０の上面を樹脂シートに付着させるために使用される接着剤（例えばアクリル樹脂）である。炭化領域４０Ａ−４０Ｄの表面部分を採取して分析すると、この表面部分には７重量％以上の炭素（Ｃ）が含まれている。
炭化領域４０Ａ−４０Ｄでは、炭化した接着材から成る炭化物６８が半導体基板５２の上面に強固に付着している。従って、炭化物６８が形成された炭化領域４０Ａ−４０Ｄに、エタノールやブタノン等の薬品を塗布して摩擦しても、大部分の炭化物６８は剥がれずに半導体基板５２の上面の留まったままの状態である。従って、半導体装置５０の上面に摩擦力が作用しても、炭化物６８から構成される捺印６６の視認性は殆ど劣化しない。
更に、炭化領域４０Ａは、凹状部３８Ａと同心円状に配置されており、炭化領域４０Ａは凹状部３８Ａよりも大きく形成されている。炭化領域４０Ａの直径Ｌ１は例えば４０μｍ程度である。炭化領域４０Ａが凹状部３８Ａによりも大きく形成される理由は次の通りである。即ち、凹状部３８Ａにレーザーが照射されることにより、凹状部３８Ａおよびその周辺部の半導体基板５２が加熱され、これらの領域に付着する樹脂材料（接着材）が炭化して半導体基板５２の表面に付着するからである。
この様に炭化領域４０Ａは、凹状部３８Ａと同心円状であり、更に凹状部３８Ａよりも平面視で大きく形成されている。従って、隣接する凹状部３８Ａおよび凹状部３８Ｂが離間しても、炭化領域４０Ａと炭化領域４０Ｂとは一部が重畳することとなる。具体的には、炭化領域４０Ａの直径Ｌ１から凹状部３８Ａの直径Ｌ２を差し引いた長さの２倍の長さが、凹状部３８Ａと凹状部３８Ｂとの間隔Ｌ３よりも長くなると、炭化領域４０Ａと炭化領域４０Ｂとが一部重畳するようになる。この様に、隣接する炭化領域の一部が重畳することにより、連続して形成される多数の炭化領域４０Ａ−４０Ｄが線状を呈して、全体として数字や文字等の記号を示すようになる。
１０ 捺印装置
１１ リング
１２ 搬送レール
１３ 輸送アーム
１４ テーブル
１４Ａ 開口部
１５ カメラ
１６ クランパ
１６Ａ 開口部
１７ マーク
１８ イオナイザー
２０ 発振器
２１ ダイシングシート
２２ 半導体ウェハ
２３ ウェハリング
２４ 半導体装置部
２６ ブレード
２７ ダイシングライン
２８ レーザー
３０ グラインダ
３２ 接着層
３４ 保護シート
３６ 接着層
３８、３８Ａ、３８Ｂ、３８Ｃ、３８Ｄ 凹状部
４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ 炭化領域
４２ 炭化物
４４ 溝
５０ 半導体装置
５２ 半導体基板
５４ 絶縁層
５６ パッド
５８ 配線
６０ 被覆層
６２ 記号マーク
６４ 位置マーク
６６ 捺印
６８ 炭化物
７０ 外部電極

Claims (8)

  1. 半導体装置部毎に分割された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、
    前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、
    前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記レーザー照射により炭化した炭化物を、前記半導体装置部の主面に付着させることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記テーブルには前記半導体ウェハよりも大きい開口部が設けられ、前記開口部を経由して前記半導体ウェハの各半導体装置部にレーザーを照射することを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記半導体ウェハに配置されたアライメントマークの位置を認識して、前記レーザーを照射する照射装置と、前記半導体ウェハに含まれる前記各半導体装置部との位置合わせを行うことを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記固定する工程では、前記支持リングをクランパで前記印刷テーブルに挟み込んで固定した後に、前記位置合わせを行うことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記支持シートはダイシングシートであり、前記支持リングは前記ダイシングシートを周囲から保持するウェハリングであることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記捺印を行う工程の前に、イオナイザーにより前記半導体ウェハの帯電を除去する工程を更に備えることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 半導体装置部が複数個形成された半導体ウェハを、周囲が支持リングにより支持された支持シートに接着層を介して貼着された状態で用意する工程と、
    前記半導体ウェハが前記支持シートに貼着された支持リングを、レーザー印刷が行われる印刷テーブルまで輸送した後に固定する工程と、
    前記支持シートおよび前記接着層を透過して、前記半導体ウェハを構成する各半導体装置部の半導体材料が露出する主面にレーザーを照射して捺印を行う工程と、
    前記半導体ウェハを前記半導体装置部毎に分離する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2009085849A 2009-03-31 2009-03-31 半導体装置の製造方法 Active JP5308213B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009085849A JP5308213B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法
CN201080012498.3A CN102405509B (zh) 2009-03-31 2010-02-25 半导体装置及其制造方法
US13/259,871 US9059225B2 (en) 2009-03-31 2010-02-25 Semiconductor device and the method of manufacturing the same
PCT/JP2010/053490 WO2010113584A1 (ja) 2009-03-31 2010-02-25 半導体装置およびその製造方法
US14/635,669 US9607897B2 (en) 2009-03-31 2015-03-02 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009085849A JP5308213B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010238948A JP2010238948A (ja) 2010-10-21
JP5308213B2 true JP5308213B2 (ja) 2013-10-09

Family

ID=42827885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009085849A Active JP5308213B2 (ja) 2009-03-31 2009-03-31 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9059225B2 (ja)
JP (1) JP5308213B2 (ja)
CN (1) CN102405509B (ja)
WO (1) WO2010113584A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004082689A (ja) 2002-06-28 2004-03-18 Fuji Photo Film Co Ltd インクジェット記録装置
JP5751615B2 (ja) * 2011-02-14 2015-07-22 リンテック株式会社 ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
JP6017388B2 (ja) * 2013-09-09 2016-11-02 株式会社東芝 半導体装置の製造方法
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
DE102014227005B4 (de) * 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US20180294178A1 (en) * 2015-09-23 2018-10-11 Intel Corporation Method of manufacturing ultra thin wafers
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102017206066A1 (de) 2017-04-10 2018-10-11 Anvajo GmbH Spektrometer
JP7015668B2 (ja) * 2017-10-11 2022-02-03 株式会社ディスコ 板状物の分割装置
JP7598246B2 (ja) * 2019-01-31 2024-12-11 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
WO2020158767A1 (ja) * 2019-01-31 2020-08-06 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法
CN111081680B (zh) * 2019-12-03 2021-08-27 安徽三安光电有限公司 一种晶圆片及其制作方法
EP4097758A1 (en) * 2020-01-28 2022-12-07 TDK Electronics AG Method of manufacturing and passivating a die
CN117581351A (zh) * 2020-12-17 2024-02-20 益纳利科技私人有限公司 一种制造半导体制品的方法及其系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722301A (ja) * 1993-06-29 1995-01-24 Sharp Corp 半導体製造装置
JP2682475B2 (ja) * 1994-11-17 1997-11-26 日本電気株式会社 ビームスキャン式レーザマーキング方法および装置
JP3766468B2 (ja) * 1996-04-18 2006-04-12 麒麟麦酒株式会社 レーザ印字用媒体
US6160568A (en) * 1997-05-27 2000-12-12 Sdl, Inc. Laser marking system and method of energy control
JP2003115424A (ja) * 2001-10-03 2003-04-18 Nec Corp 半導体装置およびその識別方法、並びに半導体装置の製造装置
DE10247179A1 (de) 2002-10-02 2004-04-15 Ensinger Kunststofftechnologie Gbr Haltering zum Halten von Halbleiterwafern in einer chemisch-mechanischen Poliervorrichtung
JP3595323B2 (ja) 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP3841060B2 (ja) * 2003-04-03 2006-11-01 松下電器産業株式会社 半導体装置およびその製造方法
JP2005101290A (ja) 2003-09-25 2005-04-14 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
JP2007048995A (ja) * 2005-08-11 2007-02-22 Toshiba Corp 半導体装置の製造方法
JP5826027B2 (ja) * 2008-03-21 2015-12-02 イムラ アメリカ インコーポレイテッド レーザベースの材料加工方法及びシステム
JP5715747B2 (ja) * 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法

Also Published As

Publication number Publication date
CN102405509A (zh) 2012-04-04
WO2010113584A1 (ja) 2010-10-07
US9607897B2 (en) 2017-03-28
US20150262880A1 (en) 2015-09-17
CN102405509B (zh) 2015-12-09
JP2010238948A (ja) 2010-10-21
US9059225B2 (en) 2015-06-16
US20120018854A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5308213B2 (ja) 半導体装置の製造方法
JP4769975B2 (ja) 半導体装置の製造方法
JP4769429B2 (ja) 半導体装置の製造方法
JP2010258288A (ja) 固定治具およびそれを用いた半導体装置の製造方法
JP5664656B2 (ja) 半導体装置の製造方法
US11373888B2 (en) Protective member forming method and protective member forming apparatus
CN102024753B (zh) 被加工物的激光加工方法
TWI549174B (zh) 製造半導體裝置之方法
JP2017079291A (ja) ウエーハの加工方法
JP2019125785A (ja) ウェハの処理方法
CN104078425B (zh) 晶片的加工方法
KR102004748B1 (ko) 마이크로 ｌｅｄ 전사 방법
JPWO2018003602A1 (ja) 整列治具、整列方法及び転着方法
JP2020088068A (ja) 被加工物の加工方法
JP6033116B2 (ja) 積層ウェーハの加工方法および粘着シート
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
JP2006073603A (ja) ウエハのアライメント方法
JP2012124300A (ja) ウェーハ破断方法およびウェーハ破断装置
JP2007266421A (ja) 半導体装置およびその製造方法
JP2010153607A (ja) 半導体装置およびその製造方法
JP2017199780A (ja) ウエーハの加工方法
JP2017069276A (ja) 基板の製造方法
JP6633447B2 (ja) ウエーハの加工方法
JP2015005648A (ja) ウエーハの加工方法
JP6346067B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5308213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250