JP5295596B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5295596B2 JP5295596B2 JP2008070681A JP2008070681A JP5295596B2 JP 5295596 B2 JP5295596 B2 JP 5295596B2 JP 2008070681 A JP2008070681 A JP 2008070681A JP 2008070681 A JP2008070681 A JP 2008070681A JP 5295596 B2 JP5295596 B2 JP 5295596B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- glass cloth
- wiring board
- multilayer wiring
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかしながら、ガラスクロス入りの樹脂材は、きわめて微細に配線パターンを形成する場合にはガラスクロスが配線パターンを高精度に形成することを阻害するといった問題があり、ガラスクロス入りの樹脂材を使用してコアレスの多層配線基板を形成する場合には、薄型化を図り、かつ反り等の変形を防止するための構成が必要となる。
すなわち、絶縁層と配線層とを複数層に積層した積層体として形成されたコアレスの多層配線基板であって、前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、前記外部接続端子の接合面を有する絶縁層は、ガラスクロスを含む絶縁層から成り、前記ガラスクロスを含む絶縁層に積層される他の絶縁層は、ガラスクロスを含まない絶縁層から成り、前記ガラスクロスを含む絶縁層は、外部接続端子用パッドと、該外部接続端子用パッドと電気的に接続され、厚さ方向に貫通するビアとを備え、前記外部接続端子用パッドは、前記ガラスクロスを含む絶縁層から露出する面と、前記露出する面とは反対側の面及び側面とを有し、前記反対側の面及び側面は、前記ガラスクロスを含む絶縁層に覆われており、各配線層の配線面積比率は、前記ガラスクロスを含む絶縁層に形成された前記外部接続端子用パッドを含む配線層が最も低く、前記ガラスクロスを含む絶縁層は、前記他の絶縁層に比べて厚く形成されていることを特徴とする。
また、前記ガラスクロスを含む絶縁層は、前記半導体素子の搭載面側に位置する一方の面とガラスクロスとのクリアランスが10μm以上に設けられていることにより、配線パターンを微細パターンとして高精度に形成することを可能にする。
また、前記積層体の一方の面上にソルダーレジスト膜が形成され、前記半導体素子と接続するための接続パッドが前記ソルダーレジスト膜から露出していることを特徴とする。
また、前記各々の絶縁層の厚さが50μm以上に設けられていることにより、絶縁層の表面にガラスクロスが露出することを防止し、高精度に配線パターンを形成することを可能にする。
また、前記ガラスクロスを含む絶縁層をガラスクロス入りの樹脂材によって形成することにより、多層配線基板の反りを防止し、配線パターンを高密度に形成する製造工程上の困難性を緩和することができる。
また、前記支持金属板上に配線パターンを形成する工程において、前記支持金属板上にレジストパターンを形成し、該レジストパターンをマスクとして前記支持金属板を給電層とする電解めっきにより前記配線パターンを形成する方法によって、容易に配線パターンを形成することができる。
また、前記ビルドアップ層を形成する工程後、前記支持金属板を選択的に除去する工程前に、前記積層体の一方の面上にソルダーレジスト膜を形成し、前記半導体素子と接続するための接続パッドを、前記ソルダーレジスト膜から露出することを特徴とする。
(多層配線基板)
図1は本発明に係る多層配線基板の一実施形態の構成を示す断面図である。図示例の多層配線基板10は、絶縁層を3層構造としたコアレスの多層配線基板であり、多層配線基板10の一方の面が半導体素子の搭載面として形成され、他方の面が外部接続端子の接合面として形成されている。
第3の配線パターン18は第3の絶縁層13と第2の絶縁層12との界面に形成され、第3の絶縁層13に、次層に形成された接続パッド20と電気的に接続する第3のビア19が形成されている。
接続パッド20は半導体素子の電極を接続するためのパッドであり、第3の絶縁層13の接続パッド20が形成された面は、接続パッド20を露出するようにして保護膜21によって被覆されている。
本実施形態の多層配線基板10は、図3に示すように、半導体素子30の搭載面側から見て凹状に反った。反り量は、凹面の底面と多層配線基板10の端縁の高さの差として表したものである。
ただし、絶縁層にガラスクロスを使用しない場合は、多層配線基板の保形性が劣るため半導体素子を搭載する多層配線基板としての実用には適さない。
このガラスクロスを含む絶縁層を配線基板の中心層に使用した場合と、配線層の外部接続端子を接合する最外層(第1の絶縁層)をガラスクロスを含む絶縁層とした場合とを比較すると、配線基板の最外層をガラスクロスを含む絶縁層とした場合でも、絶縁層の厚さを50μm以上とする(55μm、60μm)ことによって、中心層をガラスクロスを含む絶縁層とした場合と同等の反り量に低減させることが可能になることがわかる。
図4は、絶縁層中におけるガラスクロスの配置例を示す電子顕微鏡写真である。この図では、ガラスクロスは絶縁層の厚さ方向の中心寄りに位置し、ガラスクロスと絶縁層の表面との間隔(クリアランス:図の矢印)は確保されている。
図5の測定結果は、絶縁層の厚さが薄くなるとガラスクロスと絶縁層の表面とのクリアランスが小さくなり、絶縁層の厚さが厚くなるとガラスクロスと絶縁層の表面とのクリアランスが広くなることを示している。
実際に多層配線基板を形成する場合、ガラスクロスと絶縁層との表面とのクリアランス(離間間隔)としては、経験的に10〜15μm程度以上確保する必要がある。図5に示す実験結果は、この程度のクリアランスを確保するには、絶縁層の厚さを50μm程度以上とすればよいことを示している。
前述したように、絶縁層の厚さを50μm以上とすれば、多層配線基板の反りについても抑制することができるから、この点からも有効である。
これに対し、本実施形態では、ガラスクロス入りの絶縁層を第1の絶縁層11とし、絶縁層の層構成を敢えて非対称配置となるように設定し、さらにガラスクロス入りの絶縁層を厚く形成することによって、多層配線基板全体としての反りを抑制していることが特徴的である。
図1に、各配線層における配線パターンの配置密度(配線面積比率)を例示した。多層配線基板における配線層の配線面積比率は製品によって異なるから、一義的に定めることはできないが、通常、外部接続端子を接合するパッドを形成する配線層における配線パターンの配線面積比率は他の配線層とくらべて低くなる。図1の例では、第1〜第3の配線パターンにおける配線面積比率は、15%、80%、75%であり、接続パッド20の搭載面における配線面積比率が60%であって、外部接続端子を形成する層での配線面積比率は他の層にくらべてはるかに低い。
(1) 多層配線基板を構成する絶縁層をガラスクロス入りの樹脂材を用いて形成することによって、多層配線基板全体としての強度を確保することができる。
(2) ガラスクロス入りの絶縁層は他の絶縁層よりも厚くなるが、ガラスクロス入りの絶縁層は外部接続端子を接合する配線層のみとし、他は従来の絶縁層として構成することによって、多層配線基板全体としての厚さを抑え、多層配線基板の薄型化を図ることができる。
(3) ガラスクロス入りの絶縁層については、ガラスクロスと絶縁層の表面とのクリアランスが10μm以上となるように絶縁層の厚さを設定することにより、配線パターン間の電気的絶縁を確保して配線パターンを微細なパターンとして高精度に形成することができる。
(4) ガラスクロス入りの絶縁層については、外部接続端子を接合する配線層に適用することによって、多層配線基板における高密度配線を可能にする。
この場合は、各配線層を構成する絶縁層が従来のガラスクロスを含まない絶縁層にくらべて厚くなるから、多層配線基板全体としての厚さは、上述した実施形態の多層配線基板よりも厚くなるが、多層配線基板全体としての強度についてはさらに向上させることが可能となり、高密度配線が可能な多層配線基板として提供することが可能となる。
図6、7は、前述した図1に示す多層配線基板10の製造方法を示す。
図6(a)は、銅板からなる2枚の支持金属板30a、30bを貼り合わせ、支持金属板30a、30bのそれぞれの表面に、外部接続端子を接続するパッドとなる第1の配線パターン14を形成した状態を示す。
支持金属板30a、30bの表面にレジスト層を形成し、レジスト層を露光および現像し、支持金属板30a、30bの表面でパッドを形成する部位を露出させたレジストパターンを形成し、レジストパターンをマスクとして支持金属板30a、30bを給電層とする電解めっきにより、金めっき層14a、ニッケルめっき層14b、銅めっき層14cを順次積層して形成する。
支持金属板30a、30bは多層配線基板の製造工程において、絶縁層および配線層を積層形成する際の支持体として用いるもので、0.3mm程度の厚さのものを使用する。
ガラスクロス入りの樹脂フィルムとしては、前述したように、50μm程度の厚さのものを使用し、ガラスクロス入りの樹脂フィルムの樹脂材が溶融する程度に加熱して樹脂フィルムをラミネートする。樹脂フィルムを加熱キュアした後、ビア穴11aを形成して第1の絶縁層11となる。
各々の配線層は、セミアディティブ法によって形成することができる。
たとえば、図6(b)の状態から第1のビア15と第2の配線パターン16を形成するには、まず、ビア穴11aの内面を含む第1の絶縁層11の表面に無電解銅めっきあるいはスパッタリング法等によってめっきシード層を形成し、第1の絶縁層11の表面に第2の配線パターン16にしたがってレジストパターンを形成した後、めっきシード層をめっき給電層とする電解めっきを施して、ビア穴11aと第2の配線パターン16となるレジストパターンの凹溝内にめっきを盛り上げて第1のビア15と第2の配線パターン16となる導体層を形成する。次いで、レジストパターンを除去し、第1の絶縁層11の表面に露出するめっきシード層を除去することにより、独立パターンとして第2の配線パターン16が形成される。
保護膜21は、第3の絶縁層13の表面に接続パッド20を形成した後、第3の絶縁層13の表面に感光性のソルダーレジストを被着形成し、接続パッド20が露出するように露光および現像して形成する。
これらの配線層をビルドアップする際は、図のように支持金属板30a、30bの双方に対称に配線層を積層するようにする。
本実施形態では支持金属板30a、30bとして銅板を使用している。銅板はエッチングによって簡単に溶解して除去することができ、パッドとなる第1の配線パターン14は外面が金めっき層14aからなるから、支持金属板30a、30bを化学的にエッチングする際に第1の配線パターン14は侵されず、支持金属板30a、30bのみを選択的にエッチングして除去することができる。
このように、支持金属板30a、30bは、外部接続端子を接合するパッドとなる第1の配線パターン14を侵さずに、選択的にエッチングできる金属を選択するのがよい。
10 多層配線基板
11 第1の絶縁層
11a ビア穴
12 第2の絶縁層
13 第3の絶縁層
14 第1の配線パターン
14a 金めっき層
14b ニッケルめっき層
14c 銅めっき層
15 第1のビア
16 第2の配線パターン
17 第2のビア
18 第3の配線パターン
19 第3のビア
20 接続パッド
21 保護膜
30 半導体素子
30a、30b 支持金属板
Claims (8)
- 絶縁層と配線層とを複数層に積層した積層体として形成されたコアレスの多層配線基板であって、
前記積層体の一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成され、
前記外部接続端子の接合面を有する絶縁層は、ガラスクロスを含む絶縁層から成り、
前記ガラスクロスを含む絶縁層に積層される他の絶縁層は、ガラスクロスを含まない絶縁層から成り、
前記ガラスクロスを含む絶縁層は、外部接続端子用パッドと、該外部接続端子用パッドと電気的に接続され、厚さ方向に貫通するビアとを備え、
前記外部接続端子用パッドは、前記ガラスクロスを含む絶縁層から露出する面と、前記露出する面とは反対側の面及び側面とを有し、前記反対側の面及び側面は、前記ガラスクロスを含む絶縁層に覆われており、
各配線層の配線面積比率は、前記ガラスクロスを含む絶縁層に形成された前記外部接続端子用パッドを含む配線層が最も低く、
前記ガラスクロスを含む絶縁層は、前記他の絶縁層に比べて厚く形成されていることを特徴とする多層配線基板。 - 前記ガラスクロスを含む絶縁層は、前記半導体素子の搭載面側に位置する一方の面とガラスクロスとのクリアランスが10μm以上に設けられていることを特徴とする請求項1記載の多層配線基板。
- 前記積層体の一方の面上にソルダーレジスト膜が形成され、前記半導体素子と接続するための接続パッドが前記ソルダーレジスト膜から露出していることを特徴とする請求項1または2記載の多層配線基板。
- 絶縁層と配線層とを複数層に積層した積層体の、一方の面が半導体素子の搭載面、他方の面が外部接続端子の接合面として形成されたコアレスの多層配線基板の製造方法であって、
支持金属板上に、前記外部接続端子が接合される外部接続端子用パッドを備えた配線パターンを形成する工程と、
前記支持金属板上に、前記配線パターンを覆うように、ガラスクロスを含む絶縁層を形成し、前記ガラスクロスを含む絶縁層を厚さ方向に貫通し、前記配線パターンと電気的に接続されるビアを形成する工程と、
前記ガラスクロスを含む絶縁層上に、配線層及びガラスクロスを含まない絶縁層を積層するビルドアップ層を形成する工程と、
前記支持金属板を選択的に除去し、前記ガラスクロスを含む絶縁層から前記外部接続端子用パッドを露出させる工程と、を備え、
前記ガラスクロスを含む絶縁層に形成され、前記外部接続端子用パッドを備えた配線パターンの配線面積比率は、前記ガラスクロスを含まない絶縁層に形成された配線層の配線面積比率に比べて最も低く、
前記ガラスクロスを含む絶縁層は、前記ガラスクロスを含まない絶縁層より厚く形成されていることを特徴とする多層配線基板の製造方法。 - 前記ガラスクロスを含む絶縁層の厚さを50μm以上に設定することを特徴とする請求項4記載の多層配線基板の製造方法。
- 前記ガラスクロスを含む絶縁層をガラスクロス入りの樹脂材によって形成することを特徴とする請求項4または5記載の多層配線基板の製造方法。
- 前記支持金属板上に配線パターンを形成する工程において、
前記支持金属板上にレジストパターンを形成し、該レジストパターンをマスクとして前記支持金属板を給電層とする電解めっきにより前記配線パターンを形成することを特徴とする請求項4〜6のいずれか一項記載の多層配線基板の製造方法。 - 前記ビルドアップ層を形成する工程後、前記支持金属板を選択的に除去する工程前に、前記積層体の一方の面上にソルダーレジスト膜を形成し、前記半導体素子と接続するための接続パッドを、前記ソルダーレジスト膜から露出することを特徴とする請求項4〜7のいずれか一項記載の多層配線基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070681A JP5295596B2 (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板およびその製造方法 |
US12/399,450 US8129626B2 (en) | 2008-03-19 | 2009-03-06 | Multilayer wiring substrate with a reinforcing layer for preventing a warp |
TW098108731A TWI448216B (zh) | 2008-03-19 | 2009-03-18 | 多層佈線基板及其製造方法 |
KR20090022924A KR101479349B1 (ko) | 2008-03-19 | 2009-03-18 | 다층 배선 기판 및 그 제조 방법 |
CN2009101292222A CN101540311B (zh) | 2008-03-19 | 2009-03-19 | 多层配线基板以及制造多层配线基板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070681A JP5295596B2 (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009224739A JP2009224739A (ja) | 2009-10-01 |
JP2009224739A5 JP2009224739A5 (ja) | 2011-02-24 |
JP5295596B2 true JP5295596B2 (ja) | 2013-09-18 |
Family
ID=41087768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070681A Active JP5295596B2 (ja) | 2008-03-19 | 2008-03-19 | 多層配線基板およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8129626B2 (ja) |
JP (1) | JP5295596B2 (ja) |
KR (1) | KR101479349B1 (ja) |
CN (1) | CN101540311B (ja) |
TW (1) | TWI448216B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5527585B2 (ja) * | 2009-12-15 | 2014-06-18 | 日立化成株式会社 | 多層配線基板及びその製造方法 |
JP5479233B2 (ja) * | 2010-06-04 | 2014-04-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
JP5578962B2 (ja) * | 2010-06-24 | 2014-08-27 | 新光電気工業株式会社 | 配線基板 |
EP2448380A1 (en) * | 2010-10-26 | 2012-05-02 | ATOTECH Deutschland GmbH | Composite build-up material for embedding of circuitry |
JP5715835B2 (ja) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
JP2013033914A (ja) * | 2011-06-27 | 2013-02-14 | Toshiba Corp | 半導体装置 |
JP6081693B2 (ja) * | 2011-09-12 | 2017-02-15 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP5851211B2 (ja) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP2013149941A (ja) * | 2011-12-22 | 2013-08-01 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
US9288909B2 (en) * | 2012-02-01 | 2016-03-15 | Marvell World Trade Ltd. | Ball grid array package substrate with through holes and method of forming same |
JP5955102B2 (ja) * | 2012-05-29 | 2016-07-20 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP5990421B2 (ja) | 2012-07-20 | 2016-09-14 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
TWI512922B (zh) * | 2012-09-26 | 2015-12-11 | Unimicron Technology Corp | 封裝基板與封裝結構之製法 |
JP2014075515A (ja) * | 2012-10-05 | 2014-04-24 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
CN103730436B (zh) * | 2012-10-15 | 2016-11-16 | 景硕科技股份有限公司 | 线路载板的增层结构 |
CN103732012B (zh) * | 2012-10-15 | 2016-11-16 | 景硕科技股份有限公司 | 线路载板的增层方法 |
JP2014127623A (ja) | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP6381432B2 (ja) * | 2014-05-22 | 2018-08-29 | 新光電気工業株式会社 | インダクタ、コイル基板及びコイル基板の製造方法 |
KR20160010960A (ko) * | 2014-07-21 | 2016-01-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP6444651B2 (ja) * | 2014-08-12 | 2018-12-26 | 日本シイエムケイ株式会社 | 多層プリント配線板 |
KR20160127226A (ko) * | 2015-04-23 | 2016-11-03 | 에스케이하이닉스 주식회사 | 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법 |
US10395810B2 (en) | 2015-05-19 | 2019-08-27 | Shinko Electric Industries Co., Ltd. | Inductor |
JP6661232B2 (ja) * | 2016-03-01 | 2020-03-11 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
US10249561B2 (en) | 2016-04-28 | 2019-04-02 | Ibiden Co., Ltd. | Printed wiring board having embedded pads and method for manufacturing the same |
JP6594264B2 (ja) * | 2016-06-07 | 2019-10-23 | 新光電気工業株式会社 | 配線基板及び半導体装置、並びにそれらの製造方法 |
CN106409688B (zh) * | 2016-07-22 | 2018-08-21 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106340461B (zh) * | 2016-07-22 | 2019-01-01 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
JP2018032661A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP2018032660A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP2018032657A (ja) | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
US10424547B2 (en) * | 2017-08-30 | 2019-09-24 | Advanced Semiconductor Engineering Inc. | Semiconductor device package and a method of manufacturing the same |
WO2020060265A1 (ko) * | 2018-09-20 | 2020-03-26 | 주식회사 엘지화학 | 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 |
KR102257926B1 (ko) | 2018-09-20 | 2021-05-28 | 주식회사 엘지화학 | 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 |
CN113474853B (zh) * | 2019-02-27 | 2023-04-04 | 住友电工印刷电路株式会社 | 印刷配线板及印刷配线板的制造方法 |
US12176222B2 (en) * | 2021-11-29 | 2024-12-24 | Infineon Technologies Ag | Semiconductor package with metal posts from structured leadframe |
KR20240155879A (ko) * | 2022-02-15 | 2024-10-29 | 도판 홀딩스 가부시키가이샤 | 인터포저, 반도체 패키지 및 그들의 제조 방법 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2610487B2 (ja) * | 1988-06-10 | 1997-05-14 | 株式会社日立製作所 | セラミック積層回路基板 |
DE69218319T2 (de) * | 1991-07-26 | 1997-07-10 | Nec Corp., Tokio/Tokyo | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung |
JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
JP2001024338A (ja) | 1999-07-08 | 2001-01-26 | Nippon Circuit Kogyo Kk | 多層板の貫通穴の形成方法 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
KR20030060898A (ko) * | 2000-09-25 | 2003-07-16 | 이비덴 가부시키가이샤 | 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법 |
JP4587576B2 (ja) * | 2001-01-30 | 2010-11-24 | 京セラ株式会社 | 多層配線基板 |
US6759600B2 (en) * | 2001-04-27 | 2004-07-06 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board and method of fabrication thereof |
US6936336B2 (en) * | 2002-03-15 | 2005-08-30 | Kyocera Corporation | Transfer sheet and production method of the same and wiring board and production method of the same |
JP2004186265A (ja) | 2002-11-29 | 2004-07-02 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
TWI335195B (en) * | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
JP2005193407A (ja) * | 2003-12-26 | 2005-07-21 | Tdk Corp | 電子部品及び多層基板 |
JP2005243942A (ja) * | 2004-02-26 | 2005-09-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
JP4072176B2 (ja) * | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
US7629559B2 (en) * | 2005-12-19 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method of improving electrical connections in circuitized substrates |
JP4811015B2 (ja) * | 2005-12-21 | 2011-11-09 | イビデン株式会社 | プリント配線板の製造方法 |
JP4929784B2 (ja) * | 2006-03-27 | 2012-05-09 | 富士通株式会社 | 多層配線基板、半導体装置およびソルダレジスト |
JP2008028302A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Bakelite Co Ltd | 多層回路基板及び該多層回路基板を用いた半導体装置 |
JP4635033B2 (ja) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
CN101658081B (zh) * | 2008-03-10 | 2012-05-30 | 揖斐电株式会社 | 挠性线路板及其制造方法 |
-
2008
- 2008-03-19 JP JP2008070681A patent/JP5295596B2/ja active Active
-
2009
- 2009-03-06 US US12/399,450 patent/US8129626B2/en active Active
- 2009-03-18 TW TW098108731A patent/TWI448216B/zh not_active IP Right Cessation
- 2009-03-18 KR KR20090022924A patent/KR101479349B1/ko not_active Expired - Fee Related
- 2009-03-19 CN CN2009101292222A patent/CN101540311B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101540311A (zh) | 2009-09-23 |
KR101479349B1 (ko) | 2015-01-05 |
JP2009224739A (ja) | 2009-10-01 |
TWI448216B (zh) | 2014-08-01 |
US8129626B2 (en) | 2012-03-06 |
KR20090100292A (ko) | 2009-09-23 |
US20090236135A1 (en) | 2009-09-24 |
TW200942096A (en) | 2009-10-01 |
CN101540311B (zh) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5295596B2 (ja) | 多層配線基板およびその製造方法 | |
JP6170832B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4072176B2 (ja) | 多層配線基板の製造方法 | |
JP4473935B1 (ja) | 多層配線基板 | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
JP4914474B2 (ja) | 多層印刷回路基板の製造方法 | |
US20080308308A1 (en) | Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board | |
JP4529978B2 (ja) | 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 | |
US20150001738A1 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
US20090139751A1 (en) | Wiring substrate and manufacturing method thereof | |
JP2022016495A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP2018037461A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
JP5479638B2 (ja) | 配線基板 | |
JP2009302089A (ja) | セラミック部品及びその製造方法、配線基板 | |
JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
JP5690892B2 (ja) | コアレス多層配線基板及びその製造方法 | |
JP6110084B2 (ja) | プリント配線板およびその製造方法 | |
JP2024094553A (ja) | 配線基板及びその製造方法、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5295596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |