[go: up one dir, main page]

JP5293983B1 - 固体電子装置 - Google Patents

固体電子装置 Download PDF

Info

Publication number
JP5293983B1
JP5293983B1 JP2012551404A JP2012551404A JP5293983B1 JP 5293983 B1 JP5293983 B1 JP 5293983B1 JP 2012551404 A JP2012551404 A JP 2012551404A JP 2012551404 A JP2012551404 A JP 2012551404A JP 5293983 B1 JP5293983 B1 JP 5293983B1
Authority
JP
Japan
Prior art keywords
layer
precursor
oxide layer
electrode layer
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012551404A
Other languages
English (en)
Other versions
JPWO2013069470A1 (ja
Inventor
達也 下田
永輔 ▲徳▼光
允敏 尾上
毅明 宮迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2012551404A priority Critical patent/JP5293983B1/ja
Application granted granted Critical
Publication of JP5293983B1 publication Critical patent/JP5293983B1/ja
Publication of JPWO2013069470A1 publication Critical patent/JPWO2013069470A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H01G4/1263—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates containing also zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/50—Devices controlled by mechanical forces, e.g. pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明の１つの固体電子装置は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、そのビスマス（Ｂｉ）とそのニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、その酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である。

Description

本発明は、固体電子装置に関する。
従来から、固体電子装置の一例である薄膜キャパシタにおいては、高速動作の期待できる強誘電体薄膜を備えた薄膜キャパシタが開発されている。キャパシタに用いる誘電体材料としては、金属酸化物が現在盛んに検討されており、上記の強誘電体膜の形成方法としては、スパッタリング法が広く用いられている（特許文献１）。
特開平１０−１７３１４０号公報
しかしながら、スパッタ法においては良好な膜質を得るために、一般には製膜室内を高真空状態する必要がある。また、その他の真空プロセスやフォトリソグラフィー法においても、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、固体電子装置を製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
従って、工業性ないし量産性に優れた製造方法によって得られる、固体電子装置の絶縁層としての高い特性を有する材料を選定することも、固体電子装置の高性能化のために解決すべき技術課題の１つである。
本発明は、上述の問題を解決することにより、固体電子装置の製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた固体電子装置の提供に大きく貢献するものである。
本願発明者らは、キャパシタや薄膜キャパシタ等の固体電子装置に適用することができるとともに、安価で簡便な手法を用いても形成することができる酸化物の研究に鋭意取り組んだ。多くの試行錯誤を重ねた結果、発明者らは、従来から広く採用されてきた酸化物に代わるある特定の酸化物材料が、比較的廉価であるとともに製造工程がより簡易となり、比較的高い絶縁性と比誘電率を備えていること、及び、その酸化物が固体電子装置にも適用が可能であることを知見した。加えて、発明者らは、その酸化物は、「ナノインプリント」とも呼ばれる「型押し」加工法を用いた安価で簡便な手法によってパターニングの形成をすることが可能であることも併せて見出した。その結果、発明者らは、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、その酸化物層の形成、ひいてはそれらの酸化物層を備えた固体電子装置の製造が可能であることを知見した。本発明は上述の視点に基づいて創出された。
第１の態様に係る固体電子装置は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、前記酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である。
第２の態様に係る固体電子装置は、前記酸化物層は、炭素含有率が１．５ａｔｍ％以下である。
第３の態様に係る固体電子装置は、酸化物層を形成する前に、酸素含有雰囲気中において８０℃以上３００℃以下で前駆体層を加熱した状態で型押し加工を施すことによって、前駆体層の型押し構造が形成される。
第４の態様に係る固体電子装置は、型押し加工が１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で施される。
第５の態様に係る固体電子装置は、予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて型押し加工が施される。
第６の態様に係る固体電子装置は、キャパシタである。
第７の態様に係る固体電子装置は、半導体装置である。
第８の態様に係る固体電子装置は、ＭＥＭＳデバイスである。
第１の態様に係る固体電子装置によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって酸化物層が形成され得る。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述の各プロセスを要せずに、比較的低温の加熱処理によって酸化物層が形成されるため、工業性ないし量産性に優れる。
第２の態様に係る固体電子装置によれば、リーク電流の低減を図ることができる。
第３の態様に係る固体電子装置によれば、型押し加工を施している間に、各前駆体層の塑性変形能力が低下することを確度高く防止することができるため、所望の型押し構造を一層高い精度で形成することが可能となる。
第４の態様に係る固体電子装置によれば、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力が、１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲であるため、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
第６の態様に係る固体電子装置によれば、工業性ないし量産性に優れたキャパシタを提供することが可能となる。
第７の態様に係る固体電子装置によれば、工業性ないし量産性に優れた半導体装置を提供することが可能となる。
第８の態様に係る固体電子装置によれば、工業性ないし量産性に優れたＭＥＭＳデバイスを提供することが可能となる。
本発明の第１の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 比較例における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。
１０ 基板
２０，２２０，３２０．４２０ 下部電極層
２２０ａ，３２０ａ，４２０ａ 下部電極層用前駆体層
３０，２３０，３３０．４３０ 酸化物層
３０ａ，２３０ａ，３３０ａ．４３０ａ 酸化物層用前駆体層
４０，２４０，３４０．４４０ 上部電極層
２４０ａ，３４０ａ，４４０ａ 上部電極層用前駆体層
１００，２００，３００，４００ 固体電子装置の一例である薄層キャパシタ
Ｍ１ 下部電極層用型
Ｍ２ 絶縁層用型
Ｍ３ 上部電極層用型
Ｍ４ 積層体用型
本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１は、本実施形態における固体電子装置の一例である薄膜キャパシタ１００の全体構成を示す図である。図１に示すように、薄膜キャパシタ１００は、基板１０上に、基板１０の側から下部電極層２０、誘電体から構成される絶縁層である酸化物層３０及び上部電極層４０を備える。
基板１０は、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材を用いることができる。
下部電極層２０及び上部電極層４０の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。
本実施形態においては、誘電体から構成される絶縁層が、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される（以下、本工程による製造方法を溶液法ともいう）。そして、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる（不可避不純物を含み得る）構成される酸化物層３０が得られる。また、後述するように、本実施形態は、酸化物層を形成するための加熱温度（本焼成の温度）を、５２０℃以上６５０℃以下とすることを特徴とするものである。なお、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層は、ＢＮＯ層とも呼ばれる。
なお、本実施形態はこの構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。
２．薄膜キャパシタ１００の製造方法
次に薄膜キャパシタ１００の製造方法を説明する。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図２乃至図５は、それぞれ、薄膜キャパシタ１００の製造方法の一過程を示す断面模式図である。図２に示すように、まず、基板１０上に下部電極層２０が形成される。次に、下部電極層２０上に酸化物層３０が形成されて、その後、酸化物層３０上に上部電極層４０が形成される。
（１）下部電極層の形成
図２は、下部電極層２０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の下部電極層２０が、白金（Ｐｔ）によって形成される例を説明する。下部電極層２０は、公知のスパッタリング法により基板１０上に白金（Ｐｔ）よりなる層が形成される。
（２）絶縁層としての酸化物層の形成
次に、下部電極層２０上に酸化物層３０が形成される。酸化物層３０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。図３及び図４は、酸化物層３０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の製造工程の酸化物層３０が、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物よって形成される例を説明する。
（ａ）前駆体層の形成及び予備焼成
図３に示すように、下部電極層２０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液（前駆体溶液という。以下、前駆体の溶液に対して同じ。）を出発材とする前駆体層３０ａが形成される。ここで、酸化物層３０のためのビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における酸化物層３０のためのニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。また、前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
その後、予備焼成として、酸素雰囲気中又は大気中（総称して、「酸素含有雰囲気中」ともいう。）で所定の時間、８０℃以上２５０℃以下の温度範囲で予備焼成を行う。予備焼成では、前駆体層３０ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）が形成される。前述の観点をより確度高く実現するために、予備焼成温度は、８０℃以上２５０℃以下が好ましい。また、前述のスピンコーティング法による前駆体層３０ａの形成及び予備焼成を複数回繰り返すことによって、酸化物層３０の所望の厚みを得ることができる。
（ｂ）本焼成
その後、本焼成として、前駆体層３０ａを、酸素雰囲気中（例えば１００体積％であるが、これに限定されない）で、所定の時間、５２０℃以上６５０℃以下の範囲の温度で加熱する。その結果、図４に示すように、電極層上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層３０（不可避不純物を含み得る。以下、同じ。）が形成される。ここで、溶液法における本焼成として、酸化物層を形成するための加熱温度は、５２０℃以上６５０℃以下であるが、上限を限定するものではない。しかし、加熱温度が、６５０℃を超える場合は、酸化物層の結晶化が進み、リーク電流量が顕著に増大してしまう傾向にある点から、加熱温度を６５０℃以下とすることがより好ましい。一方、加熱温度が、５２０℃未満の場合は、前駆体溶液の溶媒及び溶質中の炭素が残存し、リーク電流量が顕著に増大してしまうので、加熱温度は、５２０℃以上６５０℃以下とすることが好ましい。
また、酸化物層３０の膜厚の範囲は３０ｎｍ以上が好ましい。酸化物層３０の膜厚が３０ｎｍ未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。
なお、酸化物層３０におけるビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比と、１ＫＨｚにおける比誘電率並びに０．５ＭＶ／ｃｍ印加時のリーク電流値の関係について測定した結果を表１に示す。
ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比については、ラザフォード後方散乱分光法（ＲＢＳ法）を用いて、ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の元素分析を行い、ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比を求めた。比誘電率並びにリーク電流値の測定方法の詳細については後述しているが、表１については、１ＫＨｚの交流電圧印加時の比誘電率と、０．５ＭＶ／ｃｍの電圧印加時のリーク電流値の結果を示している。表１に示すように、酸化物層３０におけるビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比については、（Ｂｉ）が１としたときにニオブ（Ｎｂ）が０．８以上３．３以下の範囲内においては、比誘電率並びにリーク電流値は、デバイスとして適用可能な値を示していた。
（３）上部電極層の形成
次に、酸化物層３０上に上部電極層４０が形成される。図５は、上部電極層４０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の上部電極層４０が、白金（Ｐｔ）によって形成される例を説明する。上部電極層４０は、下部電極層２０と同様、公知のスパッタリング法により酸化物層３０上に白金（Ｐｔ）よりなる層が形成される。
本実施形態によれば、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
＜第２実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物（不可避不純物を含みうる）で構成されている。本実施形態における固体電子装置の一例である薄膜キャパシタ２００の全体構成は、図１０に示されている。本実施形態は、下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物で構成されている以外は第１実施形態と同じである。従って、本実施の形態の構成については、前述の図１と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図１０に示すように、薄膜キャパシタ２００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層２２０、誘電体から構成される絶縁層である酸化物層３０、上部電極層２４０を備える。
下部電極層２２０及び上部電極層２４０の例としては、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物層、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物層、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物層（但し、不可避不純物を含み得る。以下、同じ。）を採用することができる。
２．薄膜キャパシタ２００の製造工程
次に薄膜キャパシタ２００の製造方法を説明する。図６乃至図９は、それぞれ、薄膜キャパシタ２００の製造方法の一過程を示す断面模式図である。図６及び図７に示すようにまず、基板１０上に下部電極層２２０が形成される。次に、下部電極層２２０上に酸化物層３０が形成されて、その後、上部電極層２４０が形成される。なお、薄膜キャパシタ２００の製造工程においては、第１実施形態と重複する説明は省略する。
（１）下部電極層の形成
図６及び図７は、下部電極層２２０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ２００の下部電極層２２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層２２０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。
（ａ）前駆体層の形成及び予備焼成
図６に示すように、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（下部電極層用前駆体溶液という。以下、下部電極層用前駆体の溶液に対して同じ。）を出発材とする下部電極層用前駆体層２２０ａが形成される。ここで、下部電極層２２０のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、下部電極層用前駆体層２２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルインジウムイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
なお、下部電極層としてアンチモン（Ｓｂ）と錫（Ｓｎ）とからなる導電用酸化物層を採用する場合、アンチモン（Ｓｂ）を含む下部電極層用前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。さらに、下部電極層としてインジウム（Ｉｎ）と錫（Ｓｎ）とからなる導電用酸化物を採用する場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む下部電極層用前駆体の例は、前述の例と同じである。
その後、酸素含有雰囲気中で所定の時間、前述の第１実形態施の酸化物層と同様の理由により、８０℃以上２５０℃以下の温度範囲で予備焼成を行う。また、前述のスピンコーティング法による下部電極層用前駆体層２２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層２２０の所望の厚みを得ることができる。
（ｂ）本焼成
その後、本焼成として、下部電極層用前駆体層２２０ａを、酸素雰囲気中、約２０分間、５５０℃に加熱する。その結果、図７に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層２２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。ここで、溶液法における本焼成として、導電用酸化物層を形成するための加熱温度は、第１実施形態の酸化物層と同様の理由により、５２０℃以上６５０℃以下が好ましい。なお、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなるとからなる導電用酸化物層は、ＬＮＯ層とも呼ばれる。
（２）絶縁層としての酸化物層の形成
次に、下部電極層２２０上に酸化物層３０を形成する。本実施形態の酸化物層３０は、第１実施形態と同様、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。図８は、下部電極層２２０上に酸化物層３０が形成された状態を示す図である。第１実施形態と同様、酸化物層３０の膜厚の範囲は３０ｎｍ以上が好ましい。
（３）上部電極層の形成
次に、図９及び図１０に示すように、上部電極層２４０を酸化物層３０上に形成する。本実施形態においては、薄膜キャパシタ２００の上部電極層２４０が、下部電極層２２０と同様に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。上部電極層２４０は、下部電極層２２０と同様、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。酸化物層３０上に形成された下部電極層用前駆体層２４０ａが、図９に示され、酸化物層３０上に形成された上部電極層２４０が、図１０に示されている。
本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、工業性ないし量産性を高めることが可能となる。また、下部電極層、絶縁層となる酸化物層、及び上部電極層すべてが金属酸化物によって構成され、真空プロセスを用いることなく全ての工程を酸素含有雰囲気中で行うことができるため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
＜第３実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ３００の全体構成は、図１１に示されている。本実施形態では、下部電極層及び酸化物層が、型押し加工を施されている以外は第２実施形態と同じである。従って、本実施の形態の構成については、前述の図１０と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図１１に示すように、薄膜キャパシタ３００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層３２０、誘電体から構成される絶縁層である酸化物層３３０、上部電極層３４０を備える。
ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
２．薄膜キャパシタ３００の製造工程
次に薄膜キャパシタ３００の製造方法を説明する。図１２乃至図２１は、それぞれ、薄膜キャパシタ３００の製造方法の一過程を示す断面模式図である。薄膜キャパシタ３００は、まず基板１０上に型押し加工が施された下部電極層３２０が形成される。次に、下部電極層３２０上に型押し加工が施された酸化物層３３０が形成される。その後、酸化物層３３０上に上部電極層３４０が形成される。薄膜キャパシタ３００の製造工程においても第２実施形態と重複する説明は省略する。
（１）下部電極層の形成
本実施形態においては、薄膜キャパシタ３００の下部電極層３２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層３２０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）型押し加工の工程、（ｃ）本焼成の工程の順で形成される。初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層３２０ａが形成される。
その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層３２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層３２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層３２０の所望の厚みを得ることができる。
（ｂ）型押し加工
次に、下部電極層用前駆体層３２０ａのパターニングを行うために、図１２に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、下部電極層用型Ｍ１を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。型押し加工における加熱方法の例としては、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板を搭載する基台を下部からヒーターにより加熱する方法、また、予め８０℃以上３００℃以下に加熱した型を用いて型押し加工が施される方法等がある。この場合、基台を下部からヒーターにより加熱する方法と予め８０℃以上３００℃以下に加熱した型を併用することが加工性の面でより好ましい。
なお、上述の型の加熱温度を８０℃以上３００℃以下としたのは、以下の理由による。型押し加工時の加熱温度が８０℃未満である場合には、下部電極層用前駆体層３２０ａの温度が低下することに起因して下部電極層用前駆体層３２０ａの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層３２０ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
また、型押し加工における圧力は、１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力であれば、下部電極層用前駆体層３２０ａが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
その後、下部電極層用前駆体層３２０ａを全面エッチングする。その結果、図１３に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層３２０ａを完全に除去する（下部電極層用前駆体層３２０ａの全面に対するエッチング工程）。
また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施す。その結果、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
（ｃ）本焼成
次に、下部電極層用前駆体層３２０ａに対して本焼成を行う。その結果、図１４に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層３２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
（２）絶縁層となる酸化物層の形成
次に、下部電極層３２０上に絶縁層となる酸化物層３３０を形成する。酸化物層３３０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）型押し加工の工程、（ｃ）本焼成の工程の順で形成される。図１５乃至図１８は、酸化物層３３０の形成工程を示す図である。
（ａ）前駆体層の形成及び予備焼成
図１５に示すように、基板１０及びパターニングされた下部電極層３２０上に、第２実施形態と同様に、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層３３０ａを形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。
（ｂ）型押し加工
本実施形態では、図１６に示すように、予備焼成のみを行った前駆体層３３０ａに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、８０℃以上３００℃以下に加熱した状態で、絶縁層用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。
その後、前駆体層３３０ａを全面エッチングする。その結果、図１７に示すように、酸化物層３３０に対応する領域以外の領域から前駆体層３３０ａを完全に除去する（前駆体層３３０ａの全面に対するエッチング工程）。なお、本実施形態の前駆体層３３０ａのエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
（ｃ）本焼成
その後、第２実施形態と同様に、前駆体層３３０ａを本焼成する。その結果、図１８に示すように、下部電極層３２０上に、絶縁層となる酸化物層３３０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。本焼成として、前駆体層３３０ａを、酸素雰囲気中で、所定時間５２０℃以上６５０℃以下の温度範囲で加熱する。
なお、前駆体層３３０ａの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。
（３）上部電極層の形成
その後、酸化物層３３０上に、下部電極層３２０と同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層３４０ａが形成される。その後、上部電極層用前駆体層３４０ａに対して酸素含有雰囲気中において８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
続いて、図１９に示すように、予備焼成が行われた上部電極層用前駆体層３４０ａのパターニングを行うため、上部電極層用前駆体層３４０ａを８０℃以上３００℃以下に加熱した状態で、上部電極層用型Ｍ３を用いて、上部電極層用前駆体層３４０ａに対して１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。その後、図２０に示すように、上部電極層用前駆体層３４０ａを全面エッチングすることにより、上部電極層３４０に対応する領域以外の領域から上部電極層用前駆体層３４０ａを完全に除去する。
さらにその後、図２１に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層３４０ａを、所定の時間、５３０℃乃至６００℃に加熱することにより、酸化物層３３０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる上部電極層３４０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
また、本実施形態では、基板１０上に、基板１０の側から下部電極層３２０、絶縁層である酸化物層３３０、上部電極層３４０を備え、型押し加工を施すことによって型押し構造が形成される。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。その結果、電極層及び酸化物層が、いずれも簡便にパターニングされ得るため、本実施形態の薄膜キャパシタ３００は、極めて工業性ないし量産性に優れるものである。
＜第４実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
本実施形態においても、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ４００の全体構成は、図２５に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層は、各々の前駆体層を積層した後に予備焼成が行なわれる。そして、予備焼成が行なわれた全ての前駆体層は、型押し加工を施された後に本焼成が行われる。従って、本実施の形態の構成については、前述の図１１と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図２５に示すように、薄膜キャパシタ４００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層４２０、誘電体から構成される絶縁層である酸化物層４３０、上部電極層４４０を備える。
２．薄膜キャパシタ４００の製造工程
次に薄膜キャパシタ４００の製造方法を説明する。図２２乃至図２４は、それぞれ、薄膜キャパシタ４００の製造方法の一過程を示す断面模式図である。薄膜キャパシタ４００は、まず基板１０上に、下部電極層４２０の前駆体層である下部電極層用前駆体層４２０ａ、酸化物層４３０の前駆体層である前駆体層４３０ａ、上部電極層４４０の前駆体層である上部電極層用前駆体層４４０ａの積層体が形成される。次に、この積層体に型押し加工が施され、本焼成が行われる。薄膜キャパシタ４００の製造工程においては、第３実施形態と重複する説明は省略する。
（１）前駆体層の積層体の形成
図２２に示すように、まず基板１０上に、下部電極層４２０の前駆体層である下部電極層用前駆体層４２０ａ、酸化物層４３０の前駆体層である前駆体層４３０ａ、上部電極層４４０の前駆体層である上部電極層用前駆体層４４０ａの積層体が形成される。本実施形態においては、第３実施形態と同様、薄膜キャパシタ４００の下部電極層４２０及び上部電極層４４０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成され、絶縁層となる酸化物層４３０がビスマス（Ｂｉ）及びニオブ（Ｎｂ）とからなる酸化物層によって形成される例を説明する。初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層４２０ａが形成される。その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層４２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層４２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層４２０の所望の厚みを得ることができる。
次に、予備焼成が行われた下部電極層用前駆体層４２０ａ上に前駆体層４３０ａを形成する。まず下部電極層用前駆体層４２０ａ上にビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層４３０ａを形成する。その後、予備焼成として、酸素含有雰囲気中で所定の時間、前駆体層４３０ａを８０℃以上２５０℃以下の温度範囲で加熱する。
次に、予備焼成が行われた前駆体層４３０ａ上に、下部電極層用前駆体層４２０ａと同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層４４０ａが形成される。その後、上部電極層用前駆体層４４０ａに対して酸素含有雰囲気中で８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
（２）型押し加工
次に、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）のパターニングを行うために、図２３に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、積層体用型Ｍ４を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。
その後、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）を全面エッチングする。その結果、図２４に示すように、下部電極層、酸化物層、及び上部電極層に対応する領域以外の領域から各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）を完全に除去する（各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）の全面に対するエッチング工程）。
（３）本焼成
次に、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）に対して本焼成を行う。その結果、図２５に示すように、基板１０上に、下部電極層４２０、酸化物層４３０、上部電極層４４０が形成される。
本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
また、本実施形態では、予備焼成が行われた全ての酸化物層の前駆体層に対して型押し加工が行った後に本焼成が行われる。したがって、型押し構造を形成する場合において、工程の短縮化を図ることが可能となる。
＜実施例＞
以下、本発明をより詳細に説明するために、実施例及び比較例をあげて説明するが、本発明はこれらの例によって限定されるものではない。
実施例及び比較例については、以下の方法によって、固体電子装置の物性の測定及びＢＮＯ酸化物層の組成分析を実施した。
１．電気特性
（１）リーク電流
下部電極層と上部電極層の間に０．２５ＭＶ／ｃｍの電圧を印加して電流を測定した。この測定にはアジレントテクノロジー社製、４１５６Ｃ型を用いた。
（２）誘電損失（ｔａｎδ）
実施例及び比較例の誘電損失は以下のようにして測定した。室温において、下部電極層と上部電極層の間に０．１Ｖの電圧、１ＫＨｚの交流電圧を印加して誘電損失を測定した。この測定には東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。
（３）比誘電率
実施例及び比較例の比誘電率は以下のようにして測定した。下部電極層と上部電極層の間に０．１Ｖの電圧、１ＫＨｚの交流電圧を印加して比誘電率を測定した。この測定には東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。
２．ＢＮＯ酸化物層の炭素及び水素の含有率
Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｓｔａｔｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ 製 Ｐｅｌｌｅｔｒｏｎ ３ＳＤＨを用いて、ラザフォード後方散乱分光法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）、水素前方散乱分析法（Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＨＦＳ分析法）、及び核反応解析法（（Ｎｕｃｌｅａｒ Ｒｅａｃｔｉｏｎ Ａｎａｌｙｓｉｓ：ＮＲＡ分析法）により元素分析を行い、実施例及び比較例におけるＢＮＯ酸化物層の炭素及び水素の含有率を求めた。
３．ＢＮＯ酸化物層の断面ＴＥＭ写真及び電子線回析による結晶構造解析
実施例及び比較例におけるＢＮＯ酸化物層について断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）写真及び電子線回析像による観察を行った。また、実施例及び比較例におけるＢＮＯ酸化物層の電子線回析像を用いて、ミラー指数及び原子間距離を求め、既知の結晶構造モデルとフィッティングを行うことにより構造解析を行った。既知の結晶構造モデルとして、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７，β−ＢｉＮｂＯ４、及びＢｉ３ＮｂＯ７を用いた。
（実施例１）
実施例１においては、本実施形態の実施形態の製造方法に基づき、薄膜キャパシタを作成した。まず、基板の上に下部電極層を形成し、次に、酸化物層を形成する。その後、酸化物層上に上部電極層を形成する。基板として、高耐熱ガラスを用いた。下部電極層は、公知のスパッタリング法により基板上に白金（Ｐｔ）よりなる層を形成した。このときの下部電極層の膜厚は２００ｎｍであった。絶縁層となる酸化物層のためのビスマス（Ｂｉ）を含む前駆体は、オクチル酸ビスマスを用い、ニオブ（Ｎｂ）を含む前駆体は、オクチル酸ニオブを用いた。予備焼成として、５分間、２５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。本焼成として、前駆体層を、酸素雰囲気中で、約２０分間、５２０℃に加熱した。酸化物層３０の厚みを約１７０ｎｍとした。各層の膜厚は、各層と基板の段差を触針法により求めた。酸化物層におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が１であった。上部電極層は、公知のスパッタリング法により酸化物層上に白金（Ｐｔ）よりなる層を形成した。このときの上部電極層のサイズを１００μｍ×１００μｍとし、膜厚を１５０ｎｍとした。また、電気特性は、リーク電流値が、３．０×１０−４Ａ／ｃｍ２、誘電損失が、０．０２５、比誘電率が６２であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例２）
実施例２においては、本焼成として、前駆体層を、酸素雰囲気中で、１時間、５２０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。また、電気特性は、リーク電流値が、３．０×１０−８Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が７０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下と検出限界以下の小さな値となり、水素含有率が１．６ａｔｍ％であった。
（実施例３）
実施例３においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５３０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、３．０×１０−６Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が１１０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例４）
実施例４においては、本焼成として、前駆体層を、酸素雰囲気中で、２時間、５３０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、８．８×１０−８Ａ／ｃｍ２、誘電損失が、０．０１８、比誘電率が１７０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下と検出限界以下の小さな値となり、水素含有率が１．４ａｔｍ％であった。
（実施例５）
実施例５においては、本焼成として、前駆体層を、酸素雰囲気中で、１分、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、５．０×１０−７Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例６）
実施例６においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０−６Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が１８０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下、水素含有率が１．０ａｔｍ％以下と双方検出限界以下の小さな値となった。
（実施例７）
実施例７においては、本焼成として、前駆体層を、酸素雰囲気中で、１２時間、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、２．０×１０−５Ａ／ｃｍ２、誘電損失が、０．００４、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例８）
実施例８においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、６００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、７．０×１０−６Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が８０であった。ＢＮＯ酸化物層の結晶相の組成は、β−ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（実施例９）
実施例９においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、６５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、５．０×１０−３Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が９５であった。ＢＮＯ酸化物層の結晶相の組成は、β−ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（実施例１０）
実施例１０においては、本実施形態の第４実施形態の製造方法に基づき、薄膜キャパシタを作成した。基板１０として、高耐熱ガラスを用いた。下部電極層及び上部電極層は、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物層を形成した。下部電極層及び上部電極層のためのランタン（Ｌａ）を含む前駆体は、酢酸ランタンを用いた。また、絶縁層となる酸化物層は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層を形成した。酸化物層のためのビスマス（Ｂｉ）を含む前駆体は、オクチル酸ビスマスを用い、ニオブ（Ｎｂ）を含む前駆体は、オクチル酸ニオブを用いた。まず、基板の上に下部電極層の前駆体層を形成して予備焼成した。予備焼成として、約５分間、２５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。次に、下部電極層の前駆体層の上に、絶縁層となる酸化物層の前駆体層を形成し、予備焼成として、約５分間、２５０℃に加熱した。その後、絶縁層となる酸化物層の前駆体層の上に、下部電極層の前駆体層と同様の条件で上部部電極層の前駆体層を形成した。次に予備焼成として、約５分間、１５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。その後、これら前駆体層の積層体を本焼成として、酸素含有雰囲気中で、２０分間、６５０℃に加熱した。絶縁層となる酸化物層の厚みは約１７０ｎｍであった。絶縁層となる酸化物層におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）を１とした。上部電極層及び下部電極層の厚みは約６０ｎｍであった。このときの上部電極層のサイズを１００μｍ×１００μｍとした。電気特性は、リーク電流値が、２．４×１０−５Ａ／ｃｍ２、誘電損失が、０．０１５、比誘電率が１２０であった。ＢＮＯ酸化物層の結晶相の組成は、β−ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（比較例１）
比較例１においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０−２Ａ／ｃｍ２と大きく、誘電損失が、０．００１、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。
（比較例２）
比較例２においては、本焼成として、前駆体層を、酸素雰囲気中で、２時間、５００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０−１Ａ／ｃｍ２と大きく、誘電損失が、０．００７、比誘電率が１８０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。炭素含有率が６．５ａｔｍ％、水素含有率が７．８ａｔｍ％と大きい値となった。
（比較例３）
比較例３においては、下部電極層上に絶縁層となるＢＮＯ酸化物層を、公知のスパッタリング法により室温にて形成し、この後５５０℃で２０分熱処理を行った。その他については、実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０−７Ａ／ｃｍ２、誘電損失が、０．００５となり、比誘電率が５０であった。ＢＮＯ酸化物層の結晶相の組成は、Ｂｉ３ＮｂＯ７型結晶構造の微結晶相を得ることができた。また、炭素含有率が１．５ａｔｍ％以下、水素含有率が１．０ａｔｍ％以下と双方検出限界以下の小さな値となった。
実施例１乃至１０および比較例１乃至３における薄層キャパシタの構成及び酸化物層の成膜条件、得られた電気特性及びＢＮＯ酸化物層の炭素及び水素の含有率、結晶構造の結果を表２及び表３に示す。なお、表２及び表３における「結晶相の組成」とは、結晶相及び微結晶相を含む。また、表２及び表３におけるＢｉＮｂＯ４は、β−ＢｉＮｂＯ４を示す。
１．電気特性
（１）リーク電流
表２及び表３に示すように、実施例においては、０．２５ＭＶ／ｃｍ印加時のリーク電流値が、５．０×１０−３Ａ／ｃｍ２以下となり、キャパシタとしての十分な特性を得ることができた。実施例は、比較例１，２と比較してリーク電流が低い値となり、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とすることによって、良好な値が得られることが確認された。また、比較例３のスパッタリング法によるＢＮＯ層と同等の結果が得られた。
（２）誘電損失（ｔａｎδ）
表２及び表３に示すように、実施例においては、誘電損失が１ＫＨｚにおいて、０．０３以下となり、キャパシタとしての十分な特性を得ることができた。これらの実施例における酸化物層は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによって酸化物層やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。この溶液法によって形成された酸化物層は、誘電損失が小さい点ても好ましい絶縁層である。さらに組成は同じであっても、実施例による酸化物層は、比較例３におけるスパッタリング法によるＢＮＯ層と同等の結果が得られた。
（３）比誘電率
比誘電率については、表２及び表３に示すように、実施例においては、１ＫＨｚにおける比誘電率が６０以上となり、キャパシタとしての十分な特性を得ることができた。一方、比較例３のＢｉ３ＮｂＯ７型結晶構造のＢＮＯ層は、比誘電率が５０と低い結果が得られた。
２．ＢＮＯ酸化物層の炭素および水素の含有率
本焼成の温度が５２０℃〜６５０℃の範囲である実施例２，４，６については、ＢＮＯ酸化物層の炭素含有率が１．５ａｔｍ％以下と良好な結果であった。ここで、本測定法による炭素含有率の測定下限値は、およそ１．５ａｔｍ％であるため、実際の濃度は、この測定下限値以下であると考えられる。また、これらの実施例においては、炭素含有率が比較例３のスパッタ法によるＢＮＯ酸化物層と同様のレベルであることが判明した。一方、比較例２に示すように、本焼成の温度が５００℃と低い場合には、前駆体溶液の溶媒及び溶質中の炭素が残存すると考えられ、炭素含有率が６．５ａｔｍ％と大きな値を示した。その結果、リーク電流１．０×１０−１Ａ／ｃｍ２と大きい値になったものと考えられる。
また、水素含有率については、本焼成の温度が５２０℃〜６５０℃の範囲である実施例２，４，６については、ＢＮＯ酸化物層の水素含有率が１．６ａｔｍ％以下と良好な結果であった。ここで、本測定法による水素含有率の測定下限値は、およそ１．０ａｔｍ％であるため、実施例６における実際の濃度は、この測定下限値以下であると考えられる。また、実施例６においては、水素含有率が比較例３のスパッタ法によるＢＮＯ酸化物層と同様のレベルであることが判明した。一方、比較例２に示すように、本焼成の温度が５００℃と低い場合には、前駆体溶液の溶媒及び溶質中の水素が残存すると考えられ、水素含有率が７．８ａｔｍ％と大きな値を示した。このように水素含有率が大きいことも、リーク電流が１．０×１０−１Ａ／ｃｍ２と大きい値になった原因と考えられる。
３．断面ＴＥＭ写真及び電子線回析による結晶構造解析
図２６は、実施例６におけるＢＮＯ酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。図２６（ａ）は、実施例６におけるＢＮＯ酸化物層の断面ＴＥＭ写真である。図２６（ｂ）は、図２６（ａ）に示したＢＮＯ酸化物層の断面ＴＥＭ写真の領域Ｘにおける電子線回析像である。また、図２７は、比較例３における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。図２７（ａ）は、比較例３におけるＢＮＯ酸化物層の結晶構造を示す断面ＴＥＭ写真である。図２７（ｂ）は、図２７（ａ）に示したＢＮＯ酸化物層の断面ＴＥＭ写真の領域Ｙにおける電子線回析像である。図２６に示すように、断面ＴＥＭ写真及び電子線回析像の結果から、本実施例のＢＮＯ酸化物層は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、ＢＮＯ酸化物層は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。さらに、ミラー指数及び原子間距離から、既知の結晶構造モデルとフィッティングを行うことによって、ＢＮＯ酸化物層は、Ａ２Ｂ２Ｏ７（但し、Ａは金属元素、Ｂは遷移金属元素、以下、同じ）の一般式で示されるパイロクロア型結晶構造の微結晶相及び三斜晶（ｔｒｉｃｌｉｎｉｃ）のβ−ＢｉＮｂＯ４型結晶構造の結晶相のうちの少なくとも一方を有していることが示された。
パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相は、絶縁層となる酸化物層の前駆体層の本焼成の温度によって、出現性が異なる。実施例８，９，１０に示すように、本焼成の温度が６００℃及び６５０℃の場合に、β−ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。また、実施例１〜７に示すように、本焼成の温度が５２０℃、５３０℃、及び５５０℃の場合に、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似しており、本構造のパイロクロア型結晶構造は、薄層キャパシタの絶縁層として、良好な電気特性が得られることが判明した。また、実施例１〜７に示すように、絶縁層となる酸化物層は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相の双方を有することによって、固体電子装置の絶縁層として、良好な比誘電率が得ることが可能であることが判明した。
一方、比較例３におけるスパッタ法による酸化物層は、パイロクロア型結晶構造の微結晶相及びβ−ＢｉＮｂＯ４型結晶構造の結晶相が確認できず、Ｂｉ３ＮｂＯ７型結晶構造を有する微結晶相を有していた。
上述のとおり、上述の各実施形態における固体電子装置は、溶液法により作成され、酸化物層を形成するための加熱温度（本焼成の温度）を、５２０℃以上６５０℃以下とするＢＮＯ酸化物層を備えることによって、比誘電率が高いうえに誘電損失が少ないという良好な電気特性を得ることが可能となる。加えて、真空装置等の複雑で高価な設備を要することなく比較的短時間で簡易な方法で形成されるため、工業性ないし量産性に優れた固体電子装置の提供に大きく貢献するものである。
＜その他の実施形態＞
以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
上述の各実施形態における固体電子装置は、低い駆動電圧で大きな電流を制御する固体電子装置に適したものである。上述の各実施形態における固体電子装置として、上述した薄膜キャパシタ以外にも、例えば、積層薄膜キャパシタ、容量可変薄膜キャパシタ等のキャパシタ、また、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）、不揮発性メモリ等の半導体装置、さらに、マイクロＴＡＳ（Ｔｏｔａｌ Ａｎａｌｙｓｉｓ Ｓｙｓｔｅｍ）、マイクロ化学チップ、ＤＮＡチップ等のＭＥＭＳ（微少電気機械システム）デバイスとして適用することもできる。
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (8)

  1. ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、
    前記酸化物層を形成するための加熱温度が、５２０℃以上５５０℃以下であり、かつ
    前記酸化物層が、パイロクロア型結晶構造の結晶相を有する、
    固体電子装置。
  2. 前記酸化物層は、炭素含有率が１．５ａｔｍ％以下である、
    請求項１に記載の固体電子装置。
  3. 前記酸化物層を形成する前に、酸素含有雰囲気中において８０℃以上３００℃以下で前記前駆体層を加熱した状態で型押し加工を施すことによって、前記前駆体層の型押し構造が形成されている、
    請求項１又は請求項２に記載の固体電子装置。
  4. １ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で前記型押し加工を施す、
    請求項３に記載の固体電子装置。
  5. 予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて前記型押し加工を施す、
    請求項３又は請求項４に記載の固体電子装置。
  6. 前記固体電子装置が、キャパシタである、
    請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
  7. 前記固体電子装置が、半導体装置である、
    請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
  8. 前記固体電子装置がＭＥＭＳデバイスである、
    請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
JP2012551404A 2011-11-09 2012-10-25 固体電子装置 Active JP5293983B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551404A JP5293983B1 (ja) 2011-11-09 2012-10-25 固体電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011245915 2011-11-09
JP2011245915 2011-11-09
PCT/JP2012/077623 WO2013069470A1 (ja) 2011-11-09 2012-10-25 固体電子装置
JP2012551404A JP5293983B1 (ja) 2011-11-09 2012-10-25 固体電子装置

Publications (2)

Publication Number Publication Date
JP5293983B1 true JP5293983B1 (ja) 2013-09-18
JPWO2013069470A1 JPWO2013069470A1 (ja) 2015-04-02

Family

ID=48289852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551404A Active JP5293983B1 (ja) 2011-11-09 2012-10-25 固体電子装置

Country Status (6)

Country Link
US (1) US9293257B2 (ja)
JP (1) JP5293983B1 (ja)
KR (1) KR101911127B1 (ja)
CN (1) CN103999207B (ja)
TW (1) TWI467612B (ja)
WO (1) WO2013069470A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
WO2016013416A1 (ja) * 2014-07-25 2016-01-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US20170355613A1 (en) * 2014-12-24 2017-12-14 Japan Advanced Institute Of Science And Technology Oxide dielectric, method of manufacturing the same, precursor of oxide dielectric, solid state electric device, and method of manufacturing the same
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509846A (ja) * 1999-09-09 2003-03-11 アライドシグナル インコーポレイテッド 集積回路平坦化のための改良された装置及び方法
JP2005116421A (ja) * 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173140A (ja) 1996-12-11 1998-06-26 Texas Instr Japan Ltd 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
US7786820B2 (en) * 2005-03-21 2010-08-31 Ngimat Co. Tunable dielectric radio frequency microelectromechanical system capacitive switch
JP2007051050A (ja) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology 低温焼成用マイクロ波誘電体セラミックの製造方法及びそれから得られる低温焼成用マイクロ波誘電体セラミック
US20080135900A1 (en) 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509846A (ja) * 1999-09-09 2003-03-11 アライドシグナル インコーポレイテッド 集積回路平坦化のための改良された装置及び方法
JP2005116421A (ja) * 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム

Also Published As

Publication number Publication date
US20140319660A1 (en) 2014-10-30
WO2013069470A1 (ja) 2013-05-16
CN103999207B (zh) 2017-07-28
KR101911127B1 (ko) 2018-10-23
CN103999207A (zh) 2014-08-20
US9293257B2 (en) 2016-03-22
TW201340151A (zh) 2013-10-01
TWI467612B (zh) 2015-01-01
KR20140097196A (ko) 2014-08-06
JPWO2013069470A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5293983B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
JP6716602B2 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130528

R150 Certificate of patent or registration of utility model

Ref document number: 5293983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250