[go: up one dir, main page]

WO2017098852A1 - 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 - Google Patents

酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 Download PDF

Info

Publication number
WO2017098852A1
WO2017098852A1 PCT/JP2016/083113 JP2016083113W WO2017098852A1 WO 2017098852 A1 WO2017098852 A1 WO 2017098852A1 JP 2016083113 W JP2016083113 W JP 2016083113W WO 2017098852 A1 WO2017098852 A1 WO 2017098852A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
atoms
oxide
bismuth
precursor
Prior art date
Application number
PCT/JP2016/083113
Other languages
English (en)
French (fr)
Inventor
下田　達也
井上　聡
智紀 有賀
慎治 竹内
瀬川　茂俊
Original Assignee
国立大学法人北陸先端科学技術大学院大学
アダマンド株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人北陸先端科学技術大学院大学, アダマンド株式会社 filed Critical 国立大学法人北陸先端科学技術大学院大学
Priority to JP2017554982A priority Critical patent/JP6716602B2/ja
Priority to TW105139027A priority patent/TWI710527B/zh
Publication of WO2017098852A1 publication Critical patent/WO2017098852A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to an oxide dielectric and a manufacturing method thereof, and a solid-state electronic device and a manufacturing method thereof.
  • oxide layers composed of various compositions having functionality have been developed. Further, as an example of a solid-state electronic device including the oxide layer, a device including a ferroelectric thin film that can be expected to operate at high speed has been developed. Further, BiNbO 4 has been developed as an oxide layer that does not contain lead (Pb) and can be baked at a relatively low temperature as a dielectric material used in the solid-state electronic device. As for this BiNbO 4 , the dielectric properties of BiNbO 4 formed by the solid phase growth method have been reported (Non-patent Document 1). In addition, the patent document discloses an oxide layer made of bismuth (Bi) and niobium (Nb) having a relative dielectric constant of 60 or more at 1 kHz (Patent Document 1). ⁇ 3).
  • capacitors In the industry, in order to realize high performance of solid-state electronic devices including capacitors or capacitors (hereinafter collectively referred to as “capacitors”), semiconductor devices, or microelectromechanical systems, only a high relative dielectric constant is required. However, there is a need for oxide dielectrics and oxide dielectric layers with low dielectric loss (tan ⁇ ) electrical properties. In addition, in the process of manufacturing an oxide dielectric having such characteristics, particularly when the degree of freedom regarding the heating temperature is high, it is possible to manufacture an oxide dielectric that can realize more stable and high reliability. It becomes.
  • the present invention solves at least one of the above-described problems, thereby improving the performance of a solid-state electronic device using an oxide as a dielectric or an insulator (hereinafter collectively referred to as “dielectric”).
  • dielectric oxide as a dielectric or an insulator
  • the manufacturing process of such a solid-state electronic device can be simplified and energy can be saved.
  • the present invention greatly contributes to the provision of an oxide dielectric excellent in industriality or mass productivity and a solid-state electronic device including the oxide dielectric.
  • BNO oxides composed of bismuth (Bi) and niobium (Nb) having a relatively high dielectric constant.
  • BNO oxides bismuth (Bi) and niobium (Nb) having a relatively high dielectric constant.
  • the inventors have not only focused on the BNO oxide alone, but also realized further improvement in the electrical properties of the oxide dielectric (especially very low dielectric loss) in consideration of other elements I thought it was important.
  • the inventors have also found that an inexpensive and simple manufacturing process can be realized by adopting a method that does not require a high vacuum state in the manufacturing method of the oxide dielectric.
  • a typical one is a “printing” processing method also called a screen printing method or “nanoimprint”.
  • the inventors have also found that the oxide layer made of the oxide dielectric can be patterned by the above-described methods that are inexpensive and simple.
  • the inventors have realized the formation of the oxide dielectric, and consequently the formation of the oxide dielectric by a process that is greatly simplified or energy-saving compared to the conventional technology and easy to increase in area as well as realizing a high-performance oxide.
  • the present inventors have found that it is possible to manufacture a solid-state electronic device including the oxide dielectric.
  • the present invention has been created based on the above viewpoints.
  • One oxide dielectric of the present invention includes an oxide (which may include unavoidable impurities) of bismuth (Bi), niobium (Nb), and titanium (Ti) having a crystal phase of a pyrochlore type crystal structure,
  • the number of atoms of the bismuth (Bi) is 1, the number of atoms of the niobium (Nb) is 0.5 or more and less than 1.7, and the number of atoms of the bismuth (Bi) is 1,
  • the number of atoms of the titanium (Ti) is more than 0 and less than 1.3.
  • This oxide dielectric can achieve very low dielectric loss (tan ⁇ ) values (typically less than 0.001 at 1 kHz) while retaining a relatively high dielectric constant.
  • an oxide composed of bismuth (Bi), niobium (Nb) and titanium (Ti) (which may contain unavoidable impurities. The same applies to all oxides in the present application). It has a crystal phase with a pyrochlore crystal structure.
  • the oxide described above is temporarily heated at a high temperature (for example, 600 ° C. to 800 ° C., typically more than 620 ° C. and 800 ° C. or less).
  • one oxide dielectric manufacturing method of the present invention includes a precursor solution containing a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing titanium (Ti) as a solute.
  • the bismuth (Bi) A step of forming an oxide dielectric layer in which the number of atoms of the titanium (Ti) is more than 0 and less than 1.3 when the number of atoms is 1.
  • oxide dielectric manufacturing method a very low dielectric loss (tan ⁇ ) value (typically less than 0.001 at a frequency of 1 kHz) is maintained while maintaining a relatively high dielectric constant.
  • realizing oxide dielectrics can be produced.
  • the oxide dielectric manufactured by this manufacturing method it is possible to include an oxide composed of bismuth (Bi), niobium (Nb) and titanium (Ti). The same as for the above) has a crystal phase of a pyrochlore crystal structure.
  • a high temperature for example, 600 ° C. or higher and 800 ° C. or lower, typically more than 620 ° C. and 800 ° C.
  • an oxide layer is formed by a relatively simple process that does not use a photolithography method (for example, an inkjet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method). Can be done. This eliminates the need for relatively long and / or expensive equipment such as a process using a vacuum process. As a result, the manufacturing method of each above-mentioned oxide layer is excellent in industrial property or mass productivity.
  • a photolithography method for example, an inkjet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method.
  • the state in which the precursor layer is heated at 80 ° C. to 250 ° C. in an oxygen-containing atmosphere before forming the oxide dielectric layer eliminates the need for relatively long and / or expensive equipment such as a process using a vacuum process. From the viewpoint of making it, this is a preferred embodiment that can be adopted.
  • in an oxygen-containing atmosphere means in an oxygen atmosphere or in the air.
  • layer in the present application is a concept including not only a layer but also a film.
  • film in the present application is a concept including not only a film but also a layer.
  • One oxide dielectric of the present invention can achieve a very low dielectric loss (tan ⁇ ) value while maintaining a relatively high dielectric constant.
  • an oxide dielectric that achieves a very low dielectric loss (tan ⁇ ) value while maintaining a relatively high relative dielectric constant is manufactured. be able to.
  • FIG. 1 shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention.
  • X-ray diffraction showing the crystal structure of the oxide according to the difference in the heating temperature of the oxide composed of bismuth (Bi), niobium (Nb) and titanium (Ti) and the difference in the firing time in the reference example. It is a graph which shows the change of the measurement result. It is a graph which shows the change of the measurement result of the X-ray diffraction (XRD) which shows the crystal structure of this oxide by the difference in the heating temperature of the oxide in the 1st Embodiment of this invention, and the difference in baking time.
  • XRD X-ray diffraction
  • FIG. 1 It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention.
  • FIG. 1 is a diagram showing an overall configuration of a thin film capacitor 100 that is an example of a solid-state electronic device according to the present embodiment.
  • a thin film capacitor 100 is formed on a substrate 10 from the substrate 10 side, a lower electrode layer 20 and an oxide dielectric layer (hereinafter also referred to as “oxide layer” for short. The same applies hereinafter). 30 and the upper electrode layer 40.
  • the substrate 10 for example, high heat-resistant glass, SiO 2 / Si substrate, an alumina (Al 2 O 3) substrate, through an STO (SrTiO) substrate, SiO 2 layer and the Ti layer on the surface of the Si substrate STO (SrTiO) Insulating substrate in which layers are formed, insulating substrate in which SiO 2 layer and TiO X layer are laminated in this order on the surface of Si substrate, semiconductor substrate (for example, Si substrate, SiC substrate, Ge substrate, resin substrate, etc.) ) Can be used.
  • a metal material such as a refractory metal such as platinum, gold, silver, copper, aluminum, molybdenum, palladium, ruthenium, iridium, tungsten, or an alloy thereof is used. .
  • the oxide dielectric layer (oxide layer 30) includes a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing titanium (Ti) as a solute.
  • This precursor solution is formed by heating a precursor starting from the precursor solution in an oxygen-containing atmosphere (hereinafter, the production method according to this step is also referred to as “solution method”).
  • the solute in the precursor solution in this embodiment for example, bismuth 2-ethylhexanoate, niobium 2-ethylhexanoate, and titanium 2-ethylhexanoate can be employed.
  • an oxide composed of bismuth (Bi), niobium (Nb), and titanium (Ti) by employing a precursor layer (simply referred to as “precursor layer”) that uses the precursor solution described above as a starting material. 30 is obtained. More specifically, as will be described later, the oxide layer 30 of the present embodiment obtained by heat treatment at least at 800 ° C. or lower (more preferably at 700 ° C. or lower) is formed from a crystal phase having a pyrochlore crystal structure. Containing oxides. This is a finding based on an interesting analysis result that a peak derived from a ⁇ -BiNbO 4 type crystal structure is not observed by X-ray diffraction (XRD) measurement. Note that the oxide layer 30 of the present embodiment may include a microcrystalline phase.
  • the general pyrochlore crystal structure known so far has been observed in an oxide composed of bismuth (Bi), niobium (Nb), and zinc (Zn).
  • the oxide layer 30 of this embodiment made of bismuth (Bi), niobium (Nb), and titanium (Ti) has a pyrochlore crystal structure. It is not clear at this time why the oxide layer 30 develops a pyrochlore crystal structure.
  • the oxide layer 30 of the present embodiment has an amorphous phase and a Bi 3 NbO 7 type crystal structure depending on the composition ratio and / or the heating temperature. It was confirmed that it also has a crystal phase (third crystal phase). (However, in the case of an Nb-rich oxide layer, Bi 3 NbO 7- type crystals do not appear.) Thus, the presence of various crystal phases and amorphous phases is due to the formation of unnecessary grain boundaries. This is a preferred embodiment from the viewpoint of accurately preventing deterioration or variation in electrical characteristics.
  • FIG. 2 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 100, respectively.
  • the lower electrode layer 20 is formed on the substrate 10.
  • the oxide layer 30 is formed on the lower electrode layer 20, and then the upper electrode layer 40 is formed on the oxide layer 30.
  • FIG. 2 is a diagram showing a process of forming the lower electrode layer 20.
  • the lower electrode layer 20 of the thin film capacitor 100 is formed of platinum (Pt)
  • a layer for example, 200 nm thick
  • platinum (Pt) is formed on the substrate 10 by a known sputtering method.
  • the oxide layer 30 is formed on the lower electrode layer 20.
  • the oxide layer 30 is formed in the order of (A) formation of a precursor layer and preliminary baking, and (B) main baking.
  • 3 and 4 are diagrams showing a process of forming the oxide layer 30.
  • the oxide layer 30 in the manufacturing process of the thin film capacitor 100 is formed of an oxide composed of bismuth (Bi), niobium (Nb), and titanium (Ti) having a crystal phase of a pyrochlore crystal structure. An example will be described.
  • precursor solution having a precursor containing (Nb) (also referred to as precursor B) and a precursor containing titanium (Ti) (also referred to as precursor C) as a solute.
  • precursor layer also referred to as “precursor layer” 30a is formed.
  • examples of the precursor A for the oxide layer 30 include bismuth octylate, bismuth chloride, bismuth nitrate, or various bismuth alkoxides (for example, bismuth isopropoxide) in addition to the bismuth 2-ethylhexanoate described above.
  • bismuth butoxide, bismuth ethoxide, bismuth methoxyethoxide may be employed.
  • Examples of the precursor B in the present embodiment include niobium octylate, niobium chloride, niobium nitrate, or various niobium alkoxides (for example, niobium isopropoxide, niobium butoxide, niobium 2-ethylhexanoate, and the like). Niobium ethoxide, niobium methoxyethoxide) may be employed.
  • Examples of the precursor C in this embodiment include titanium octylate, titanium chloride, titanium nitrate, or various titanium alkoxides (for example, titanium isopropoxide, titanium butoxide, Titanium ethoxide, titanium methoxyethoxide) may be employed.
  • the solvent of the precursor solution is at least one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, octyl
  • the solvent is preferably a solvent that is at least one carboxylic acid selected from the group of acids and 2-ethylhexanoic acid. Therefore, in the solvent of the precursor solution, a mixed solvent of the above-described two or more alcohol solvents or a mixed solvent of the above-described two or more carboxylic acids is an embodiment that can be employed.
  • the precursor solution of this embodiment mixes the 1st solution shown in the following (1), the 2nd solution shown in the following (2), and the 3rd solution shown in the following (3).
  • Is manufactured by. A first solution obtained by mixing a solution obtained by diluting bismuth 2-ethylhexanoate with 1-butanol and a solution obtained by diluting bismuth 2-ethylhexanoate with 2-methoxyethanol, or bismuth 2-ethylhexanoate First solution (2) diluted with 2-ethylhexanoic acid (2) A solution obtained by diluting niobium 2-ethylhexanoate with 1-butanol was mixed with a solution obtained by diluting niobium 2-ethylhexanoate with 2-methoxyethanol.
  • Second solution or second solution obtained by diluting niobium ethoxide with 2-ethylhexanoic acid (3) A solution obtained by diluting titanium 2-ethylhexanoate with 1-butanol, and titanium 2-ethylhexanoate with 2-methoxyethanol Third solution obtained by mixing diluted solution or third solution obtained by diluting titanium 2-ethylhexanoate with 2 ethylhexanoic acid
  • the precursor solution was prepared to be .5.
  • preliminary baking is performed in an oxygen-containing atmosphere for a predetermined time in a temperature range of 80 ° C. or higher and 250 ° C. or lower.
  • the solvent typically, the main solvent
  • the organic chain remains).
  • Forming such a gel state makes it easier to form a film by an embossing method or a screen printing method, which is one method of a film forming process described later.
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the desired thickness of the oxide layer 30 can be obtained by repeating the formation and preliminary baking of the precursor layer 30a by the above-described spin coating method a plurality of times.
  • an oxygen atmosphere for example, 100% by volume, but not limited thereto
  • a heating step is performed in which heating is performed at a temperature in the range of 550 ° C. to 800 ° C. (first temperature).
  • an oxide layer (oxide layer 30) for example, 170 nm thick) made of bismuth (Bi), niobium (Nb), and titanium (Ti) is formed on the electrode layer. Is done.
  • the range of the thickness of the oxide layer 30 is preferably 30 nm or more. If the thickness of the oxide layer 30 is less than 30 nm, it is not preferable to apply it to a solid-state electronic device due to an increase in leakage current and dielectric loss accompanying a decrease in the thickness.
  • FIG. 5 is a diagram illustrating a process of forming the upper electrode layer 40.
  • the upper electrode layer 40 of the thin film capacitor 100 is formed of platinum (Pt)
  • a layer for example, 150 nm thick
  • platinum (Pt) is formed on the oxide layer 30 by a known sputtering method, similarly to the lower electrode layer 20.
  • the main firing temperature (first temperature) when forming the oxide layer 30 is set to 550 ° C. or higher and 800 ° C. or lower, but the first temperature is not limited to the above temperature range.
  • the inventors have a temperature range of 550 ° C. or higher and 800 ° C. or lower, particularly 600 ° C. or higher and 800 ° C. or lower (typically more than 620 ° C. and 800 ° C. or lower, or 650 ° C. or higher and 800 ° C. or lower).
  • the oxide layer precursor solution may be heated in an oxygen-containing atmosphere without using a vacuum process.
  • the area can be easily increased, and the industrial property or mass productivity can be remarkably improved.
  • the temperature for heating the precursor layer 30a to the oxide layer 30 (the temperature for main firing) is from 550 ° C. It has been clarified that the crystal phase of the pyrochlore crystal structure appears more clearly as the temperature increases toward 800 ° C. and as the heating time is longer at least within a predetermined time range. Furthermore, interestingly, the crystal structure of ⁇ -BiNbO 4 that has been confirmed to be present in the case of BNO oxide formed by heat treatment at 590 ° C. or higher is 600 ° C. or higher and 800 ° C. or lower, particularly 650 ° C. or higher. It turned out that it does not appear in the oxide layer 30 of this embodiment formed by heat processing below 800 degreeC.
  • the oxide layer 30 of the present embodiment can achieve a very low dielectric loss value particularly when any one of the conditions shown in (X1) and (Y1) described later is satisfied. confirmed. Below, the results of our analysis will be described in more detail.
  • 6 to 8 show the difference in heating temperature of the oxide (oxide layer 30) made of bismuth (Bi), niobium (Nb), and titanium (Ti) and the firing time in this embodiment. It is a graph which shows the change of the measurement result of the X-ray diffraction (XRD) using CuK (alpha) characteristic X-ray which shows the crystal structure of this oxide.
  • 6A to 8A show the results measured after the heating for 20 minutes at the first temperature as the main baking.
  • FIGS. 6 to 8 (b) were measured after the main calcination and after the oxide layer 30 was additionally heated at the same temperature for 20 minutes as a post-annealing treatment. Results are shown. 7 and 8 are disclosed as examples of the present embodiment, and FIG. 6 is disclosed as a reference example.
  • the atomic ratio of bismuth (Bi), niobium (Nb), and titanium (Ti) in the oxide 30 (sample to be measured) employed in FIGS. 6 to 8 is as follows (sample a) to As shown in (Sample c).
  • bismuth (Bi): niobium (Nb): titanium (Ti) 1.5: 1.5: 1
  • bismuth (Bi): niobium (Nb): titanium (Ti) 1.5: 1: 1.5: 1.5
  • ⁇ -BiNbO 4 type One characteristic fact is that no peak derived from the crystal structure is observed. This suppresses or prevents the expression of the ⁇ -BiNbO4 crystal structure having a relatively low relative dielectric constant in the manufacturing process of the oxide 30 including the main firing, and greatly expands the temperature range in which the pyrochlore crystal structure is expressed. It means you can.
  • FIG. 9 is a graph showing the correlation between the value of dielectric loss (tan ⁇ ) and the heating temperature (° C.) for the above-described sample a, sample b, and sample c after the main firing and the post-annealing treatment. It is.
  • FIG. 10 is a graph showing the correlation between the relative dielectric constant and the heating temperature (° C.) for the sample a, the sample b, and the sample c after the main baking and the post annealing treatment.
  • a BNO oxide having a relatively high relative dielectric constant specifically, the number of atoms of niobium (Nb) is about 1.7 when the number of atoms of bismuth (Bi) is 1.
  • BNO oxide was adopted. 9 and 10, the sample a is displayed as a reference example, the sample b is displayed as Example 1, and the sample c is displayed as Example 2. In addition, in FIGS. 9 and 10, the heating temperatures of the main firing and the post-annealing process are the same.
  • the relative dielectric constant was measured by applying a voltage of 0.1 V and an AC voltage of 1 kHz between the lower electrode layer and the upper electrode layer.
  • a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.
  • the dielectric loss (tan ⁇ ) was measured by applying a voltage of 0.1 V and an alternating voltage of 1 kHz between the lower electrode layer and the upper electrode layer at room temperature.
  • a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.
  • X1 When the number of atoms of bismuth (Bi) is 1.5, the number of atoms of niobium (Nb) is 1 or more and less than 2, or when the number of atoms of bismuth (Bi) is 1.5 The number of (Ti) atoms is more than 0.5 and 1.5 or less. Further, in the condition of X1, in addition to the above-described conditions, the sum of the number of atoms of niobium (Nb) and the number of atoms of titanium (Ti) is 1.5 or more and 3.9 or less. This is a more preferable condition.
  • Y1 When the number of atoms of bismuth (Bi) is 1.5, the number of atoms of niobium (Nb) is 1 or more and 2 or less, and the number of atoms of titanium (Ti) is 0.5 or more and 1.5 or less. In addition, when titanium (Ti) is set to 1, niobium (Nb) is less than 4.
  • the value of the dielectric loss (tan ⁇ ) of the reference example is inferior to each value of Example 1 and Example 2, it is 0.01 when the value of the dielectric loss (tan ⁇ ) of the reference example is 600 ° C. or more. Therefore, it can be said that the value of dielectric loss (tan ⁇ ) of this reference example is also a good value.
  • a relatively high relative dielectric constant can be obtained by heat treatment at least at 600 ° C. or higher.
  • a relatively high dielectric constant could be obtained by heat treatment at 550 ° C. or higher.
  • the sum of the number of atoms of niobium (Nb) and the number of atoms of titanium (Ti) is 1 or more and 2.6 or less. It is a condition.
  • FIG. 11 is a graph showing the correlation between the value of dielectric loss (tan ⁇ ) and the heating temperature (° C.) for the above-mentioned sample d after the main firing and the post-annealing treatment.
  • FIG. 12 is a graph showing the correlation between the relative dielectric constant and the heating temperature (° C.) for the sample d after the main firing and the post-annealing treatment.
  • the sample d is displayed as Example 3.
  • the measurement conditions are the same as those of (Sample a) to (Sample c).
  • the value of dielectric loss (tan ⁇ ) of Example 3 is extremely low (typically 0.002 or less), particularly by adopting a heating temperature of 700 ° C. or higher. It became clear. Therefore, extremely low dielectric loss (tan ⁇ ) can be realized when at least one selected from the group of conditions (X1) and (Y1) described above is satisfied.
  • Example 3 a relatively high dielectric constant can be obtained by heat treatment at least at 600 ° C. or higher.
  • the relative dielectric constant is 120 or more. (In particular, at about 700 ° C., the relative dielectric constant is 160 or more.)
  • the number of atoms of bismuth (Bi) is 1, the number of atoms of niobium (Nb) is 0.5 or more and less than 1.7, and the bismuth (Bi) ) Is 1 and the number of atoms of the titanium (Ti) is more than 0 and less than 1.3 (more preferably 0.08 or more and less than 1.3, still more preferably 0.3 or more and 1.3 Less), an oxide (or oxide dielectric) capable of achieving a very low dielectric loss value while maintaining a relatively high relative dielectric constant can be manufactured.
  • the accuracy is higher and a relatively high dielectric constant is maintained.
  • An oxide (or oxide dielectric) that can achieve very low dielectric loss values can be produced.
  • the sum of the number of niobium (Nb) atoms and the number of titanium (Ti) atoms dominates the physical properties of the oxide of the present embodiment (that is, the relative dielectric constant and dielectric loss).
  • an oxide capable of realizing a very low dielectric loss value while maintaining a relatively high relative dielectric constant with high accuracy. (Or oxide dielectric) is considered difficult to obtain.
  • the post-annealing process is performed as described above.
  • the post-annealing process is not necessarily performed in order to achieve the effect of the present embodiment. do not do.
  • the post-annealing process is a preferable aspect that can be adopted.
  • a post-annealing process can be performed after the embossing process is performed and the patterning is completed.
  • the oxide layer 30 of the first embodiment is formed by the main baking step at the first temperature (for example, 650 ° C.), about 20 minutes further. It is formed by heating at a second temperature not higher than the first temperature (typically 350 ° C. or higher and 650 ° C. or lower) in an oxygen-containing atmosphere.
  • the crystal phase of the pyrochlore crystal structure in the oxide 30 in the thin film capacitor 100 can be expressed with higher accuracy.
  • the effect which further improves the adhesiveness of the oxide layer 30 and its base layer (namely, lower electrode layer 20) and / or the upper electrode layer 40 may be created.
  • the second temperature in the post-annealing process is preferably a temperature equal to or lower than the first temperature. This is because if the second temperature is higher than the first temperature, the second temperature is likely to affect the physical properties of the oxide layer 30a. Therefore, it is preferable to select a temperature at which the second temperature does not dominate the physical properties of the oxide layer 30a.
  • the lower limit value of the second temperature in the post-annealing process is determined from the viewpoint of further improving the adhesion with the base layer (that is, the lower electrode layer 20) and / or the upper electrode layer 40 as described above.
  • the leakage current value of the sample b described above was 10 ⁇ 8 A / cm 2 to 10 ⁇ 7 A / cm 2 .
  • the leakage current was measured by applying the voltage described above between the lower electrode layer and the upper electrode layer.
  • Agilent Technologies 4156C type was used for this measurement.
  • a leakage current value as low as the result of the typical leakage current value described above was obtained.
  • the sample c can have the same effect as the sample b.
  • the oxide (oxide layer 30) made of bismuth (Bi), niobium (Nb), and titanium (Ti) according to the present embodiment is relatively high by adopting an atomic ratio within a predetermined range.
  • a low dielectric loss value can be realized while maintaining the relative dielectric constant. Therefore, it is particularly preferable to apply to various solid-state electronic devices (for example, a capacitor, a semiconductor device, or a microelectromechanical system, or a composite device including at least two of a high-frequency filter, a patch antenna, and an RCL). confirmed.
  • a multilayer capacitor 200 that is an example of a solid-state electronic device will be described. Note that at least a part of the multilayer capacitor 200 is formed by a screen printing method.
  • an oxide composed of bismuth (Bi), niobium (Nb), and titanium (Ti) is the same as the oxide layer 30 in the first embodiment. is there. Therefore, the description which overlaps with 1st Embodiment may be abbreviate
  • FIG. 13 is a schematic cross-sectional view showing the structure of the multilayer capacitor 200 in the present embodiment.
  • the multilayer capacitor 200 of this embodiment partially includes a structure in which a total of five electrode layers and a total of four dielectric layers are alternately stacked. Further, in a portion where the electrode layers and the dielectric layers are not alternately stacked, the lower electrode layer (for example, the first-stage electrode layer 220a) and the upper electrode layer (for example, the fifth-stage electrode layer) Each electrode layer is formed so as to be electrically connected to the electrode layer 220e).
  • each electrode layer 220a, 220b, 220c, 220d, 220e, and the material or composition of each of the oxide layers 230a, 230b, 230c, 230d, which are dielectric layers, are described in the multilayer capacitor of this embodiment described later. It is disclosed in the description of 200 manufacturing methods.
  • FIG. 14 to 18 are schematic cross-sectional views showing one process of the manufacturing method of the multilayer capacitor 200.
  • FIG. 15, FIG. 16, FIG. 17, and FIG. 18 show a part of the structure of the multilayer capacitor 200 shown in FIG. 13 for convenience of explanation.
  • the display of the temperature in this application represents the preset temperature of the heater.
  • Electrode Layer 220a Formation of First Stage Electrode Layer 220a
  • lanthanum (La) is formed on the substrate 10 by screen printing.
  • the electrode layer precursor layer 221a is used as a starting material.
  • pre-baking it heats to 150 to 250 degreeC for about 5 minutes. This pre-baking is performed in an oxygen-containing atmosphere.
  • the pre-baked gel is preferable for sufficiently evaporating the solvent (typically, the main solvent) in the electrode layer precursor layer 221a and exhibiting characteristics that enable future plastic deformation.
  • a state (presumed to be a state in which organic chains remain before thermal decomposition) can be formed.
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower. As a result, a first electrode layer precursor layer 221a having a layer thickness of about 2 ⁇ m to about 3 ⁇ m is formed.
  • the first-layer electrode layer precursor layer 221a is heated to 580 ° C. in an oxygen atmosphere for about 15 minutes, so that lanthanum ( First-stage electrode layer oxide layer made of La) and nickel (Ni) (however, inevitable impurities may be included. The same applies hereinafter. Also referred to simply as “first-stage electrode layer”) 220a is formed.
  • An electrode oxide layer (including not only the first-stage electrode oxide layer but also other electrode oxide layers) made of lanthanum (La) and nickel (Ni) is also called an LNO layer. .
  • an example of a precursor containing lanthanum (La) for the first-stage electrode layer 220a in the present embodiment is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • Ni nickel
  • nickel nitrate, nickel chloride, or various nickel alkoxides for example, nickel isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide
  • the first electrode layer 220a made of lanthanum (La) and nickel (Ni) is employed, but the first electrode layer 220a is not limited to this composition.
  • a first-stage electrode layer made of antimony (Sb) and tin (Sn) can also be employed.
  • the precursor containing antimony (Sb) include antimony acetate, antimony nitrate, antimony chloride, or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be employed.
  • Examples of the precursor containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide).
  • tin alkoxides eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide.
  • an oxide composed of indium (In) and tin (Sn) can also be employed.
  • examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, or various indium alkoxides (for example, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide). Can be employed.
  • the example of the precursor containing tin (Sn) is the same as the above-mentioned example.
  • the pre-baking allows the solvent (typically, the main solvent) in the precursor layer to evaporate sufficiently, and at the same time favorably develops a gel state (thermal decomposition) to develop characteristics that enable plastic deformation. It is considered that the organic chain remains in the front).
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the precursor layer is formed and pre-fired by the above-described screen printing method.
  • the precursor layer of the oxide layer 230a is heated at 650 ° C. in an oxygen atmosphere for a predetermined time (for example, about 20 minutes), as shown in FIG.
  • a patterned oxide layer (oxide layer 230a) made of bismuth (Bi), niobium (Nb), and titanium (Ti) is formed on the substrate 10 and the first electrode layer 220a.
  • Electrode layers and dielectric layers patterned by a screen printing method are alternately stacked.
  • the second-stage electrode layer patterned by the screen printing method on the oxide layer 230a and the first-stage electrode layer 220a.
  • the precursor layer for forming is formed in the same manner as the first-layer electrode layer precursor layer 221a.
  • a patterned second-stage electrode layer 220b is formed.
  • the second-stage dielectric layer patterned by screen printing on the second-stage electrode layer 220b and the first-stage dielectric layer 230a.
  • a body layer 230b is formed.
  • the multilayer capacitor 200 of the present embodiment has each electrode layer and each dielectric layer (oxide layer) formed of a metal oxide.
  • each electrode layer and each dielectric layer (oxide layer) are formed by heating various precursor solutions in an oxygen-containing atmosphere, compared with the conventional method. Therefore, the area can be easily increased, and the industrial property or mass productivity can be remarkably improved.
  • ⁇ Third Embodiment> 1 Overall Configuration of Thin Film Capacitor of this Embodiment
  • embossing is performed in the formation process of all layers of a thin film capacitor that is an example of a solid-state electronic device.
  • the overall configuration of a thin film capacitor 300 which is an example of a solid-state electronic device in the present embodiment, is shown in FIG.
  • the lower electrode layer, the oxide layer, and the upper electrode layer are the same as those in the first embodiment except that the embossing process is performed. Therefore, the description which overlaps with 1st Embodiment is abbreviate
  • the thin film capacitor 300 of the present embodiment is formed on the substrate 10 as in the first embodiment.
  • the thin film capacitor 300 includes a lower electrode layer 320 from the substrate 10 side, an oxide layer 330 made of an oxide of bismuth (Bi), niobium (Nb), and titanium (Ti), and an upper electrode layer 340. Is provided.
  • FIG. 20 to 29 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 300.
  • the lower electrode layer 320 that has been embossed is formed on the substrate 10.
  • an oxide layer 330 that has been embossed is formed on the lower electrode layer 320.
  • an upper electrode layer 340 that is embossed on the oxide layer 330 is formed. Also in the manufacturing process of the thin film capacitor 300, the description overlapping with the first embodiment is omitted.
  • the lower electrode layer 320 of the thin film capacitor 300 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni) will be described.
  • the lower electrode layer 320 is formed in the order of (A) formation of a precursor layer and preliminary baking, (B) stamping process, and (C) main baking process.
  • A Precursor layer formation and pre-baking step First, a lower part having a lanthanum (La) -containing precursor and nickel (Ni) -containing precursor as solutes on the substrate 10 by a known spin coating method.
  • a lower electrode layer precursor layer 320a is formed using the electrode layer precursor solution as a starting material.
  • the precursor layer 320a for the lower electrode layer is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere.
  • the desired thickness of the lower electrode layer 320 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 320a by the spin coating method described above a plurality of times.
  • embossing is performed at a pressure of 0.1 MPa to 20 MPa.
  • the heating method in the embossing process include a method of bringing the substrate into a predetermined temperature atmosphere by using a chamber, an oven, or the like, a method of heating the base on which the substrate is placed from below, or a temperature of 80 ° C. or higher and 300 ° C. in advance.
  • the following is a method of embossing using a heated mold. In this case, it is more preferable in terms of workability to use in combination the method of heating the base with a heater from the bottom and the method of using a mold heated in advance to 80 ° C. or more and 300 ° C. or less.
  • the reason why the heating temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows.
  • the heating temperature during the embossing process is lower than 80 ° C.
  • the plastic deformation ability of the lower electrode layer precursor layer 320a is reduced due to the lower temperature of the lower electrode layer precursor layer 320a. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C., the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability, proceeds, so that the plastic deformability decreases.
  • the precursor layer 320a for the lower electrode layer is heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process.
  • the pressure in the die pressing process is a pressure in the range of 0.1 MPa to 20 MPa
  • the lower electrode layer precursor layer 320a is deformed following the surface shape of the die, and a desired die
  • the push structure can be formed with high accuracy.
  • the pressure applied when embossing is performed is set to a low pressure range of 0.1 MPa to 20 MPa (particularly less than 1 MPa). As a result, it is difficult for the mold to be damaged when the stamping process is performed, and it is advantageous for increasing the area.
  • the entire lower electrode layer precursor layer 320a is etched. As a result, as shown in FIG. 21, the lower electrode layer precursor layer 320a is completely removed from the region other than the region corresponding to the lower electrode layer (etching process for the entire surface of the lower electrode layer precursor layer 320a).
  • a mold release treatment for the surface of each precursor layer that will be brought into contact with the stamping surface and / or a mold release treatment for the die pressing surface of the mold is performed. It is preferable that an embossing process is performed on each precursor layer. By applying such treatment, the frictional force between each precursor layer and the mold can be reduced, so that each precursor layer can be embossed with higher accuracy. It becomes.
  • the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicon surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.
  • the heating temperature during the main baking is not less than 550 ° C. and not more than 650 ° C.
  • a lower electrode layer 320 (however, inevitable impurities may be included. The same applies hereinafter) made of lanthanum (La) and nickel (Ni) is formed on the substrate 10.
  • FIG. 2 (2) Formation of Oxide Layer that Becomes Dielectric Layer
  • an oxide layer 330 that becomes a dielectric layer is formed on the lower electrode layer 320.
  • the oxide layer 330 is formed in the order of (A) precursor layer formation and preliminary firing step, (B) embossing step, and (C) main firing step.
  • 23 to 26 are views showing a process of forming the oxide layer 330.
  • Layer 330a is formed.
  • preliminary firing is performed in an oxygen-containing atmosphere while being heated to 80 ° C. or higher and 250 ° C. or lower.
  • the solvent typically, the main solvent
  • embossing process is performed with respect to the precursor layer 330a which performed only preliminary baking. Specifically, in order to perform patterning of the oxide layer, embossing is performed at a pressure of 0.1 MPa or more and 20 MPa or less using the dielectric layer mold M2 while being heated to 80 ° C. or more and 250 ° C. or less. Is done.
  • the entire surface of the precursor layer 330a is etched.
  • the precursor layer 330a is completely removed from the region other than the region corresponding to the oxide layer 330 (etching process for the entire surface of the precursor layer 330a).
  • the etching process of the precursor layer 330a of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma. .
  • the etching process for the entire surface of the precursor layer 330a can be performed after the main baking, as described above, the precursor layer is entirely etched between the embossing process and the main baking process. It is a more preferable aspect that the process is included. This is because the precursor layers in unnecessary regions can be removed more easily than etching after each precursor layer is subjected to main firing.
  • a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on the oxide layer 330 in the same manner as the lower electrode layer 320 by a known spin coating method.
  • a precursor layer 340a for the upper electrode layer is formed using a precursor solution as a solute as a starting material.
  • preliminary firing is performed by heating the precursor layer 340a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.
  • the precursor layer 340a for the upper electrode layer is heated to 80 ° C. or more and 300 ° C. or less.
  • the upper electrode layer precursor layer 340a is embossed at a pressure of 0.1 MPa to 20 MPa. Thereafter, by etching the entire upper electrode layer precursor layer 340a, the upper electrode layer precursor layer 340a is completely removed from regions other than the region corresponding to the upper electrode layer 340, as shown in FIG.
  • the upper electrode layer precursor layer 340a is heated to 520 ° C. to 600 ° C. for a predetermined time in an oxygen atmosphere, thereby being formed on the oxide layer 330.
  • the thin film capacitor 300 of this embodiment includes a lower electrode layer 320, an oxide layer 330 that is an insulating layer, and an upper electrode layer 340 on the substrate 10 from the substrate 10 side.
  • each layer described above is embossed by embossing.
  • a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary.
  • both the electrode layer and the oxide layer can be easily patterned. Therefore, the thin film capacitor 300 of this embodiment is extremely excellent in industrial property or mass productivity.
  • a lower electrode layer precursor layer 320a that is a precursor layer of the lower electrode layer 320
  • a precursor layer 330a that is a precursor layer of the oxide layer 330
  • main firing is performed. If such a method is employed, in this embodiment, unlike the thin film capacitor 300, it is not possible to form individual stamping structures for each layer alone, but it is possible to reduce the number of stamping processes. Become.
  • the oxide layer in each of the above embodiments is suitable for various solid-state electronic devices that control a large current with a low driving voltage.
  • the solid-state electronic device provided with the oxide layer in each of the above-described embodiments can be applied to many devices other than the above-described thin film capacitor.
  • various capacitors such as variable capacitance thin film capacitors, semiconductor devices such as metal oxide semiconductor junction field effect transistors (MOSFETs) and nonvolatile memories, or MEMS such as micro TAS (Total Analysis System), micro chemical chips, DNA chips, etc.
  • Microelectromechanical system or a device of a microelectromechanical system represented by NEMS (nanoelectromechanical system), or a composite device including at least two of a high frequency filter, a patch antenna, or an RCL, and the oxide in each of the above embodiments Layers can also be applied.
  • FIG. 30 is a diagram illustrating an entire configuration of the thin film transistor 400.
  • a lower electrode layer (gate electrode) 320, an oxide layer (gate insulating layer) 330, a channel 444, a source electrode 458, The drain electrodes 456 are stacked in this order. Since the manufacturing method of the lower electrode layer (gate electrode) 320 and the oxide layer (gate insulating layer) 330 is the same as those manufacturing method of the third embodiment, the description thereof is omitted.
  • the thin film transistor 400 employs a so-called bottom gate structure, but the present embodiment is not limited to this structure. Further, as in the first embodiment, in order to simplify the drawing, description of patterning of the extraction electrode from each electrode is omitted.
  • the channel 444 of this embodiment is made of a channel oxide containing indium (In), zinc (Zn), and zirconium (Zr). In the present embodiment, other known channel materials can also be used.
  • a thin film transistor in which the thickness of the channel 444 is greater than or equal to 5 nm and less than or equal to 80 nm, and the thickness of the channel 444 is greater than or equal to 5 nm and less than or equal to 80 nm is highly accurate and covers the oxide layer (gate insulating layer). This is a preferred embodiment from the viewpoint of facilitating modulation.
  • source electrode 458 and the drain electrode 456 of the present embodiment are made of ITO (Indium Tin Oxide).
  • an oxide made of bismuth (Bi), niobium (Nb), and titanium (Ti) is used as an insulating layer that plays a role other than the oxide layer (gate insulating layer) 330. Can also be used.
  • the pressure at the time of the die-pressing process was set in the range of “0.1 MPa or more and 20 MPa or less” for the following reason.
  • the pressure is less than 1 MPa, the pressure may be too low to emboss each precursor layer.
  • the pressure is 20 MPa, the precursor layer can be sufficiently embossed, so that it is not necessary to apply more pressure.
  • the embossing process is performed at a pressure within a range of 0.1 MPa to 10 MPa in the embossing step.
  • Electrode layer 221a Precursor layer for electrode layer 320a Precursor layer for lower electrode layer 30, 230a, 330 Oxide layer (oxide dielectric layer) 30a, 330a Precursor layer 340a Upper electrode layer precursor layer 40, 340 Upper electrode layer 100, 300 Thin film capacitor which is an example of a solid state electronic device 200 Multilayer capacitor which is an example of a solid state electronic device 400 An example of a solid state electronic device Thin film transistor 444 Channel 456 Drain electrode 458 Source electrode M1 Lower electrode layer type M2 Dielectric layer type M3 Upper electrode layer type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

本発明の１つの酸化物誘電体からなる酸化物層３０は、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る）を含み、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．７未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満である。

Description

酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
　本発明は、酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法に関する。
　従来から、機能性を備えた各種の組成からなる酸化物層が開発されている。また、その酸化物層を備える固体電子装置の一例として、高速動作を期待できる強誘電体薄膜を備えた装置が開発されている。また、固体電子装置に用いる誘電体材料として、鉛（Ｐｂ）を含まず、比較的低温で焼成可能な酸化物層として、ＢｉＮｂＯ４が開発されている。このＢｉＮｂＯ４については、固相成長法によって形成されたＢｉＮｂＯ４の誘電特性が報告されている（非特許文献１）。また、特許文献の中には、１ｋＨｚにおける比誘電率が６０以上という、比較的比誘電率の高いビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層も開示されている（特許文献１～３）。
国際公開第ＷＯ２０１３／０６９４７０号 国際公開第ＷＯ２０１３／０６９４７１号 特開２０１５－６７４７５号公報
Ｅｆｆｅｃｔ　ｏｆ　ｐｈａｓｅ　ｔｒａｎｓｉｔｉｏｎ　ｏｎ　ｔｈｅ　ｍｉｃｒｏｗａｖｅ　ｄｉｅｌｅｃｔｒｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ＢｉＮｂＯ４，　Ｅｕｎｇ　Ｓｏｏ　Ｋｉｍ，　Ｗｏｏｎｇ　Ｃｈｏｉ，　Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｕｒｏｐｅａｎ　Ｃｅｒａｍｉｃ　Ｓｏｃｉｅｔｙ　２６　（２００６）　１７６１－１７６６
　産業界においては、キャパシタ又はコンデンサ（以下、総称して「キャパシタ」という）、半導体装置、あるいは微小電気機械システム等を含む固体電子装置の高性能化を実現するために、高い比誘電率のみならず、低い誘電損失（ｔａｎδ）の電気特性を備える酸化物誘電体及び酸化物誘電体層が求められている。加えて、そのような特性を有する酸化物誘電体の製造プロセスにおける、特に加熱温度に関する自由度が高ければ、より安定的に、かつ高い信頼性を実現し得る、酸化物誘電体の製造が可能となる。
　なお、その他の固体電子装置の例である、高周波フィルタや、パッチアンテナ、半導体装置、微小電気機械システム、又はＲＣＬのうち少なくとも２つを含む複合デバイスにおいても、より低い誘電損失（ｔａｎδ）の実現は、重要な技術課題の一つである。
　また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、固体電子装置を製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
　本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくとも誘電体又は絶縁体（以下、総称して、「誘電体」という）として用いた固体電子装置の高性能化、又はそのような固体電子装置の製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた酸化物誘電体、及びその酸化物誘電体を備える固体電子装置の提供に大きく貢献するものである。
　本願発明者らは、これまで、比較的誘電率の高いビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物（以下、「ＢＮＯ酸化物」ともいう）の諸特性の改善又は向上に向けて鋭意検討と分析を重ねてきた。しかしながら、発明者らは、ＢＮＯ酸化物のみに着目するだけではなく、別の元素も考慮に加えた上で、酸化物誘電体のさらなる電気特性の向上（特に、非常に低い誘電損失）を実現することも重要であると考えた。
　そこで、発明者らが試行錯誤に加えて、詳細な分析と発想の転換を繰り返した結果、多くの元素の組み合わせの中から、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物が、現時点においては極めて低い誘電損失の値を実現し得ることを見出した。さらに興味深いことに、前述の組成を有する酸化物は、ＢＮＯ酸化物にとっては考えられないほどの高温での加熱処理が行われても、パイロクロア型結晶構造の結晶相が発現し得ることが分かった。その結果、高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物を製造することが可能となった。
　また、発明者らは、その酸化物誘電体の製造方法において、高真空状態を要しない方法を採用することによって、廉価で、かつ簡便な製造工程を実現することを見出した。そのような製造工程のうち、代表的なものは、スクリーン印刷法又は「ナノインプリント」とも呼ばれる「型押し」加工法である。発明者らは、その酸化物誘電体からなる酸化物層を、安価で簡便な前述の各方法によってパターニングをすることが可能であることも併せて見出した。その結果、発明者らは、高性能の酸化物の実現とともに、従来と比較して大幅に簡素化又は省エネルギー化、並びに大面積化も容易なプロセスによって、その酸化物誘電体の形成、ひいてはそれらの酸化物誘電体を備えた固体電子装置の製造が可能であるとの知見を得た。本発明は上述の各視点に基づいて創出された。
　本発明の１つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る）を含み、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．7未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満である。
　この酸化物誘電体は、比較的高い比誘電率を保持したままで、非常に低い誘電損失（ｔａｎδ）の値（代表的には、周波数が１ｋＨｚにおいて０．００１未満）を実現し得る。ところで、この酸化物誘電体においては、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る。以下、本願における全ての酸化物について同じ。）が、パイロクロア型結晶構造の結晶相を有している。加えて、上述の原子組成比の範囲を採用されることにより、前述の酸化物を、仮に高温（例えば、６００℃以上８００℃以下、代表的には６２０℃超８００℃以下）で加熱したとしても、ＣｕＫα特性Ｘ線を用いたＸＲＤ測定においてβ－ＢｉＮｂＯ４型結晶構造の発現が抑制されることが明らかになった。なお、該酸化物誘電体中の少なくともチタン（Ｔｉ）の存在が、前述の結晶構造の特異性を創出する役割を担っていると考えられる。
　ところで、上述のニオブ（Ｎｂ）の原子数と上述のチタン（Ｔｉ）の原子数との和が１以上２.６以下であることは、より確度高く、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物誘電体を実現し得るため、好適な一態様である。
　また、本発明の１つの酸化物誘電体の製造方法は、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る）を含み、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．３未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満である酸化物誘電体の層を形成する工程を含む。
　この酸化物誘電体の製造方法によれば、比較的高い比誘電率を保持したままで、非常に低い誘電損失（ｔａｎδ）の値（代表的には、周波数が１ｋＨｚにおいて０．００１未満）を実現する酸化物誘電体を製造することができる。ところで、この製造方法によって製造される酸化物誘電体においては、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る。以下、本願における全ての酸化物について同じ。）が、パイロクロア型結晶構造の結晶相を有している。加えて、上述の原子組成比の範囲を採用されることにより、前述の酸化物を、仮に高温（例えば６００℃以上８００℃以下、代表的には６２０℃超８００℃以下）で加熱したとしても、ＣｕＫα特性Ｘ線を用いたＸＲＤ測定においてβ－ＢｉＮｂＯ４型結晶構造が抑制されることが明らかになった。なお、該酸化物誘電体中の少なくともチタン（Ｔｉ）の存在が、前述の結晶構造の特異性を創出する役割を担っていると考えられる。
　ところで、上述のニオブ（Ｎｂ）の原子数と上述のチタン（Ｔｉ）の原子数との和が１以上２.６以下であることは、より確度高く、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物誘電体を製造し得るため、好適な一態様である。
　また、上述の酸化物誘電体の製造方法は、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって酸化物層が形成され得る。これにより、真空プロセスを用いたプロセスのような、比較的長時間及び／又は高価な設備を必要とするプロセスが不要になる。その結果、上述の各酸化物層の製造方法は、工業性又は量産性に優れる。
　具体的な一例においては、上述の製造方法の発明において、上述の酸化物誘電体の層を形成する前に、酸素含有雰囲気中において８０℃以上２５０℃以下で上述の前駆体層を加熱した状態で型押し加工を施すことによって、該前駆体の型押し構造が形成されることは、真空プロセスを用いたプロセスのような、比較的長時間及び／又は高価な設備を必要とするプロセスを不要にする観点から、採用し得る好適な一態様である。
　なお、本願において、「酸素含有雰囲気中」とは、酸素雰囲気中又は大気中を意味する。また、本願における「層」は、層のみならず膜をも含む概念である。逆に、本願における「膜」は、膜のみならず層をも含む概念である。
　本発明の１つの酸化物誘電体は、比較的高い比誘電率を保持したままで、非常に低い誘電損失（ｔａｎδ）の値を実現し得る。
　また、本発明の１つの酸化物誘電体の製造方法によれば、比較的高い比誘電率を保持したままで、非常に低い誘電損失（ｔａｎδ）の値を実現する酸化物誘電体を製造することができる。
本発明の第１の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 参考例における、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）からなる酸化物の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示すＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。 本発明の第１の実施形態における酸化物の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示すＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。 本発明の第１の実施形態における酸化物の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示すＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。 本発明の第１の実施形態における酸化物、参考例、及び比較例の加熱温度と誘電損失（ｔａｎδ）との相関性を示すグラフである。 本発明の第１の実施形態における酸化物、参考例、及び比較例の加熱温度と比誘電率との相関性を示すグラフである。 本発明の第１の実施形態における他の酸化物の加熱温度と誘電損失（ｔａｎδ）との相関性を示すグラフである。 本発明の第１の実施形態における他の酸化物の加熱温度と比誘電率との相関性を示すグラフである。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの全体構成を示す図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の他の実施形態の薄膜トランジスタの全体構成を示す図である。
　本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　図１は、本実施形態における固体電子装置の一例である薄膜キャパシタ１００の全体構成を示す図である。図１に示すように、薄膜キャパシタ１００は、基板１０上に、基板１０の側から下部電極層２０、酸化物誘電体層（以下、略して「酸化物層」ともいう。以下、同じ。）３０及び上部電極層４０を備える。
　基板１０は、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面上にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等、Ｓｉ基板の表面上にＳｉＯ２層及びＴｉＯＸ層をこの順序で積層した絶縁性基板、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板、樹脂製基板等）を含む、種々の絶縁性基材を用いることができる。
　下部電極層２０及び上部電極層４０の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。
　本実施形態においては、酸化物誘電体の層（酸化物層３０）が、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体を、酸素含有雰囲気中において加熱することにより形成される（以下、本工程による製造方法を「溶液法」ともいう）。なお、本実施形態における前駆体溶液中の溶質として、例えば、２－エチルヘキサン酸ビスマス、２－エチルヘキサン酸ニオブ、及び２－エチルヘキサン酸チタンを採用することができる。
　上述の前駆体溶液を出発材とする前駆体の層（単に、「前駆体層」ともいう）を採用することにより、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物３０が得られる。より具体的には、後述するように、少なくとも８００℃以下（より好ましくは、７００℃以下）で加熱処理することによって得られる本実施形態の酸化物層３０は、パイロクロア型結晶構造の結晶相からなる酸化物を含んでいる。これは、Ｘ線回析（ＸＲＤ）測定によって、β－ＢｉＮｂＯ４型結晶構造に由来するピークが観測されないという興味深い分析結果に基づく知見である。なお、本実施形態の酸化物層３０は、微結晶相を含み得る。
　なお、これまでに知られている一般的なパイロクロア型結晶構造は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）と亜鉛（Ｚｎ）とからなる酸化物において観察される構造であったが、発明者らは、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる本実施形態の酸化物層３０がパイロクロア型結晶構造を有しているという分析結果を得ている。なぜ、酸化物層３０がパイロクロア型結晶構造を発現させるのかについて、現時点では明らかではない。しかしながら、後述するように、パイロクロア型結晶構造の結晶相を有することによって、薄膜キャパシタの誘電体層、積層キャパシタにおける誘電体層、あるいは他の各種の固体電子装置（例えば、半導体装置又は微小電気機械システム）の絶縁層としての良好な誘電特性（特に、非常に低い誘電損失）につながることが判明した。
　また、本実施形態の酸化物層３０は、組成比及び／又は加熱温度によっては、上述の第１結晶相及び／又は第２結晶相に加えて、アモルファス相、及びＢｉ３ＮｂＯ７型結晶構造の結晶相（第３結晶相）も有していることが確認された。（但し、Ｎｂリッチの酸化物層の場合は、Ｂｉ３ＮｂＯ７型結晶は発現しない。）このように、各種の結晶相とアモルファス相とが存在していることは、不要な粒界形成による電気特性の劣化ないしバラつきを確度高く防止する観点から好適な一態様である。
　なお、本実施形態は図１に示す構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。
２．薄膜キャパシタ１００の製造方法
　次に薄膜キャパシタ１００の製造方法を説明する。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図２乃至図５は、それぞれ、薄膜キャパシタ１００の製造方法の一過程を示す断面模式図である。図２に示すように、まず、基板１０上に下部電極層２０が形成される。次に、下部電極層２０上に酸化物層３０が形成されて、その後、酸化物層３０上に上部電極層４０が形成される。
（１）下部電極層の形成
　図２は、下部電極層２０の形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の下部電極層２０が、白金（Ｐｔ）によって形成される例を説明する。下部電極層２０は、公知のスパッタリング法により基板１０上に白金（Ｐｔ）よりなる層（例えば、２００ｎｍ厚）が形成される。
（２）絶縁層としての酸化物層の形成
　次に、下部電極層２０上に酸化物層３０が形成される。酸化物層３０は、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）本焼成の工程、の順で形成される。図３及び図４は、酸化物層３０の形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の製造工程の酸化物層３０が、パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物によって形成される例を説明する。
（Ａ）前駆体の層の形成及び予備焼成
　図３に示すように、下部電極層２０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体（前駆体Ａともいう）、ニオブ（Ｎｂ）を含む前駆体（前駆体Ｂともいう）、及びチタン（Ｔｉ）を含む前駆体（前駆体Ｃともいう）を溶質とする前駆体溶液（以下、単に「前駆体溶液」という。）を出発材とする前駆体の層（「前駆体層」ともいう）３０ａが形成される。
　ここで、酸化物層３０のための前駆体Ａの例は、上述の２－エチルヘキサン酸ビスマス以外に、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における前駆体Ｂの例は、上述の２－エチルヘキサン酸ニオブ以外に、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。また、本実施形態における前駆体Ｃの例は、上述の２－エチルヘキサン酸チタン以外に、オクチル酸チタン、塩化チタン、硝酸チタン、又は各種のチタンアルコキシド（例えば、チタンイソプロポキシド、チタンブトキシド、チタンエトキシド、チタンメトキシエトキシド）が採用され得る。
　また、前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、及び２－ブトキシエタノールの群から選択される少なくとも１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸、及び２－エチルヘキサン酸の群から選択される少なくとも１種のカルボン酸である溶媒であることが好ましい。従って、前駆体溶液の溶媒においては、上述の２種以上のアルコール溶媒の混合溶媒や、上述の２種以上のカルボン酸の混合溶媒も、採用し得る一態様である。
　なお、本実施形態の前駆体溶液は、下記の（１）に示す第１溶液と、下記の（２）に示す第２溶液と、下記の（３）に示す第３溶液とを混合することによって製造されている。
（１）２－エチルヘキサン酸ビスマスを１－ブタノールで希釈した溶液と、２－エチルヘキサン酸ビスマスを２－メトキシエタノールで希釈した溶液と、を混合した第１溶液、又は２－エチルヘキサン酸ビスマスを２エチルヘキサン酸で希釈した第１溶液
（２）２－エチルヘキサン酸ニオブを１－ブタノールで希釈した溶液と、２－エチルヘキサン酸ニオブを２－メトキシエタノールで希釈した溶液と、を混合した第２溶液、又はニオブエトキシドを２エチルヘキサン酸で希釈した第２溶液
（３）２－エチルヘキサン酸チタンを１－ブタノールで希釈した溶液と、２－エチルヘキサン酸チタンを２－メトキシエタノールで希釈した溶液と、を混合した第３溶液、又は２－エチルヘキサン酸チタンを２エチルヘキサン酸で希釈した第３溶液
　また、本実施形態においては、ビスマス（Ｂｉ）の原子数を１．５としたときに、ニオブ（Ｎｂ）の原子数が１～２、及びチタン（Ｔｉ）の原子数が０．５～１．５となるように前駆体溶液が調製された。
　その後、予備焼成として、酸素含有雰囲気中で所定の時間、８０℃以上２５０℃以下の温度範囲で予備焼成を行う。予備焼成では、前駆体層３０ａ中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）が形成される。このような状態のゲル状態を形成することは、後述する成膜工程の一手法である型押し加工法又はスクリーン印刷法による成膜をより容易にする。また、前述の観点をより確度高く実現するために、予備焼成温度は、８０℃以上２５０℃以下が好ましい。また、前述のスピンコーティング法による前駆体層３０ａの形成及び予備焼成を複数回繰り返すことによって、酸化物層３０の所望の厚みを得ることができる。
（Ｂ）本焼成
　その後、本実施形態においては、本焼成のための加熱工程として、前駆体層３０ａを、酸素雰囲気中（例えば１００体積％であるが、これに限定されない）で、所定の時間（例えば、２０分間）、５５０℃以上８００℃以下の範囲の温度（第１温度）で加熱する加熱工程が行われる。その結果、図４に示すように、電極層上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物の層（酸化物層３０）（例えば、１７０ｎｍ厚）が形成される。
　なお、酸化物層３０の膜厚の範囲は３０ｎｍ以上が好ましい。酸化物層３０の膜厚が３０ｎｍ未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。
（３）上部電極層の形成
　次に、酸化物層３０上に上部電極層４０が形成される。図５は、上部電極層４０の形成過程を示す図である。本実施形態においては、薄膜キャパシタ１００の上部電極層４０が、白金（Ｐｔ）によって形成される例を説明する。上部電極層４０は、下部電極層２０と同様、公知のスパッタリング法により酸化物層３０上に白金（Ｐｔ）よりなる層（例えば、１５０ｎｍ厚）が形成される。この上部電極層４０の形成により、図１に示す薄膜キャパシタ１００が製造される。
　ところで、本実施形態では、酸化物層３０を形成する際の本焼成の温度（第１温度）を５５０℃以上８００℃以下に設定したが、第１温度は、前述の温度範囲に限定されない。一方、大変興味深いことに、発明者らは、５５０℃以上８００℃以下の温度範囲、特に、６００℃以上８００℃以下（代表的には６２０℃超８００℃以下、又は６５０℃以上８００℃以下）の温度範囲において、本焼成の温度又は加熱温度を変化させることにより、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物の比誘電率の値の変化のみならず、その誘電損失の変化が生じ得ることを見出した。
　また、本実施形態の酸化物層の製造方法を採用すれば、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性又は量産性を格段に高めることが可能となる。
３．薄膜キャパシタ１００の電気特性
　本発明者らの研究と分析によれば、上述の加熱工程において、前駆体層３０ａを酸化物層３０にするために加熱する温度（本焼成の温度）が５５０℃から８００℃に向かって上昇するほど、また、少なくとも所定時間帯の範囲において加熱時間が長いほど、パイロクロア型結晶構造の結晶相がよりハッキリと現れるようになることが明らかとなった。さらに、興味深いことに、５９０℃以上の加熱処理によって形成されたＢＮＯ酸化物の場合にはその存在が確認されていたβ－ＢｉＮｂＯ４の結晶構造が、６００℃以上８００℃以下、特に６５０℃以上８００℃以下の加熱処理によって形成される本実施形態の酸化物層３０には現れないことが分かった。
　さらに、本実施形態の酸化物層３０は、特に、後述する、（Ｘ１）及び（Ｙ１）に示す条件のいずれか１つを満たす場合に、非常に低い誘電損失の値を実現し得ることが確認された。
　以下に、本発明者らの分析の結果をより詳細に説明する。
＜Ｘ線回析（ＸＲＤ）の測定結果＞
　図６～図８は、本実施形態における、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（酸化物層３０）の加熱温度の違い、及び焼成時間の違いによる、該酸化物の結晶構造を示す、ＣｕＫα特性Ｘ線を用いたＸ線回析（ＸＲＤ）の測定結果の変化を示すグラフである。なお、図６～図８の（ａ）は、本焼成として、第１温度で２０分間の加熱後に測定された結果を示している。また、図６～図８の（ｂ）は、その本焼成後、さらにポスト・アニーリング（ｐｏｓｔ－ａｎｎｅａｌｉｎｇ）処理として、同じ温度で２０分間の追加的に酸化物層３０を加熱した後に測定された結果を示している。なお、図７及び図８は本実施形態の例として開示し、図６は参考例として開示している。
　また、図６～図８において採用された酸化物３０（測定対象となる試料）のビスマス（Ｂｉ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）の原子数比は、以下の（試料ａ）～（試料ｃ）に示すとおりである。
　（試料ａ）図６について、ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：２：０．５
　（試料ｂ）図７について、ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１．５：１
　（試料ｃ）図８について、ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１：１．５
　まず、図６～図８に示すように、本焼成のみの加熱処理が行われた場合であっても、加熱温度が少なくとも６００℃以上であれば、パイロクロア型結晶構造の結晶相に由来するＸ軸の２θの値が２８°～３０°付近のピーク（図中のＱが示すピーク）が現れることが明らかとなった。従って、公知の情報に基づいては、ＢＮＯ酸化物にとって考えられないほどの高温（６００℃以上８００℃以下（代表的には６２０℃超８００℃以下、又は６５０℃以上８００℃以下））での加熱処理が行われても、パイロクロア型結晶構造の結晶相が発現し得ることが分かった。これは、比較的高い比誘電率を示すパイロクロア型結晶構造の結晶相を有する酸化物の製造工程に関して、加熱処理の温度範囲の自由度を格段に高めたことを意味する。
　また、特に、試料ｂ及び試料ｃが採用された場合の５５０℃で加熱する本焼成後と、同温度で追加的に加熱されるポスト・アニーリング処理後との関係において顕著に示されているが、加熱時間が長くなると、図中のＱが示すピークが新たに現れる現象、あるいは該ピーク強度が大きくなる現象が見られた。従って、加熱温度を変化させない状態であっても、加熱時間を長くすることにより、より確度高く、酸化物３０内にパイロクロア型結晶構造の結晶相を発現させることが可能となることが分かった。
　一方、図６に示すように、試料ａが採用された場合、５５０℃で加熱する本焼成後と、同温度で追加的に加熱されるポスト・アニーリング処理後とのいずれの場合であっても、パイロクロア型結晶構造の結晶相に由来するＸ軸の２θの値が２８°～３０°付近のピークが現れなかった。
　ところで、例えば、本願発明者の一部が過去の発明として開示する特許文献３の図９における６００℃が示すグラフに示すように、Ｘ軸の２θの値が１３°付近のピークが観察されると、β－ＢｉＮｂＯ４の結晶構造の結晶相が現れていることになる。しかしながら、興味深いことに、図６～図８のいずれのグラフにおいても、β－ＢｉＮｂＯ４の結晶構造に由来するＸ軸の２θの値が１３°付近のピークは現れなかった。従って、高温（６００℃以上８００℃以下（代表的には６２０℃超８００℃以下、又は６５０℃以上８００℃以下））での加熱処理が行われた場合であっても、β－ＢｉＮｂＯ４型結晶構造に由来するピークが観測されないことは、１つの特徴な事実である。これは、本焼成を含む酸化物３０の製造工程において、比較的低い比誘電率を示すβ－ＢｉＮｂＯ４の結晶構造の発現を抑制又は防止し、パイロクロア型結晶構造を発現する温度範囲を格段に拡張し得ることを意味する。
＜誘電損失（ｔａｎδ）及び比誘電率の測定結果＞
　図９は、本焼成とポストアニール処理とが行われた後の上述の試料ａ、試料ｂ、及び試料ｃに関する、誘電損失（ｔａｎδ）の値と加熱温度（℃）との相関性を示すグラフである。また、図１０は、本焼成とポストアニール処理が行われた後の試料ａ、試料ｂ、及び試料ｃに関する、比誘電率と加熱温度（℃）との相関性を示すグラフである。なお、比較例として、比較的比誘電率の高いＢＮＯ酸化物、具体的には、ビスマス（Ｂｉ）の原子数を１としたときに、ニオブ（Ｎｂ）の原子数が約１．７であるＢＮＯ酸化物を採用した。また、図９及び図１０においては、試料ａは参考例として表示され、試料ｂは実施例１として表示され、試料ｃは実施例２として表示されている。加えて、図９及び図１０においては、本焼成及びポストアニール処理の加熱温度は同じである。
　また、比誘電率は、下部電極層と上部電極層の間に０．１Ｖの電圧、１ｋＨｚの交流電圧を印加することにより測定した。この測定には東陽テクニカ社製、１２６０－ＳＹＳ型広帯域誘電率測定システムを用いた。また、誘電損失（ｔａｎδ）は、室温において、下部電極層と上部電極層の間に０．１Ｖの電圧、１ｋＨｚの交流電圧を印加することにより測定した。この測定には、東陽テクニカ社製、１２６０－ＳＹＳ型広帯域誘電率測定システムを用いた。
　図９に示すように、実施例１及び実施例２の誘電損失（ｔａｎδ）の値は、加熱温度によらず、極めて低い値（代表的には、０．００１以下）であることが明らかとなった。一方、比較例の誘電損失（ｔａｎδ）の値は、０．０１を超える条件も確認された。上述の結果、及び本願発明者らの分析により、下記の（Ｘ１）及び（Ｙ１）に示す条件の群から選択される少なくとも１つを満たすことができれば、極めて低い誘電損失（ｔａｎδ）を実現し得るとの知見が得られた。
　（Ｘ１）ビスマス（Ｂｉ）の原子数を１．５としたときに、ニオブ（Ｎｂ）の原子数が１以上２未満、又はビスマス（Ｂｉ）の原子数を１．５としたときに、チタン（Ｔｉ）の原子数が０.５超１．５以下である。
　また、Ｘ１の条件においては、上述の条件に加えて、該ニオブ（Ｎｂ）の原子数と該チタン（Ｔｉ）の原子数との和が、１.５以上３．９以下であることが、より好適な条件である。
　（Ｙ１）ビスマス（Ｂｉ）の原子数を１．５としたときに、ニオブ（Ｎｂ）の原子数が１以上２以下、及びチタン（Ｔｉ）の原子数が０．５以上１．５以下であり、且つチタン（Ｔｉ）を１としたときにニオブ（Ｎｂ）が４未満である。
　なお、より高い比誘電率と低い誘電損失の値を同時に得る観点から言えば、上述の（Ｘ１）及び（Ｙ１）の各数値範囲について、ビスマス（Ｂｉ）の原子数を１．５としたときに、ニオブ（Ｎｂ）の原子数が１以上１．９以下であるという条件、及び／又はビスマス（Ｂｉ）の原子数を１．５としたときに、チタン（Ｔｉ）の原子数が０．６以上１．４以下であるという条件を満たすことは、好適な一態様である。
　ところで、参考例の誘電損失（ｔａｎδ）の値は実施例１及び実施例２の各値と比較すれば劣っているが、参考例の誘電損失（ｔａｎδ）の値が６００℃以上において０．０１未満であることから、この参考例の誘電損失（ｔａｎδ）の値も良好な数値であると言える。
　また、図１０に示すように、いずれの試料及び比較例についても、少なくとも６００℃以上の加熱処理によって、比較的高い比誘電率が得られることが分かる。特に、実施例１及び実施例２については、５５０℃以上の加熱処理によって、比較的高い比誘電率が得られることが確認された。
　従って、図６～図１０によれば、特に、上述の（Ｘ１）及び（Ｙ１）に示す条件の群から選択されれる少なくとも１つを満たす場合に、比較的高い比誘電率を保持しつつ、非常に低い誘電損失の値を実現し得るとの知見が得られた。なお、上述の（Ｘ１）を、下記の（Ｘ２）のように書き換えることができる。
　（Ｘ２）ビスマス（Ｂｉ）の原子数を１としたときに、ニオブ（Ｎｂ）の原子数が０．６６６以上１．３３３以下、又はビスマス（Ｂｉ）の原子数を１としたときに、チタン（Ｔｉ）の原子数が０．３３４以上１以下である。
　また、Ｘ２の条件においては、上述の条件に加えて、該ニオブ（Ｎｂ）の原子数と該チタン（Ｔｉ）の原子数との和が、１以上２．６以下であることが、より好適な条件である。
　なお、上述以外の試料についての酸化物３０（測定対象となる試料）についても、発明者らによる研究と分析の結果、誘電損失の値が非常に低いという効果が奏され得ることが確認された。
　代表的に、ビスマス（Ｂｉ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）の原子数比が、以下に示す条件である（試料ｄ－１）及び（試料ｄ－２）の例を示す。
　（試料ｄ－１）ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１．５：０．５
　（試料ｄ－２）ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：１．５：０．１２
　特に、上述の試料ｄ－２においては、該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０．０８（つまり、０．１未満）という小さい値であっても、比較的高い比誘電率（例えば、１９０以上）を維持した上で低い誘電損失の値（例えば、周波数が１ｋＨｚにおいて０．００２以下）を実現していることは、大変興味深い知見である。
　図１１は、本焼成とポストアニール処理とが行われた後の上述の試料ｄに関する、誘電損失（ｔａｎδ）の値と加熱温度（℃）との相関性を示すグラフである。また、図１２は、本焼成とポストアニール処理が行われた後の試料ｄに関する、比誘電率と加熱温度（℃）との相関性を示すグラフである。なお、図１１及び図１２においては、試料ｄ実施例３として表示されている。また、測定条件は、（試料ａ）～（試料ｃ）の条件と同じである。
　図１１に示すように、実施例３の誘電損失（ｔａｎδ）の値は、特に、７００℃以上の加熱温度を採用することにより、極めて低い値（代表的には、０．００２以下）であることが明らかとなった。従って、上述の（Ｘ１）及び（Ｙ１）に示す条件の群から選択される少なくとも１つを満たす場合に、極めて低い誘電損失（ｔａｎδ）を実現することができる。
　また、図１２に示すように、実施例３についても、少なくとも６００℃以上の加熱処理によって、比較的高い比誘電率が得られることが分かる。
　また、その他の実施例として、ビスマス（Ｂｉ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）の原子数比が、以下に示す条件である（試料ｅ）の例を示す。
　（試料ｅ）ビスマス（Ｂｉ）：ニオブ（Ｎｂ）：チタン（Ｔｉ）＝１．５：２：１．２
　本焼成とポストアニール処理とが行われた後の上述の試料ｅに関する、誘電損失（ｔａｎδ）の値と加熱温度（℃）との相関性、並びに比誘電率と加熱温度（℃）との相関性を、（試料ａ）～（試料ｃ）の条件と同じ測定条件下において調査した結果、以下の（Ｘ３）及び（Ｙ３）に示す知見が得られた。
　（Ｘ３）少なくとも６００℃～８００℃の加熱温度において、誘電損失（ｔａｎδ）の値は０．００５以下である。（特に、約７００℃においては、誘電損失（ｔａｎδ）の値が０．００１以下である。）
　（Ｙ３）少なくとも６００℃～８００℃の加熱温度において、比誘電率は１２０以上である。（特に、約７００℃においては、比誘電率が１６０以上である。）
　さらに発明者らによる検討と分析によれば、ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．７未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満（より好ましくは、０．０８以上１．３未満、さらに好ましくは０．３以上１．３未満）であれば、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物（又は、酸化物誘電体）を製造し得る。さらに好ましくは、該ニオブ（Ｎｂ）の原子数と該チタン（Ｔｉ）の原子数との和が、１以上２．６以下であれば、より確度高く、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物（又は、酸化物誘電体）を製造し得る。なお、特に、該ニオブ（Ｎｂ）の原子数と該チタン（Ｔｉ）の原子数との和の値が本実施形態の酸化物の物性（つまり、比誘電率及び誘電損失）に対して支配的ではないが、その和の値が１未満である場合、あるいは２．６超である場合は、確度高く比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物（又は、酸化物誘電体）が得られにくいと考えられる。
　なお、図６～図１２において、上述のとおり、ポスト・アニーリング処理が施された例を示しているが、本実施形態の効果を奏させるために、ポスト・アニーリング処理が必ずしも行われることを要しない。しかしながら、ポスト・アニーリング処理が行われることは、採用し得る好適な一態様である。例えば、型押し加工が行われ、パターニングが完了した後に、ポスト・アニーリング処理を行うことができる。
　より具体的なポスト・アニーリングの一例においては、第１の実施形態の酸化物層３０が第１温度（一例として、６５０℃）による本焼成の工程によって形成された後、さらに、約２０分間、酸素含有雰囲気中において第１温度以下の第２温度（代表的には、３５０℃以上６５０℃以下）で加熱されることによって形成される。その結果、図６～図８に示すように、より確度高く、薄膜キャパシタ１００における酸化物３０内のパイロクロア型結晶構造の結晶相を発現させることが可能となる。また、酸化物層３０とその下地層（すなわち、下部電極層２０）及び／又は上部電極層４０との密着性をさらに高める効果が創出され得る。
　ところで、ポスト・アニーリング処理における第２温度は、第１温度以下の温度であることが好ましい。これは、第２温度が第１温度よりも高温になれば、第２温度が酸化物層３０ａの物性に影響を与える可能性が高くなるためである。従って、第２温度が酸化物層３０ａの物性に対して支配的にならない温度を選択することが好ましい。他方、ポスト・アニーリング処理における第２温度の下限値は、上述のとおり、下地層（すなわち、下部電極層２０）及び／又は上部電極層４０との密着性をさらに高める観点から定められる。
＜リーク電流の測定結果＞
　発明者らは、さらに、本焼成として７００℃で加熱することによって得られた酸化物層３０の、５０ｋＶ／ｃｍ印加時のリーク電流値を調べた。その結果、リーク電流値は、キャパシタとして使用可能な特性を得ることができた。代表的な結果の一例として、上述の試料ｂのリーク電流値は、１０－８Ａ／ｃｍ２～１０－７Ａ／ｃｍ２であった。なお、このリーク電流は、下部電極層と上部電極層の間に上述の電圧を印加して電流を測定した。また、この測定にはアジレントテクノロジー社製、４１５６Ｃ型を用いた。加えて、少なくとも本焼成の温度が６００℃～８００℃の範囲内においては、前述の代表的なリーク電流値の結果と同程度の低いリーク電流値が得られた。また、リーク電流値については、少なくとも試料ｃについても、試料ｂと同程度の効果が奏され得る。
　上述のとおり、本実施形態のビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（酸化物層３０）は、所定範囲の原子数比を採用することにより、比較的高い比誘電率を保持しつつ、低い誘電損失の値を実現し得る。従って、各種の固体電子装置（例えば、キャパシタ、半導体装置、又は微小電気機械システム、あるいは、高周波フィルタ、パッチアンテナ、及びＲＣＬのうち少なくとも２つを含む複合デバイス）に適用することが特に好ましいことが確認された。
＜第２の実施形態＞
　本実施形態においては、固体電子装置の一例である積層キャパシタ２００について説明する。なお、積層キャパシタ２００の少なくとも一部の層がスクリーン印刷法によって形成される。また、本実施形態における積層キャパシタ２００を形成する材料のうち、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物は、第１の実施形態の酸化物層３０と同じである。従って、第１の実施形態と重複する説明は省略され得る。
　［積層キャパシタ２００の構造］
　図１３は、本実施形態における積層キャパシタ２００の構造を示す断面模式図である。図１３に示すように、本実施形態の積層キャパシタ２００は、計５層の電極層と計４層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層（例えば、第１段目の電極層２２０ａ）と上層側の電極層（例えば、第５段目の電極層２２０ｅ）とが電気的に接続するように、各電極層が形成されている。なお、各電極層２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅの材料ないし組成、及び各誘電体層である酸化物層２３０ａ，２３０ｂ，２３０ｃ，２３０ｄの材料ないし組成は、後述する本実施形態の積層キャパシタ２００の製造方法の説明の中で開示される。
　図１４乃至図１８は、積層キャパシタ２００の製造方法の一過程を示す断面模式図である。なお、図１４、図１５、図１６、図１７、及び図１８は、説明の便宜のため、図１３に示す積層キャパシタ２００の一部の構造を抜き出して表したものである。また、本出願における温度の表示は、ヒーターの設定温度を表している。
（１）第１段目の電極層２２０ａの形成
　本実施形態では、まず、図１４に示すように、第１の実施形態と同様に、基板１０上に、スクリーン印刷法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（電極層用前駆体溶液という。以下、第１段目乃至第５段目の電極層用前駆体の溶液に対して同じ。）を出発材とする電極層用前駆体層２２１ａを形成する。その後、予備焼成として、約５分間、１５０℃以上２５０℃以下に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
　なお、この予備焼成により、電極層用前駆体層２２１ａ中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。その結果、層厚が約２μｍ～約３μｍの第１段目の電極層用前駆体層２２１ａが形成される。なお、第１段目の電極層２２０ａに限らず、後述する各層のスクリーン印刷においても、公知の材料（エチルセルロース等）を用いることによってスクリーン印刷性（粘度等）を調整することも、適宜採用され得る。
　その後、本焼成として、第１段目の電極層用前駆体層２２１ａを、酸素雰囲気中、約１５分間、５８０℃に加熱することにより、図１５に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層用酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、単に「第１段目の電極層」ともいう。）２２０ａが形成される。また、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる電極用酸化物層（第１段目の電極用酸化物層のみならず、その他の電極用酸化物層を含む）は、ＬＮＯ層とも呼ばれる。
　また、本実施形態における第１段目の電極層２２０ａのためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第１段目の電極層２２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
　加えて、本実施形態では、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層２２０ａが採用されているが、第１段目の電極層２２０ａはこの組成に限定されない。例えば、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる第１段目の電極層（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、アンチモン（Ｓｂ）を含む前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド）が採用され得る。また、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例は、前述の例と同じである。
（２）第１段目の誘電体層（酸化物層）２３０ａの形成
　その後、図１６に示すように、基板１０及び第１段目の電極層２２０ａ上に、スクリーン印刷法により、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする前駆体溶液を出発材とするパターニングされた前駆体層を形成する。その後、予備焼成として、約５分間、２５０℃に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
　また、この予備焼成により、前駆体層中の溶媒（代表的には、主溶媒）を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。本実施形態では、誘電体層である酸化物層２３０ａの十分な厚み（例えば、約２μｍ～約３μｍ）を得るために、前述のスクリーン印刷法による前駆体層の形成と予備焼成が行われる。
　その後、本焼成のための加熱工程として、酸化物層２３０ａの前駆体層を、酸素雰囲気中、所定時間（例えば、約２０分間）、６５０℃で加熱することにより、図１６に示すように、基板１０及び第１段目の電極層２２０ａ上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなるパターニングされた酸化物の層（酸化物層２３０ａ）が形成される。ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第１の実施形態に示されたポストアニール処理を行うことにより、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層２３０ａを製造することが可能となる。
（３）第２段目以降の電極層及び誘電体層の形成
　その後は、これまでに説明した電極層（第１段目の電極層２２０ａ）及び誘電体層である酸化物層２３０ａの製造工程を用いて、スクリーン印刷法によってパターニングされた電極層及び誘電体層が交互に積層される。
　具体的には、第１段目の酸化物層２３０ａがパターニングされた後、酸化物層２３０ａ及び第１段目の電極層２２０ａ上に、スクリーン印刷法によってパターニングされた第２段目の電極層用前駆体層が、第１段目の電極層用前駆体層２２１ａと同様に形成される。その後、図１７に示すように、パターニングされた第２段目の電極層２２０ｂが形成される。
　さらにその後、図１８に示すように、第２段目の電極層２２０ｂ及び第１段目の誘電体層である酸化物層２３０ａ上に、スクリーン印刷法によって、パターニングされた第２段目の誘電体層である２３０ｂが形成される。
　このように、スクリーン印刷法によって、交互にパターニングされた電極層及び誘電体層を積層することにより、最終的に、図１３に示すような積層キャパシタ２００が製造される。
　上述のとおり、本実施形態の積層キャパシタ２００は、各電極層及び各誘電体層（酸化物層）が、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、各電極層及び各誘電体層（酸化物層）いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。
　なお、本出願の内容を知ることにより、上述の各電極層及び各誘電体層（酸化物層）の形成工程をさらに交互に繰り返し行うことによって上方に積み重ねることができることは、当業者であれば理解できるであろう。
＜第３の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施される。本実施形態における固体電子装置の一例である薄膜キャパシタ３００の全体構成は、図１９に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層が、型押し加工を施されている以外は第１の実施形態と同じである。従って、第１の実施形態と重複する説明は省略する。
　図１９に示すように、本実施形態の薄膜キャパシタ３００は、第１の実施形態と同様に、基板１０上に形成されている。また、薄膜キャパシタ３００は、基板１０の側から下部電極層３２０、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物から構成される酸化物層３３０、及び上部電極層３４０を備える。
２．薄膜キャパシタ３００の製造工程
　次に、薄膜キャパシタ３００の製造方法を説明する。図２０乃至図２９は、それぞれ、薄膜キャパシタ３００の製造方法の一過程を示す断面模式図である。薄膜キャパシタ３００の製造に際しては、まず、基板１０上に型押し加工が施された下部電極層３２０が形成される。次に、下部電極層３２０上に型押し加工が施された酸化物層３３０が形成される。その後、酸化物層３３０上に型押し加工が施された上部電極層３４０が形成される。薄膜キャパシタ３００の製造工程においても、第１の実施形態と重複する説明は省略する。
（１）下部電極層の形成
　本実施形態においては、薄膜キャパシタ３００の下部電極層３２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層３２０は、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）型押し加工の工程、（Ｃ）本焼成の工程の順で形成される。
（Ａ）前駆体層の形成及び予備焼成の工程
　初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層３２０ａが形成される。
　その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層３２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層３２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層３２０の所望の厚みを得ることができる。
（Ｂ）型押し加工
　次に、下部電極層用前駆体層３２０ａのパターニングを行うために、図２０に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、下部電極層用型Ｍ１を用いて、０.１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。型押し加工における加熱方法の例は、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板を載置する基台を下部からヒーターにより加熱する方法、あるいは、予め８０℃以上３００℃以下に加熱した型を用いて型押し加工が施される方法等である。この場合、基台を下部からヒーターにより加熱する方法と、予め８０℃以上３００℃以下に加熱した型を用いる方法とを併用することが、加工性の面でより好ましい。
　なお、上述の型の加熱温度を８０℃以上３００℃以下としたのは、以下の理由による。型押し加工時の加熱温度が８０℃未満である場合には、下部電極層用前駆体層３２０ａの温度が低下することに起因して下部電極層用前駆体層３２０ａの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性又は安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層３２０ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
　また、型押し加工における圧力は、０.１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力であれば、下部電極層用前駆体層３２０ａが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を０.１ＭＰａ以上２０ＭＰａ以下（特に、１ＭＰａ未満）という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
　その後、下部電極層用前駆体層３２０ａを全面エッチングする。その結果、図２１に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層３２０ａを完全に除去する（下部電極層用前駆体層３２０ａの全面に対するエッチング工程）。
　また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
（Ｃ）本焼成
　次に、下部電極層用前駆体層３２０ａに対して大気中で本焼成を行う。本焼成の際の加熱温度は、５５０℃以上６５０℃以下である。その結果、図２２に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層３２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
（２）誘電体層となる酸化物層の形成
　次に、下部電極層３２０上に誘電体層となる酸化物層３３０を形成する。酸化物層３３０は、（Ａ）前駆体層の形成及び予備焼成の工程、（Ｂ）型押し加工の工程、（Ｃ）本焼成の工程の順で形成される。図２３乃至図２６は、酸化物層３３０の形成過程を示す図である。
（Ａ）ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）からなる酸化物の前駆体層の形成及び予備焼成
　図２３に示すように、基板１０及びパターニングされた下部電極層３２０上に、第２の実施形態と同様に、ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層３３０ａを形成する。その後、本実施形態においては、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。なお、発明者らの研究によれば、本実施形態においては、前駆体層３３０ａを８０℃以上２５０℃以下の範囲内で加熱することにより、前駆体層３３０ａの塑性変形能力が高くなるとともに、溶媒（代表的には、主溶媒）を十分に除去できることが明らかとなった。
（Ｂ）型押し加工
　本実施形態においては、図２４に示すように、予備焼成のみを行った前駆体層３３０ａに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、８０℃以上２５０℃以下に加熱した状態で、誘電体層用型Ｍ２を用いて、０.１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。
　その後、前駆体層３３０ａを全面エッチングする。その結果、図２５に示すように、酸化物層３３０に対応する領域以外の領域から前駆体層３３０ａを完全に除去する（前駆体層３３０ａの全面に対するエッチング工程）。なお、本実施形態の前駆体層３３０ａのエッチング工程は、真空プロセスを用いることのないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
（Ｃ）本焼成
　その後、第２の実施形態と同様に、前駆体層３３０ａを本焼成する。そして、必要に応じて、追加的に、第１の実施形態に示されたポストアニール処理を行う。その結果、図２６に示すように、下部電極層３２０上に、誘電体層となる酸化物層３３０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。本焼成のための加熱工程として、前駆体層３３０ａを、酸素雰囲気中、所定時間（例えば、約２０分間）、６５０℃で加熱する。
　ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第１の実施形態に示されたポストアニール処理を行うことにより、比較的高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層２３０ａを製造することが可能となる。
　なお、前駆体層３３０ａの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に、不要な領域の前駆体層を除去することが可能なためである。
（３）上部電極層の形成
　その後、酸化物層３３０上に、下部電極層３２０と同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層３４０ａが形成される。その後、上部電極層用前駆体層３４０ａに対して酸素含有雰囲気中において８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
　続いて、図２７に示すように、予備焼成が行われた上部電極層用前駆体層３４０ａのパターニングを行うため、上部電極層用前駆体層３４０ａを８０℃以上３００℃以下に加熱した状態で、上部電極層用型Ｍ３を用いて、上部電極層用前駆体層３４０ａに対して０.１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。その後、上部電極層用前駆体層３４０ａを全面エッチングすることにより、図２８に示すように、上部電極層３４０に対応する領域以外の領域から上部電極層用前駆体層３４０ａを完全に除去する。
　さらにその後、図２９に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層３４０ａを、所定の時間、５２０℃乃至６００℃に加熱することにより、酸化物層３３０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる上部電極層３４０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
　ところで、本実施形態の薄膜キャパシタ３００は、基板１０上に、基板１０の側から下部電極層３２０、絶縁層である酸化物層３３０、及び上部電極層３４０を備えている。また、前述の各層は、型押し加工を施すことによって型押し構造が形成される。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。加えて、電極層及び酸化物層が、いずれも簡便にパターニングされ得る。従って、本実施形態の薄膜キャパシタ３００は、工業性又は量産性に極めて優れるものである。
　なお、本実施形態の変形例として、基板１０上に、下部電極層３２０の前駆体層である下部電極層用前駆体層３２０ａ、酸化物層３３０の前駆体層である前駆体層３３０ａ、及び上部電極層３４０の前駆体層である上部電極層用前駆体層３４０ａの積層体が形成された後に、この積層体に対して型押し加工が施されることも採用し得る一態様である。その後、本焼成が行われることになる。このような方法を採用すれば、この態様においては、薄膜キャパシタ３００とは異なり、各層単体に対する個別の型押し構造を形成することができないが、型押し加工工程の回数を低減することが可能となる。
＜その他の実施形態（１）＞
　また、上述の各実施形態における酸化物層は、低い駆動電圧で大きな電流を制御する各種の固体電子装置に適したものである。上述の各実施形態における酸化物層を備えた固体電子装置として、上述した薄膜キャパシタ以外にも、数多くの装置に適用され得る。例えば、容量可変薄膜キャパシタ等の各種キャパシタ、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）、不揮発性メモリ等の半導体装置、あるいは、マイクロＴＡＳ（Total Analysis System）、マイクロ化学チップ、ＤＮＡチップ等のＭＥＭＳ（microelectromechanical system）又はＮＥＭＳ（nanoelectromechanical system）に代表される微小電気機械システムのデバイス、その他、高周波フィルタ、パッチアンテナ、又はＲＣＬのうち少なくとも２つを含む複合デバイスに、上述の各実施形態における酸化物層を適用することもできる。
　以下に、固体電子装置の一例である薄膜トランジスタ４００の構造について説明する。
＜本実施形態の薄膜トランジスタの全体構成＞
　図３０は、薄膜トランジスタ４００の全体構成を示す図である。図３０に示すように、本実施形態における薄膜トランジスタ４００においては、基板１０上に、下層から、下部電極層（ゲート電極）３２０、酸化物層（ゲート絶縁層）３３０、チャネル４４４、ソース電極４５８及びドレイン電極４５６の順序で積層されている。下部電極層（ゲート電極）３２０及び酸化物層（ゲート絶縁層）３３０の製造方法は、第３の実施形態のそれらの製造方法と同じであるので省略する。
　なお、薄膜トランジスタ４００は、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。また、第１の実施形態と同様に、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
　本実施形態のチャネル４４４は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなる。また、本実施形態においては、その他の公知のチャネル材料を採用することもできる。また、チャネル４４４の厚みが、５ｎｍ以上８０ｎｍ以下である、チャネル４４４の厚みが５ｎｍ以上８０ｎｍ以下である薄膜トランジスタは、確度高く酸化物層（ゲート絶縁層）等を覆う観点、及びチャネルの導電性の変調を容易にする観点から好適な一態様である。
　また、本実施形態のソース電極４５８及びドレイン電極４５６は、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）からなる。
　また、固体電子装置の一例である薄膜トランジスタ４００においては、酸化物層（ゲート絶縁層）３３０以外の役割を果たす絶縁層として、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）からなる酸化物を利用することもできる。
＜その他の実施形態（２）＞
　また、上述の実施形態の内、型押し加工を施した態様において、型押し加工時の圧力を「０.１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、型押し工程においては、０．１ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
　以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組み合わせを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
　１０　　　　　　　　　　基板
　２０，３２０　　　　　　下部電極層
　２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅ　　電極層
　２２１ａ　　　　　　　　電極層用前駆体層
　３２０ａ　　　　　　　　下部電極層用前駆体層
　３０，２３０ａ，３３０　酸化物層（酸化物誘電体層）
　３０ａ，３３０ａ　　　　前駆体層
　３４０ａ　　　　　　　　上部電極層用前駆体層
　４０，３４０　　　　　　上部電極層
　１００，３００　　　　　固体電子装置の一例である薄膜キャパシタ
　２００　　　　　　　　　固体電子装置の一例である積層キャパシタ
　４００　　　　　　　　　固体電子装置の一例である薄膜トランジスタ
　４４４　　　　　　　　　チャネル
　４５６　　　　　　　　　ドレイン電極
　４５８　　　　　　　　　ソース電極
　Ｍ１　　　　　　　　　　下部電極層用型
　Ｍ２　　　　　　　　　　誘電体層用型
　Ｍ３　　　　　　　　　　上部電極層用型

Claims (13)

  1. 　パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る）を含み、
    　該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．7未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満である、
    　酸化物誘電体。
  2. 　前記ニオブ（Ｎｂ）の原子数と前記チタン（Ｔｉ）の原子数との和が、１以上２.６以下である、
    　請求項１に記載の酸化物誘電体。
  3. 　２５℃におけるＸ線回析（ＸＲＤ）測定によって、β－ＢｉＮｂＯ４型結晶構造に由来するピークが現れない、
    　請求項１又は請求項２に記載の酸化物誘電体。
  4. 　さらに、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が０．６６６以上１．３３４以下、又は該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０．３３３以上１以下である、
    　請求項１乃至請求項３のいずれか１項に記載の酸化物誘電体。
  5. 　７００℃で加熱したときに、Ｘ線回析（ＸＲＤ）測定によって、パイロクロア型結晶構造に由来するピークが現れ、かつ、β－ＢｉＮｂＯ４型結晶構造に由来するピークが現れない、
    　請求項１乃至請求項４のいずれか１項に記載の酸化物誘電体。
  6. 　請求項１乃至請求項５のいずれか１項に記載の前記酸化物誘電体を備える、
    　固体電子装置。
  7. 　前記固体電子装置が、キャパシタ、半導体装置、及び微小電気機械システムの群から選択される１種である、
    　請求項６に記載の固体電子装置。
  8. 　ビスマス（Ｂｉ）を含む前駆体、ニオブ（Ｎｂ）を含む前駆体、及びチタン（Ｔｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱する加熱処理により、
    　パイロクロア型結晶構造の結晶相を有する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とチタン（Ｔｉ）とからなる酸化物（不可避不純物を含み得る）を含み、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が、０．５以上１．7未満、かつ該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０超１．３未満である酸化物誘電体の層を形成する工程を含む、
    　酸化物誘電体の製造方法。
  9. 　前記酸化物誘電体の層を形成する工程は、さらに、前記ニオブ（Ｎｂ）の原子数と前記チタン（Ｔｉ）の原子数との和が、１以上２.６以下である前記酸化物誘電体の層を形成する工程である、
    　請求項８に記載の酸化物誘電体の製造方法。
  10. 　７００℃で加熱する前記加熱処理により、Ｘ線回析（ＸＲＤ）測定によって、パイロクロア型結晶構造に由来するピークが現れ、かつ、β－ＢｉＮｂＯ４型結晶構造に由来するピークが現れない前記酸化物誘電体の層が形成される、
    　請求項８又は請求項９に記載の酸化物誘電体の製造方法。
  11. 　前記酸化物誘電体の層を形成する工程は、さらに、該ビスマス（Ｂｉ）の原子数を１としたときに、該ニオブ（Ｎｂ）の原子数が０．６６６以上１．３３４以下、又は該ビスマス（Ｂｉ）の原子数を１としたときに、該チタン（Ｔｉ）の原子数が０．３３３以上１以下である前記酸化物誘電体の層を形成する工程である、
    　請求項８乃至請求項１０のいずれか１項に記載の酸化物誘電体の製造方法。
  12. 　前記酸化物誘電体の層を形成する前に、酸素含有雰囲気中において８０℃以上２５０℃以下で前記前駆体層を加熱した状態で型押し加工を施すことによって、前記前駆体層の型押し構造が形成される、
    　請求項８乃至請求項１１のいずれか１項に記載の酸化物誘電体の製造方法。
  13. 　請求項８乃至請求項１２のいずれか１項に記載の前記酸化物誘電体の製造方法によって形成された前記酸化物誘電体を備える固体電子装置を製造する工程を有する、
    　固体電子装置の製造方法。
PCT/JP2016/083113 2015-12-11 2016-11-08 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法 WO2017098852A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017554982A JP6716602B2 (ja) 2015-12-11 2016-11-08 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TW105139027A TWI710527B (zh) 2015-12-11 2016-11-28 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015242560 2015-12-11
JP2015-242560 2015-12-11

Publications (1)

Publication Number Publication Date
WO2017098852A1 true WO2017098852A1 (ja) 2017-06-15

Family

ID=59013052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083113 WO2017098852A1 (ja) 2015-12-11 2016-11-08 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP6716602B2 (ja)
TW (1) TWI710527B (ja)
WO (1) WO2017098852A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020147479A (ja) * 2019-03-15 2020-09-17 Tdk株式会社 誘電体組成物および電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338634B2 (ja) * 2018-10-31 2023-09-05 昭栄化学工業株式会社 Ｎｉペーストおよび積層セラミックコンデンサ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138098A (en) * 1976-05-14 1977-11-17 Kagaku Gijutsucho Mukizai Composite bismus oxides bi7ti4nbo21 having mixed layerrlike structure
JP2005216951A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
US20070100048A1 (en) * 2003-12-05 2007-05-03 Korea Institute Of Science & Technology Composite dielectric film including polymer and pyrochlore ceramic and method of forming the same
JP2007217233A (ja) * 2006-02-17 2007-08-30 Toko Inc 圧電セラミックス
WO2013069471A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2013069470A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
CN103496973A (zh) * 2013-10-07 2014-01-08 桂林理工大学 可低温烧结的微波介电陶瓷BiTiNbO6及其制备方法
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288787B (en) * 2003-12-31 2007-10-21 Ind Tech Res Inst A metal-oxide and the preparation method of the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52138098A (en) * 1976-05-14 1977-11-17 Kagaku Gijutsucho Mukizai Composite bismus oxides bi7ti4nbo21 having mixed layerrlike structure
US20070100048A1 (en) * 2003-12-05 2007-05-03 Korea Institute Of Science & Technology Composite dielectric film including polymer and pyrochlore ceramic and method of forming the same
JP2005216951A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法
JP2007217233A (ja) * 2006-02-17 2007-08-30 Toko Inc 圧電セラミックス
WO2013069471A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2013069470A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
CN103496973A (zh) * 2013-10-07 2014-01-08 桂林理工大学 可低温烧结的微波介电陶瓷BiTiNbO6及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020147479A (ja) * 2019-03-15 2020-09-17 Tdk株式会社 誘電体組成物および電子部品

Also Published As

Publication number Publication date
JP6716602B2 (ja) 2020-07-01
JPWO2017098852A1 (ja) 2018-10-18
TWI710527B (zh) 2020-11-21
TW201741245A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5293983B1 (ja) 固体電子装置
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
CN105027240B (zh) 氧化物层及氧化物层的制造方法、以及具备该氧化物层的电容器、半导体装置及微机电系统
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
JP6892459B2 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP2019182681A (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
HK1237533A1 (en) Oxide derivative, method for producing same, precursor of oxide derivative, solid-state electronic device and method for manufacturing solid-state electronic device
HK1232204B (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16872752

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017554982

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16872752

Country of ref document: EP

Kind code of ref document: A1