[go: up one dir, main page]

JP5284564B2 - 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法 - Google Patents

垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法 Download PDF

Info

Publication number
JP5284564B2
JP5284564B2 JP2005361927A JP2005361927A JP5284564B2 JP 5284564 B2 JP5284564 B2 JP 5284564B2 JP 2005361927 A JP2005361927 A JP 2005361927A JP 2005361927 A JP2005361927 A JP 2005361927A JP 5284564 B2 JP5284564 B2 JP 5284564B2
Authority
JP
Japan
Prior art keywords
nanorods
nanorod
layer
contact
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005361927A
Other languages
English (en)
Other versions
JP2006187857A (ja
JP2006187857A5 (ja
Inventor
ハンシェル トーマス
エム ジョンソン ノーブル
キーセル ペーター
ジー ヴァン ドゥ ワラ クリスチャン
エス ウォン ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2006187857A publication Critical patent/JP2006187857A/ja
Publication of JP2006187857A5 publication Critical patent/JP2006187857A5/ja
Application granted granted Critical
Publication of JP5284564B2 publication Critical patent/JP5284564B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/125—Composition of the body, e.g. the composition of its sensitive layer
    • G01N27/127—Composition of the body, e.g. the composition of its sensitive layer comprising nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H10D62/862—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO being Group II-VI materials comprising three or more elements, e.g. CdZnTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/753—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc. with polymeric or organic binder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
    • Y10S977/783—Organic host/matrix, e.g. lipid
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Composite Materials (AREA)
  • Biochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Manufacture Of Switches (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法に関する。
現在、種々の装置においてナノ構造を使用する事に大きな興味がもたれている。ナノ構造は、発光器、磁界エミッタ、センサ等のために特別の可能性を有する。例えば、ガスセンサは、ナノ構造の非常に有効な用途である。なぜならば、検出された種の単位当たりにつき大きな信号をつくるためにナノ構造の相対的に非常に大きな表面積から大きな感度を得ることができる。
垂直方向に整列されたナノワイヤの配列は、導体バッファ層上で成長されることができる。このような配列は、例えば、酸化亜鉛（ＺｎＯ）のナノロッド上に形成され、高感度のガスセンサにおいて非常に有効である。それらは、電子または光電センサおよび装置としての用途のための興味を引く側面を提供する。
Park et al., "Schottky nanocontacts on ZnO nanorod arrays," Applied Physics Letters, Vol.82, Number 24, pp.4358-4360, June 16, 2003 Liu et al., "Electrical Properties of zinc oxide nanowires and intramolecular p-n junction," Applied Physics Letters, Volume 83, Number 15, pp.3168-3170, October 13,2003 Lee et al., "Field emission from well-aligned zinc oxide nanowires grown at low temperature," Applied Physics Letters, Volume 81, Number 19,pp.3648-3650, November 4,2002
ナノロッドは、金属触媒および金属製の有機化学蒸着の存在において、例えば、蒸気搬送を含むいくつかの技術を使用して成長した。ナノロッドへの底部接点として機能する導体層の上部に高密度のナノロッドの配列を形成することができる。しかしながら、このようなナノロッドの配列の上部への電気接点を形成することは困難である。このような配列内のナノロッドは、わずかに等しくない長さになる場合がある。したがって、複数のナノロッドへの信頼性のある電気接点を同時につくるナノロッドの配列の上部への電気接点を形成することは、困難である。
ナノロッドの配列の上部への電気接点層を形成するための構造および方法が提供される。
種々の例示的な実施例において、複数のナノロッドへの信頼性のある電気接点を同時につくるナノロッドの配列の上部へ電気接点を形成するシステムおよび方法が提供される。
種々の例示的な実施例において、ナノロッドの配列において複数のナノロッドの上部および底部の双方への電気接点をつくるためのシステムおよび方法が提供される。
わずかに不均一な長さのナノロッドの配列への金属上部接点を形成するためのシステムおよび方法が提供される。
種々の例示的な実施例において、ナノロッドの配列への底部接点として作用する導体層の上部に製造されたナノロッドの配列を含む。複数のナノロッドへの信頼性のある電気接点を同時につくるためにナノロッドの上部に上部接点を形成することもできる。ナノロッドの一部を露出するように底部接点と上部接点との間に空隙または通路が形成されることができる。上部接点と下部接点は、Ｉ／Ｖ（電流／電圧）特性を測定することを可能にし、ナノロッドの配列がセンサとして機能するようにナノロッドが露出されるガス内にある種に対する存在に対して感度を有する。
本発明は、配列内の各ナノロッドが基板の表面と平行でない方向に伸びているナノロッドの配列を基板の表面に形成するステップと、前記配列の少なくとも一部を包囲するために第１の防食層を堆積するステップと、前記第１の防食層を堆積して前記配列の少なくとも一部を包囲するステップと、前記第１の防食層の上部の厚さを除去し複数のナノロッドの上部を露出するステップと、前記複数のナノロッドの上部と電気的に接触している第１の接点層を第１の防食層上に形成するステップと、を含むナノロッド装置の製造方法である。
また、前記製造方法において、前記防食層の厚さを除去する前に前記第１の防食層をマスクするステップを含むことが好ましい。
また、前記製造方法において、前記第１の接点層をマスキングするステップと、所定のパターンにしたがって前記第１の接点層をエッチングするステップと、を含むことが好ましい。
また、前記製造方法において、前記基板は成長基板であり、前記方法は、前記第１の接点層上にハンドルウエハを結合するステップと、前記成長基板を除去するステップと、前記第１の防食層の底部の厚さを除去して複数のナノロッドの底部を露出するステップと、前記複数のナノロッドの露出された底部を金属化するステップと、を含むことが好ましい。
また、前記製造方法において、前記ハンドルウエハの少なくとも一部を除去して複数のナノロッドの１つのナノロッドを複数のナノロッドの他のナノロッドから分離することを可能にし金属化された両端を有するフリースタンディングナノロッドにするステップを含むことが好ましい。
また、前記製造方法において、前記基板は、前記ナノロッドと電気的接触をする第１の電極であり、前記第１の接点層は、第２の電極であり、前記方法は、前記基板の少なくとも一部を除去して複数のナノロッドの１つのナノロッドを複数のナノロッドの他のナノロッドから分離することを可能にしフリースタンディングナノロッドにするステップを含むことが好ましい。
また、前記製造方法において、第１の接点層の上部の厚さを除去して複数のナノロッドの上部の一部を露出するステップと、前記第２の防食層を堆積して上部の部分を包囲するステップと、前記第２の防食層の上部の厚さを除去して上部の部分の一部を露出するステップと、上部の部分と電気的に接触している第２の防食層上に第２の接点層を形成するステップと、を含むことが好ましい。
また、前記製造方法において、前記基板は、前記ナノロッドと電気的接触をする第１の電極であり、前記第１の接点層は、第２の電極であり、前記第２の接点層は、第３の電極であり、前記方法は、前記基板の少なくとも一部を除去して複数のナノロッドの１つのナノロッドを複数のナノロッドの他のナノロッドから分離することを可能にしフリースタンディングナノロッドにするステップを含むことが好ましい。
これおよび他の特徴および詳細は、次の詳細な説明に説明されるか、そこから明らかになる。
複数のナノロッドへ信頼性のある電気接点を同時につくるためにナノロッドの配列の上部に上部接点を形成することができる。ナノロッドは、底部基板にほぼ垂直であり、異なる長さを有していてもよい。
図１は、例示的なナノロッド装置１００を示す。図１に示すように、ナノロッド装置１００は、基板１１０と、底部接点１２０と、複数のナノロッド１３２と、上部接点１４０を含むナノロッド配列１３０とを含む。底部接点１２０および上部接点１４０は、空隙または通路１５０によって分離されている。
例えば、基板１１０は、サファイヤ、シリコン、水晶、ガラス、金属または有機基板であってもよい。また、基板１１０は、他の機械的に安定した基板であってもよい。
酸化亜鉛（ＺｎＯ）を使用した底部接点１２０が提供される。また、酸化すず、酸化インジウム、他の２成分または合金または金属のような他の材料を使用した底部接点１２０が提供される。
ナノロッド配列１３０内の各ナノロッド１３２は、底部接点１２０の表面にほぼ直角である。ナノロッド１３２は、酸化亜鉛を使用して成長される。また、ナノロッド１３２は、シリコン、炭素、金属、酸化銅、ＧａＮ、ＣｄＺｎＳｅ、インジウム酸化すず（ＩＴＯ）または他の２成分または合金を使用して成長される。ナノロッド１３２を成長させるために酸化すず、酸化インジウムのような他の材料も考えられる。上部接点１４０は、底部接点１２０にほぼ平行な金属層であってもよい。また、上部接点１４０は、底部接点１２０の表面に対して傾斜していてもよい。さらに、上部接点１４０は、くぼみ、曲がり、変形されていてもよい。上部接点１４０は、ナノロッド配列１３０の複数のナノロッド１３２と接触して配置されることもできる。ナノロッド１３２は、ナノ管、ナノワイヤ、ナノピラー等またはその組み合わせを含むことができる。ナノロッドの断面形状は、円形、楕円、１２角形、または、ナノロッドが形成される材料の結晶、または本質的な特性を反映する他の形状を含む。ナノロッドの直径は、ナノロッドの長さにわたって底部から上部へ同じか、またはナノロッドの長さにわたって変化してもよい。例えば、ナノロッドは、ピラミッド形状か、または切頭型のピラミッド形状または円錐型であってもよい。
底部接点１２０および上部接点１４０は、ナノロッド配列１３０のナノロッド１３２の電極として作用する。
図２は、他の例示的なナノロッド装置１８０を示す。図２の装置１８０は、装置１８０が第３の接点１８２を含むことを除いて図１の１００と同様である。図２に示すように、第３の接点１８２は、底部接点１２０と上部接点１４０との間に形成される。第３の接点１８２は、ナノロッド１３２の第３の電極として作用する。第３の接点１８２は、空隙１５０を上方部分１５２と下方部分１５４とに分割することができ、上部接点１４０と第３の接点１８２との間に上方部分１５２が、第３の接点１８２と底部接点１２０との間に下方部分１５４が形成される。
図１および図２において、空隙１５０は、ナノロッド１３２を、例えば、ある種のガスに露出することができる。底部接点１２０および上部接点１４０は、Ｉ／Ｖ（電流／電圧）特性を測定することを可能にし、これは、ナノロッド１３２が露出されるガスの種の存在に対して反応する。例えば、電流または電圧が底部接点１２０と上部接点との間に印加されるとき、電流または電圧の変化がガスの種の存在を示す。変化の大きさは、ガスの種の型式または量を示す。例えば、電流がガスの型および量の双方によって変化するとき、およびガスの種の型式が知られているとき、電流の変化は、ナノロッドの表面で吸収されたガスの量を示す。このような態様で、ナノロッド装置は、高感度のガスセンサとして使用されることができる。
空隙１５０は、特定の材料で充填されることもできる。例えば、空隙１５０は、検出されるべきガスを容易に拡散する材料で充填される。
図３は、例示的な成長ナノロッド配列２００を示す。図３に示すように、ナノロッド配列２００は、例えば、サファイヤ基板２１０上に酸化亜鉛のウエッティング層またはバッファ層２２０を形成することによって形成される。酸化亜鉛ウエッティング層２２０は、例えば、金属有機化学蒸着技術（ＭＯＣＶＤ）によってサファイヤ基板上で成長される。酸化亜鉛ウエッティング層２２０は、金属触媒の存在において蒸気搬送を使用してサファイヤ基板２１０の上で成長される。また、ナノロッドは、多孔性アルミナ基板上で成長される。このような成長は、ナノロッドの形成のために触媒層なしでまたは触媒層を有する多孔性表面上で開始される。
酸化亜鉛の連続的な成長は、複数の酸化亜鉛ナノロッド２３２を含む配列２３０を形成する。ナノロッドの直径は、典型的には２および１００ナノメーターである。例えば、ナノロッドの直径は、２０と５０ナノメーターとの間である。ナノロッド２３２の長さは、１ミクロンと１０ミクロンとの間の数ミクロン台である。
酸化亜鉛ウエッティング層２２０は、任意に不純物を添加された酸化亜鉛を含み、ナノロッド２３２への底部接点として作用する。例えば、酸化亜鉛ウエッティング層２２０上へインジウムの点をアニール処理することによって形成することができる。酸化亜鉛のウエッティング層２２０の導電性は、酸化亜鉛のナノロッド２３２への適当な底部接点を提供する。例えば、酸化亜鉛のウエッティング層２２０は、１Ω／ｃｍの抵抗値および約５×１０１３／ｃｍの担体濃度を有する。上述したように、ナノロッドは、シリコン、炭素、金属、酸化銅、ＧａＮ、ＣｄＺｎＳｅ、インジウム酸化すず（ＩＴＯ）または他の２成分または合金を使用して成長される。酸化すずおよび酸化インジウムのような他の材料もナノロッドを成長させるために考えることができる。ナノロッドの成分は、一定であるか、ナノロッドの長さに沿って変化することができる。例えば、ナノロッドの底部部分は、１つの材料であってもよいが、上部部分は、異なる材料からなり、ナノロッド内でヘテロジャンクションを形成する。他の例において、ナノロッドの底部部分は、ｎ型でドープされるが、上部部分は、ｐ型でドープされ、ナノロッド内でｐｎ接合を形成する。これらの層に対するオーム接点は、金属堆積処理の組み合わせを使用してつくられ、ナノロッドの後ろ側に接近するためにハンドルウエハ上に移動される。
図４は、図３に示されるナノロッドの配列２００の側面図を示す。図４に示すように、ナノロッド２３２は、酸化亜鉛ウエッティング層２２０の表面にほぼ垂直である。
ナノロッド２３２の長さ２３４は、ある範囲にわたって変化する。したがって、図４に示すように（実物大ではない）、ナノロッド２３２の上部２３６は、単一の平面内では整列しない。これは、ナノロッド２３２の間で空隙２３８を充填することなく、複数のナノロッドの上部２３６に接触することができる図１の上部接点のような接点を形成する課題を提供する。
図５Ａ−図５Ｉは、ナノロッドの配列のための金属の上部接点を形成する例示的な処理３００の概略図である。図５Ａ−図５Ｉに示すように、金属上部接点を堆積する例示的な処理３００は、ナノロッドを包む防食層を使用することを含む。ウエットまたはドライエッチングは、ナノロッドの一部を露出し、金属と接触することができるようにするために使用される。この防食層は、必要ならば、エッチングされる。
図５Ａに示すように、処理３００は、基板３１０の上にナノロッド３３０および底部電極３２０を成長させることによって開始される。次に図５Ｂに示すように、防食層は、ナノロッド３３０の少なくともいくつかを包囲するために配置されることができる。
次に、図５Ｃに示すように、防食層３４０は、少なくとも一部がマスク３５０によってカバーされ、防食層は、例えば、必要であれば、エッチングによってマスク３５０のパターンによって製造されることができる。次に、図５Ｄに示すように、マスク３５０は、取り除かれる。
次に、図５Ｅに示すように、防食層３４０は、例えば、所望の厚さを達成してナノロッド３３０の上部を露出するために一部が取り除かれる。たとえば、防食層３４０は、ナノロッド３３０を露出するためにドライまたはウエットエッチングによってエッチングされることができる。次に、図５Ｆに示すように、薄い金属層３６０が、ナノロッド３３０の頭部を金属化するためにナノロッド３３０の頭部に配置されることができる。
次に、図５Ｇに示すように、薄い金属層３６０は、必要に応じて製造される。次に、図５Ｈに示すように、薄い金属層３７０が堆積される。
最後に、図５Ｉに示すように、防食層は、たとえば、ナノロッド３３０の露出された中央部分が除去され、エッチングされてもよい。さらに、端子３８０および３９０が、それぞれ上方電極３７０および底部電極３９０のために製造される。しかしながら、図１に関連して上述したように、防食層は、空隙を充填する材料として残ることができる。
上述したように、上部金属接点は、２つのステップで堆積され、それによって、薄い金属層３６０が、スパッタリングされるか蒸発され、次の金属メッキステップのためのシード層として機能する。例えば、電気的でないメッキまたは電気メッキが使用される。厚い金属層３７０のメッキは、上部電極のための機械的支持体を提供する。しかしながら、例えば、スパッタング、蒸発またはメッキ技術を使用して単一の金属化ステップを使用して上部電極が製造されてもよい。
防食層３４０を製造するための材料は、酸化物、窒化物、オキシニトライド、ポリマーフィルムまたは金属であってもよい。防食層３４０は、抵抗層であり得る。しかしながら、防食層３４０が空隙内に残るとき、防食層３４０は意図した目的に適した材料から製造されるべきである。例えば、ガス種を検出するための装置において、材料は、検出すべきガスを容易に拡散すべきものでなければならない。
図６Ａ−６Ｉは、ナノロッド装置を形成する他の例示的な処理４００の概略である。図６Ａ−６Ｉの処理４００は、図５Ａ−５Ｉの処理３００と同様である。したがって、同様の特徴部のために同じ参照符号が使用される。しかしながら、図６Ａ−６Ｉにおいて、ナノロッドを露出するためにウエットまたはドライエッチングでなく、化学機械ポリッシュ（ＣＭＰ）技術が使用される。また、ＣＭＰは、ナノロッドを同じ長さ（高さ）に調節するために使用されてもよい。
特に、金属製の上部接点を形成する処理４００は、ナノロッドを包むために防食層を使用することを含む。ＣＭＰは、ナノロッドを露出し、金属と接触させることを可能にするために使用される。防食層は、必要ならば、次に取り除いてもよい。
図６Ａに示すように、ナノロッドの配列が提供される。特に、ナノロッド３３０および底部電極３２０は、基板３１０上に形成される。次に、図６Ｂに示すように、防食層３４０が形成される。防食層３４０は、ナノロッド３３０を包むために使用される。
次に図６Ｃに示すように、ＣＭＰは、ナノロッド３３０の上部を露出するために使用される。このＣＭＰの処理中、防食層３４０内に埋め込まれたナノロッド３３０は、同じ高さに調節されることができる。ＣＭＰステップは、例えば、ナノロッド３３０の成長処理中または処理の後に展開する可能なナノロッドの汚れまたは絶縁層を除去することができる。
次に図６Ｄに示すように、マスク３５０が防食層３４０を構成するために形成される。次に、図６Ｅに示すように、防食層３４０が形成される。防食層３４０の構造は、所望の態様で上部接触を形成する目的を果たす。
次に図６Ｆに示すように、マスク３５０が除去される。次に、図５Ｇおよび図５Ｈに示すように、薄い金属層３６０および厚い金属層３７０がそれぞれ形成される。
次に、図６Ｉに示すように、必要ならば、防食層３４０が除去される。防食層３４０は、例えば、エッチングまたは溶解によって除去される。その後、底部電極および厚い金属層３７０のために端子３９０および３８０がそれぞれ形成される。第２の金属層３７０は、ナノロッド３３０のための上部接点として機能する。
図７は、他の例示的なナノロッド装置５００を示す。図７に示すように、ナノロッド５００は、単一のナノロッド装置である。単一のナノロッド装置５００は、たとえば、図５Ａ−図５Ｉに示す処理または図６Ａ−図６Ｉに示す処理によって製造される。
図７に示すように、単一のナノロッド５００は、基板５１０、底部接点５２０、ナノロッドまたはナノワイヤ５３０、上部接点５４０、底部接点５２０のための電極端子５２２、上部接点５４０のための電極端子５４２を含む。単一のナノロッド装置５００は、受動のナノロッド装置として作用する。
図８は、他の例示的なナノロッド装置６００を示す。図８に示すように、ナノロッド装置６００は、基板６１０、底部接点６２０、中間接点６３０、上部接点６４０、およびナノロッドまたはナノワイヤ６５０を含む。電極端子６２２、６３２、６４２は、それぞれ底部接点６２０、中間接点６３０および上部接点６４０のために設けられる。中間接点６３０および上部接点６４０は、例えば、図５Ａ−図５Ｉまたは図６Ａ−図６Ｉの処理を繰り返すことによって、または図５Ａ−図５Ｉまたは図６Ａ−図６Ｉの処理の組み合わせを適用することによって形成される。図７および図８に示す構造は、図５または図６に示す処理を二度繰り返すことによって、またはナノロッドにわたる異なる層のための異なる材料を使用することによって製造される。単一のナノロッド装置６００は、活性ナノロッド装置として作用する。
例えば、図５Ａ−図５Ｉまたは図６Ａ−図６Ｉに示す処理の後に、第２の金属層の上方の厚さは、ナノロッドの上方の第１の部分を露出するために取り除かれる。次に第２の防食層（図示せず）は、上方の第１の部分を包囲するために堆積される。次に、第２の防食層の上部厚さは、上部の第１の部分の第２の部分を露出するために除去されることができる。最後に、第２の接点層が第２の防食層に形成されることができる。第２の接点層は、ナノロッドの上部の第１の部分の第２の部分と電気的に接触するようにつくられるとよい。
３つの電極を有するナノロッド６００は、例えば、トランジスタ構造として使用されることができる。ナノロッド装置６００は、２つまたはそれ以上のナノロッドを有するように製造されることができるが、中間層６３０は、図２と関連して第３層として作用する。ナノロッド層６００は、活性の単一ナノロッド装置として使用されることができる。
図９Ａ−図９Ｊは、ナノロッドを形成する他の例示的な処理７００を示す。特に、処理７００は、ハンドルウエハのような置換基板上に元の成長基板からナノロッドおよび防食層を移行するために使用される。移行は、元の基板が絶縁性を有するとき、またはさらに導電性を有することが必要であるときに有効である。
図９Ａに示すように、処理７００は、基板７１０の上にナノロッド７３０を成長させることによって開始される。次に図９Ｂに示すように、防食層７４０は、ナノロッド７３０の少なくともいくつかを包囲するために堆積される。防食層７４０は、例えば、ナノロッド７３０を機械的に補強する作用をする。防食層７４０の表面は、例えば、ＣＭＰによって平坦化される。
次に図９Ｃに示すように、防食層７４０は、例えば、ナノロッド７３０の少なくともいくつかの上部を露出するために一部が除去され、エッチング処理される。防食層７４０は、例えば、ナノロッド７３０をドライエッチングまたはウエットエッチングによってエッチング処理される。代替案または追加案として、ＣＭＰは、ナノロッド７３０を露出するために使用される。ＣＭＰ処理の間、防食層７４０に埋め込まれたナノロッド７３０は、同じ長さ（高さ）に調節されることができる。またＣＭＰは、可能なナノロッドの汚れまたは絶縁層を除去することができる。
次に図９Ｄに示すように、金属層７６５は、ナノロッド７３０の上部を金属化するためにナノロッド７３０の上部に堆積される。金属層７６５は、電気接点層として作用される。
次に、図９Ｅに示すように、ハンドルウエハ７７５は、金属層７６５の上に形成されるか、結合される。ハンドルウエハ７７５は、エポキシまたは糊を含むエチル・シオナクロリレートのようなポリマーまたは金属をベースとした接着剤を使用して結合される。ハンドルウエハ７７５は、以下に述べるように、基板７１０が除去されるとナノロッドを保持するために置換基板として作用する。
次に、基板７１０は、図９Ｆに示すようにナノロッド７３０から除去することができる。ナノロッド７３０は、基板７１０が除去されるとき、離れ落ちる。なぜならば、それらは、ハンドルウエハ７７５および防食層７４０によって保持されているからである。したがって、ナノロッド７３０は、基板７１０からハンドルウエハ７７５へ移動する。例えば、基板７１０の除去は、基板７１０とナノロッド７３０との間の境界で超音波アジテーション、選択的な化学エッチング、またはレーザリフトオフのような選択的な放射線の放射によって達成することができる。ハンドルウエハ７７５は、ナノロッド７３０のための新しい基板プラットフォームとして使用される。
次に、図９Ｇに示すように、防食層７４０は、例えば、ナノロッド７３０の少なくともいくつかの底部を露出するために一部が除去され、エッチングされることができる。平坦化処理は、防食層がエッチングされる前に防食層７４０の底部面で実行される。
その後、図９Ｈに示すように、金属層７８５がナノロッド７３０の底部を金属化するためにナノロッド７３０の底部に堆積される。金属層７８５は、他の電気接触層として作用する。
次に、図９Ｉに示すように、ハンドルウエハ７７５が除去される。ウエハハンドル７７５の除去は、溶剤または化学腐食液につけることによって、またはレーザリフトオフ処理によって達成されることができる。その後、上部および金属化された底部を有するナノロッドの配列がさらに処理される。例えば、電極および／または端子は、ナノロッド配列になるように製造されることができる。また、さらに導電性を有する構造のような他の基板は、ナノロッド配列上に形成されることができる。さらに、防食層７４０は、図９Ｊに示すように各々が２つの金属化された端部を有するフリースタンド・ナノロッドを製造するために除去されることができる。防食層の除去は、例えば、エッチングによって達成されることができる。
代替案としては、ナノロッド７３０は、画定された形状内で選択的にリフト・オフされることができる。例えば、ナノロッドの中心に配置された１つのナノロッドは、レーザリフトオフによって選択的に除去される。このようなリフト・オフは、基板７１０およびウエハハンドル７７５のいずれかまたは双方が除去されたとき、またはそのいずれかがまたは双方が除去された後に実行される。
上部接点は、図５Ａ−図５Ｉ及び図６Ａ−図６Ｉに説明されたもの以外の方法を使用して製造される。例えば、上部接点は、ナノロッド配列の上部に対して薄い金属フォイルを押すことによって形成される。薄い金属フォイルは、薄いインジウムフォイルまたは薄いガリウムフォイルである。
薄い金属フォイルは、薄い金属フォイルの溶解温度に近いが、それ以下である温度まで加熱される。この薄い金属フォイルは、複数のナノロッドが薄い金属フォイルと接触する点まで薄い金属フォイルにナノロッドが押されるように、ナノロッドに対して押される。その所望の溶解温度まで上昇させるように不純物が付加される。
薄い金属フォイルは、異なる金属の組み合わせを含む。例えば、薄い金属フォイルは、Ｔｉ／ＡｕまたはＴｉ／Ａｇの組み合わせを含む。
また、金属フォイルは、融点温度以上に加熱してもよい。このような処理において、ナノロッド配列は、複数のナノロッドが金属に接触するまでナノロッドが上下を逆にして溶解された液体金属内に挿入されるように上下を回転されるとよい。次に金属が冷却される。
薄い金属フォイルは、例えば、異なる融点を有する２つの異なる金属を組み合わせた２層の金属である。機械的安定性を提供するために第１の層が使用されるが、加熱時に第２の層が融解する。ナノロッドは、上下を逆さにして溶解層の液体金属に浸けられる。液体金属の毛管接着は、ナノロッドへの接触を提供する。液体金属は、その融点以下まで冷却される。このような処理によって、ＮおよびＰ型接点のための合金接点が実現される。代替案として、薄い金属フォイルは、ベースフォイル上の金属フィルムを含む。ベースフォイルは、金属または非金属である。例えば、ベースフォイルは、誘電材料で形成される。
例えば、１つの金属のフォイルを取り、頭部上の第２の金属の薄いフィルムを蒸発させることによって２層の金属フォイルが形成される。第１の金属は、機械的な安定性を提供する。第２の金属は、例えば、１００ナノメーター台の厚さを有するように調整される。第２の金属の厚さは、ナノロッドの長さ以下でなければならないが、ナノロッドの長さの変化に対応するために十分な長さでなければならない。２層の金属フォイルは、金属化処理の間ビルトイン型ｐｎ接合を提供することができる。
図１０は、ナノロッド装置を製造する例示的な方法の概略を示すフローチャートである。この方法は、上述したような２層の金属フォイルを使用する。図１０に示すように、ステップＳ１０００から始まり、２層の金属フォイルが準備されるステップＳ２０００に続く。次に、ステップＳ３０００において、２層の金属フォイルは、第２の層の融点以上の温度であるが、第１の層の融点以下である温度まで加熱される。
次に、ステップＳ４０００において、上下を逆にしたナノロッドが第１の層に対して溶解した第２の層に押される。液体の毛管接着、溶解した金属層は、溶解金属と複数のナノロッドとの間に適切な接点を提供する。その後、ステップＳ５０００において、２層の金属フォイルは、第２の層の溶解温度以下の温度まで低下するように冷却される。その後、工程は、ステップＳ６０００に進み、この方法の処理が終了する。
上述したようなナノロッド装置は、発光器のような種々のナノロッドをベースとした装置、トランジスタのような電子装置、ガスセンサ、圧力センサおよび温度センサのような種々のタイプのセンサに使用される。
図１１は、このようなナノロッド装置を使用する例示的なガス相化学検出システムを示す。図１１に示すように、検出システム８００は、ナノロッド装置８１０およびアナライザ８４０を示す。ナノロッド装置８１０は、接続部分８４２を介してアナライザ８４０に接続された第１の接点８４６、接続部分８４４を介してアナライザ８４０に接続された第２の接点８４８含む。
ナノロッド装置８１０は、複数のナノロッド８５０を含む。第１の接点８４６と第２の接点８４８との間の空隙およびナノロッド８５０の間の空隙は、検出すべきガスが容易に拡散される材料で充填される。第１の接点８４６と第２の接点８４８との間の空隙は、ナノロッド８５０を露出するように開放される。
ナノロッド装置８１０は、ガス入り口８２０を含むか、それに接続される。また、ナノロッド装置８１０は、出口８３０を含むか、それに接続される。
動作において、ガスは、第１の接点８４６と第２の接点８４８との間の空隙にガス入り口８２０を介して入ることができる。ガスは、出口８３０を介して出る。ナノロッド８５０のＩ／Ｖ（電流／電圧）特性は、ガスによって影響を受ける。このような特徴は、アナライザ８４０によって分析され、アナライザ８４０は、接続部分８４２および８４８を介して第１および第２の接点８４６および８４８から情報を受ける。図１１に示される構成は、検出システム８００に高感度を提供する。
上述した方法は、コンピュータで実行されるコンピュータプログラム製品によって実行されることができる。コンピュータプログラム製品は、制御プログラムが記録されるコンピュータ読み取り可能な記録媒体であるか、または制御プログラムがデータ信号として実行される送信可能な搬送波である。
種々の詳細を説明したが、これらの詳細は、例示として説明したものであり、制限を意図するものではない。前述した開示の観点で種々の変更、改造、改良等が実施されることができる。
例示的なナノ構造を示す図である。 他の例示的なナノ構造を示す図である。 例示的な成長ナノロッド配列を示す図である。 図３に示すナノロッドの配列の側面図を示す図である。 ナノロッドを形成する例示的な方法の該略図である。 ナノロッドを形成する他の例示的な方法の該略図である。 他の例示的なナノロッド装置を示す図である。 他の例示的なナノロッド装置を示す図である。 ナノロッド装置を形成する他の例示的な方法を示す図である。 ナノロッド装置を製造する例示的な方法を示すフローチャートを示す図である。 例示的なセンサシステムを示す図である。
符号の説明
１００ ナノロッド装置、１１０ 基板、１２０ 底部接点、１３２ ナノロッド、１４０ 上部接点、１５０ 通路。

Claims (2)

  1. 配列内の各ナノロッドが基板の表面と平行でない方向に伸びているナノロッドの配列を基板の表面に形成するステップと、
    第１の防食層を堆積して前記配列の少なくとも一部を包囲するステップと、
    前記第１の防食層の上部の厚さを除去し複数のナノロッドの上部を露出するステップと、
    前記複数のナノロッドの上部と電気的に接触している第１の接点層を第１の防食層上に形成するステップと、
    前記第１の防食層の厚さを除去する前に前記第１の防食層をマスクするステップと、
    を含み、
    前記基板は成長基板であり、
    さらに、
    前記第１の接点層上にハンドルウエハを結合するステップと、
    前記成長基板を除去するステップと、
    前記第１の防食層の底部の厚さを除去して複数のナノロッドの底部を露出するステップと、
    前記複数のナノロッドの露出された底部を金属化するステップと、
    を含むナノロッド装置の製造方法。
  2. 前記第１の接点層をマスキングするステップと、
    所定のパターンにしたがって前記第１の接点層をエッチングするステップと、
    を含む請求項１に記載の方法。
JP2005361927A 2004-12-20 2005-12-15 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法 Expired - Fee Related JP5284564B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/015,665 2004-12-20
US11/015,665 US7202173B2 (en) 2004-12-20 2004-12-20 Systems and methods for electrical contacts to arrays of vertically aligned nanorods

Publications (3)

Publication Number Publication Date
JP2006187857A JP2006187857A (ja) 2006-07-20
JP2006187857A5 JP2006187857A5 (ja) 2009-02-05
JP5284564B2 true JP5284564B2 (ja) 2013-09-11

Family

ID=36596507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361927A Expired - Fee Related JP5284564B2 (ja) 2004-12-20 2005-12-15 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法

Country Status (2)

Country Link
US (1) US7202173B2 (ja)
JP (1) JP5284564B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593264B1 (ko) * 2003-06-26 2006-06-26 학교법인 포항공과대학교 ｐ-타입 반도체 박막과 ｎ-타입 산화아연(ＺｎＯ)계나노막대의 이종접합 구조체, 이의 제법 및 이를 이용한소자
US7422696B2 (en) * 2004-02-20 2008-09-09 Northwestern University Multicomponent nanorods
US7569905B2 (en) * 2004-12-20 2009-08-04 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
US20090091033A1 (en) * 2005-05-27 2009-04-09 Wei Gao Fabrication of metal oxide films
JP5031313B2 (ja) * 2005-11-01 2012-09-19 シャープ株式会社 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法
US20080008844A1 (en) * 2006-06-05 2008-01-10 Martin Bettge Method for growing arrays of aligned nanostructures on surfaces
US20080006319A1 (en) * 2006-06-05 2008-01-10 Martin Bettge Photovoltaic and photosensing devices based on arrays of aligned nanostructures
US7777478B2 (en) * 2006-06-08 2010-08-17 University Of Dayton Touch and auditory sensors based on nanotube arrays
TW200806829A (en) * 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
KR100800486B1 (ko) * 2006-11-24 2008-02-04 삼성전자주식회사 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
CN101294844B (zh) * 2007-04-23 2015-07-22 成都锐华光电技术有限责任公司 弯曲压电式氧化锌纳米棒微电机(mems)振动传感器
US7767272B2 (en) * 2007-05-25 2010-08-03 Imra America, Inc. Method of producing compound nanorods and thin films
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
ATE541303T1 (de) * 2008-01-11 2012-01-15 Uvis Light Ab Verfahren zur herstellung einer feldemissionsanzeige
US8030729B2 (en) * 2008-01-29 2011-10-04 Hewlett-Packard Development Company, L.P. Device for absorbing or emitting light and methods of making the same
DE102008015333B4 (de) * 2008-03-20 2021-05-12 Gsi Helmholtzzentrum Für Schwerionenforschung Gmbh Nanodraht-Strukturelement, Verfahren zu dessen Herstellung, Mikroreaktorsystem und Katalysatorsystem
KR100956499B1 (ko) 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
EP2357676A4 (en) * 2008-10-17 2013-05-29 Univ Hokkaido Nat Univ Corp SEMICONDUCTOR LIGHT ELEMENT ARRAY AND MANUFACTURING METHOD THEREFOR
US20100108132A1 (en) * 2008-10-30 2010-05-06 General Electric Company Nano-devices and methods of manufacture thereof
FR2941325B1 (fr) * 2009-01-22 2011-04-22 Commissariat Energie Atomique Procede de realisation d'une homojonction pn dans une nanostructure
TWI394708B (zh) * 2009-07-06 2013-05-01 Nat Univ Tsing Hua 一維奈米材料之轉印方法
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
US8273640B2 (en) * 2010-03-30 2012-09-25 Eastman Kodak Company Integrated semiconductor nanowire device
US7906354B1 (en) * 2010-03-30 2011-03-15 Eastman Kodak Company Light emitting nanowire device
US8659037B2 (en) 2010-06-08 2014-02-25 Sundiode Inc. Nanostructure optoelectronic device with independently controllable junctions
US8431817B2 (en) * 2010-06-08 2013-04-30 Sundiode Inc. Multi-junction solar cell having sidewall bi-layer electrical interconnect
US8476637B2 (en) 2010-06-08 2013-07-02 Sundiode Inc. Nanostructure optoelectronic device having sidewall electrical contact
WO2012054044A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L. P. Method of forming a micro-structure
WO2012054043A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US9422158B2 (en) 2010-11-15 2016-08-23 The United States of Amerixa, as represented by the Secretary of the Navy Perforated contact electrode on vertical nanowire array
CN102646654B (zh) * 2011-02-22 2015-07-01 中国科学院微电子研究所 一种位于不同平面电路间的垂直电连接结构及其制作方法
CN102592996A (zh) * 2012-03-05 2012-07-18 华东师范大学 一种基于核/壳结构硅纳米线组的肖特基二极管的制备方法
EP2859588B1 (en) * 2012-06-07 2016-12-21 QuNano AB A method of manufacturing a structure comprising elongate nanostructures adapted to be transferred to a non-crystalline layer
KR101460500B1 (ko) * 2013-02-27 2014-11-11 한양대학교 에리카산학협력단 칼코지나이드계 나노선을 이용한 열화학 가스 센서 및 그 제조방법
CN103780134B (zh) * 2013-08-15 2015-11-25 北京纳米能源与系统研究所 自驱动光电传感器及其制备方法
KR101564065B1 (ko) * 2014-01-23 2015-10-29 광주과학기술원 나노 와이어 어레이를 포함하는 터치센서 및 이의 제조방법
CN104979312B (zh) * 2014-04-14 2018-07-03 中国科学院苏州纳米技术与纳米仿生研究所 半导体结构及其制备方法
CA2989727C (en) 2015-06-26 2024-01-23 University Of Copenhagen Network of nanostructures as grown on a substrate
JP6750628B2 (ja) * 2015-09-18 2020-09-02 パナソニック株式会社 化学物質濃縮器および化学物質検出装置
JP6798503B2 (ja) 2015-12-14 2020-12-09 パナソニック株式会社 化学物質濃縮器および化学物質検出器
KR101787435B1 (ko) * 2016-02-29 2017-10-19 피에스아이 주식회사 나노 로드 제조방법
EP3427311B1 (en) 2016-03-07 2020-07-22 The University of Copenhagen A manufacturing method for a nanostructured device using a shadow mask
FR3053525B1 (fr) * 2016-06-29 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'homogeneisation de la hauteur d'une pluralite de fils et procede de fabrication de dispositif utilisant de tels fils
CN108046829B (zh) * 2017-12-20 2020-06-16 东北大学 一种非金属矿物多孔基板及其制备方法和应用
US11469300B2 (en) * 2018-04-22 2022-10-11 Epinovatech Ab Reinforced thin-film semiconductor device and methods of making same
JP7167623B2 (ja) * 2018-10-23 2022-11-09 富士通株式会社 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ
US11229090B2 (en) 2019-05-10 2022-01-18 Northrop Grumman Systems Corporation Multilayered nanowire arrays with lateral interposers
EP3813240A1 (en) 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
KR102619552B1 (ko) * 2021-06-10 2023-12-28 한양대학교 산학협력단 Pn 접합을 갖는 3차원 마이크로 구조체 기반 압전소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211030A (ja) * 1992-01-31 1993-08-20 Ricoh Co Ltd 電子放出素子及びその製造方法
KR100277881B1 (ko) 1998-06-16 2001-02-01 김영환 트랜지스터
JP4078721B2 (ja) * 1998-08-24 2008-04-23 ソニー株式会社 半導体装置とその製造方法
US6283812B1 (en) * 1999-01-25 2001-09-04 Agere Systems Guardian Corp. Process for fabricating article comprising aligned truncated carbon nanotubes
US6286226B1 (en) * 1999-09-24 2001-09-11 Agere Systems Guardian Corp. Tactile sensor comprising nanowires and method for making the same
US6340822B1 (en) 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6297063B1 (en) 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US6401526B1 (en) 1999-12-10 2002-06-11 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotubes and methods of fabrication thereof using a liquid phase catalyst precursor
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US7189435B2 (en) * 2001-03-14 2007-03-13 University Of Massachusetts Nanofabrication
JP4225716B2 (ja) * 2001-09-11 2009-02-18 富士通株式会社 円筒状多層構造体による半導体装置
US7189430B2 (en) * 2002-02-11 2007-03-13 Rensselaer Polytechnic Institute Directed assembly of highly-organized carbon nanotube architectures
JP4120918B2 (ja) * 2002-03-18 2008-07-16 富士通株式会社 柱状カーボン構造物の選択成長方法及び電子デバイス
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
WO2005004196A2 (en) 2002-08-23 2005-01-13 Sungho Jin Article comprising gated field emission structures with centralized nanowires and method for making the same
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
JP4325257B2 (ja) * 2003-04-03 2009-09-02 ソニー株式会社 記憶媒体の製造方法および再生針アセンブリの製造方法
US7265037B2 (en) * 2003-06-20 2007-09-04 The Regents Of The University Of California Nanowire array and nanowire solar cells and methods for forming the same
US7132298B2 (en) * 2003-10-07 2006-11-07 Hewlett-Packard Development Company, L.P. Fabrication of nano-object array
US7038299B2 (en) * 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
TWI244159B (en) 2004-04-16 2005-11-21 Ind Tech Res Inst Metal nanoline process and its application on aligned growth of carbon nanotube or silicon nanowire
US7692179B2 (en) * 2004-07-09 2010-04-06 Hewlett-Packard Development Company, L.P. Nanowire device with (111) vertical sidewalls and method of fabrication

Also Published As

Publication number Publication date
JP2006187857A (ja) 2006-07-20
US7202173B2 (en) 2007-04-10
US20060134883A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP5284564B2 (ja) 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
US7569905B2 (en) Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP4939047B2 (ja) 垂直方向に配列されたナノロッド及びその配列への電気接点をつくるための方法
JP4448356B2 (ja) 半導体装置およびその製造方法
JP2742416B2 (ja) Ｐ型のテルル含有▲ｉｉ▼−▲ｖｉ▼半導体の薄いフィルムに対する安定オーミック接点
Toimil Molares et al. Electrical characterization of electrochemically grown single copper nanowires
JP5146256B2 (ja) シート状構造体及びその製造方法、並びに電子機器及びその製造方法
US7400159B2 (en) Integrated complex nano probe card and method of making same
WO2008124328A4 (en) Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
TWI362720B (en) Planar polymer memory device
US20080157354A1 (en) Multiple stacked nanostructure arrays and methods for making the same
CN101506648A (zh) 制造半导体传感器装置的方法和半导体传感器装置
US20040029341A1 (en) Gap diode device
KR101665020B1 (ko) 가스센서 및 그 제조방법
JPH06105708B2 (ja) 半導体装置
EP1432015A3 (en) Semiconductor and semiconductor substrate, method of manufacturing the same, and semiconductor device
US20040038496A1 (en) Method and system for bonding a semiconductor chip onto a carrier using micro-pins
US20160181121A1 (en) Electro-assisted transfer and fabrication of wire arrays
JPS60113410A (ja) 薄膜太陽電池およびその製造方法
JPS5829630B2 (ja) プログラマブル半導体装置及びその製造方法
JP5768786B2 (ja) シート状構造体及び電子機器
JP2008305982A (ja) 電界効果トランジスタおよびその製造方法
US11569432B2 (en) Systems and methods for piezoelectric, electronic, and photonic devices with dual inversion layers
CN100487827C (zh) 一种超快速、抗辐射纳米线过电压保护器
JPH0766154A (ja) ドープされたシリコンからなる導電性尖端電極の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130530

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees