[go: up one dir, main page]

JP4225716B2 - 円筒状多層構造体による半導体装置 - Google Patents

円筒状多層構造体による半導体装置 Download PDF

Info

Publication number
JP4225716B2
JP4225716B2 JP2001275089A JP2001275089A JP4225716B2 JP 4225716 B2 JP4225716 B2 JP 4225716B2 JP 2001275089 A JP2001275089 A JP 2001275089A JP 2001275089 A JP2001275089 A JP 2001275089A JP 4225716 B2 JP4225716 B2 JP 4225716B2
Authority
JP
Japan
Prior art keywords
semiconductor device
cylindrical body
multilayer structure
gate
outer cylindrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001275089A
Other languages
English (en)
Other versions
JP2003086796A (ja
Inventor
祐二 粟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001275089A priority Critical patent/JP4225716B2/ja
Priority to US10/107,480 priority patent/US7084507B2/en
Publication of JP2003086796A publication Critical patent/JP2003086796A/ja
Priority to US11/448,805 priority patent/US7332810B2/en
Priority to US11/963,511 priority patent/US7923283B2/en
Application granted granted Critical
Publication of JP4225716B2 publication Critical patent/JP4225716B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置に関し、より詳しく言えば、新しい材料であるカーボンナノチューブに代表される円筒状多層構造体を利用した新しいタイプの半導体装置に関する。
【0002】
【従来の技術】
トランジスタは、その発明以来、様々な改良を加えられて進歩を遂げてきた。ソース及びドレインの二つの領域間に位置するチャネル領域をキャリアの流れる電流経路とし、その電気抵抗をゲート電極の電圧により変化させて、それによりチャネル領域を流れる電流を制御する電界効果トランジスタについて言えば、より高速・高周波動作のため、ゲート(ゲート長)の微細化やチャネル材料の高キャリア移動度化が図られてきた。ゲートの微細化はすでに10nm級に達し、それに伴い、リソグラフィのゆらぎによる加工精度の問題や、トランジスタのオフ電流増加(ショートチャネル効果)、オン電流飽和、ゲート漏れ電流増加など、多くの課題が顕在化してきている。ゲート絶縁膜の高誘電率化が、これらのうちのいくつかを解決する有力手段として検討されている。一方、トランジスタのゲート構造自身を現在のプレーナ型から3次元構造(例えば、サラウンドゲート構造と呼ばれるもの)にすることでゲートの電流制御能力を高めるアプローチも考えられている。
【0003】
サラウンドゲート構造とは、図1に示すように、半導体チャネル層(この例ではp型半導体層)1を同軸ケーブルのように外側からゲート電極2が囲むような構造で、ゲートからのびる電気力線がチャネルの外に逃げだすことがないため、プレーナ型に比べて電流制御効率がよく、ショートチャネル効果の抑制が期待できる。図1の半導体装置において、3はソース電極、4はドレイン電極であり、5はソース電極3とチャネル1とを接続するための、半導体基板9に埋め込まれた高濃度のn型半導体層、6はドレイン電極4とチャネル1とを接続するための高濃度n型半導体層、そして7は絶縁材料である。
【0004】
【発明が解決しようとする課題】
しかしながら,サラウンドゲート構造では、基板面から上方にのびる円筒状の半導体層が必要であり、その加工が難しいことから、トランジスタのしきい値電圧(トランジスタを流れる電流をオフするためのゲート電圧)が個々のトランジスタによってゆらぎやすく、またドーピングによる不純物濃度の制御が難しいなど、残された課題は多い。
【0005】
この例を始めとして、微細化の特に進んだ従来の電界効果トランジスタは様々な課題を抱えており、諸特性に優れたものは実現されるに至ってはいない。
【0006】
そこで、本発明は、これまでにない新しいタイプの半導体装置であり、特にショートチャネル効果の抑制に有効で、且つ、高速動作、高周波動作、そして高電流駆動能力等を可能にする半導体装置の提供を目的とするものである。
【0007】
【課題を解決するための手段】
本発明の半導体装置は、炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体を含み、且つ、外側円筒体に直接又は絶縁物を介して接続する導電体を有するとともに、外側円筒体が2箇所以上で分断されていることを特徴とする半導体装置である。
【0008】
より具体的に言えば、本発明の半導体装置は、炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体と、内側円筒体の両端に接続する導電体と、外側円筒体に直接又は絶縁物を介して接続する導電体とを有することを特徴とする半導体装置である。
【0009】
本発明の半導体装置の基本構成は上記の通りであり、それには以下において詳しく説明するように種々の態様が考えられる。
【0010】
【発明の実施の形態】
本発明では、半導体装置における少なくとも一部の半導体材料及び金属材料として、自己組織化によるナノ構造体であって炭素元素から構成される円筒状の構造体を使用する。このような構造体としては、一般にカーボンナノチューブとして知られているものが挙げられる。本発明において使用することができる炭素元素から構成される円筒状構造体(これを以下では「カーボンナノチューブ」として説明する)は、内側に半導体的性質を有する円筒体あるいはチューブが位置し、外側に金属的性質を有する円筒体あるいはチューブが存在する多層構造体である。
【0011】
カーボンナノチューブは、その独特の特性から最近注目を浴びている新しい炭素系材料である。カーボンナノチューブは、炭素原子がsp2という最も強い結合で6員環状に組み上げられたグラファイトシートを筒状に丸めた構造を持ち、チューブの先端は5員環を含むいくつかの6員環で閉じられている。チューブの直径はサブナノメートルのオーダーまで微細化でき、最小で0.4ナノメートルである。チューブの長さは、現在のところ数10μmに達するものまで製作可能である。
【0012】
カーボンナノチューブには、金属的な性質を示すための条件を満たすバンド構造を取るものと、半導体的(半金属的)な性質を示すための条件を満たすバンド構造を取るものがある。カーボンナノチューブが金属的性質を示すか半導体的性質を示すかには、カーボンナノチューブのカイラリティ(チューブのネジレ方、あるいはグラファイトシートの巻き方)が関与している。図2(a)は、金属的性質を示すナノチューブのカイラリティ(アームチェア型と呼ばれる)を示しており、図2(b)は、半導体的性質を示すもの(ジグザグ型と呼ばれる)を示している。図2(c)に示した構造はカイラル型として知られるものであり、この場合には、条件により金属的性質を示すことと半導体的性質を示すことがある。カーボンナノチューブのカイラリティは、その製作方法や製作条件などに左右される。
【0013】
カーボンナノチューブは、その構造が自己組織化によってできあがることから、1本のチューブの径は通常一定である。また、チューブの中に別のチューブが入った多層ナノチューブも得ることができ、それぞれのチューブのカイラリティは異なるものが多い。この特性を利用して、内側のチューブが半導体的性質を有し、外側のチューブが金属的性質を有する多層構造体を得ることが可能である。
【0014】
この材料は今まさにその物性が研究されているが、上述のとおりカイラリティによって電気伝導率が半導体的にも金属的にもなること以外に、既にダイヤモンド以上の熱伝導率や、電流密度が1平方センチメートル当たり106アンペアまで流せること、ヤング率が高いこと、水素などの吸蔵効率が高い可能性があるなど、魅力的な物性を備えていることが報告されている。
【0015】
カーボンナノチューブの作製には、従来はアーク放電やレーザーアブレーションが用いられてきたが、最近の研究でプラズマCVDや熱CVDによっても作製可能との報告がある。アーク放電などによる方法は高純度のナノチューブの生産を可能にする方法ではあるが、半導体装置の製造には不向きである一方、CVDによる方法は、半導体装置への応用にとって有効なものと言える。
【0016】
本発明では、このカーボンナノチューブを微細トランジスタのチャネル及びゲートに適用することを特徴としている。
その基本的な構成の態様を図3に示す。この図の半導体装置10は、カーボンナノチューブの多層構造体12を含み、これは内側のチューブ14と外側のチューブ16から構成され、内側チューブ14は半導体的性質を有し、外側チューブ16は金属的性質を有する。内側チューブ14と外側チューブ16のそれぞれは、同じ性質(半導体的性質又は金属的性質)のチューブを複数含む多層構造を備えることもできる。これらのチューブはおのおの、図2に例示したように炭素元素の編み目構造体により形成されているが、図3(及び以下の説明で参照する図)では、簡単にするため単純な円筒状として表されている。
【0017】
図3の半導体装置10は更に、内側チューブ14の先端14a、14bに接続する導電体18、20と、外側チューブに電圧を印加する手段22を含む。この半導体装置10では、半導体的性質を示す内側チューブ14と金属的性質を示す外側チューブ16とが半導体−金属接合を形成しており、従って内側チューブ14がトランジスタのチャネルとして働き、そして外側チューブ16がゲートとして働くことができる。この場合、例えば導電体18から、半導体的性質の内側チューブ14を通って導電体20へと流れる電流を、外部から電圧印加手段22により印加される電圧に応じて制御することができる。内側チューブ14の先端14a、14bは、図3では外側チューブ16の両端16a、16bから伸び出しているが、導電体18、20と接合するのにそれらの導電体が金属的性質の外側チューブ16と接触しない限りは、外側チューブの両端16a、16bと同じ面に位置しても差し支えない。
【0018】
この半導体装置10においては、チャネルに相当する内側チューブ14をゲートに相当する外側チューブ16が取り囲んでおり、この構造は図1に示したサラウンドゲート構造になっていることが分かる。この半導体装置10では、外側のナノチューブ16に正の電圧を加えることで内側ナノチューブ14内の正孔密度が減少して、チャネルを流れる電流が減少する。そしてこの構造は、ゲートからのびる電気力線がチャネルの外に逃げだすことがないことから、ショートチャネル効果の抑制に特に有効であり、良好なオフ特性をもたらすことができる。
【0019】
導電体18、20は、内側チューブ14と電気的に接続することができる限り、どのような材料のものでもよい。例えば、プローブ状に加工した金属でよく、あるいは金属的性質を示すカーボンナノチューブでもよい。内側チューブ14との接続の仕方も、図3に示したような内側チューブの先端14a、14bと導電体18、20の先端どうしの接合に限らない。例えば、外側チューブの両端16a、16bの外側に伸び出して露出された内側チューブ14の側面に導電体18、20を接続してもよい。後に説明する態様におけるように、多層カーボンナノチューブの外側チューブを分断し、分断した外側チューブのうちのゲートとして働くものに直接接触しないものを、導電体18、20として用いることも可能である。
【0020】
外側チューブ16に電圧を印加する手段22は、一般に導電体でよい。この電圧印加手段22は、図3に模式的に示したように外側チューブ16に直接つないでもよく、あるいは外側チューブ16と電圧印加手段22との間に挿入した絶縁物(図示せず)を介して外側チューブ16に電圧を印加するようにしてもよい。
【0021】
次に、本発明のもう一つの態様の半導体装置を説明する。図4(a)の平面図及び図4(b)の断面図に示したように、この態様の半導体装置は、多層構造のカーボンナノチューブ32のうちの2箇所に、電気的性質の外側チューブがなく半導体的性質の内側チューブ34だけが存在する部分があり、それによりこの半導体装置は、ソース領域S、ドレイン領域D、及びチャネル領域Cに電気的に絶縁・分離されている。ソース領域Sでは、金属的性質の外側チューブ36Sにオーム性電極としてのソース電極38がオーミック接続しており、ドレイン領域Dでは、やはり外側チューブ36Dにオーム性電極としてのドレイン電極40がオーミック接続している。一方、チャネル領域Cにおいては、金属的性質の外側チューブ36Cに整流性電極としてのゲート電極42が接続(この接続自体はオーミック接続)して、それによりゲートを構成しており、そしてこのゲートと内側チューブ36Cとの整流性の接触によりチャネル領域Cの内側チューブ34を通過する電流を制御している。このように、この半導体装置もサラウンドゲート構造になっており、従ってやはり良好なオフ特性を有する。また、この半導体装置は、金属と半導体とのショットキー接合をゲートに用いる電界効果トランジスタに相当するものであり、そのため特に、高周波動作用の半導体装置として利用するのに好適である。
【0022】
ソース電極38、ドレイン電極40は、一般に、低コンタクト抵抗を得るためにNi、Ti、Pt、Pt−Au合金などの金属材料から形成することができる。一方、ゲート電極42は、AlやW等の金属材料、又は多結晶シリコンなどから形成することができる。ソース電極38、ドレイン電極40、及びゲート電極42は、図4(a)及び4(b)においてはカーボンナノチューブ32の外側チューブ36S、36D、36Cの側面の全長と接触するように描かれているが、それらの一部と接触するようにすることもできる。
【0023】
図4(b)によりはっきりと示したように、カーボンナノチューブ32は一般に任意の絶縁体層44上に配置される。絶縁体層44は絶縁材料の単一基板であってもよく、あるいは別の材料の基板46上に設けた絶縁材料層であってもよい。また、伝導率の低い半導体層でもよい。
【0024】
本発明の更にもう一つの態様の半導体装置を、図4(b)と同様の断面図の図5を参照して説明する。図5において、図4(a)及び4(b)で説明した部材と同じものはそれらと同じ番号で表示されており、それらについての説明は重複を避けるため省くことにする。
【0025】
図5に示した半導体装置では、ゲート電極42とチャネル領域Cの外側チューブ36Cとの間、及びゲート電極42の側面に沿って、絶縁体52が配置されている。これを除けば、この半導体装置は図4(a)及び4(b)で説明したものと同様である。この構造の半導体装置では、ソース−ゲート間、ゲート−ドレイン間に絶縁体52が挿入されることから、ゲート容量を低下させることができる。そのため、この半導体装置は高速スイッチング動作、高集積用に特に好適である。
【0026】
本発明の別の態様を、図6(a)の平面図と図6(b)の断面図に示す。先に説明したいずれの態様でも、カーボンナノチューブ32の長手方向軸は基板46の面と平行であったのに対し、これから説明する態様では、カーボンナノチューブの長手方向軸は基板面に対して垂直になっており、この態様の半導体装置は竪型の半導体装置となっている。
【0027】
図6(a)及び6(b)において、下方のソース電極62と上方のドレイン電極64との間に、複数のカーボンナノチューブ66が垂直方向に配列されている。これらのカーボンナノチューブ66は先に説明した多層構造のものであり、金属的性質の外側チューブ68は2箇所で切断・分離されて、半導体的性質の内側チューブ70を露出させている。中央の外側チューブの残された部分(チャネル領域に相当する)に隣接して、ゲート電極72が配置されている。図6(a)と6(b)に示されたそのほかの部分は、絶縁材料で形成されている。なお、図に示した半導体装置ではナノチューブ66とゲート電極72との間に絶縁材料が存在しているが、ゲート電極72は、先に説明したように、多層構造のナノチューブの外側チューブと接触することもできる。
【0028】
図6(a)及び6(b)に示した半導体装置には、多層構造のカーボンナノチューブ66が複数含まれていて、図6(a)に模式的に示したバンドル(束)76を形成している。この半導体装置における多層構造のカーボンナノチューブは、1本であってもよいが、図に示したように複数のチューブのバンドルを利用することによって、次に説明する特別な利点が得られる。カーボンナノチューブのバンドルを有する半導体装置では、チャネル部分の複数の多層ナノチューブのバンドルでも、外側の金属的性質のナノチューブ68が残されているため、ゲートの電位はこれら金属面が互いに接触することで等電位に維持されている。通常チャネルの直径を太くするとしきい値電圧が高くなってしまうが、この半導体装置では、各チューブごとにゲート(金属的性質の外側チューブ)が巻きついているため、チューブ直径が均一であれば、しきい値電圧はチューブ本数によらず変化しないという特長がある。従って、チャネルとなるナノチューブを複数本束ねることによって、より多くの電流を流せるようになり、電流駆動能力が更に高くなる。
【0029】
次に、先に示した半導体装置の製造を説明することにする。
図4(a)と4(b)で説明した半導体装置は、例えば次のようにして製造することができる。図7(a)に示したように、n型シリコン基板102の表面にシリコン酸化膜104を100nm堆積し、そしてその上にカーボンナノチューブを配置し、レジストパターン(図示せず)を利用してカーボンナノチューブの露出した両端部分を酸素プラズマアッシングし、レジストパターンを除去して、必要な長さのカーボンナノチューブ106を用意する。次に、図7(b)に示したように、基板102上のナノチューブ106をフラーレン(C60)含有雰囲気にさらして、フラーレン108をナノチューブ106の強い吸引力によりその内部に注入し、いわゆるピーポッドを作製する。このピーポッド構造のカーボンナノチューブ106(図7(b))を1200℃でアニールすることにより、多層カーボンナノチューブ110(図7(c))を作製する。
【0030】
次に、多層ナノチューブ110及びその下層の酸化膜104を覆って、ソース・ドレイン電極用の開口部を備えたレジストパターン(図示せず)を形成し、ソース・ドレイン電極用の金属としてPt−Au合金を蒸着後、リフトオフによりレジストパターン開口部以外の金属を除去し、ソース電極112及びドレイン電極114を形成する(図8(a))。ナノチューブ110の中央部分に開口を持つレジストパターン(図示せず)を使ってゲート金属(W)を堆積させ、同様にリフトオフによりゲート電極116(図8(b))を形成する。次いで、金属電極112、114、116をマスクに酸素プラズマエッチングを所定の時間行い、露出された多層ナノチューブ110の外側チューブだけを除去し、先に図4(a)と4(b)を参照して説明した構造の半導体装置100を得る(図8(c))。
【0031】
外側チューブの除去は、上で説明した酸素プラズマエッチングを利用する方法のほかの方法で行うこともできる。例えば、図8(b)に示したようにソース、ドレイン、ゲート電極112、114、116を形成した段階で、ゲート−ソース間及びゲート−ドレイン間にそれぞれ電流を通じることにより、外側チューブだけを除去することが可能である。この場合、金属的性質を示す外側チューブの方が半導体的性質で抵抗の高い内側チューブより電流が流れやすいことから、電極金属に覆われていない部分の外側チューブを構成している炭素が先に消失して、内側チューブだけを残すことができる。
【0032】
図7(c)で説明した多層ナノチューブ110の作製後に、多層ナノチューブ110及びその下層の酸化膜104を覆う絶縁膜(シリコン窒化膜あるいは酸化膜)(図示せず)を形成することにより、図8(c)の半導体装置100においてゲート電極116とその下のナノチューブ110との間に絶縁膜を備えた半導体装置を製造することも可能である。その製造方法は次のとおりである。
【0033】
図9(a)に示したように、多層ナノチューブ110及びその下層の酸化膜104を覆うシリコン窒化膜122(あるいはシリコン酸化膜でもよい)を2nm形成する。次に、窒化膜122上にレジストパターン(図示せず)を形成し、窒化膜122をエッチングして、図9(b)に示したようにナノチューブ110の両端が露出するように絶縁膜124を残す。続いて、先に図8(a)〜8(c)を参照して説明したのと同様に、ソース電極112、ドレイン電極114を形成し、更に絶縁膜124の上にゲート電極116を形成し(図9(c))、そして露出部分の絶縁膜124をエッチング後、酸素プラズマアッシングによりナノチューブ110の外側チューブを除去して、図9(d)に示したとおりのゲート絶縁膜126を備えた半導体装置100’を得る。
【0034】
図5に図示したゲート電極の側面に絶縁材料の側壁を備えた半導体装置は、次のように製造することができる。
図9(c)に示した絶縁膜124上のゲート電極116の形成までの工程を終えてから、100nmのシリコン窒化膜(図示せず)の形成とエッチングを行うことにより、図10(a)に示したように、ゲート電極116の側面に窒化物の側壁132を形成する(このとき、ナノチューブ110上の露出されていた窒化膜124(図9(c))も一緒にエッチングされる)。続いて、金属電極112、114、116と窒化物の側壁132をマスクに酸素プラズマエッチングを所定の時間行い、露出された多層ナノチューブ110の外側チューブだけを除去して、先に図5を参照して説明したとおりの構造の半導体装置100”を得る(図10(b))。
【0035】
次に、先に図6(a)と6(b)を参照して説明した竪型構造の半導体装置の製造を説明する。
図11(a)に示したように、Asイオンを注入してp+領域204を形成したn型シリコン基板202上に、シリコン窒化膜(50nm)206、シリコン酸化膜(50nm)208、ポリシリコンゲート金属膜(20nm)210、シリコン酸化膜(50nm)212、及びシリコン窒化膜(50nm)214を順次形成する。次に、レジストパターン(図示せず)を形成してから、それをマスクに各膜214、212、210、208及び206を順次選択エッチングして、図11(b)に示したように底部にp+領域204の露出した開口216を形成し、続いてNi(あるいはFe、もしくはCo)を全面に堆積させてから、リフトオフ法により開口216底部のみに1〜10nmの金属膜(図示せず)を残す。この金属膜のNiを触媒として、CVDにより開口216内にカーボンナノチューブ220(図11(c))を垂直方向に成長させ、酸素プラズマ処理によりナノチューブ220の先端を除去する。CVD成長法としてプラズマCVDを用いた場合には、Arスパッタリング法で触媒金属を除去する。熱CVDの場合には、触媒は膜210底部に残るので、この工程は不要となる。次いで、先に説明したようにフラーレン含有雰囲気で処理してナノチューブ内にフラーレン(図示せず)を注入してピーポッドを作製し、アニール処理して複数の多層ナノチューブ220a(図12(a))を形成する。次に、TiSiでドレイン電極用の金属膜(図示せず)を形成し、レジストパターン(図示せず)を使ってこれをエッチングして、図12(a)に示したドレイン電極222を形成する。
【0036】
続いて、図12(b)に示したように、ドレイン電極222をマスクに窒化膜214(図12(a))を異方性エッチングし、更にこのエッチングした窒化膜214’の下の酸化膜を等方性エッチングで除去する。次いで、図12(c)に示したように、ゲート金属膜210(図12(b))を異方性ドライエッチングしてゲート電極224を形成し、このゲート電極224の下の酸化膜を等方性エッチングして除去する。酸化膜の除去により露出された多層カーボンナノチューブ220a(図12(c))を酸素プラズマ処理して、露出部分の外側チューブだけを除去し、図13(a)に図示したように半導体的性質の内側ナノチューブ226を露出させる。
【0037】
続いて、図13(b)に示したように、全面にシリコン酸化膜228を200nm形成する。次いで、図14(a)に示したように、レジストパターン230を形成し、これをマスクに酸化膜228と窒化膜206をエッチングして電極コンタクトホール232、234を形成する。ソース・ドレイン金属としてPt−Au合金を堆積させ、リフトオフによりコンタクトホール232、234内にのみ金属を残して、ソース236とドレイン238を形成する(図14(b))。こうして、図6(a)と6(b)を参照して説明したのと同様の竪型構造の半導体装置が得られる。
【0038】
図15は、図11(a)〜図14(b)の工程を経て製造した半導体装置の平面図である。この半導体装置においては、酸化物の絶縁膜228の開口部に、ソース236とドレイン238の一部がそれぞれ露出しており、ドレイン238の下方にチャネルとなる多層カーボンナノチューブ220a(図14(a))のバンドル240が位置している。このナノチューブのバンドル240を取り囲んでゲート電極224が位置し、そしてその一部は、絶縁膜228の別の開口部に露出している。ゲート電極224の露出用の開口部は、例えば図13(b)で酸化膜228を形成後に行うことができる。
【0039】
複数の多層カーボンナノチューブの集合体であるバンドルを利用した半導体装置は、上で説明した竪型構造のものに限らず、ナノチューブの長手方向軸が基板面と平行である横型構造のものであってもよいことは、言うまでもない。
【0040】
カーボンナノチューブの特徴の一つに、ナノチューブ内ではキャリアである電子が無散乱で(コヒーレントな状態で)走行することが挙げられる。このような電子の伝導では、電流経路の長さにかかわりなく、電気抵抗は一定になる。このような現象が認められるのは、電流経路の長さが電子の平均自由行程以下の場合である。従って、本発明の半導体装置においてゲートにより流れる電流を制御するチャネル部分の長さ、言い換えれば、ゲート電極が直接、又は絶縁層を介して間接的に接触する、連続の外側チューブの長さが、電子の平均自由行程以下の場合に、本発明の半導体装置は特に、高速・高周波動作や、高電流駆動が可能となり、また低雑音特性を獲得する。
【0041】
また、カーボンナノチューブは、その構造が自己組織化によりできあがることから、それ自体の構造的ゆらぎ(ばらつき)が極端に少ない。また、本発明で使用する多層構造のカーボンナノチューブにおいても、外側と内側のナノチューブ間隔は0.34nmで極めて均一である。従って、カーボンナノチューブを利用して半導体装置を構成すれば、リソグラフィの限界を越えた微細化が可能である。
【0042】
これまで、ゲート電極は一つとして説明してきたが、いわゆる「ダブルゲート」タイプの半導体装置のように、本発明の半導体装置は2以上のゲート電極を持つこともできる。この場合には、ソース・ドレイン間のカーボンナノチューブ部分に、ゲートの数に対応した互いに分断された独立の外側チューブが存在することになる。より具体的に言えば、図3を参照して説明した一番簡単な構造の半導体装置の場合、ゲートの数が一つならば外側チューブは一つの連続体でよく、ゲートの数が二つならば外側チューブは1箇所で分断された不連続体となる。一方、例えば図4(a)と4(b)を参照して説明したようにゲート−ソース電極間、及びゲート−ドレイン間に分断部分を持つ外側チューブを有する半導体装置の場合、外側チューブは、ゲートの数が一つならば2箇所で分断され、ゲートの数が二つならば3箇所で分断されることになる。
【0043】
本発明は、以上説明したとおりであるが、その特徴を種々の態様ととも付記すれば、次のとおりである。
(付記1)炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体を含み、この多層構造体の内側円筒体の電気伝導度を外側円筒体に印加する電圧により制御することを特徴とする半導体装置。
(付記2)炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体と、内側円筒体の外側円筒体をはさんで相対する側にそれぞれ接続する導電体と、外側円筒体に電圧を印加する手段とを有することを特徴とする、付記1記載の半導体装置。
(付記3)前記外側円筒体が分断なしの連続構造体であり、且つ、前記内側円筒体が分断なしの連続構造体である、付記1又は2記載の半導体装置。
(付記4)前記外側円筒体が分断された不連続の構造体であり、且つ、前記内側円筒体が分断なしの連続構造体である、付記1又は2記載の半導体装置。
(付記5)前記外側円筒体に整流性電極が直接接触している、付記3記載の半導体装置。
(付記6)前記外側円筒体に整流性電極が絶縁材料を介し間接的に接触している、付記3記載の半導体装置。
(付記7)前記外側円筒体が1箇所で分断され、分断された各外側円筒体に整流性電極が直接接触している、付記4記載の半導体装置。
(付記8)前記外側円筒体が1箇所で分断され、分断された各外側円筒体に整流性電極が絶縁材料を介し間接的に接触している、付記4記載の半導体装置。
(付記9)前記外側円筒体が2箇所以上で分断され、分断された両端部の外側円筒体にはオーム性電極がそれぞれ接触し、且つ、分断された中間の外側円筒体には整流性電極が接触している、付記4記載の半導体装置。
(付記10)前記整流性電極が前記外側円筒体に直接接触している、付記9記載の半導体装置。
(付記11)前記整流性電極が前記外側円筒体に絶縁材料を介し間接的に接触している、付記9記載の半導体装置。
(付記12)前記整流性電極の前記分断された両端部の外側円筒体に面する側面に絶縁材料の側壁が設けられている、付記11記載の半導体装置。
(付記13)前記整流性電極の接触する連続の外側円筒体の長さが電子の平均自由行程以下である、付記5〜12のいずれかに記載の半導体装置。
(付記14)前記多層構造体の長手方向軸が、それが配置される基板面と平行である、付記1〜13のいずれかに記載の半導体装置。
(付記15)前記多層構造体の長手方向軸が、それが配置される基板面に対して垂直である、付記1〜13のいずれかに記載の半導体装置。
(付記16)前記多層構造体を複数含み、それらが外側円筒体どうしの接触によりバンドルを形成している、付記1〜15のいずれかに記載の半導体装置。
(付記17)前記多層構造体が複数のカーボンナノチューブから形成されている、付記1〜16のいずれかに記載の半導体装置。
【0044】
【発明の効果】
以上説明したように、カーボンナノチューブをトランジスタのゲートとチャネルに適用した本発明の半導体装置は、ショートチャネル効果の抑制に特に有効であるサラウンドゲート構造をとることができるので、高速動作が可能となる。また、本発明によれば、高周波動作の可能な半導体装置や、電流駆動能力の高い半導体装置の利用も可能となる。
【0045】
ゲート電極が直接、又は絶縁層を介して間接的に接触する、分断されていない外側チューブの存在する部分のナノチューブの長さを電子の平均自由行程以下とすることにより、本発明の半導体装置は、特に高速動作、高周波動作、あるいは高電流駆動の、低雑音特性のものとなる。
【0046】
更に、カーボンナノチューブの使用は、リソグラフィの限界を越えた微細な半導体装置の提供を可能にする。
【図面の簡単な説明】
【図1】サラウンドゲート構造の半導体装置を説明する図である。
【図2】カーボンナノチューブのカイラリティを説明する図である。
【図3】本発明の半導体装置の基本的な構成の態様を説明する図である。
【図4】本発明の半導体装置のもう一つの態様を説明する図である。
【図5】本発明の半導体装置の更にもう一つの態様を説明する図である。
【図6】本発明の半導体装置の別の態様を説明する図である。
【図7】図4に示した半導体装置の製造の前半を説明する図である。
【図8】図4に示した半導体装置の製造の後半を説明する図である。
【図9】ゲート電極とカーボンナノチューブとの間に絶縁膜の介在する半導体装置の製造を説明する図である。
【図10】図5に示したゲート電極の側面に絶縁材料の側壁を備えた半導体装置の製造を説明する図である。
【図11】図6に示した半導体装置の製造を説明する第1の図である。
【図12】図6に示した半導体装置の製造を説明する第2の図である。
【図13】図6に示した半導体装置の製造を説明する第3の図である。
【図14】図6に示した半導体装置の製造を説明する第4の図である。
【図15】図11〜14の工程で製造した半導体装置の平面図である。
【符号の説明】
1…チャネル
2…ゲート電極
3…ソース電極
4…ドレイン電極
10、100、100’、100”…半導体装置
12、32、66、110、220a…多層構造カーボンナノチューブ
14、34、70、226…内側チューブ
16、36C、36D、36S、68…外側チューブ
18、20…導電体
22…電圧印加手段
38、62、112、236…ソース電極
40、64、114、222、238…ドレイン電極
42、72、116、224…ゲート電極
52、124、228…絶縁体
76、240…ナノチューブのバンドル
132…側壁

Claims (10)

  1. 炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体を含み、且つ、外側円筒体に直接又は絶縁物を介して接続する導電体を有するとともに、外側円筒体が2箇所以上で分断されていることを特徴とする半導体装置。
  2. 炭素元素から構成される円筒状の多層構造体であって内側の円筒体が半導体的性質を有し、外側の円筒体が金属的性質を有する多層構造体と、内側円筒体の両端に接続する導電体と、外側円筒体に直接又は絶縁物を介して接続する導電体とを有することを特徴とする、請求項1記載の半導体装置。
  3. 断された両端部の外側円筒体にはオーム性電極がそれぞれ接触し、且つ、分断された中間の外側円筒体には整流性電極が接触している、請求項1又は2記載の半導体装置。
  4. 前記整流性電極が前記外側円筒体に直接接触している、請求項3記載の半導体装置。
  5. 前記整流性電極が前記外側円筒体に絶縁材料を介し間接的に接触している、請求項3記載の半導体装置。
  6. 前記整流性電極の前記分断された両端部の外側円筒体に面する側面に絶縁材料の側壁が設けられている、請求項5記載の半導体装置。
  7. 前記整流性電極の接触する連続の外側円筒体の長さが電子の平均自由行程以下である、請求項3から6までのいずれか一つに記載の半導体装置。
  8. 前記多層構造体の長手方向軸が、それが配置される基板面と平行である、請求項1から7までのいずれか一つに記載の半導体装置。
  9. 前記多層構造体の長手方向軸が、それが配置される基板面に対して垂直である、請求項1から7までのいずれか一つに記載の半導体装置。
  10. 前記多層構造体を複数含み、それらが外側円筒体どうしの接触によりバンドルを形成している、請求項1から9までのいずれか一つに記載の半導体装置。
JP2001275089A 2001-05-02 2001-09-11 円筒状多層構造体による半導体装置 Expired - Lifetime JP4225716B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001275089A JP4225716B2 (ja) 2001-09-11 2001-09-11 円筒状多層構造体による半導体装置
US10/107,480 US7084507B2 (en) 2001-05-02 2002-03-28 Integrated circuit device and method of producing the same
US11/448,805 US7332810B2 (en) 2001-05-02 2006-06-08 Integrated circuit device and method of producing the same
US11/963,511 US7923283B2 (en) 2001-05-02 2007-12-21 Integrated circuit device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001275089A JP4225716B2 (ja) 2001-09-11 2001-09-11 円筒状多層構造体による半導体装置

Publications (2)

Publication Number Publication Date
JP2003086796A JP2003086796A (ja) 2003-03-20
JP4225716B2 true JP4225716B2 (ja) 2009-02-18

Family

ID=19100013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001275089A Expired - Lifetime JP4225716B2 (ja) 2001-05-02 2001-09-11 円筒状多層構造体による半導体装置

Country Status (1)

Country Link
JP (1) JP4225716B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP4627188B2 (ja) * 2003-05-22 2011-02-09 富士通株式会社 電界効果トランジスタ及びその製造方法
US20050036905A1 (en) * 2003-08-12 2005-02-17 Matsushita Electric Works, Ltd. Defect controlled nanotube sensor and method of production
JP5250615B2 (ja) * 2003-10-28 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
DE102004003374A1 (de) * 2004-01-22 2005-08-25 Infineon Technologies Ag Halbleiter-Leistungsschalter sowie dafür geeignetes Herstellungsverfahren
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7829883B2 (en) * 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
JP4769931B2 (ja) * 2004-02-16 2011-09-07 国立大学法人名古屋大学 カーボンナノチューブに対する電極の形成方法及びそれを用いたカーボンナノチューブfet
JP4488815B2 (ja) * 2004-07-13 2010-06-23 シャープ株式会社 素子、集積回路及びそれらの製造方法
KR100779300B1 (ko) * 2004-10-04 2007-11-23 마츠시타 덴끼 산교 가부시키가이샤 종형 전계 효과 트랜지스터 및 그 제조 방법
CN100490180C (zh) * 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
US7202173B2 (en) * 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR100682925B1 (ko) * 2005-01-26 2007-02-15 삼성전자주식회사 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
JP4864358B2 (ja) * 2005-06-28 2012-02-01 富士通株式会社 カーボンナノ細線トランジスタの製造方法
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
JP4935808B2 (ja) * 2006-03-23 2012-05-23 富士通株式会社 カーボンナノチューブデバイス及びその製造方法

Also Published As

Publication number Publication date
JP2003086796A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
JP4225716B2 (ja) 円筒状多層構造体による半導体装置
US7332810B2 (en) Integrated circuit device and method of producing the same
CN101807668B (zh) 碳纳米管场效应晶体管半导体器件及其制造方法
US6833567B2 (en) Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof
KR101298789B1 (ko) 반도체 장치
US8482126B2 (en) Semiconductor device
US20030148562A1 (en) Field effect transistor
US7553472B2 (en) Nanotube forming methods
JP4071601B2 (ja) 半導体装置
US7511344B2 (en) Field effect transistor
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
JP2006114912A (ja) キャリヤトラッピング物質を含む単極性ナノチューブトランジスタ及びその製造方法
JP3963686B2 (ja) カーボンナノチューブゲート高電子移動度トランジスタ、及びその製造方法
JP2005116618A (ja) 半導体装置およびその製造方法
JP2011238726A (ja) 半導体装置及びその製造方法
KR100988080B1 (ko) 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법
US7998850B2 (en) Semiconductor device and method for manufacturing the same
KR100584719B1 (ko) 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법
KR20040008653A (ko) 탄소나노튜브를 이용한 반도체 소자의 실리사이드 형성방법
JP2006049459A (ja) カーボンナノチューブトランジスタの製造方法
CN114300540B (zh) 一种源漏非对称的环栅可重构场效应晶体管
CN115000300A (zh) 具有自对准源漏场板结构的碳纳米管器件及其制备方法
JP2004168617A (ja) 多層筒状炭素構造体及びその製造方法ならびに電子装置
CN115000299A (zh) 碳纳米管背面双栅场效应晶体管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4225716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

EXPY Cancellation because of completion of term