JP5223730B2 - 表示装置およびコレステリック液晶表示パネルの駆動方法 - Google Patents

Description

本発明は、コレステリック液晶表示パネルを備える表示装置およびコレステリック液晶表示パネルの駆動方法に関する。

コレステリック液晶は、半永久的な表示保持（メモリ性）や鮮やかなカラー表示、高コントラスト、高解像性といった優れた特徴を有しており、電子ペーパー、特にカラー電子ペーパーの有力な方式として注目されている。コレステリック液晶は、カイラルネマティック液晶とも称されることがある。コレステリック液晶は、ネマティック液晶にキラル性の添加剤（カイラル材とも称される）を比較的多く（数十％）添加することにより、ネマティック液晶の分子がらせん状のコレステリック相を形成する液晶である。コレステリック液晶は，その液晶分子の配向状態で表示の制御を行う。

図１は、コレステリック液晶の状態を説明する図である。図１の（Ａ）および（Ｂ）に示すように、コレステリック液晶を利用した表示素子１０は、上側基板１１と、コレステリック液晶層１２と、下側基板１３と、を有する。コレステリック液晶には、図１の（Ａ）に示すように入射光を反射するプレーナ状態と、図１の（Ｂ）に示すように入射光を透過するフォーカルコニック状態と、があり、これらの状態は、無電界下でも安定してその状態が保持される。

プレーナ状態の時には、液晶分子のらせんピッチに応じた波長の光を反射する。反射が最大となる波長λは、液晶の平均屈折率ｎ、らせんピッチｐから次の式で表される。

λ＝ｎ・ｐ
反射帯域Δλは、液晶の屈折率異方性Δｎにより決定され、Δｎを大きくすると、Δλそれに伴って大きくなる。

プレーナ状態の時には、入射光が反射するので「明」状態、すなわち前記λに対応する色（たとえばλが５５０ｎｍなら緑）を表示することができる。一方、フォーカルコニック状態の時には、下側基板１３の下に光吸収層を設けることにより、液晶層を透過した光が吸収されるので「暗」状態、すなわち黒を表示することができる。

次に、コレステリック液晶を利用した表示素子の駆動方法を説明する。

コレステリック液晶に強い電界を与えると、液晶分子のらせん構造は完全にほどけ、全ての分子が電界の向きにしたがうホメオトロピック状態になる。次に、ホメオトロピック状態から急激に電界をゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。一方、液晶分子のらせん構造が解けない程度の弱い電界の形成後の電界除去、あるいは強い電界をかけた後緩やかに電界を除去した場合は、液晶のらせん軸は電極に平行になり、入射光を透過するフォーカルコニック状態になる。また、中間的な強さの電界を与え、急激に除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。以上の現象を利用して画像表示を行う。

図２は、一般的なコレステリック液晶の電圧−反射特性の一例を示している。横軸は、コレステリック液晶を挟む電極間に所定のパルス幅で印加されるパルス電圧の電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図２に示す実線の曲線Ｐは、初期状態がプレーナ状態のコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態のコレステリック液晶の電圧−反射率特性を示す。

図２において、電極間に所定の高電圧ＶＰ１００（例えば±３６Ｖ）を印加して、コレステリック液晶中に相対的に強い電界を発生させると、液晶分子のらせん構造は完全にほどけて、すべての分子が電界の方向に従うホメオトロピック状態になる。次に、液晶分子がホメオトロピック状態の時に、印加電圧をＶＰ１００から所定の低電圧（例えば、ＶＦ０＝±９Ｖ）に急激に低下させて、液晶中の電界を急激にほぼゼロにすると、液晶のらせん軸は電極に垂直になり、らせんピッチに応じた光を選択的に反射するプレーナ状態になる。

一方、電極間に所定の低電圧ＶＦ１００ｂ（例えば、±２４Ｖ）を印加し、コレステリック液晶中の相対的に弱い電界を発生させると、液晶分子のらせん構造が完全には解けない状態になる。この状態において、印加電圧をＶＦ１００ｂから低電圧ＶＦ０に急激に低下させて、液晶中の電界を急激にほぼゼロにするか、あるいは強い電界を印加し緩やかに電界を除去した場合は、液晶分子のらせん軸が電極に平行になり、入射光を透過するフォーカルコニック状態になる。

また、中間的な強さの電界を印加し、急激に電界を除去すると、プレーナ状態とフォーカルコニック状態が混在し、中間調の表示が可能となる。

ここで、図２に示す曲線Ｐにおいて、破線枠Ａ内では、印加する電圧パルスの電圧値を高くするに従ってフォーカルコニック状態の割合を増加させてコレステリック液晶の反射率を低下させることができる。また、図２に示す曲線ＰおよびＦＣにおいて、破線枠Ｂ内では、印加する電圧値を低くするに従ってフォーカルコニック状態の割合を増加させてコレステリック液晶の反射率を低下させることができる。

中間調を表示するためには、Ａ領域またはＢ領域を利用する。Ａ領域を利用する場合には、画素を初期化してプレーナ状態にした後に、ＶＦ０とＶＦ１００ａの間の電圧パルスを印加して一部をフォーカルコニック状態にする。また、Ｂ領域を利用する場合には、画素を初期化してフォーカルコニック状態にした後に、ＶＦ１００ｂとＶＰ０の間の電圧パルスを印加して一部をプレーナ状態にする。

以上説明した電圧応答特性に基づく駆動方法の原理を、図３および図４を参照して説明する。図３の（Ａ）、図４の（Ａ）および（Ｃ）は電圧パルスの波形を示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）は、図３の（Ａ）、図４の（Ａ）および（Ｃ）の電圧パルスをそれぞれ印加した時のパルス応答特性を示す。図３の（Ａ）は、電圧値が±３６Ｖで、パルス幅が数十ｍｓの電圧パルスを示す。図４の（Ａ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス幅が２ｍｓの電圧パルスを示す。図４の（Ｃ）は、オン（ＯＮ）時の電圧値が±２０Ｖで、オフ（ＯＦＦ）時の電圧値が±１０Ｖで、パルス幅が１ｍｓの電圧パルスを示す。図３の（Ｂ）、図４の（Ｂ）および（Ｄ）において、横軸は電圧（Ｖ）を表し、縦軸は反射率（％）を表す。図３の（Ｂ）の電圧−反射率特性は、図２の曲線ＰおよびＦＣを模式化して示し、図４の（Ｂ）および（Ｄ）の電圧−反射率特性は、図２の曲線Ｐのみを模式化して示す。ここで使用する電圧パルスは、液晶の駆動パルスとしてよく知られているように、イオン分極などによる液晶の劣化を防止するために、正極性と負極性のパルスを組み合わせている。

図３の（Ａ）および（Ｂ）に示すように、パルス幅が大きい場合には、初期状態がプレーナ状態だと、電圧をある範囲に上げると、フォーカルコニック状態となり、さらに電圧を上げると、再度プレーナ状態となる。初期状態がフォーカルコニック状態だと、パルス電圧を上げるにつれて次第にプレーナ状態になる。

パルス幅が大きい場合に、初期状態がプレーナ状態とフォーカルコニック状態のいずれでも必ずプレーナ状態になるパルス電圧は、図３の（Ｂ）では±３６Ｖである。また、この中間のパルス電圧では、プレーナ状態とフォーカルコニック状態が混在した状態になり、中間調が得られる。

一方、図４の（Ａ）および（Ｂ）に示すように、パルス幅が２ｍｓの場合には、初期状態がプレーナ状態では、パルス電圧が±１０Ｖでは反射率は変化しないが、それ以上大きな電圧になるとプレーナ状態とフォーカルコニック状態が混在した状態になり、反射率が低下する。反射率の低下量は電圧が大きくなるに従って大きくなるが、±３６Ｖよりさらに大きな電圧になると反射率の低下量は一定となる。これは、初期状態がプレーナ状態とフォーカルコニック状態が混在した状態でも同じである。従って、初期状態がプレーナ状態である場合に、パルス幅が２ｍｓでパルス電圧が±２０Ｖの電圧パルスを１回印加すると、反射率はある程度低下する。このようにしてプレーナ状態とフォーカルコニック状態が混在した状態で反射率が少し低下した状態で、パルス幅が２ｍｓでパルス電圧が±２０Ｖの電圧パルスをさらに印加すると、反射率はさらに低下する。これを繰り返すと、反射率は所定値まで低下する。

図４の（Ｃ）および（Ｄ）に示すように、パルス幅が１ｍｓの場合には、パルス幅が２ｍｓの場合と同様に、電圧パルスを印加することにより反射率が低下するが、反射率の低下具合はパルス幅が２ｍｓの場合と比べて小さい。

以上のことから、数十ｍｓのパルス幅で３６Ｖのパルスを印加すればプレーナ状態になり、２ｍｓ程度のパルス幅で十数Ｖから２０Ｖ程度のパルスを印加すればプレーナ状態からプレーナ状態とフォーカルコニック状態が混在した状態になって反射率が低下する。反射率の低下量は、パルスの累積時間に関係すると考えられる。

コレステリック液晶の駆動波形は、一般の液晶と同様に、液晶材料の劣化を抑制するために交流とする必要がある。このため、液晶ドライバＩＣ（一般にコレステリック液晶専用ＩＣ、またはＳＴＮ液晶用ＩＣが用いられる）は液晶セルに印加される電界の極性を反転させる機能を有する。液晶ドライバＩＣは、液晶セルに印加される電界の極性を反転させる機能を有するため、液晶駆動用の高圧電源は＋３６Ｖの単一電源でよい。

コレステリック液晶表示パネルに画像を表示するための駆動方法は、各種提案されているが、「コンベンショナル駆動」と「ダイナミック駆動」に大別できる。

図５の（Ａ）に示すように、コンベンショナル駆動は、上記の「ホメオトロピック（ＨＴ）」、「プレーナ（ＰＬ）」および「フォーカルコニック（ＦＣ）」の３状態間の遷移を、動作原理に忠実にパルス波高とパルス幅で制御するものである。フォーカルコニック状態への遷移には長い時間を要するため、表示の高速化が一般的な課題である。

図５の（Ｂ）に示すように、ダイナミック駆動は、上記の３状態に加えて、「トランジェントプレーナ（ＴＰ）」状態を用いる。

図６は、ダイナミック駆動における印加電圧振幅と液晶の状態の関係を示す。図６に示すように、ダイナミック駆動方法は、準備(Preparation)期間と、選択(Selection)期間と、維持(Evolution)期間とを有する。準備期間では、ホメオトロピック（ＨＴ）状態にする電圧が印加される。その後、短時間の選択区間において低電圧のパルスを与えることで、ホメオトロピック状態を維持するか、それともトランジェントプレーナ（ＴＰ）状態に緩和するかが設定される。その後の維持期間では、プレーナ（ＰＬ）状態からフォーカルコニック（ＦＣ）状態への移行に適した電圧が印加される。ホメオトロピック状態にある画素は、維持期間中これを維持し、維持期間終了時にプレーナ状態に移行して明状態になる。トランジェントプレーナ状態にある画素は、維持期間中にフォーカルコニック状態に遷移する。選択は、プレーナ状態とフォーカルコニック状態のいずれかの状態に遷移するかを設定するだけであるから、極めて短い時間である。全表示ラインに選択期間の駆動波形を走査するように印加し、各表示ラインの選択期間の前後に準備期間および維持期間を他の表示ラインと重なるように配置する。これにより、１画面の書き換えが短時間で行え、高速表示が可能である。ダイナミック駆動では、プレーナ状態とフォーカルコニック状態の各状態（明／暗）の飽和度が低いため、高コントラスト化が一般的な課題である。また、プレーナ状態とフォーカルコニック状態のいずれの状態に遷移するかを決定する条件はマージンが小さいため、同じ階調の画素の反射率がバラツキが問題である。さらに、パネルの製造誤差や周囲温度に対する表示（特に中間調）の安定性向上も、一般的な課題である。

コレステリック液晶表示パネルの駆動方法における問題点を解決するため、いろいろな駆動方法が提案されている。以下、コンベンショナル駆動およびダイナミック駆動の典型的な従来例とその問題点を説明する。

まず、コンベンショナル駆動に関する典型的な従来例を説明する。

表示速度は、液晶材料やパネル構造に大きく依存する。図７に示す構造を有し、図８に示す電圧応答特性を示すコレステリック液晶パネル１０Ａを使用した場合を例として以下の説明を行う。図７に示すように、コレステリック液晶パネル１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有し、光を入射させる側とは反対側の下側基板１３の下（外面）には、必要に応じて可視光吸収層１７が設けられる。

図８は、２２％の最高反射率（明度）を示すプレーナ状態のコレステリック液晶パネル１０Ａにパルスを印加して実測した反射率変化を示す図である。図８において、横軸がパルス電圧で、縦軸がパルス印加後の反射率である。パラメータ１ｍｓ、２ｍｓ、１０ｍｓ、２０ｍｓ、２００ｍｓは、電源電圧３６Ｖの範囲内で、１ライン当たりの駆動時間を示す。この時間は、パルス幅に相当する。言い換えれば、図８は、コンベンショナル駆動で、プレーナ状態からフォーカルコニック状態への遷移、すなわち図２の左側のＡ領域を利用する場合の応答特性を示す。例えば、１ｍｓ幅のパルスを印加する場合、１５Ｖのパルスでは反射率は変化せず、３０Ｖのパルスであれば反射率は１５％以下に低下する。１ｍｓ幅のパルスを印加する場合、１５Ｖのパルスでは反射率は変化せず、３０Ｖのパルスであれば反射率は１５％以下に低下する。また、２００ｍｓ幅のパルスを印加する場合、１１Ｖのパルスで反射率は４％に変化し、２８Ｖのパルスであればプレーナ状態に戻り、反射率は２２％である。

以上の特性を前提とし、以下の説明を行う。

コンベンショナル駆動では、表示の高速化が一般的な課題である。フォーカルコニック状態からプレーナ状態への遷移、すなわち図２の右側のＢ領域を利用した遷移は比較的短時間で行える。これに対して、プレーナ状態からフォーカルコニック状態への遷移、すなわち図２の左側のＡ領域を利用した遷移は長時間を要する。したがって、表示速度の点からは、主としてフォーカルコニック状態からプレーナ状態への遷移を用いることが望ましい。
第１の従来例は、全画素を、白に対応するプレーナ状態に一括してリセットする第１ステップを行った後、低電圧のパルスを複数回印加して白画素の明るさを減ずる駆動方式である。言い換えれば、第１の従来例は、プレーナ状態からフォーカルコニック状態に変化させる第２ステップを行う駆動方式である。この駆動方式は、黒も含めた中間調表示に図２の左側の領域Ａを利用し、プレーナ状態から様々な飽和度のフォーカルコニック状態への遷移を１ライン毎に行う方式である。この方式は、Ａ領域の電圧応答特性はゆるやかであるため、良好な中間調が表示できるが、ある程度の黒さまで明るさを減ずるには少なくとも１０ｍｓは必要であり、表示が遅いという問題がある。表示パネルのライン数を１０００ラインとすると、表示時間の典型的な値は１０秒となる。また、最初に２値表示を行わないため、中間調の連続性は極めて良好だが、黒が十分な黒さ（暗さ）にならず、コントラストがやや低い。そのため、第１の従来例は、高コントラスト化も課題である。第１の従来例は、後述する第３の従来例に比べて、表示速度は改善されるが、コントラストが犠牲になっている。

第２の従来例は、低速なプレーナ状態からフォーカルコニック状態への遷移は全画素を一括で行い、比較的高速なフォーカルコニック状態からプレーナ状態への遷移を1ライン毎に行う駆動方式である。ここでは、この方式をフォーカルコニックリセット（Focal Conic Reset、以下FCR）法と称する。ＦＣＲ法は、コンベンショナル駆動の典型的方法の１つである。なお、全画素を一括で変化させる場合、１ライン当たりの時間は非常に小さくなる。ＦＣＲ法の典型的な走査速度は１〜１０ｍｓ／ラインである。ＦＣＲ法では、駆動電圧を高くすると時間が短縮できるが、ＦＣＲ法で１ｍｓ／ラインを実現するには約１００Ｖの高電圧が必要になる。このような高電圧の電源およびドライバＩＣとも入手が困難で、高コストになるという問題を生じる。これに対して、電源およびドライバＩＣの入手の容易な電源電圧３６Ｖの場合には、走査速度は４ｍｓ／ライン程度である。

プレーナ状態からフォーカルコニック状態への遷移は，全画素を一括で行うため，じっくり時間をかけて良好な黒（高コントラスト）を実現することができる。表示パネルのライン数を１０００ラインとすると，４ｍｓ／ラインでの走査に要する時間は４秒である。プレーナ状態からフォーカルコニック状態への一括遷移で高コントラストを実現するのに必要な時間は２００ｍｓ程度であり、走査時間の合計に比べて十分に小さく、高コントラストは時間の問題を生じることなく実現できる。

しかし、ＦＣＲ法は、中間調の実現に図２の右側のＢ領域を利用し、フォーカルコニック状態からプレーナ状態への遷移を１ライン毎に行う方式である。Ｂ領域の電圧応答特性は極めて急峻なため、明状態の明るさは良好であるが、中間調の明るさが不安定、かつ不均一であり、ＦＣＲ法には、中間調の再現性向上が不十分であるという一般的な課題がある。

第３の従来例は、図２の右側のＢ領域を利用して２値表示を行う第１ステップを行った後、明状態であるプレーナ状態の画素に対して、図２の左側のＡ領域を利用して低電圧の幅狭パルスを複数回印加して明るさを減ずる第２ステップを行う駆動方式である。この駆動方式は、明るさが安定し、かつ均一な中間調を表示することができる。しかし、この方式は、図２の左側のＡ領域を利用し、プレーナ状態から様々な飽和度のフォーカルコニック状態への遷移を１ライン毎に行う方式である。左側のＡ領域は、電圧応答特性の変化がゆるやかなため、良好な中間調が表示できるが、黒に近いレベルまで明るさを減ずるには、少なくとも２０ｍｓは必要であり、表示速度が遅いという問題がある。表示パネルのライン数を１０００ラインとし、２値表示を行う第１ステップをＦＣＲ法で行うとすると、典型的には、第１ステップの２値表示に４秒、第２ステップの中間調表示に２０秒、合計２４秒となる。

また、第３の従来例の変形例として、Ｂ領域を利用して複数階調表示を行う第１ステップを行った後、表示した複数階調の画素をＡ領域を利用して更に別の複数の階調に変化させる第２ステップを行う駆動方式がある。しかし、この駆動方式も、第２ステップで、黒に近い階調レベルを一層減ずるため時間が長くなり、第３の従来例と同様に表示速度が遅いという問題を有する。

以上がコンベンショナル駆動の典型的な従来例である。いずれの従来例も表示速度が遅いという問題があった。

第４の従来例は、すでに述べたダイナミック駆動方式である。ダイナミック駆動方式は、図２の右側のＢ領域を利用し、最終的な状態がプレーナ状態かフォーカルコニック状態かを１ライン毎に設定する。ダイナミック駆動方式は、各ラインの画素の状態確定を待たずに次ラインの処理に進む方式であり、設定に要する選択期間の長さは１ｍｓ程度であり、表示パネルのライン数を１０００ラインとすると、表示時間は典型的には１秒である。
ダイナミック駆動では、プレーナ状態およびフォーカルコニック状態の両方の状態とも明状態の明るさと暗状態の暗さの飽和度が低いため、高コントラスト化が一般的な課題である。また、プレーナとフォーカルコニックのいずれの状態に遷移するかを決定する条件はマージンが小さいため、パネルの製造誤差や周囲温度に対する表示（特に中間調）の安定性向上も、一般的な課題である。

第５の従来例は、ダイナミック駆動とコンベンショナル駆動を組み合わせた駆動方式である。第５の従来例では、最初にダイナミック駆動でやや低コントラストの２値表示を行った後、コンベンショナル駆動で上書きすることで、高コントラスト化、中間調表示、および異常表示の除去を行う。コンベンショナル駆動で図２の左側のＡ領域を利用し、黒に近いレベルまで明るさを減ずるには、少なくとも２０ｍｓは必要であり、表示の高速化が課題である。表示パネルのライン数を１０００ラインとすると、表示時間の典型的な値は、２値表示に１秒、中間調表示に２０秒、合計２１秒となる。

特開２００８−２６８５６６号公報 特許第３７１３９５４号 国際公開２００６／１０３７３８Ａ１ 米国特許第６１５４１９０号 特開２００７−１２８０４３号公報

J.Ruth, et al. "LOW COST DYNAMIC DRIVE SCHEME FOR REFLECTIVE BISTABLE CHOLESTERIC LIQUID CRYSTAL DISPLAYS, Flat Panel Display ‘97

図９は、上記の典型的な従来例の特徴をまとめた表を示し、表示時間は典型的な場合の試算値である。

図９に示すように、中間調の表示特性がすぐれたものは、全て表示時間が１０〜２４秒と長い。現在、電子ペーパーの最大市場は電子書籍、携帯情報端末等であるが、これらは表示時間（書き換え時間）１〜２秒の高速表示を必要とする。したがって、この要求を満たすために現状ではダイナミック駆動が用いられているが、中間調の表示能力が不十分なため、実効的な色数は８〜６４色程度に留まっている。

フルカラー表示では、表示時間は数秒程度まで許されるが、現実にはやや低コントラストでも１０秒、高コントラストなら２０秒以上が必要であり、コレステリック液晶パネルを電子書籍、携帯情報端末等に適用する上での最大の制約となっていた。

このように、コレステリック液晶パネルを備える装置では、中間調の安定性・均一性に優れ、コントラストが高く、かつ表示時間が数秒以内であることが望まれていた。この要望が実現できれば、コレステリック液晶パネルを備える表示装置の応用範囲を広げて商品価値を向上させることが可能である。

実施形態の表示装置は、多階調表示を行うコレステリック液晶表示パネルと、コレステリック液晶表示パネルの駆動回路と、制御回路と、を備える表示装置である。実施形態の表示装置では、制御回路が、表示する階調に応じて、各画素を、最も明るい最高階調のグループと、もっとも暗い最低階調のグループと、最低階調に近似した少なくとも１つの低中間階調のグループと、最高階調と中間階調の間の高中間階調のグループと、に分類する。そして、駆動回路は、コレステリック液晶表示パネルに第１の駆動波形を印加して、最高階調のグループおよび高中間階調のグループの画素を最高階調状態に、最低階調のグループの画素を最低階調状態に、低中間階調のグループの画素を表示する階調に応じた状態にする。さらに、駆動回路は、コレステリック液晶表示パネルに第２の駆動波形を印加して、高中間階調のグループの画素を、表示する階調に応じた状態にする。

実施形態によれば、コレステリック液晶表示パネルを利用して、表示品質を維持した上で、実用上の要求を満たせる書き込み速度を有する表示装置が実現できる。

図１は、コレステリック液晶の双安定状態（プレーナ状態とフォーカルコニック状態）を説明する図である。 図２は、パルス電圧によるコレステリック液晶の状態変化を説明する図である。 図３は、コレステリック液晶に印加する大きな電圧と広いパルス幅のパルスによる反射率の変化を説明する図である。 図４は、コレステリック液晶に印加する中間電圧と狭い２種類のパルス幅のパルスによる反射率の変化を説明する図である。 図５は、コンベンショナル駆動およびダイナミック駆動によるコレステリック液晶の状態変化を説明する図である。 図６は、ダイナミック駆動の駆動電圧を説明する図である。 図７は、１枚のコレステリック液晶パネルの構造を示す図である。 図８は、コレステリック液晶パネルの印加パルスの電圧に対する反射率（明度）の変化を示す電圧応答特性図である。 図９は、典型的な従来例の特性と問題点を説明する図である。 図１０は、実施形態のカラー表示装置が備えるコレステリック液晶パネルの積層構造を示す図である。 図１１は、実施形態のカラー表示装置の概略構成を示す図である。 図１２は、実施形態におけるドライバ出力電圧と液晶印加電圧を示す図である。 図１３は、実際に印加される対称パルスの例を示す図である。 図１４は、第１実施形態における処理を示すフローチャートである。 図１５は、第１実施形態における各階調レベルに対する処理を説明する図である。 図１６は、第１実施形態における第１ステップのダイナミック駆動波形を示す図である。 図１７は、第１実施形態の第１ステップにおいて印加するダイナミック駆動波形のパルス長と反射率の関係を示す図である。 図１８は、第１実施形態の第２ステップにおけるコンベンショナル駆動方式を説明する図である。 図１９は、第２実施形態の制御回路への入力信号を示す図である。 図２０は、第２実施形態における処理を示すフローチャートである。 図２１は、第２実施形態における各階調レベルに対する処理を説明する図である。 図２１は、第２実施形態における擬似階調処理で使用するディザマトリクスを示す図である。 図２３は、第２実施形態において擬似階調処理が施される階調のマトリクス表示を示す図である。 図２４は、第３実施形態における各階調レベルに対する処理を説明する図である。 図２５は、第３実施形態において擬似階調処理が施される階調のマトリクス表示を示す図である。 図２６は、第４実施形態における第１ステップの処理を示すフローチャートである。 図２７は、第４実施形態の第１ステップにおいて印加されるパルスの印加時間と反射率の関係を示す図である。 図２８は、周囲温度に対するコレステリック液晶パネルで実現できるコントラスト比の変化を示す図である。

実施形態の表示装置は、もっとも色再現性に優れる３層構造ＲＧＢカラーコレステリック液晶表示パネルを使用する。

図１０は、実施形態で使用する３層構造ＲＧＢカラーコレステリック液晶表示パネルの構成を示す図である。図１０に示すように、この表示パネル１０は、見る側から順番に、青（ブルー）用パネル１０Ｂ、緑（グリーン）用パネル１０Ｇ、および赤（レッド）用パネル１０Ｒの３枚のパネルが積層されており、レッド用パネル１０Ｒの下側には光吸収層１７が設けられている。３枚のパネル１０Ｂ、１０Ｇ、１０Ｒは、光吸収層１７以外は図７に示したパネルと同様の構成を有するが、波長特性が異なる。パネル１０Ｂは反射の中心波長が青色（約４８０ｎｍ）、パネル１０Ｇは反射の中心波長が緑色（約５５０ｎｍ）、パネル１０Ｒは反射の中心波長が赤色（約６３０ｎｍ）になるように、液晶材料およびカイラル材が選択され、カイラル材の含有率が決定されている。パネル１０Ｂ、１０Ｇおよび１０Ｒは、青層用制御回路１８Ｂ、緑層用制御回路１８Ｇおよび赤層用制御回路１８Ｒで、それぞれ駆動される。

図７を参照して、各パネル１０Ａの構成を説明する。図７に示すように、表示パネル１０Ａは、上側基板１１と、上側基板１１の表面に設けられた上側電極層１４と、下側基板１３の表面に設けられた下側電極層１５と、シール材１６と、を有し、光を入射させる側とは反対側の下側基板１３の下（外面）には、必要に応じて可視光吸収層１７が設けられる。

上側基板１１と下側基板１３は、電極が対向するように配置され、間に液晶材料を封入した後シール材１６で封止される。なお、液晶層１２内にスペーサが配置されるが図示は省略している。上側電極層１４と下側電極層１５の電極には、駆動回路１８から電圧パルス信号が印加され、それにより液晶層１２に電圧が印加される。液晶層１２は、コレステリック相を示すコレステリック液晶組成物であり、液晶層１２に電圧を印加して、液晶層１２の液晶分子をプレーナ状態またはフォーカルコニック状態にして表示を行う。

上側基板１１と下側基板１３は、いずれも透光性を有している。透光性を有する基板としては、ガラス基板があるが、ガラス基板以外にも、ＰＥＴ（ポリエチレンテレフタレート）やＰＣ（ポリカーボネート）などのフィルム基板を使用してもよい。

上側電極層１４と下側電極層１５の電極の材料としては、例えば、インジウム錫酸化物(ITO: Indium Tin Oxide)が代表的であるが、その他インジウム亜鉛酸化物(IZO: Indium Zic Oxide)などの透明導電膜を使用することが可能である。

上側電極層１４の透明電極は、上側基板１１上に互いに平行な複数の帯状の上側透明電極として形成され、下側電極層１５の透明電極は、下側基板１３上に互いに平行な複数の帯状の下側透明電極として形成されている。そして、上側基板１１と下側基板１３は、基板に垂直な方向から見た時に、上側電極と下側電極が交差するように配置され、交差部分に画素が形成される。

電極上には絶縁性のある薄膜が形成される。この薄膜が厚いと駆動電圧を高くする必要があり、ＳＴＮ用などの汎用ドライバで駆動回路を構成するのが難しくなる。逆に、薄膜がないとリーク電流が増加するため、消費電力が増大するという問題を生じる。ここでは、薄膜は比誘電率が約５であり、液晶よりもかなり低いため、薄膜の厚さは約０．３μｍ以下とするのが適している。

なお、この絶縁性薄膜は、ＳｉＯ₂の薄膜、あるいは配向安定化膜として知られているポリイミド樹脂、アクリル樹脂などの有機膜で実現できる。

次に、スペーサについて説明する。上記のように、液晶層１２内にスペーサが配置され、上側基板１１と下側基板１３の間隔、すなわち液晶層１２の厚さを一定にする。スペーサは、一般に樹脂製または無機酸化物製の球体であるが、基板表面に熱可塑性の樹脂をコーティングした固着スペーサを使用することも可能である。このスペーサによって形成されるセルギャップは３．５μｍ〜６μｍの範囲が適正である。セルギャップがこの値より小さいと反射率が低下して暗い表示になり、逆のこの値より大きいと駆動電圧が上昇して汎用ドライバによる駆動が困難になる。

液晶層１２を形成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０重量％（ｗｔ％）添加したコレステリック液晶である。ここで、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％とした時の値である。

ネマティック液晶としては、従来から公知の各種のものを使用可能であるが、誘電率異方性（Δε）が１５〜３５の範囲の液晶材料であることが望ましい。誘電率異方性が１５以下であれば、駆動電圧が全体的に高くなり、駆動回路に汎用ドライバを使用できなくなる。一方、誘電率異方性が１５以上となると、全選択電圧と半選択電圧のＶ^２Ｔの比率は大きくなると考えられ、この場合にはさらに液晶材料自体の信頼性に問題が生じる。

また、屈折率異方性（Δｎ）は、０．１８〜０．２６であることが望ましい。屈折率異方性が、この範囲より小さいと、プレーナ状態の反射率が低くなり、この範囲より大きいと、フォーカルコニック状態での散乱反射が大きくなるのに加えて、粘度も高くなり、応答速度が低下する。

以上、実施形態で使用する３層構造ＲＧＢカラーコレステリック液晶表示パネルについて説明したが、実施形態は説明したパネルに限定されるものではないのはいうまでもない。

図１１は、実施形態の表示装置の全体構成を示す図である。ＲＧＢカラーコレステリック液晶表示パネル１０は、Ａ４判ＸＧＡ仕様で、１０２４×７６８画素を有する。電源２１は、例えば３Ｖ〜５Ｖの電圧を出力する。昇圧部２２は、ＤＣ−ＤＣコンバータなどのレギュレータにより、電源２１からの入力電圧を３６Ｖ〜４０Ｖに昇圧する。この昇圧レギュレータは、専用ＩＣが広く使用されており、そのＩＣにはフィードバック電圧を設定することにより、昇圧電圧を調整する機能を有している。従って、抵抗による分圧などにより生成した複数の電圧を選択してフィードバック端子に供給するように構成することで、昇圧電圧を変化させることが可能である。

電圧切替部２３は、抵抗分割などにより各種の電圧を生成する。電圧切替部２３におけるリセット電圧と階調書込み電圧のスイッチングには、高耐圧のアナログスイッチを用いてもよいが、トランジスタによる単純なスイッチング回路を使用することも可能である。電圧安定部２４は、電圧切替部２３から供給される各種の電圧を安定化させるために、オペアンプのボルテージフォロア回路を使用することが望ましい。オペアンプは、容量性負荷に対して強い特性を有するものを使用するのが望ましい。なお、オペアンプに接続する抵抗を切り替えることにより増幅率を切り替える構成が広く知られており、この構成を使用すれば、電圧安定部２４から出力する電圧を容易に切り替えることが可能である。

原振クロック部２５は、動作の基本となる基本クロックを発生する。分周部２６は、基本クロックを分周して、後述する動作に必要な各種クロックを生成する。

制御回路２７は、基本クロック、各種クロックおよび画像データＤに基づいて制御信号を生成して、コモンドライバ２８およびセグメントドライバ２９に供給する。

コモンドライバ２８は７６８本のスキャンラインを駆動し、セグメントドライバ２９は１０２４本のデータラインを駆動する。ＲＧＢの各画素に与える画像データが異なるため、セグメントドライバ２９は各データラインを独立して駆動する。コモンドライバ２８は、ＲＧＢのラインを共通に駆動する。本実施形態では、ドライバＩＣは、汎用の２値出力のＳＴＮドライバを使用した。利用可能なドライバＩＣは、様々なものが使用可能である。

図１２は、コモンドライバ２８およびセグメントドライバ２９の出力電圧を説明する図である。後述する第２ステップ時の印加電圧を例として、ドライバの動作を説明する。

セグメントドライバ２９およびコモンドライバ２８は、例えば、図１２の（Ａ）に示すようなパルスを出力する。このようなパルスをパネル１０に印加することにより、画素には図１２の（Ｂ）に示すような電圧が印加される。

セグメントドライバ２９には、Ｖ０として２０Ｖが、Ｖ２１ＳおよびＶ３４Ｓとして１０Ｖが、供給され、正極フェーズ（ＦＲ＝１）では正パルスが、負極フェーズ（ＦＲ＝０）では負パルスが、出力される。

コモンライバ２８には、Ｖ０として２０Ｖが、Ｖ２１Ｃとして１５Ｖが、Ｖ３４１Ｃとして５Ｖが、供給され、正極フェーズ（ＦＲ＝１）では負パルスが、負極フェーズ（ＦＲ＝０）では正パルスが、出力される。

図１２の（Ａ）のようなパルスが印加されることにより、スキャンラインが選択状態（コモンがオン）で、データラインも選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては２０Ｖが、負極フェーズ（ＦＲ＝０）では−２０Ｖが印加される。スキャンラインが選択状態（コモンがオン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては１０Ｖが、負極フェーズ（ＦＲ＝０）では−１０Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが選択状態（セグメントがオン）では、正極フェーズ（ＦＲ＝１）においては５Ｖが、負極フェーズ（ＦＲ＝０）では−５Ｖが印加される。スキャンラインが非選択状態（コモンがオフン）で、データラインが非選択状態（セグメントがオフ）では、正極フェーズ（ＦＲ＝１）においては−５Ｖが、負極フェーズ（ＦＲ＝０）では５Ｖが印加される。

従って、選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図１３の（Ａ）に示すようになり、非選択状態のスキャンラインの各画素に印加される電圧パルスの波形は図１３の（Ｂ）に示すようになり、どちらの場合も、選択状態のデータラインの波形を実線で、非選択状態のデータラインの波形を点線で示す。パルス幅が２ｍｓの電圧パルスの場合、電圧が±２０Ｖでは液晶の状態、すなわち反射率が変化するが、電圧が±１０Ｖでは反射率は変化しないので、上記のような波形であれば、スキャンラインとデータラインの両方がＯＮの場合に、階調パルスによる書き込みが行われ、それ以外の場合には書き込みは行われないことになる。実際にはクロストークの問題があるが、本発明には直接関係しないので、説明は省略する。

上記のように、第２ステップにおいて実際に印加される電圧パルスは図６に示すような波形であるが、以下の記載では説明を簡単にするために、０Ｖを中心にして対称な正負のパルスで表す場合がある。また、ＯＦＦパルスの電圧は、書き込みが行われないようなレベルに設定されるものとし、パルスの電圧は、ＯＮパルスの電圧を指すものとする。

以上、実施形態で使用する表示装置の構成について説明した。

次に、第１実施形態の表示装置における画像の書込み処理を説明する。

図１４は、第１実施形態の表示装置の書込み処理を示すフローチャートである。また、図１５は、第１実施形態における各階調レベルに対する処理を説明する図である。

図１４に示すように、第１実施形態での書込み処理は、グループ分類ステップ１０１と、第１ステップ１０２と、第２ステップ１０３と、を備える。

図１５に示すように、画像データは０から９の１０階調表示データであるとする。１０階調表示データは、もともと１０階調表示のデータであっても、例えば、１６階調表示データや、２５６階調表示データに対して階調数を減少させる処理を行って得たデータであってもよい。ここでは、階調９がもっとも明るい最高階調であり、階調０がもっとも暗い最低階調である。

グループ分類ステップ１０１では、階調９の画素を最高階調グループＡに、階調２から８の７階調分の画素を高中間調グループＢに、階調１の画素を低中間調グループＣに、階調０の画素を最低階調グループＤに、分類する。

第１ステップ１０２では、ダイナミック駆動方式を使用して、グループＡおよびＢの画素を階調９に、グループＣの画素を階調１に、グループＤの画素を階調０になるように書き込み処理を行う。したがって、グループＡおよびＢの画素の液晶は主としてプレーナ状態になり、グループＤの画素の液晶は主としてフォーカルコニック状態となる。グループＣの画素は、フォーカルコニック状態の液晶と少しのプレーナ状態の液晶が混在した状態になる。ここでは、全体に示すプレーナ状態の液晶の割合を混在率と称する。

第２ステップ１０３では、コンベンショナル駆動方式を使用して、グループＢの画素を、階調レベル９から表示階調に対応した階調２〜８のいずれかになるように書き込み処理を行う。

図１６は、第１ステップ１０２で使用するダイナミック駆動方式を説明する図であり、（Ａ）はコモンドライバ２８の出力する電圧波形を、（Ｂ）はセグメントドライバ２９の出力する電圧波形を、（Ｃ）は液晶に印加される電圧波形を示す。前述のように、ダイナミック駆動方式は、準備(Preparation)期間と、選択(Selection)期間と、維持(Evolution)と、を備える。各期間の電圧と時間長は，準備期間が４０Ｖ／６０ｍｓ，選択期間が１２Ｖ／０−１ｍｓ，維持期間が２４Ｖ／２０ｍｓである。

図１７は、図１６の電圧波形で、選択期間におけるパルス長を、選択期間のパルスのデューティ比を変えることにより変化させた場合の反射率の変化を示す図である。図示のように、パルス長が０．１ｍｓより小さければ反射率が低い状態になり、０．３ｍｓより大きければ反射率が高い状態になり、０．１ｍｓ〜０．３ｍｓの間であれば中間調の反射率の状態になる。第１実施形態では、階調０の画素には、反射率が最大値の１２％（＝最小値）になるように、パルス幅が０ｍｓ、すなわち選択期間の存在しない波形を印加する。同様に、１０階調中の階調１の画素には、反射率が最大値の２０．８％になるように、パルス幅が０．１６ｍｓの波形を印加し、階調９の画素には、反射率が最大値になるように、パルス幅が１ｍｓの波形を印加する。第１ステップに要する時間は、約１秒になる。

ダイナミック駆動方式は、広く知られているので、これ以上の説明は省略する。

図１８は、第２ステップ１０２におけるコンベンショナル駆動方式を説明する図である。第２ステップ１０２では、図４に示した電圧波形のパルスを印加して、第１ステップで階調９、すなわち液晶が主としてプレーナ状態である状態に設定された階調２〜８の画素を、表示階調に変化させる。コンベンショナル駆動方式では、パルス印加の累積時間が反射率の変化に関係する。そこで、第２ステップ１０２では、（Ａ）±２４Ｖの１ｍｓ幅の第１サブパルスの走査、（Ｂ）±２４Ｖの０．６ｍｓ幅の第２サブパルスの走査、および（Ｃ）±２４Ｖの０．２ｍｓ幅の第３サブパルスの走査を行う。図１８に示すように、階調２の画素は、第１から第３サブパルスのすべてでオンされ、累積印加時間が１．８ｍｓになる。同様に、階調３の画素は、第１および第２サブパルスでオンされ、第３サブパルスでオフされ、累積印加時間が１．６ｍｓになる。以下同様に、階調４から８の累積印加時間は、１．２ｍｓ、１．０ｍｓ、０．８ｍｓ、０．６ｍｓ、０．２ｍｓになる。これにより、各階調の画素は、対応する反射率（明度）になる。代２ステップに要する時間は焼く１．８秒になる。したがって、第１ステップと第２ステップを合わせた書き込みに要する時間は合計で約２．８秒になる。

ここで、第１実施形態における書き換え時間および表示品質について説明する。

ダイナミック駆動は、高速駆動が可能であるが、得られる明状態および暗状態に対応する最高階調および最低階調のレベルは、不十分である。一方、図２の右側の領域Ｂを使用するコンベンショナル駆動は、高速駆動が可能であり、最初に十分な時間をかけて最低階調にするため、十分に暗い最低階調が得られる。このように、ダイナミック駆動および図２の右側の領域Ｂを使用するコンベンショナル駆動は、高速駆動が可能であり、コンベンショナル駆動では、十分に暗い最低階調が得られる。しかし、ダイナミック駆動および図２の右側の領域Ｂを使用するコンベンショナル駆動による画像は、中間調のレベルのバラツキが大きいという問題がある。

そこで、前述の従来例のように、ダイナミック駆動および図２の右側の領域Ｂを使用するコンベンショナル駆動により、最低階調の画素は最低階調に、それ以外の画素は最高階調に設定する。その後、図２の左側の領域Ａを使用するコンベンショナル駆動により、最低階調および最高階調以外の画素を、最高階調から対応する階調に変化させることが考えられる。これによれば、最低階調に近い画素は、図２の左側の領域Ａを使用するコンベンショナル駆動により、最高階調から対応する階調に変化されることになるが、これに要する時間は非常に長いという問題がある。例えば、最高階調から最低階調に近い階調に変化させるのに要する時間は、最高階調と最低階調の中間付近の階調に変化させるのに要する時間の数倍である。

第１実施形態では、領域Ａを使用するコンベンショナル駆動を使用した場合に書き込み時間が長くなる最低階調に近い階調は、ダイナミック駆動により書き込みを行う。そして、領域Ａを使用するコンベンショナル駆動でも比較的短時間に書き込めるそれ以外の階調を、領域Ａを使用するコンベンショナル駆動で書き込む。これにより書き込み時間を短くすることができる。

しかも、ダイナミック駆動により書き込まれた最低階調に近い階調は、最高階調と最低階調の中間付近の階調に比べて、バラツキがやや小さい。さらに、黒（最低階調）に近いレベルでは人の眼の粒状性に対する感度が下がるため、たとえダイナミック駆動により書き込まれた最低階調に近い暗い階調のレベルがばらついて粒状性が損なわれても、大きく影響しない。

したがって、ダイナミック駆動の代わりに図２の右側の領域Ｂを使用するコンベンショナル駆動を適用して第１ステップを行う場合も高速処理が可能であり、同様の効果が得られる。これについては後述する。

次に、第２実施形態の表示装置を説明する。第２実施形態の表示装置は、制御回路２７に入力する信号および画像データを擬似階調処理することが、第１実施形態の表示装置と異なるが、他の部分は同じである。

図１９は、第２実施形態の表示装置の制御回路２７に入力する信号を示す図である。

図１９に示すように、第２実施形態の表示装置の制御回路２７は、表示モード信号および周囲温度のデータが入力されることが、第１実施形態の表示装置の制御回路と異なる。

図２０は、第２実施形態の表示装置の書込み処理を示すフローチャートである。また、図２１は、第２実施形態における各階調レベルに対する処理を説明する図である。

図２０に示すように、第２実施形態での書込み処理は、表示階調数決定ステップ１１１と、擬似階調処理ステップ１１２と、グループ分類ステップ１１３」と、第１ステップ１１４と、第２ステップ１１５と、を備える。

図２１に示すように、画像データは０から１５の１６階調データである。表示階調数決定ステップ１１１では、表示モードや周囲温度のデータなどに基づいて、１５階調のうち表示する階調、および表示しない階調を決定する。この処理については後述するので、ここでは、階調０、４、８〜１５の１０階調を表示し、階調１〜３および５〜７の６階調は表示しないとする。原画像データの階調数は、一般的には２５６階調であり、１６階調データへの変換は、外部装置で多値ディザ法や多値誤差拡散法を用いて行い、変換後の１６階調データを表示装置に供給することができるが、この変換を表示装置で行うようにしてもよい。

第２ステップ１１４で階調１５から変化させて書き込まれる階調のうち一番暗い階調は階調８なので、階調０〜７は、擬似階調処理により、第１ステップ１１３で書き込まれる階調０または階調４と、第２ステップ１１４で書き込まれる階調８を混在させることで表す。

擬似階調処理には各種あるが、ここでは、２×２ドットのディザマトリックスを用いた組織的ディザ法を適用する。さらに、代表的なディザマトリックスには、図２２の（Ａ）に示すＢａｙｅｒ型と図２２の（Ｂ）に示す渦巻型とがあり、いずれを用いることも可能であるが、ここではＢａｙｅｒ型を使用する。

図２３は、２×２ドットの平均階調が０〜７の場合の各ドットの表現を示す図である。

画素値が階調０〜３の場合、画素のＸＹアドレスの最下位ビットが（０，０）の場合を上記ディザマトリックスの左上に、（１，１）の場合を右下に対応づける。平均階調が０の表示は、４個の画素値を全て階調０にすることで得られる。平均階調が１の表示は、３個の画素値を階調０に、１個の画素値を会長４にすることで得られる。平均階調が２の表示は、２個の画素値を階調０に、２個の画素値を階調４にすることで得られる。平均階調が３の表示は、１個の画素値を階調０に、３個の画素値を階調４にすることで得られる。すなわち、表示すべき階調レベルをＮとすると、上記ディザマトリックスの値とＮとを比較し、ディザマトリックスの値がＮより小さければ画素値を階調４に、Ｎに等しいか大きければ画素値を階調０にする。

画素値が階調４〜７の場合、上記の説明で、階調０を階調４に、階調４を階調８に読み換えればよい。

以上のようにして、画像データは、擬似階調処理１１２により、階調０、４、８〜１５のみで表されるように変換され、表示する階調数は第１実施形態と同じ１０個である。したがって、第２実施形態のグループ分類ステップ１１３、第１ステップ１１４および第２ステップ１１５は、第１実施形態のグループ分類ステップ１０１、第１ステップ１０２および第２ステップ１０３と同様に行うことができるので、説明は省略する。

第２実施形態では、階調０から階調１５のうち、暗い中間レベルである階調１〜３については階調０と階調４を利用した擬似階調処理で、およびやや暗い階調５〜７については階調４と階調８を利用した擬似階調処理で作り出される。したがって、表示は第２ステップで表示される安定性および均一性の高い中間調が主体となるため、これに第１ステップで表示される安定性および均一性が十分でない黒に近い階調４を混合しても、粒状性を大きく損なうことはなく、良好な表示が行える。

次に、第３実施形態の表示装置を説明する。第３実施形態の表示装置は、第１ステップで書き込む階調が４個に増加し、表示する階調数が１２階調であることが、第２実施形態の表示装置と異なるが、他の部分は同じである。

図２４は、第３実施形態における各階調レベルに対する処理を説明する図である。

図２４に示すように、画像データは０から１５の１６階調データである。表示階調数決定ステップ１１１では、階調０、２、４、６、８〜１５の１２階調を表示し、階調１、３、５、７の４階調は表示しないと決定する。

第２ステップで階調１５から変化させて書き込まれる階調のうち一番暗い階調は階調８なので、階調０〜７は、擬似階調処理により、第１ステップ１１３で書き込まれる階調０、２、４または６と、第２ステップで書き込まれる階調８を混在させることで表す。擬似階調処理は、第２実施形態と同様に、２×２ドットのディザマトリックスを用いた組織的ディザ法を適用し、Ｂａｙｅｒ型を使用した例を示す。

平均階調が０の表示は、４個の画素値を全て階調０にすることで得られる。平均階調が１の表示は、２個の画素値を階調０に、２個の画素値を階調２にすることで得られます。以下、同様であり、説明は省略する。第３実施形態における擬似階調処理後の画素値を、図２５に示す。

第３実施形態のグループ分類ステップでは、階調１５をグループＡに、階調８〜１４をグループＢに、階調２、４および６をグループＣに、階調０をグループＤに、分類する。

第３実施形態の第１ステップにおいては、ダイナミック駆動方式を使用して、グループＡおよびＢの画素を階調１５に、グループＣの画素をそれぞれ対応する階調２、４および６に、グループＤの画素を階調０になるように書き込み処理を行う。

階調２、４および６の書き込み処理は、図１７に示したグラフから選択期間のパルス長を設定することにより行う。具体的には、階調２は最大反射率の２３％になるようにパルス幅を０．１８ｍｓに、階調４は最大反射率の３４％になるようにパルス幅を０．２１ｍｓに、階調６は最大反射率の４５％になるようにパルス幅を０．２２ｍｓに、設定する。なお、第１実施形態と同様に、階調０はパルス幅を０ｍｓに、階調１５はパルス幅を１ｍｓに設定する。

第２ステップ１０３は、コンベンショナル駆動方式を使用して、グループＢの画素を、階調レベル９から表示階調に対応した階調２〜８のいずれかになるように書き込み処理なので、第１および第２実施形態と同じであり、説明は省略する。

第１から第３実施形態は、図１１に示した表示装置の構成は同じで、制御回路２７における処理を変更するだけで選択できる。

第１から第３実施形態では、第１ステップはダイナミック駆動方式を使用して行ったが、図２の右側の領域Ｂを利用したコンベンショナル駆動方式で第１ステップを行うことも可能である。

第４実施形態の表示装置は、第２実施形態の表示装置において、第１ステップを領域Ｂを利用したコンベンショナル駆動方式で行うようにしたことが異なり、他の部分は同じである。第４実施形態の第１ステップは、例えば特許文献２に記載された駆動方式を使用する。

図２６は、第４実施形態の表示装置における第１ステップの処理を示すフローチャートである。図２６に示すように、第１ステップは、全画素をフォーカルコニック（ＦＣ）状態にリセットするリセットステップ１２１と、第１サブステップ１２２と、第２サブステップ１２３と、を備える。

リセットステップ１２１では、液晶に強い電界を印加してホメオトロピック状態にした後、さらに弱い電界を印加した後電界を除去するか、時間をかけて、強い電界を緩やか除去することにより、全画素をフォーカルコニック状態にする。この処理は全画素同時に行われるので、この処理に要する時間は短い。また、時間をかけて十分な黒になる最低階調を得ることが可能である。

第１サブステップ１２２および第２サブステップ１２３では、特許文献２に記載された高電圧のパルスを印加して、図２の右側の領域Ｂを利用したコンベンショナル駆動方式で所定の階調０、４および１５の３階調を書き込む。パルスの電圧が４０Ｖの場合、パルスの印加時間とパルスが印加された画素の反射率の関係は、図２７に示される。第４実施形態では、第１実施形態の第２ステップと同様に、第１サブステップ１２２および第２サブステップ１２３で印加されるパルスの累積時間を、図２７に示された関係に基づいて決定する。具体的には、第１サブステップ１２２では、パルス幅２．２５ｍｓのパルスを印加するように走査を行い、階調４にする画素でオンし、それ以外の画素はオフする。さらに、第２サブステップ１２３では、パルス幅５ｍｓのパルスを印加するように走査を行い、階調１５にする階調８〜１５の画素でオンし、それ以外の画素はオフする。したがって、階調０にはパルスを印加しない。

第２ステップは、第２実施形態と同じであるので説明は省略する。

第１実施形態の第１ステップを、第４実施形態の処理で行うことも可能である。その場合には、階調０および階調１０は、第２実施形態の階調０および階調１５と同じように書き込み、階調１はレベルに応じてパルス幅設定して第２実施形態の階調４と同様に書き込む。もし第１実施形態の階調１が第２実施形態の階調４と同じ反射率であれば、同じ条件でよい。

同様に、第３実施形態の第１ステップを、第４実施形態の処理で行うことも可能である。この場合には、第１サブステップおよび第２サブステップに加えて、第３サブステップおよび第４サブステップを行う。第１サブステップでは、パルス幅１．９７ｍｓのパルスを印加するように走査を行い、階調２にする画素でオンし、それ以外の画素はオフする。第２サブステップでは、パルス幅２．２５ｍｓのパルスを印加するように走査を行い、階調４にする画素でオンし、それ以外の画素はオフする。第３サブステップでは、パルス幅２．５３ｍｓのパルスを印加するように走査を行い、階調６にする画素でオンし、それ以外の画素はオフする。第４サブステップでは、パルス幅５ｍｓのパルスを印加するように走査を行い、階調１５にする階調８〜１５の画素でオンし、それ以外の画素はオフする。したがって、階調０にはパルスを印加しない。

第４実施形態は、図１１に示した第１から第３実施形態と、表示装置の構成は同じで、制御回路２７における処理を変更するだけで実現できる。

第１実施形態および第２実施形態では、第１ステップにより３階調を書き込み、第３実施形態では第１ステップにより階調を書き込んだが、第１ステップおよび第２ステップで書き込む階調数は、駆動方式、パネル、表示モード、周囲温度など各種の条件に応じて制御回路が決定するようにしてもよい。第２実施形態の表示階調数決定ステップ１１１について説明する。

図１９に示すように、第２実施形態の表示装置の制御回路２７は、ユーザなどにより設定される表示モード信号が入力される。表示モード信号は、例えば、ドラフトモードと高画質モードのいずれかを指示する。制御回路２７は、ドラフトモードの時には、第１ステップで書き込む階調を階調０と階調１５の２階調とし、第２ステップで書き込む階調を階調８から階調１４の７階調とし、階調１から階調７の７階調に対しては擬似階調処理を行い、階調０と階調８で表す。高画質モードの時には、第１ステップで書き込む階調を階調０、階調４および階調１５の３階調とし、第２ステップで書き込む階調を階調８から階調１４の７階調とする。そして、階調１から階調３および階調５から階調７の６階調に対しては擬似階調処理を行い、階調０、階調４および階調８で表す。したがって、高画質モードの時には、上記の第２実施形態の処理が行われることになる。

なお、高画質モードをさらに第１高画質モードと第２高画質モードの２段階に分けてもよい。この場合、第１高画質モードでは、第２実施形態のように、階調０、階調４および階調１５の３階調を第１ステップで書き込み、第２高画質モードでは、第３実施形態のように、階調０、２、４、６および１５の５階調を第１ステップで書き込む。後は、第２および第３実施形態と同じである。

また、高画質モードでは、第４実施形態の第１ステップのように、一旦全画素をフォーカルコニック状態にした後、図２の右側の領域Ｂを利用したコンベンショナル駆動方式で第１ステップを行うようにしてもよい。さらに高画質モードを第１および第２高画質モードに分ける場合には、第１高画質モードでは、第１ステップはダイナミック駆動により階調０、４および１５の３階調を書き込む。そして、第２高画質モードでは、第１ステップはコンベンショナル駆動により階調０、２、４、６および１５の５階調を書き込む。

図２８は、周囲温度とコレステリック液晶表示装置が表示できる表示コントラストの関係を示す図である。図２８に示すように、コントラストは、常温（約３０℃）で最大であり、温度が低くても高くても減少する。常温時のコントラストの値は５．０であり、表示装置の使用温度範囲の−２０℃から７０℃の範囲では、−２０℃の時に最小であり、その値は１．４である。

ここで、常温での階調数を１６階調とした場合、階調のレベル（反射率）を対数リニアで表すと、１階調当たりの「コントラストの常用対数」はｌｏｇ_１０（５．０／１５）＝０．０４６６になる。コントラストが最小になる−２０℃の時に、常温時と同じスケール（常用対数コントラストの間隔）で表示すると、階調数はｌｏｇ_１０（１．４／０．０４６６）＝３．１４なので４となる。これは高温時も同様である。

そこで、周囲温度を検出する温度センサ（図示せず）を設け、図１９に示すように、制御回路２７は周囲温度データが入力されるように構成する。制御回路２７は、入力された周囲温度データに応じて、以下のような制御を行う。

高温／低温時には、第１ステップで階調０と階調１５の２階調を書き込み、第２ステップでは４階調を書き込む。第２ステップで書き込む４階調は、例えば、階調８、１０、１２、１４である。常温時には、第３実施形態のように、第１ステップで階調０、２、４、６および１５の５階調を書き込み、第２ステップでは階調８から１４の７階調を書き込む。

さらに、制御回路２７は、画像データにおける画素値の出現頻度に応じて、以下のような制御を行うようにしてもよい。

白黒の略中間よりやや暗い階調の出現が高い場合、第２ステップで書き込む階調を、白黒の略中間より暗い階調以上の明るい階調を含む広い範囲とする。したがって、第１ステップでは、白黒の略中間より暗い階調と黒に対応する最低階調の間の階調が書き込まれる。そして、白黒の略中間よりやや暗い階調の出現が低い場合、第２ステップで書き込む階調を、白黒の略中間より明るい階調レベル以上の狭い範囲とする。したがって、第１ステップでは、白黒の略中間より明るい階調と黒に対応する最低階調の間の階調が書き込まれる。

さらに、制御回路２７は、ＲＧＢの各色に応じて、以下のような制御を行うようにしてもよい。

青の表示パネルについては、第１ステップで書き込む階調として、白黒の略中間よりやや暗い階調レベルを含む広い範囲の階調を書き込む。緑の表示パネルについては、第１ステップで書き込む階調として、黒に近い階調だけを含む狭い範囲の階調を書き込む。

青に対しては、人の眼の粒状性に対する感度は著しく低い。高速な第１の駆動波形で、広い範囲の階調レベルをカバーすることで、青主体の画像は早めに完成状態に近づく。
緑に対しては、人の眼の粒状性に対する感度は最も高い。粒状性の大きい画像が書き込まれる第１ステップで、狭い範囲の階調だけをカバーすることで、画像全体の粒状性は極小化される。

さらに、制御回路２７は、画像データに応じて、以下のような制御を行うようにしてもよい。

第１ステップにおいて、駆動波形（パルス）を全ての表示ラインに対して印加する。第２ステップにおいては、各ラインごとに、書き込む中間調の画素の有無を判定し、そのような中間調の画素が存在しない場合には第２ステップの駆動波形（パルス）を印加せず、そのような中間調の画素が存在ラインに対してのみ駆動波形（パルス）を印加する。

文字・線画などが主体の画像では、比較的低速な第２ステップでの駆動波形の印加が多くの表示ラインでスキップされるため、表示時間は著しく短縮される。

以上説明したように、開示の実施形態によれば、コレステリック液晶表示パネルを備える表示装置およびその駆動方法において、中間調の安定性・均一性に優れ，かつ高コントラストの中間調表示／フルカラー表示が高速に実現できる。例えば、表示パネルのライン数が１０００ラインの場合、従来は階調性の良好なフルカラー表示において、中コントラスト時には１０秒、高コントラスト時には２４秒を要していたが、実施形態であれば、階調性の良好なフルカラー表示を、中コントラスト時には３秒、高コントラスト時には６秒で行えるようになる。

以上の実施形態を説明したが、開示の技術はこれに限定されるものでないことはいうまでもない。

以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
多階調表示を行うコレステリック液晶表示パネルと、
前記コレステリック液晶表示パネルの駆動回路と、
制御回路と、を備える表示装置であって、
前記制御回路は、表示する階調に応じて、各画素を、もっとも明るい最高階調のグループと、もっとも暗い最低階調のグループと、前記最低階調に近似した少なくとも１つの低中間階調のグループと、前記最高階調と前記低中間階調の間の高中間階調のグループと、に分類し、
前記駆動回路は、前記コレステリック液晶表示パネルに第１の駆動波形を印加して、前記最高階調のグループおよび前記高中間階調のグループの画素を最高階調状態に、前記最低階調のグループの画素を最低階調状態に、前記低中間階調のグループの画素を表示する階調に応じた状態にし、
前記駆動回路は、前記コレステリック液晶表示パネルに第２の駆動波形を印加して、前記高中間階調のグループの画素を、表示する階調に応じた状態にする、ことを特徴とする表示装置。
（付記２）
前記最高階調はプレーナ状態に対応し、前記最低階調はフォーカルコニック状態に対応し、中間調は前記プレーナ状態と前記フォーカルコニック状態が混在する状態に対応し、前記プレーナ状態と前記フォーカルコニック状態の混在率に応じて階調レベルが異なる付記１に記載の表示装置。
（付記３）
前記駆動回路は、前記コレステリック液晶表示パネルに前記第１の駆動波形を印加してダイナミック駆動を行い、
前記駆動回路は、前記コレステリック液晶表示パネルに前記第２の駆動波形を印加してコンベンショナル駆動を行う、付記１または２に記載の表示装置。
（付記４）
前記駆動回路は、前記コレステリック液晶表示パネルに前記第１の駆動波形を印加して、全画素を前記フォーカルコニック状態にした後、前記最高階調のグループおよび前記高中間階調のグループの画素を前記プレーナ状態に変化させると共に、前記低中間階調のグループを前記プレーナ状態と前記フォーカルコニック状態が混在する状態に変化させるコンベンショナル駆動を行い、
前記駆動回路は、前記コレステリック液晶表示パネルに前記第２の駆動波形を印加して、前記高中間階調のグループの画素を前記プレーナ状態と前記フォーカルコニック状態が混在する状態に変化させるコンベンショナル駆動を行う、付記２に記載の表示装置。
（付記５）
前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数および各階調のレベル値を、表示モードに応じて決定する付記１から４のいずれかに記載の表示装置。
（付記６）
前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数および各階調のレベル値を、周囲温度に応じて決定する付記１から４のいずれかに記載の表示装置。
（付記７）
前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数および各階調のレベル値を、画素値出現頻度に応じて決定する付記１から４のいずれかに記載の表示装置。
（付記８）
前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数および各階調のレベル値を、表示パネルの色に応じて決定する付記１から４のいずれかに記載の表示装置。
（付記９）
前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数は、画像データの階調数より少なく、
前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数に応じて、画像データに擬似階調処理を施して表示する階調数に応じた処理済み画像データに変換し、前記処理済み画像データにしたがって前記グループ分けを行う付記１から８のいずれかに記載の表示装置。
（付記１０）
前記駆動回路は、
前記第１の駆動波形を印加して、前記最高階調のグループおよび前記高中間階調のグループの画素を最高階調状態に、前記最低階調のグループの画素を最低階調状態に、前記低中間階調のグループの画素を表示する階調に応じた状態にする処理を、全表示ラインに対して行い、
前記第２の駆動波形を印加して、前記高中間階調のグループの画素を、表示する階調に応じた状態にする処理を、前記高中間階調のグループの画素を含む表示ラインに対してのみ行う付記１から９のいずれかに記載の表示装置。
（付記１１）
多階調表示を行うコレステリック液晶表示パネルの駆動方法であって、
表示する階調に応じて、各画素を、もっとも明るい最高階調のグループと、もっとも暗い最低階調のグループと、前記最低階調に近似した少なくとも１つの低中間階調のグループと、前記最高階調と前記中間階調の間の高中間階調のグループと、に分類し、
第１の駆動波形を印加して、前記最高階調のグループおよび前記高中間階調のグループの画素を最高階調状態に、前記最低階調のグループの画素を最低階調状態に、前記低中間階調のグループの画素を表示する階調に応じた状態にし、
第２の駆動波形を印加して、前記高中間階調のグループの画素を、表示する階調に応じた状態にする、ことを特徴とするコレステリック液晶表示パネルの駆動方法。

１０ 表示素子
１１ 上側基板
１２ 液晶層
１３ 下側基板
１４ 上側電極層
１５ 下側電極層
１７ 吸光層
１８ 制御回路
２１ 電源
２２ 昇圧部
２３ 電圧切替部
２４ 電圧安定部
２７ 制御回路
２８ コモンドライバ
２９ セグメントドライバ

Claims (5)

1. 多階調表示を行うコレステリック液晶表示パネルと、
   前記コレステリック液晶表示パネルの駆動回路と、
   制御回路と、を備える表示装置であって、
   前記制御回路は、表示する階調に応じて、各画素を、もっとも明るい最高階調のグループと、もっとも暗い最低階調のグループと、前記最低階調に近似した少なくとも１つの低中間階調のグループと、前記最高階調と前記低中間階調の間の高中間階調のグループと、に分類し、
   前記駆動回路は、前記コレステリック液晶表示パネルに第１の駆動波形を印加して、前記最高階調のグループおよび前記高中間階調のグループの画素を最高階調状態に、前記最低階調のグループの画素を最低階調状態に、前記低中間階調のグループの画素を表示する階調に応じた状態にし、
   前記駆動回路は、前記コレステリック液晶表示パネルに第２の駆動波形を印加して、前記高中間階調のグループの画素を、表示する階調に応じた状態にする、ことを特徴とする表示装置。
2. 前記最高階調はプレーナ状態に対応し、前記最低階調はフォーカルコニック状態に対応し、中間調は前記プレーナ状態と前記フォーカルコニック状態が混在する状態に対応し、前記プレーナ状態と前記フォーカルコニック状態の混在率に応じて階調レベルが異なる請求項１に記載の表示装置。
3. 前記駆動回路は、前記コレステリック液晶表示パネルに前記第１の駆動波形を印加してダイナミック駆動を行い、
   前記駆動回路は、前記コレステリック液晶表示パネルに前記第２の駆動波形を印加してコンベンショナル駆動を行う、請求項１または２に記載の表示装置。
4. 前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数は、画像データの階調数より少なく、
   前記制御回路は、前記最高階調、前記高中間階調、前記低中間階調および前記最低階調を含む表示する階調数に応じて、画像データに擬似階調処理を施して表示する階調数に応じた処理済み画像データに変換し、前記処理済み画像データにしたがって前記グループ分けを行う請求項１から３のいずれか１項に記載の表示装置。
5. 多階調表示を行うコレステリック液晶表示パネルの駆動方法であって、
   表示する階調に応じて、各画素を、もっとも明るい最高階調のグループと、もっとも暗い最低階調のグループと、前記最低階調に近似した少なくとも１つの低中間階調のグループと、前記最高階調と前記中間階調の間の高中間階調のグループと、に分類し、
   第１の駆動波形を印加して、前記最高階調のグループおよび前記高中間階調のグループの画素を最高階調状態に、前記最低階調のグループの画素を最低階調状態に、前記低中間階調のグループの画素を表示する階調に応じた状態にし、
   第２の駆動波形を印加して、前記高中間階調のグループの画素を、表示する階調に応じた状態にする、ことを特徴とするコレステリック液晶表示パネルの駆動方法。

Images