[go: up one dir, main page]

JP5221065B2 - 不揮発性半導体メモリ装置 - Google Patents

不揮発性半導体メモリ装置 Download PDF

Info

Publication number
JP5221065B2
JP5221065B2 JP2007165366A JP2007165366A JP5221065B2 JP 5221065 B2 JP5221065 B2 JP 5221065B2 JP 2007165366 A JP2007165366 A JP 2007165366A JP 2007165366 A JP2007165366 A JP 2007165366A JP 5221065 B2 JP5221065 B2 JP 5221065B2
Authority
JP
Japan
Prior art keywords
insulating film
memory device
gate electrode
semiconductor memory
nonvolatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007165366A
Other languages
English (en)
Other versions
JP2009004639A (ja
Inventor
祥子 菊地
章 高島
直樹 安田
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007165366A priority Critical patent/JP5221065B2/ja
Priority to US12/142,373 priority patent/US7842996B2/en
Priority to CNA2008101253350A priority patent/CN101330108A/zh
Priority to KR1020080058196A priority patent/KR20080112972A/ko
Publication of JP2009004639A publication Critical patent/JP2009004639A/ja
Application granted granted Critical
Publication of JP5221065B2 publication Critical patent/JP5221065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、不揮発性半導体メモリ装置に関する。
不揮発性半導体メモリ、例えば、フラッシュメモリのメモリセルのサイズは、メモリ容量の大容量化に伴い、微細化が進行している。その一方で、メモリセルについては、そのカップリング比を低下させないことが必要になる。
メモリセルのカップリング比を大きくする技術としては、デバイス構造の面から、例えば、浮遊ゲート電極のチャネル長方向（制御ゲート電極としてのワード線が延びる方向に直交する方向）の側面を制御ゲート電極で覆う構造（以下、立体セル構造）がある。
しかし、立体セル構造では、メモリセルの微細化により、隣接セル間の干渉や、隣接セル間の狭スペースに対する絶縁膜の埋め込み性などの問題が顕著となるため、このような問題を考慮すると、立体セル構造よりも、浮遊ゲート電極のチャネル長方向の側面を制御ゲート電極で覆わない構造（以下、平面セル構造）のほうが好ましい。
平面セル構造では、カップリング比を大きくするために、材料面から、例えば、浮遊ゲート電極と制御ゲート電極との間の電極間絶縁膜に、SiO2／SiN／SiO2（以下、ＯＮＯ膜）よりも高い誘電率を有する高誘電率材料（いわゆるHigh-k 材料）を使用する（例えば、特許文献１を参照）。
ここで注意しなければならない点は、平面セル構造では、電極間絶縁膜に高電界がかかるということである。言い換えれば、電極間絶縁膜には、高誘電率であることに加えて、高電界領域でリーク電流が少ないことが必要とされる。
これは、電荷蓄積層が電荷トラップ機能を有する絶縁膜から構成されるメモリセル、例えば、ＭＯＮＯＳ構造のメモリセルについても言える。即ち、電荷蓄積層と制御ゲート電極との間のブロック絶縁膜には、高誘電率であること、及び、高電界領域でリーク電流が少ないことが必要とされる。
しかし、メモリセルの微細化が進行するなか、今まで、このような性質を持つ材料については、十分な検討がなされていなかった。
特開２００６−２０３２００号公報
本発明は、高電界領域でリーク電流が少なく、不揮発性半導体メモリ装置の電極間絶縁膜又はブロック絶縁膜に適する高誘電率材料を提案する。
本発明の例に係る不揮発性半導体メモリ装置は、第１導電型の半導体領域と、半導体領域内で互いに離間して配置される第２導電型のソース・ドレイン領域と、ソース・ドレイン領域間のチャネル領域上に配置されるトンネル絶縁膜と、トンネル絶縁膜上に配置される浮遊ゲート電極と、浮遊ゲート電極上に配置される電極間絶縁膜と、電極間絶縁膜上に配置される制御ゲート電極とを備え、電極間絶縁膜は、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含み、ランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、電極間絶縁膜の全体において０．３３から０．３９までの範囲内の値をとる。
本発明の例に係る不揮発性半導体メモリ装置は、第１導電型の半導体領域と、半導体領域内で互いに離間して配置される第２導電型のソース・ドレイン領域と、ソース・ドレイン領域間のチャネル領域上に配置されるトンネル絶縁膜と、トンネル絶縁膜上に配置される電荷蓄積層と、電荷蓄積層上に配置されるブロック絶縁膜と、ブロック絶縁膜上に配置される制御ゲート電極とを備え、ブロック絶縁膜は、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含み、ランタノイド系金属と前記アルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、ブロック絶縁膜の全体において０．３３から０．３９までの範囲内の値をとる。
本発明によれば、高電界領域でリーク電流が少ない高誘電率材料を電極間絶縁膜又はブロック絶縁膜とすることで不揮発性半導体メモリ装置の信頼性が向上する。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の主要部は、電極間絶縁膜又はブロック絶縁膜として、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含む高誘電率材料を使用した場合に、高電界領域におけるリーク電流がデバイス仕様から要求される基準値以下となるランタノイド系金属とアルミニウムの組成比にある。
具体的には、ランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値とする。
これにより、電極間絶縁膜又はブロック絶縁膜の高誘電率化によるカップリング比の向上と、電極間絶縁膜又はブロック絶縁膜の高電界領域でのリーク電流特性の改善とを同時に図り、高信頼性の不揮発性半導体メモリ装置を実現する。
２． 実施の形態
図１は、不揮発性半導体メモリ装置を示している。
第１導電型の半導体基板（半導体領域）１１内には、第２導電型のソース・ドレイン拡散層（ソース・ドレイン領域）１２が互いに離間して配置される。半導体基板１１は、例えば、シリコン基板である。ソース・ドレイン拡散層１２は、半導体基板１１内のウェル領域内に形成してもよい。
ソース・ドレイン拡散層１２の間のチャネル領域上には、トンネル絶縁膜（例えば、酸化シリコン）１３を介して電荷蓄積層１４が配置される。また、電荷蓄積層１４上には、絶縁膜１５を介して制御ゲート電極１６，１７が配置される。
ここで、電荷蓄積層１４は、導電体であってもよいし、絶縁体であってもよい。
電荷蓄積層１４が導電体（例えば、導電性ポリシリコン）のときは、電荷蓄積層は、浮遊ゲート電極となる。この場合、浮遊ゲート電極１４と制御ゲート電極１６，１７との間の絶縁膜１５は、電極間絶縁膜となる。また、電荷蓄積層１４が絶縁体（例えば、窒化シリコン）の場合には、電荷蓄積層１４と制御ゲート電極１６，１７との間の絶縁膜１５は、ブロック絶縁膜となる。
制御ゲート電極１６，１７の下層は、例えば、導電性ポリシリコンから構成され、上層は、金属シリサイドから構成される。
本発明の主要部は、概要で説明したように、絶縁膜（電極間絶縁膜又はブロック絶縁膜）１５にある。
絶縁膜１５は、デバイス仕様で要求される書き込み電界が印加されたときに、リーク電流が基準値以下となる材料から構成される。
ここで、デバイス仕様で要求される書き込み電界とは、電極間絶縁膜の場合には、２０〜３０ＭＶ／ｃｍ、ブロック絶縁膜の場合には、１５〜２５ＭＶ／ｃｍである。
本発明では、そのような材料として、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含む高誘電率材料を使用する。また、ランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）を０．３３から０．３９までの範囲内の値にする。
以下、その根拠について説明する。
図２は、リーク電流に関する第１要素実験の結果を示している。
電極間絶縁膜又はブロック絶縁膜としては、ランタノイド系金属酸化物アルミネート（ＬｎＡｌＯｘ）の一つであるランタンアルミネート（ＬａＡｌＯｘ）を使用する。その厚さは、約１６ｎｍとする。また、半導体基板としては、シリコン基板を使用する。
ここで、ＬｎＡｌＯｘ及びＬａＡｌＯｘの「ｘ」は、酸素欠損により、実際の膜の組成が理論値にならない場合があることを意味する。尚、ＬａＡｌＯｘの場合、ｘの理論値は、３である。
同図は、ランタン（Ｌａ）とアルミニウム(Ａｌ)の組成比Ｌａ／（Ａｌ＋Ｌａ）を０．２３から０．４８の範囲内で変化させたときのリーク電流（Ａ／ｃｍ２）の変化を表している。組成比は、膜全体の平均値として、ＩＣＰ発光分光分析により導出した。
電極間絶縁膜又はブロック絶縁膜に印加する電界（１５ＭＶ／ｃｍ、２０ＭＶ／ｃｍ、２５ＭＶ／ｃｍ）は、パラメータである。
同図から明らかなように、組成比Ｌａ／（Ａｌ＋Ｌａ）が０．３３未満になると、高電界領域におけるリーク電流が大きく増加する。また、組成比Ｌａ／（Ａｌ＋Ｌａ）が０．３９を超えても、高電界領域におけるリーク電流が大きく増加する。
結果として、ＬａＡｌＯｘの組成比Ｌａ／（Ａｌ＋Ｌａ）の最適範囲は、０．３３から０．３９までの範囲となる。
組成比Ｌａ／（Ａｌ＋Ｌａ）が０．３３未満でリーク電流が増大する理由は、アルミニウム（Ａｌ）の含有量が多くなると、低誘電率のＡｌ２Ｏ３の性質に近づくためと考えられる。また、組成比Ｌａ／（Ａｌ＋Ｌａ）が０．３９を超えたときにリーク電流が増大する理由は、ランタン（Ｌａ）の添加量が多くなると、希土類元素に特有の吸湿性が生じるためと考えられる。
図３は、リーク電流に関する第２要素実験の結果を示している。
同図は、第１要素実験と同じサンプルを使用したときの組成比Ｌａ／（Ａｌ＋Ｌａ）とＰｏｏｌｅ Ｆｒｅｎｋｅｌ電流成分（以下、ＰＦ電流成分）との関係を表している。
ＰＦ電流成分は、高電界領域におけるリーク電流の実測値からＦｏｗｌｅｒ Ｎｏｒｄｈｅｉｍ電流成分（以下、ＦＮ電流成分）を差し引いた成分のことである。
ここで、ＰＦ電流成分は、電荷トラップ量の指標となる。
電極間絶縁膜又はブロック絶縁膜のＰＦ電流成分が多いということは、それによる電荷捕獲／放出が多く発生していることを意味するため、不揮発性半導体メモリ装置としては、好ましくない。
同図から明らかなように、組成比Ｌａ／（Ａｌ＋Ｌａ）が０．３９のときは、ＰＦ電流成分は十分に低い値である。しかし、組成比Ｌａ／（Ａｌ＋Ｌａ）が０．４８になると、ＰＦ電流成分は、急激に増加する。
従って、不揮発性半導体メモリ装置の電荷保持特性を考慮すると、組成比Ｌａ／（Ａｌ＋Ｌａ）は、０．４８未満とするのが好ましい。
尚、ランタノイド系金属ＬｎとしてＬａ以外の元素を用いた場合にも、第１及び第２要素実験と同じ結果が得られたが、ここでは、その詳細については、省略する。
以上、第１及び第２要素実験の結果から判断すると、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含む高誘電率材料を電極間絶縁膜又はブロック絶縁膜として使用した場合のランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値にするのが好ましい、ということが言える。
また、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含む高誘電率材料は、リーク電流の抑制の面から、さらに、非晶質とするのが好ましい。
この場合、高電界領域におけるリーク電流は、従来よりも、最大、１桁程度、少なくなり、不揮発性半導体メモリ装置の信頼性を向上できる。
３． 実施例
以下、本発明の実施例について説明する。
(1) 第１実施例
図４は、第１実施例の不揮発性半導体メモリ装置を示している。
この不揮発性半導体メモリ装置は、浮遊ゲート電極及び制御ゲート電極を有するスタックゲート構造のメモリセルである。
半導体基板は、p型シリコン基板（p-sub）、ソース・ドレイン拡散層は、n型である。トンネル絶縁膜は、厚さ６〜７ｎｍの酸化シリコン（SiO2）、浮遊ゲート電極は、ｎ型不純物を含んだ導電性ポリシリコン（n+ poly-Si）、電極間絶縁膜は、厚さ２０〜３０ｎｍのＬａＡｌＯｘである。制御ゲート電極は、ｎ型不純物を含んだ導電性ポリシリコン（n+ poly-Si）とタングステンシリサイド（WSi）とのスタック構造である。
ＬａＡｌＯｘのランタンとアルミニウムの組成比Ｌａ／（Ａｌ＋Ｌａ）は、０．３３から０．３９までの範囲内の値に設定される。
尚、制御ゲート電極は、上述の材料に代えて、以下の材料を採用してもよい。
・ ｐ型不純物を含んだポリシリコン
・ Ａｕ， Ｐｔ， Ｃｏ， Ｂｅ， Ｎｉ， Ｒｈ， Ｐｄ， Ｔｅ， Ｒｅ， Ｍｏ， Ａｌ， Ｈｆ， Ｔａ， Ｍｎ, Ｚｎ, Ｚｒ, Ｉｎ, Ｂｉ, Ｒｕ, Ｗ, Ｉｒ, Ｅｒ, Ｌａ, Ｔｉ, Ｙのグループから選択される一種類以上の元素を含む導電材料、又は、その珪化物、ホウ化物、窒化物、炭化物
特に、制御ゲート電極を仕事関数の大きな金属から構成すると、電極間絶縁膜から制御ゲート電極へのリーク電流が低減される。この場合、制御ゲート電極の空乏化がないため、電極間絶縁膜のＥＯＴ（equivalent oxide thickness）が小さくなる。
また、制御ゲート電極は、ニッケルシリサイド（NiSi）、コバルトシリサイド（CoSi）などのフルシリサイド構造又は金属のみから構成されていてもよい。
電極間絶縁膜は、ランタンアルミネートに代えて、それ以外のランタノイド系金属酸化物アルミネートを使用してもよい。
また、電極間絶縁膜は、さらに、窒素を含んでいてもよい。この場合も、ランタノイド系金属酸窒化物アルミネート内のランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値に設定される。
トンネル絶縁膜は、電極間絶縁膜よりも小さな誘電率を有する絶縁膜、例えば、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３などの材料から構成してもよい。
(2) 第２実施例
図５は、第２実施例の不揮発性半導体メモリ装置を示している。
この不揮発性半導体メモリ装置は、第１実施例と同様に、浮遊ゲート電極及び制御ゲート電極からなるスタックゲート構造を有する。
半導体基板は、p型シリコン基板（p-sub）、ソース・ドレイン拡散層は、n型である。トンネル絶縁膜は、厚さ６〜７ｎｍの酸化シリコン（SiO2）、浮遊ゲート電極は、ｎ型不純物を含んだ導電性ポリシリコン（n+ poly-Si）である。
電極間絶縁膜は、厚さ１〜２ｎｍのＳｉＮ、厚さ４〜６ｎｍのＳｉＯ２、厚さ２〜１０ｎｍのＬａＡｌＯｘ、厚さ４〜６ｎｍのＳｉＯ２、及び、厚さ１〜２ｎｍのＳｉＮのスタック構造である。
制御ゲート電極は、ｎ型不純物を含んだ導電性ポリシリコン（n+ poly-Si）とタングステンシリサイド（WSi）とのスタック構造である。
ＬａＡｌＯｘのランタンとアルミニウムの組成比Ｌａ／（Ａｌ＋Ｌａ）は、０．３３から０．３９までの範囲内の値に設定される。
ここで、ＬａＡｌＯｘの上下に存在するＳｉＯ２及びＳｉＮは、ＬａＡｌＯｘよりも高い電子障壁を有する。このため、メモリセルが電荷保持状態にある場合の浮遊ゲート電極に対する電荷の出入りを抑制でき、動作速度や動作特性の安定化を図れる。
尚、制御ゲート電極は、上述の材料に代えて、以下の材料を採用してもよい。
・ ｐ型不純物を含んだポリシリコン
・ Ａｕ， Ｐｔ， Ｃｏ， Ｂｅ， Ｎｉ， Ｒｈ， Ｐｄ， Ｔｅ， Ｒｅ， Ｍｏ， Ａｌ， Ｈｆ， Ｔａ， Ｍｎ, Ｚｎ, Ｚｒ, Ｉｎ, Ｂｉ, Ｒｕ, Ｗ, Ｉｒ, Ｅｒ, Ｌａ, Ｔｉ, Ｙのグループから選択される一種類以上の元素を含む導電材料、又は、その珪化物、ホウ化物、窒化物、炭化物
また、第１実施例と同様に、制御ゲート電極を仕事関数の大きな金属から構成すると、電極間絶縁膜から制御ゲート電極へのリーク電流が低減される。この場合、制御ゲート電極の空乏化がないため、電極間絶縁膜のＥＯＴが小さくなる。
さらに、制御ゲート電極は、ニッケルシリサイド（NiSi）、コバルトシリサイド（CoSi）などのフルシリサイド構造又は金属のみから構成されていてもよい。
電極間絶縁膜は、ランタンアルミネートに代えて、それ以外のランタノイド系金属酸化物アルミネートを使用してもよい。
また、電極間絶縁膜は、さらに、窒素を含んでいてもよい。この場合も、ランタノイド系金属酸窒化物アルミネート内のランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値に設定される。
トンネル絶縁膜は、電極間絶縁膜よりも小さな誘電率を有する絶縁膜、例えば、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３などの材料から構成してもよい。
(3) 第３実施例
図６は、第３実施例の不揮発性半導体メモリ装置を示している。
この不揮発性半導体メモリ装置は、電荷蓄積層が電荷トラップ機能を有する絶縁膜から構成されるＭＯＮＯＳ構造のメモリセルである。
半導体基板は、p型シリコン基板（p-sub）、ソース・ドレイン拡散層は、n型である。トンネル絶縁膜は、厚さ３〜５ｎｍの酸化シリコン（SiO2）、電荷蓄積層は、厚さ４〜６ｎｍのＳｉＮである。ブロック絶縁膜は、厚さ１０〜２０ｎｍのＬａＡｌＯｘである。制御ゲート電極は、タンタルカーバイト（TaCx）とタングステンシリサイド（WSi）とのスタック構造である。
ＬａＡｌＯｘのランタンとアルミニウムの組成比Ｌａ／（Ａｌ＋Ｌａ）は、０．３３から０．３９までの範囲内の値に設定される。
尚、電荷蓄積層は、酸窒化シリコンでもよい。この場合、各元素の組成は、化学量論的組成でなくても構わない。
また、電荷蓄積層は、Ａｌ, Ｈｆ, Ｌａ, Ｙ, Ｃｅ, Ｔｉ, Ｚｒ, Ｔａのグループから選択される一種類以上の元素を含む材料の酸化物、窒化物、又は、酸窒化物でもよいし、さらに、それらのスタック構造であってもよい。
さらに、制御ゲート電極は、上述の材料に代えて、以下の材料を採用してもよい。
・ ｎ型不純物を含んだポリシリコン又はｐ型不純物を含んだポリシリコン
・ Ａｕ， Ｐｔ， Ｃｏ， Ｂｅ， Ｎｉ， Ｒｈ， Ｐｄ， Ｔｅ， Ｒｅ， Ｍｏ， Ａｌ， Ｈｆ， Ｔａ， Ｍｎ, Ｚｎ, Ｚｒ, Ｉｎ, Ｂｉ, Ｒｕ, Ｗ, Ｉｒ, Ｅｒ, Ｌａ, Ｔｉ, Ｙのグループから選択される一種類以上の元素を含む導電材料、又は、その珪化物、ホウ化物、窒化物、炭化物
ここで、制御ゲート電極を仕事関数の大きな金属から構成すると、電極間絶縁膜から制御ゲート電極へのリーク電流が低減される。この場合、制御ゲート電極の空乏化がないため、電極間絶縁膜のＥＯＴが小さくなる。
また、制御ゲート電極は、ニッケルシリサイド（NiSi）、コバルトシリサイド（CoSi）などのフルシリサイド構造又は金属のみから構成されていてもよい。
電極間絶縁膜は、ランタンアルミネートに代えて、それ以外のランタノイド系金属酸化物アルミネートを使用してもよい。
また、電極間絶縁膜は、さらに、窒素を含んでいてもよい。この場合も、ランタノイド系金属酸窒化物アルミネート内のランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値に設定される。
トンネル絶縁膜は、電極間絶縁膜よりも小さな誘電率を有する絶縁膜、例えば、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３などの材料から構成してもよい。
(4) 第４実施例
図７は、第４実施例の不揮発性半導体メモリ装置を示している。
この不揮発性半導体メモリ装置は、第３実施例と同様に、電荷蓄積層が電荷トラップ機能を有する絶縁膜から構成されるＭＯＮＯＳ構造を有する。
半導体基板は、p型シリコン基板（p-sub）、ソース・ドレイン拡散層は、n型である。トンネル絶縁膜は、厚さ３〜５ｎｍの酸化シリコン（SiO2）、電荷蓄積層は、厚さ４〜６ｎｍのＳｉＮである。ブロック絶縁膜は、厚さ３〜８ｎｍのＡｌ２Ｏ３と厚さ１０〜２０ｎｍのＬａＡｌＯｘとのスタック構造である。制御ゲート電極は、タンタルカーバイト（TaCx）とタングステンシリサイド（WSi）とのスタック構造である。
ＬａＡｌＯｘのランタンとアルミニウムの組成比Ｌａ／（Ａｌ＋Ｌａ）は、０．３３から０．３９までの範囲内の値に設定される。
ここで、ＬａＡｌＯｘの下に存在するＡｌ２Ｏ３は、ＬａＡｌＯｘよりも高い電子障壁を有する。このため、メモリセルが電荷保持状態にある場合の浮遊ゲート電極に対する電荷の出入りを抑制でき、動作速度や動作特性の安定化を図れる。
尚、電荷蓄積層は、酸窒化シリコンでもよい。この場合、各元素の組成は、化学量論的組成でなくても構わない。
また、電荷蓄積層は、Ａｌ, Ｈｆ, Ｌａ, Ｙ, Ｃｅ, Ｔｉ, Ｚｒ, Ｔａのグループから選択される一種類以上の元素を含む材料の酸化物、窒化物、又は、酸窒化物でもよいし、さらに、それらのスタック構造であってもよい。
さらに、制御ゲート電極は、上述の材料に代えて、以下の材料を採用してもよい。
・ ｎ型不純物を含んだポリシリコン又はｐ型不純物を含んだポリシリコン
・ Ａｕ， Ｐｔ， Ｃｏ， Ｂｅ， Ｎｉ， Ｒｈ， Ｐｄ， Ｔｅ， Ｒｅ， Ｍｏ， Ａｌ， Ｈｆ， Ｔａ， Ｍｎ, Ｚｎ, Ｚｒ, Ｉｎ, Ｂｉ, Ｒｕ, Ｗ, Ｉｒ, Ｅｒ, Ｌａ, Ｔｉ, Ｙのグループから選択される一種類以上の元素を含む導電材料、又は、その珪化物、ホウ化物、窒化物、炭化物
また、第３実施例と同様に、制御ゲート電極を仕事関数の大きな金属から構成すると、電極間絶縁膜から制御ゲート電極へのリーク電流が低減される。この場合、制御ゲート電極の空乏化がないため、電極間絶縁膜のＥＯＴが小さくなる。
さらに、制御ゲート電極は、ニッケルシリサイド（NiSi）、コバルトシリサイド（CoSi）などのフルシリサイド構造又は金属のみから構成されていてもよい。
電極間絶縁膜は、ランタンアルミネートに代えて、それ以外のランタノイド系金属酸化物アルミネートを使用してもよい。
また、電極間絶縁膜は、さらに、窒素を含んでいてもよい。この場合も、ランタノイド系金属酸窒化物アルミネート内のランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値に設定される。
トンネル絶縁膜は、電極間絶縁膜よりも小さな誘電率を有する絶縁膜、例えば、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３などの材料から構成してもよい。
４． 適用例
本発明は、電荷蓄積層に対する電荷の出入りによりデータを記憶する不揮発性半導体メモリ全般に適用可能である。ここでは、その代表例について説明する。
(1) ＮＡＮＤ型フラッシュメモリ
図８は、ＮＡＮＤセルユニットの回路図を示している。図９は、ＮＡＮＤセルユニットのデバイス構造を示している。
Ｐ型半導体基板１１ａ内には、ｎ型ウェル領域１１ｂ及びｐ型ウェル領域１１ｃが形成される。ｐ型ウェル領域１１ｃ内に、本発明のメモリセルを含むＮＡＮＤセルユニットが形成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、ｎ型拡散層１２と、ｎ型拡散層１２の間のチャネル領域上のゲート絶縁膜１３と、ゲート絶縁膜１３上の浮遊ゲート電極１４と、浮遊ゲート電極１４上の電極間絶縁膜１５と、電極間絶縁膜１５上の制御ゲート電極１６，１７とから構成される。
セレクトゲートトランジスタＳＴは、浮遊ゲート電極１４と制御ゲート電極１６，１７とが電極間絶縁膜１５に設けられたホールを介して電気的に接続される点を除いて、メモリセルＭＣと同じ構造を有する。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
(2) ＮＯＲ型フラッシュメモリ
図１０は、ＮＯＲセルユニットの回路図を示している。図１１は、ＮＯＲセルユニットのデバイス構造を示している。
ｐ型半導体基板１１ａ内には、ｎ型ウェル領域１１ｂ及びｐ型ウェル領域１１ｃが形成される。ｐ型ウェル領域１１ｃ内に、本発明のメモリセルを含むＮＯＲセルが形成される。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、ｎ型拡散層１２と、ｎ型拡散層１２の間のチャネル領域上のゲート絶縁膜１３と、ゲート絶縁膜１３上の浮遊ゲート電極１４と、浮遊ゲート電極１４上の電極間絶縁膜１５と、電極間絶縁膜１５上の制御ゲート電極１６，１７とから構成される。
(3) ２トラセル型フラッシュメモリ
図１２は、２トラセルユニットの回路図を示している。図１３は、２トラセルユニットのデバイス構造を示している。
２トラセルは、ＮＡＮＤセルの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
ｐ型半導体基板１１ａ内には、ｎ型ウェル領域１１ｂ及びｐ型ウェル領域１１ｃが形成される。ｐ型ウェル領域１１ｃ内に、本発明のメモリセルを含む２トラセルユニットが形成される。
２トラセルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、ｎ型拡散層１２と、ｎ型拡散層１２の間のチャネル領域上のゲート絶縁膜１３と、ゲート絶縁膜１３上の浮遊ゲート電極１４と、浮遊ゲート電極１４上の電極間絶縁膜１５と、電極間絶縁膜１５上の制御ゲート電極１６，１７とから構成される。
セレクトゲートトランジスタＳＴは、浮遊ゲート電極１４と制御ゲート電極１６，１７とが電極間絶縁膜１５に設けられたホールを介して電気的に接続される点を除いて、メモリセルＭＣと同じ構造を有する。
セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。
５． 製造方法
本発明の不揮発性半導体メモリ装置をＮＡＮＤ型フラッシュメモリに適用した場合の製造方法について説明する。
まず、図１４に示すように、熱酸化により、不純物がドーピングされたシリコン基板１１の表面上に、厚さ約７〜８ｎｍのトンネル酸化膜１３を形成する。また、ＣＶＤ（chemical vapor deposition）法により、トンネル酸化膜１３上に、厚さ約６０ｎｍのリンドープポリシリコン層１４’を形成する。
続けて、ＣＶＤ法により、リンドープポリシリコン層１４’上に、マスク材（エッチングストッパ）２１を形成する。また、マスク材２１上にレジストパターンを形成する。
そして、このレジストパターンをマスクに、ＲＩＥ(reactive ion etching)により、マスク材２１、ポリシリコン層１４’、トンネル酸化膜１３、及び、シリコン基板１１を順次エッチングする。その結果、マスク材２１の上面からの深さが約１００ｎｍの素子分離溝２２が形成される。
次に、図１５に示すように、ＣＶＤ法により、マスク材２１上に、素子分離溝２２を完全に満たすシリコン酸化膜２３を形成する。
また、ＣＭＰ（chemical mechanical polishing）により、シリコン酸化膜２３を研磨し、素子分離溝２２内のみにシリコン酸化膜２３を残す。これにより、シリコン酸化膜２３からなるＳＴＩ（shallow trench isolation）構造の素子分離領域が形成される。
ここで、マスク材２１は、ＣＭＰ時に、ポリシリコン層１４’が研磨されるのを防ぐと共に、シリコン酸化膜２３の研磨量を制御する機能を有する。即ち、素子分離溝２２内のシリコン酸化膜２３の上面は、マスク材２１の上面とほぼ一致する。
この後、マスク材２１を除去する。
次に、図１６に示すように、希フッ酸溶液により、シリコン酸化膜２３を、ポリシリコン層１４’のロウ方向の側面が所定量だけ露出するまでエッチバックする。
そして、ポリシリコン層１４’上及びシリコン酸化膜２３上に、ポリシリコン層１４’の上面と側面を覆う電極間絶縁膜１５を形成する。
また、電極間絶縁膜１５上に導電材を形成し、レジストパターンをマスクに、ＲＩＥにより、導電材、電極間絶縁膜１５、ポリシリコン層１４’、及び、トンネル酸化膜１３をエッチングする。
その結果、図１７に示すように、浮遊ゲート電極１４及び制御ゲート電極１６，１７のスタックゲート構造が完成する。
ここで、電極間絶縁膜１５及び制御ゲート電極１６，１７は、第１及び第２実施例に対応して、例えば、以下の方法により形成する。
・ 第１実施例（図４）の場合
電極間絶縁膜としてのＬａＡｌＯｘは、分子線エピタキシー（ＭＢＥ）法を用いて、ＬａとＡｌを蒸着源として形成する。また、制御ゲート電極としてのＳｉ／ＷＳｉは、Ｗ(ＣＯ)６を原料ガスとするＣＶＤ法を用いて、ポリシリコン上にＷを形成した後、熱工程でポリシリコンの一部をＷと熱反応させてＷＳｉに変換することにより形成する。
尚、ＬａＡｌＯｘは、ＣＶＤ法、ＡＬＤ(atomic layer deposition)法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。また、Ｗは、ＭＢＥ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。
・ 第２実施例（図５）の場合
電極間絶縁膜としてのＳｉＮは、ＤＣＳ(ジクロロシラン)とＮＨ３を原料とするＬＰＣＶＤ法を用いて形成する。また、ＳｉＮは、ＮＨ３窒化又はラジカル窒化でポリシリコンを窒化することによって、又は、ＤＣＳとＮＨ３を原料とするＡＬＤ法を用いることによって形成してもよい。
電極間絶縁膜としてのＳｉＯ２は、ＣＶＤ法を用いて形成する。
電極間絶縁膜としてのＬａＡｌＯｘは、分子線エピタキシー（ＭＢＥ）法を用いて、ＬａとＡｌを蒸着源として形成する。
制御ゲート電極としてのＳｉ／ＷＳｉは、Ｗ(ＣＯ)６を原料ガスとするＣＶＤ法を用いて、ポリシリコン上にＷを形成した後、熱工程でポリシリコンの一部をＷと熱反応させてＷＳｉに変換することにより形成する。
尚、ＬａＡｌＯｘは、ＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。また、Ｗは、ＭＢＥ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。
次に、図１８に示すように、熱酸化により、浮遊ゲート電極１４及び制御ゲート電極１６，１７を覆うシリコン酸化膜２４を形成する。
また、浮遊ゲート電極１４及び制御ゲート電極１６，１７をマスクに、イオン注入法により、セルフアラインで半導体基板１１内にイオンを注入し、ソース・ドレイン拡散層１２を形成すると、本発明のメモリセルが得られる。
この後、ＣＶＤ法により、本発明のメモリセルを覆う層間絶縁膜２５を形成し、さらに、周知の方法で配線層を形成すれば、不揮発性半導体メモリが完成する。
ここで、第３及び第４実施例の構造についても、上述の製造方法により形成できる。
但し、電荷蓄積層及びブロック絶縁膜は、以下に示す方法により形成する。
・ 第３実施例（図６）の場合
電荷蓄積層であるＳｉＮは、ＤＣＳ(ジクロロシラン)とＮＨ３を原料とするＬＰＣＶＤ法を用いて形成する。また、ＳｉＮは、ＮＨ３窒化又はラジカル窒化でポリシリコンを窒化することによって、又は、ＤＣＳとＮＨ３を原料とするＡＬＤ法を用いることによって形成してもよい。
ブロック絶縁膜としてのＬａＡｌＯｘは、分子線エピタキシー（ＭＢＥ）法を用いて、ＬａとＡｌを蒸着源として形成する。
制御ゲート電極としてのタンタルカーバイド(TaCx)は、スパッタ法を用いて形成する。
制御ゲート電極としてのＷＳｉは、Ｗ(ＣＯ)６を原料ガスとするＣＶＤ法を用いて、ポリシリコン上にＷを形成した後、熱工程でポリシリコンの全部をＷと熱反応させてＷＳｉに変換することにより形成する。
尚、ＬａＡｌＯｘは、ＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。また、Ｗは、ＭＢＥ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。
・ 第４実施例（図７）の場合
電荷蓄積層であるＳｉＮは、ＤＣＳ(ジクロロシラン)とＮＨ３を原料とするＬＰＣＶＤ法を用いて形成する。また、ＳｉＮは、ＮＨ３窒化又はラジカル窒化でポリシリコンを窒化することによって、又は、ＤＣＳとＮＨ３を原料とするＡＬＤ法を用いることによって形成してもよい。
ブロック絶縁膜としてのＡｌ２Ｏ３及びＬａＡｌＯｘは、それぞれ、分子線エピタキシー（ＭＢＥ）法を用いて形成する。
制御ゲート電極としてのタンタルカーバイド(TaCx)は、スパッタ法を用いて形成する。
制御ゲート電極としてのＷＳｉは、Ｗ(ＣＯ)６を原料ガスとするＣＶＤ法を用いて、ポリシリコン上にＷを形成した後、熱工程でポリシリコンの全部をＷと熱反応させてＷＳｉに変換することにより形成する。
尚、ＬａＡｌＯｘは、ＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。また、Ｗは、ＭＢＥ法、ＡＬＤ法、スパッタ法、蒸着法、レーザーアブレーション法などで形成してもよい。
６． むすび
本発明によれば、高電界領域でリーク電流が少ない高誘電率材料を電極間絶縁膜又はブロック絶縁膜とすることで不揮発性半導体メモリの信頼性が向上する。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
実施の形態に係わる不揮発性半導体メモリ装置を示す断面図。 第１要素実験の結果を示す図。 第２要素実験の結果を示す図。 第１実施例の不揮発性半導体メモリ装置を示す断面図。 第２実施例の不揮発性半導体メモリ装置を示す断面図。 第３実施例の不揮発性半導体メモリ装置を示す断面図。 第４実施例の不揮発性半導体メモリ装置を示す断面図。 ＮＡＮＤセルユニットを示す回路図。 ＮＡＮＤセルユニットのデバイス構造を示す断面図。 ＮＯＲセルユニットを示す回路図。 ＮＯＲセルユニットのデバイス構造を示す断面図。 ２トラセルユニットを示す回路図。 ２トラセルユニットのデバイス構造を示す断面図。 製造方法の一工程を示す断面図。 製造方法の一工程を示す断面図。 製造方法の一工程を示す断面図。 製造方法の一工程を示す断面図。 製造方法の一工程を示す断面図。
符号の説明
１１： 半導体基板、 １２： ソース・ドレイン拡散層、 １３： ゲート絶縁膜（トンネル酸化膜）、 １４： 浮遊ゲート電極（電荷蓄積層）、 １５： 電極間絶縁膜（ブロック絶縁膜）、 １６，１７： 制御ゲート電極。

Claims (10)

  1. 第１導電型の半導体領域と、
    前記半導体領域内で互いに離間して配置される第２導電型のソース・ドレイン領域と、
    前記ソース・ドレイン領域間のチャネル領域上に配置されるトンネル絶縁膜と、
    前記トンネル絶縁膜上に配置される浮遊ゲート電極と、
    前記浮遊ゲート電極上に配置される電極間絶縁膜と、
    前記電極間絶縁膜上に配置される制御ゲート電極とを具備し、
    前記電極間絶縁膜は、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含み、前記ランタノイド系金属と前記アルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、前記電極間絶縁膜の全体において０．３３から０．３９までの範囲内の値をとる
    ことを特徴とする不揮発性半導体メモリ装置。
  2. 前記ランタノイド系金属は、Ｌａであることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  3. 前記電極間絶縁膜は、非晶質であることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ装置。
  4. 前記電極間絶縁膜は、ランタンアルミネートであることを特徴とする請求項１乃至３のいずれか１項に記載の不揮発性半導体メモリ装置。
  5. 前記電極間絶縁膜は、窒素Ｎを含むことを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ装置。
  6. 第１導電型の半導体領域と、
    前記半導体領域内で互いに離間して配置される第２導電型のソース・ドレイン領域と、
    前記ソース・ドレイン領域間のチャネル領域上に配置されるトンネル絶縁膜と、
    前記トンネル絶縁膜上に配置される電荷蓄積層と、
    前記電荷蓄積層上に配置されるブロック絶縁膜と、
    前記ブロック絶縁膜上に配置される制御ゲート電極とを具備し、
    前記ブロック絶縁膜は、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含み、前記ランタノイド系金属と前記アルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、前記ブロック絶縁膜の全体において０．３３から０．３９までの範囲内の値をとる
    ことを特徴とする不揮発性半導体メモリ装置。
  7. 前記ランタノイド系金属は、Ｌａであることを特徴とする請求項６に記載の不揮発性半導体メモリ装置。
  8. 前記ブロック絶縁膜は、非晶質であることを特徴とする請求項６又は７に記載の不揮発性半導体メモリ装置。
  9. 前記電極間絶縁膜は、ランタンアルミネートであることを特徴とする請求項６乃至８のいずれか１項に記載の不揮発性半導体メモリ装置。
  10. 前記電極間絶縁膜は、窒素Ｎを含むことを特徴とする請求項６乃至９のいずれか１項に記載の不揮発性半導体メモリ装置。
JP2007165366A 2007-06-22 2007-06-22 不揮発性半導体メモリ装置 Expired - Fee Related JP5221065B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007165366A JP5221065B2 (ja) 2007-06-22 2007-06-22 不揮発性半導体メモリ装置
US12/142,373 US7842996B2 (en) 2007-06-22 2008-06-19 Memory cell of nonvolatile semiconductor memory
CNA2008101253350A CN101330108A (zh) 2007-06-22 2008-06-20 非易失性半导体存储器件
KR1020080058196A KR20080112972A (ko) 2007-06-22 2008-06-20 불휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007165366A JP5221065B2 (ja) 2007-06-22 2007-06-22 不揮発性半導体メモリ装置

Publications (2)

Publication Number Publication Date
JP2009004639A JP2009004639A (ja) 2009-01-08
JP5221065B2 true JP5221065B2 (ja) 2013-06-26

Family

ID=40135568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007165366A Expired - Fee Related JP5221065B2 (ja) 2007-06-22 2007-06-22 不揮発性半導体メモリ装置

Country Status (4)

Country Link
US (1) US7842996B2 (ja)
JP (1) JP5221065B2 (ja)
KR (1) KR20080112972A (ja)
CN (1) CN101330108A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445534B2 (ja) * 2007-08-28 2010-04-07 株式会社東芝 不揮発性半導体メモリ装置
JP4917085B2 (ja) * 2008-12-15 2012-04-18 東京エレクトロン株式会社 半導体装置
JP2010147414A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 半導体装置およびその製造方法
WO2010106922A1 (ja) 2009-03-19 2010-09-23 株式会社 東芝 半導体装置及びその製造方法
FR2976726A1 (fr) 2011-06-16 2012-12-21 St Microelectronics Crolles 2 Circuit integre comprenant une tranchee d'isolement et procede correspondant
US9087872B2 (en) 2011-07-27 2015-07-21 Stmicroelectronics (Crolles 2) Sas Method for forming an insulating trench in a semiconductor substrate and structure, especially CMOS image sensor, obtained by said method
JP2013055131A (ja) 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置
JP6088142B2 (ja) * 2012-01-18 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP5462897B2 (ja) * 2012-01-24 2014-04-02 東京エレクトロン株式会社 半導体装置の製造方法
US9245974B2 (en) 2014-02-24 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Performance boost by silicon epitaxy
TWI629749B (zh) * 2016-11-24 2018-07-11 旺宏電子股份有限公司 半導體元件及其製造方法與記憶體的製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298099A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその製造方法
US6770923B2 (en) * 2001-03-20 2004-08-03 Freescale Semiconductor, Inc. High K dielectric film
US7045430B2 (en) * 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7157769B2 (en) 2003-12-18 2007-01-02 Micron Technology, Inc. Flash memory having a high-permittivity tunnel dielectric
US7221018B2 (en) * 2004-02-10 2007-05-22 Micron Technology, Inc. NROM flash memory with a high-permittivity gate dielectric
US20050242387A1 (en) * 2004-04-29 2005-11-03 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7494939B2 (en) * 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
KR100688521B1 (ko) * 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
US7602009B2 (en) 2005-06-16 2009-10-13 Micron Technology, Inc. Erasable non-volatile memory device using hole trapping in high-K dielectrics
US7482651B2 (en) 2005-12-09 2009-01-27 Micron Technology, Inc. Enhanced multi-bit non-volatile memory device with resonant tunnel barrier
JP5060110B2 (ja) * 2006-11-27 2012-10-31 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
JP5057834B2 (ja) * 2007-04-25 2012-10-24 株式会社東芝 ランタノイドアルミネート膜の製造方法
US7759237B2 (en) * 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
KR20090037120A (ko) * 2007-10-11 2009-04-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009170511A (ja) * 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置

Also Published As

Publication number Publication date
US20080315288A1 (en) 2008-12-25
KR20080112972A (ko) 2008-12-26
CN101330108A (zh) 2008-12-24
US7842996B2 (en) 2010-11-30
JP2009004639A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
JP5221065B2 (ja) 不揮発性半導体メモリ装置
JP4928890B2 (ja) 不揮発性半導体記憶装置
JP4575320B2 (ja) 不揮発性半導体記憶装置
JP4719035B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP5060110B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP5336872B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5498011B2 (ja) 不揮発性半導体記憶装置
US8575684B2 (en) Nonvolatile semiconductor memory device
CN101378083B (zh) 非易失性半导体存储器件
TW201344789A (zh) 半導體裝置及其製造方法
US10490445B2 (en) Semiconductor device and method of manufacturing the same
WO2016088196A1 (ja) 半導体装置の製造方法および半導体装置
JP2011029576A (ja) 不揮発性半導体記憶装置及びその製造方法
US20050224863A1 (en) Semiconductor device and method of manufacturing the same
US7816724B2 (en) Memory device with barrier layer
US11094833B2 (en) Semiconductor device including memory using hafnium and a method of manufacturing the same
CN100565930C (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees