JP5218570B2 - デュプレクサモジュール - Google Patents

Description

この発明は、多層基板やプリント基板に、受信信号と送信信号とを分離するデュプレクサを設けたデュプレクサモジュールに関する。

携帯電話などのフロントエンド部にデュプレクサが採用される。周波数帯域の異なる複数の通信システムに対応するマルチバンド型のフロントエンド部は、複数のデュプレクサを用いて構成されることがある（例えば特許文献１参照。）。

上記フロントエンド部では、８００ＭＨz帯域と１．９ＧＨz帯域とのそれぞれに対応するデュプレクサとパワーアンプと方向性結合器とを備える。デュプレクサは、対応する帯域の送信信号と受信信号とを分離する。パワーアンプは電源ラインから供給される電力を用いて送信信号を増幅する。方向性結合器は送信信号をモニタするために送信信号の電力の一部をモニタラインに伝達する。このようなフロントエンド部では、各帯域の信号間で干渉が発生すると通信品質が低下する虞があるため、各帯域間での干渉を防止するように内部グランド電極の形状が設定される。

特開２００７−１２４２０２号公報

上記フロントエンド部の構成であれば各帯域間での信号の干渉は低減できるものの、同一帯域の送信信号と受信信号との間の信号の干渉は十分に防ぐことができない。特に近年におけるデュプレクサモジュールの小型化の進展につれ、パワーアンプや方向性結合器を備える場合にモニタラインや電源ラインからの信号漏れによって送信信号と受信信号とが干渉して受信感度が劣化するなどの問題が顕在化してきている。

通常、デュプレクサにおけるライン間の信号漏れは、送信信号や受信信号、アンテナ共用信号が伝送される信号ラインの線路設計では考慮していたが、デュプレクサモジュールへの配線を容易にするというセットメーカの要求から実装電極の配置設計ではあまり考慮されていなかった。

そこで本発明は、同一帯域における送信信号と受信信号との干渉を抑制できるデュプレクサモジュールの提供を目的とする。

この発明は、送信ラインと受信ラインとアンテナ共用ラインとを備えるデュプレクサモジュールであって、矩形状基板の一方主面である実装面の外縁の４辺に沿って配列した複数の実装電極を備える。前記複数の実装電極は、前記送信ラインの信号入力用の第１の実装電極と、前記受信ラインの信号出力用の第２の実装電極と、前記アンテナ共用ラインの信号入出力用の第３の実装電極と、前記送信ラインから電力の一部が伝送されるモニタラインの信号出力用の第４の実装電極と、前記送信ラインに挿入されるパワーアンプに電力を供給する電源ラインの電力入力用の第５の実装電極と、グランド用の第６の実装電極と、を含む。前記第１の実装電極は、前記外縁の４辺のうちの第１辺に配置され、前記第２の実装電極は、前記外縁の４辺のうちの第２辺に配置され、前記第３の実装電極は、前記外縁の４辺のうちの前記第１辺に対向する第３辺に配置され、前記第４の実装電極は、前記外縁の４辺のうちの前記第２辺に対向する第４辺に配置され、前記第５の実装電極は、前記外縁に沿った前記第１の実装電極と前記第２の実装電極との間、または、前記第１の実装電極と前記第４の実装電極との間、に配置され、前記第６の実装電極は、前記外縁に沿った前記第５の実装電極と前記第２の実装電極との間、または、前記第５の実装電極と前記第４の実装電極との間、に配置される。前記第６の実装電極は、前記矩形状基板の前記実装面に対向する他方主面に設けた表面電極のうちの、チップ型素子非搭載の表面電極に前記矩形状基板内に形成したビア電極を介して導通するとともに、前記パワーアンプが接続する前記矩形状基板内のグランド電極にビア電極を介して導通する。

この構成により、モニタラインから信号が漏れて受信ラインやアンテナ共用ラインに回り込むことや、他のラインから信号が漏れてモニタラインに回り込むことを抑制する。

この構成により、各実装電極から信号が漏れて別のラインに回り込むことを抑制する。

この構成により、電源ラインから信号が漏れて、モニタラインや、受信ライン、アンテナ共用ラインに信号が回り込むことを抑制する。

この構成により、電源ラインからの信号漏れの抑制を効果的にする。

実装面における複数の実装電極が形成された領域よりも内側にグランド用の実装電極を設けると好適である。この構成により、実装面における信号漏れの抑制を効果的にする。

この発明によれば、モニタラインの実装電極を、送信ラインや、受信ライン、アンテナ共用ラインの実装電極とは異なる辺に配置することで、モニタラインから送信信号が漏れてアンテナ共用ラインや受信ラインに回り込むことや、他のラインから信号が漏れてモニタラインに回り込むことを抑制できる。これにより、同一帯域における送信信号と受信信号との干渉を防ぐことができ、また、モニタラインからの出力を用いた正確なモニタリングが可能になる。

本発明の実施形態に係るデュプレクサモジュールの構成例を説明する図である。 図１に示すデュプレクサモジュールの積み図である。 本発明の他の実施形態に係るデュプレクサモジュールの実装面図である。

図１は、本発明の実施形態に係るデュプレクサモジュールの構成例を説明する図である。図１（Ａ）はデュプレクサモジュールを上面視した天面図であり、図１（Ｂ）はデュプレクサモジュールを下面視した底面図であり、図１（Ｃ）はデュプレクサモジュールの概略の等価回路図である。

デュプレクサモジュール１は、複数の基板を積層してなる多層基板２を備える。多層基板２の他方主面である天面はチップ搭載面であり、ディスクリート部品を搭載する複数の表面電極を備える。多層基板２の一方主面である底面はモジュール実装面であり、デュプレクサモジュール１の外部接続ポートとなる複数の実装電極を備える。表面電極と実装電極とは、多層基板２の内部に設けるパターン電極やビア電極で接続している。

デュプレクサモジュール１の等価回路は、アンテナ共用ライン３、受信ライン４、送信ライン５、整合ライン６、グランドライン７、モニタライン８、および電源ライン９Ａ，９Ｂを備える。また、回路素子としてデュプレクサDUP、カプラCPL、パワーアンプPA、表面弾性波フィルタSAW、インダクタL1〜L5、抵抗R1、およびコンデンサC1〜C3を備える。また、外部接続ポートとしてアンテナポートANT、受信ポートRX、送信ポートRFin、モニタポートMON、電源ポートVcc1，Vcc2、およびグランドポートGNDを備える。

デュプレクサDUPは、ＩＤＴ電極を設けた表面弾性波共振器を用いるデュプレクサのディスクリート部品であって、送信フィルタと受信フィルタとを備える。このデュプレクサDUPは底面に、図１（Ａ）中に破線で示すアンテナ共用端子Antと受信信号端子Rxと送信信号端子Txとグランド端子Gndとを備え、これらの端子は半田等により多層基板２の表面電極に接続される。

アンテナ共用ライン３は、デュプレクサDUPのアンテナ共用端子Antを搭載する表面電極とアンテナポートANTとなる実装電極とを接続するラインである。

整合ライン６は、アンテナ共用ライン３から分岐し、グランドポートGNDとなる実装電極に接続されるラインである。整合ライン６中には、インダクタL4を挿入している。インダクタL4は多層基板２の層間に形成された電極パターンおよび層内に形成されたビア電極で形成される回路素子である。

受信ライン４は、デュプレクサDUPの受信信号端子Rxを搭載する表面電極と受信ポートRXとなる実装電極とを接続するラインである。

グランドライン７は、デュプレクサDUPのグランド端子Gndを搭載する表面電極とグランドポートGNDとなる実装電極とを接続するラインである。

送信ライン５は、デュプレクサDUPの送信信号端子Txを搭載する表面電極と送信ポートRFinとなる実装電極とを接続するラインである。送信ライン５中には、表面弾性波フィルタSAW、インダクタL5、パワーアンプPA、インダクタL3、およびカプラCPLの結合線路CPL1が挿入されている。また、結合線路CPL1とインダクタL3との接続点は、並列に配置されたコンデンサC3により接地されている。
表面弾性波フィルタSAWは送信ポートRFinから入力される送信信号から帯域外のノイズを除去する。インダクタL5は表面弾性波フィルタSAWとパワーアンプPAとの間の整合をとる。パワーアンプPAは送信信号を増幅する。インダクタL3とコンデンサC3とはパワーアンプPAとカプラCPLとの間の整合をとる。カプラCPLは送信ライン５に挿入された結合線路CPL1とモニタライン８に挿入された結合線路CPL2とを備え、送信ライン５を通過する送信信号の電力の一部をモニタライン８からとりだす。

モニタライン８は、グランドポートGNDとなる実装電極とモニタポートMONとなる実装電極とを接続するラインであり、モニタライン８中にはカプラCPLの結合線路CPL2が挿入されている。

電源ライン９Ａは、送信ライン５から分岐して、電源ポートVcc1となる実装電極に接続されるラインである。電源ライン９Ａ中にはインダクタL1が挿入されるとともに並列に配置されたコンデンサC1により接地されている。インダクタL1とコンデンサC1とは、電源ポートVcc1とパワーアンプPAとの間の整合をとる。電源ライン９Ａは、パワーアンプPAに電力を供給する。

電源ライン９Ｂは、送信ライン５から分岐して、電源ポートVcc2となる実装電極に接続されるラインである。電源ライン９Ｂ中にはインダクタL2が挿入されるとともに並列に配置されたコンデンサC2により接地されている。インダクタL2とコンデンサC2とは、電源ポートVcc2とパワーアンプPAとの間の整合をとる。電源ライン９Ｂは、パワーアンプPAに電力を供給する。

図１（Ｂ）に示す矩形状の実装面において、多層基板２の外縁の4辺に沿って、複数の実装電極を配列している。また、これら複数の実装電極の内側には、グランドポートGNDとなる実装電極を設けている。本発明の第１辺に相当する図中左辺には、送信ポートRFinとなる本発明の第１の実装電極を配置している。本発明の第２辺に相当する図中下辺には、グランドポートGNDとなる実装電極と、受信ポートRXとなる本発明の第２の実装電極と、電源ポートVcc1，Vcc2となる本発明の第５の実装電極と、を配置している。本発明の第３辺に相当する図中右辺には、グランドポートGNDとなる実装電極と、アンテナポートANTとなる本発明の第３の実装電極と、を配置している。本発明の第４辺に相当する図中上辺には、グランドポートGNDとなる実装電極と、モニタポートMONとなる本発明の第４の実装電極と、を配置している。このように第１乃至第４の実装電極をそれぞれ異なる辺に配置しているので、このデュプレクサモジュール１では、各実装電極から信号が漏れて他のラインに信号が回り込むことを抑制できる。特に、モニタポートMONとなる第４の実装電極を、第１乃至第３の実装電極と異なる辺に配置しているので、モニタラインからの信号漏れによる回り込みを効果的に抑制できる。

また、受信ポートRXとなる第２の実装電極の両脇にはグランドポートGNDとなる実装電極を配置している。アンテナポートANTとなる第３の実装電極の両脇にもグランドポートGNDとなる実装電極を配置している。モニタポートMONとなる第４の実装電極の両脇にもグランドポートGNDとなる実装電極を配置している。これにより、第２乃至第４の実装電極からの信号漏れを効果的に抑制できる。特に電源ポートVcc1，Vcc2となる実装電極と受信ポートRXとなる実装電極との間に、本発明の第６の実装電極に相当する実装電極を配置してグランドポートGNDとしているので、電源ライン９Ａ，９Ｂからの信号漏れを効果的に抑制できる。

図２は多層基板２の積み図である。図２（Ａ）〜（Ｊ）は最上層から最下層まで順に基板（Ａ）〜（Ｊ）を上面視した平面図である。また図２（Ｋ）は多層基板２の最下層の裏面側を上面視した平面図である。なお、基板（Ａ）〜（Ｊ）におけるビア電極は図中に丸印で示す。

基板（Ａ）は多層基板２の最上層に積層され、その表面にディスクリート部品を搭載するための表面電極を備える。図中の破線は表面電極に搭載するディスクリート部品の外形を示している。グランド領域１９の上面にはディスクリート部品非搭載の表層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｂ）は多層基板２のチップ搭載面から２層目に積層される。基板（Ｂ）には、インダクタL3となるパターン電極、カプラCPLの結合線路CPL1となるパターン電極、およびインダクタL5となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｃ）は多層基板２のチップ搭載面から３層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｄ）は多層基板２のチップ搭載面から４層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｅ）は多層基板２のチップ搭載面から５層目に積層される。基板（Ｅ）には、インダクタL4となるパターン電極、およびインダクタL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｆ）は多層基板２のチップ搭載面から６層目に積層される。基板（Ｆ）には、インダクタL4となるパターン電極、インダクタL2となるパターン電極、およびカプラCPLの結合線路CPL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｇ）は多層基板２のチップ搭載面から７層目に積層される。基板（Ｇ）には、インダクタL4となるパターン電極、インダクタL1となるパターン電極、およびカプラCPLの結合線路CPL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｈ）は多層基板２のチップ搭載面から８層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。グランド領域１９の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｉ）は多層基板２のチップ搭載面から９層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ｊ）は多層基板２のチップ搭載面から１０層目に積層される。基板（Ｊ）の裏面には、図２（Ｋ）に記載したような複数の実装電極が形成されている。図中に示す矢印は、各実装電極に接続されるポート名を示す。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の上面には内層グランドとなるパターン電極を設けていて、グランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。グランド領域１９の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。

基板（Ａ）〜（Ｊ）のグランド領域１９に設けたビア電極は、基板（Ａ），（Ｈ），（Ｊ）に設けた内層グランドに導通する。また、図２（Ｋ）に示す実装電極のうち、電源ポートVcc2となる実装電極と受信ポートRXとなる実装電極との間に配置される実装電極に導通する。この実装電極はグランドポートGNDとなる実装電極であり、グランド電位に接続される。したがって、基板（Ａ）〜（Ｊ）のグランド領域１９に設けたビア電極およびパターン電極はグランド電位で安定し、基板内部にグランド電位による電気壁が形成されることにより電源ポートVcc2と受信ポートRXとの間での信号の漏れは効果的に抑制される。

また、基板（Ａ）〜（Ｊ）のグランド領域１７に設けたビア電極は、基板（Ｂ），（Ｊ）に設けた内層グランドに導通する。また、図２（Ｋ）に示す実装電極のうち、アンテナポートANTとなる実装電極の両脇の実装電極と、受信ポートRXとなる実装電極の図中右側に配置される実装電極とに導通する。これらの実装電極はグランドポートGNDとなる実装電極であり、グランド電位に接続される。したがって、基板（Ａ）〜（Ｊ）のグランド領域１７に設けたビア電極およびパターン電極はグランド電位で安定し、基板内部にグランド電位による電気壁が形成されることによりアンテナポートANTへの、またはアンテナポートANTからの信号の漏れは効果的に抑制される。

また、基板（Ａ）〜（Ｊ）のグランド領域１７，１９に設けたビア電極およびパターン電極によって囲まれる受信ポートRXからの、または受信ポートRXへの信号の漏れも効果的に抑制される。

図３は本発明の他の実施形態に係るデュプレクサモジュールの構成例を説明する実装面図である。

このデュプレクサモジュール１１は、上述の実施形態のデュプレクサモジュール１と同様の構成であるが、受信ポートRXがバランス型である点と、電源ポートVcc1，Vcc2となる実装電極を、図中下辺から図中上辺に配置変更した点とが相違する。

このような構成であっても、第１乃至第４の実装電極をそれぞれ異なる辺に配置しているので、このデュプレクサモジュール１1では、各実装電極から信号が漏れてモニタラインや、受信ライン、送信ライン、アンテナ共用ラインに信号が回り込むことを抑制できる。

ただし、このような構成では、モニタポートMONとなる実装電極と電源ポートVcc2となる実装電極との間で信号漏れが生じ易くなる。そこで、モニタポートMONとなる実装電極と電源ポートVcc2となる実装電極との間に配置する実装電極を、グランド電位に接続するグランドポートGNDとすると好適である。さらには、その実装電極を前述のデュプレクサモジュール１におけるグランド領域１９のように本発明の第６の実装電極に相当する、表面電極までビア電極で直接導通させる構成にするとより好適である。

１，１１…デュプレクサモジュール
２…多層基板
３…アンテナ共用ライン
４…受信ライン
５…送信ライン
６…整合ライン
７…グランドライン
８…モニタライン
９Ａ，９Ｂ…電源ライン
ANT…アンテナポート
GND…グランドポート
MON…モニタポート
RX…受信ポート
RFin…送信ポート
Vcc1，Vcc2…電源ポート
１７，１９…グランド領域
DUP…デュプレクサ
CPL…カプラ
CPL1，CPL2…結合線路
PA…パワーアンプ
SAW…表面弾性波フィルタ
R1…抵抗
L1〜L5…インダクタ
C1〜C3…コンデンサ

Claims (2)

1. 送信ラインと受信ラインとアンテナ共用ラインとを備えるデュプレクサモジュールであって、
   矩形状基板の一方主面である実装面の外縁の４辺に沿って配列した複数の実装電極を備え、
   前記複数の実装電極は、
   前記送信ラインの信号入力用の第１の実装電極と、
   前記受信ラインの信号出力用の第２の実装電極と、
   前記アンテナ共用ラインの信号入出力用の第３の実装電極と、
   前記送信ラインから電力の一部が伝送されるモニタラインの信号出力用の第４の実装電極と、
   前記送信ラインに挿入されるパワーアンプに電力を供給する電源ラインの電力入力用の第５の実装電極と、
   グランド用の第６の実装電極と、
   を含み、
   前記第１の実装電極は、前記外縁の４辺のうちの第１辺に配置され、
   前記第２の実装電極は、前記外縁の４辺のうちの第２辺に配置され、
   前記第３の実装電極は、前記外縁の４辺のうちの前記第１辺に対向する第３辺に配置され、
   前記第４の実装電極は、前記外縁の４辺のうちの前記第２辺に対向する第４辺に配置され、
   前記第５の実装電極は、前記外縁に沿った前記第１の実装電極と前記第２の実装電極との間、または、前記第１の実装電極と前記第４の実装電極との間、に配置され、
   前記第６の実装電極は、前記外縁に沿った前記第５の実装電極と前記第２の実装電極との間、または、前記第５の実装電極と前記第４の実装電極との間、に配置され、
   前記第６の実装電極は、前記矩形状基板の前記実装面に対向する他方主面に設けた表面電極のうちの、チップ型素子非搭載の表面電極に前記矩形状基板内に形成したビア電極を介して導通するとともに、前記パワーアンプが接続する前記矩形状基板内のグランド電極にビア電極を介して導通する、
   デュプレクサモジュール。
2. 前記実装面における前記複数の実装電極が形成された領域よりも内側にグランド用の実装電極を設けた、請求項１に記載のデュプレクサモジュール。

Images