[go: up one dir, main page]

WO2010087305A1 - デュプレクサモジュール - Google Patents

デュプレクサモジュール Download PDF

Info

Publication number
WO2010087305A1
WO2010087305A1 PCT/JP2010/050902 JP2010050902W WO2010087305A1 WO 2010087305 A1 WO2010087305 A1 WO 2010087305A1 JP 2010050902 W JP2010050902 W JP 2010050902W WO 2010087305 A1 WO2010087305 A1 WO 2010087305A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting
electrode
line
mounting electrode
ground
Prior art date
Application number
PCT/JP2010/050902
Other languages
English (en)
French (fr)
Inventor
降谷孝治
吉田大介
竹松佑二
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201080006313.8A priority Critical patent/CN102301611B/zh
Priority to JP2010548496A priority patent/JP5218570B2/ja
Publication of WO2010087305A1 publication Critical patent/WO2010087305A1/ja
Priority to US13/191,661 priority patent/US8487714B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Definitions

  • the present invention relates to a duplexer module in which a duplexer for separating a reception signal and a transmission signal is provided on a multilayer board or a printed board.
  • a multiband front end unit corresponding to a plurality of communication systems having different frequency bands may be configured using a plurality of duplexers (see, for example, Patent Document 1).
  • the front end unit includes a duplexer, a power amplifier, and a directional coupler corresponding to the 800 MHz band and the 1.9 GHz band, respectively.
  • the duplexer separates a transmission signal and a reception signal in a corresponding band.
  • the power amplifier amplifies the transmission signal using power supplied from the power supply line.
  • the directional coupler transmits a part of the power of the transmission signal to the monitor line in order to monitor the transmission signal.
  • the shape of the internal ground electrode is set so as to prevent interference between the bands.
  • the configuration of the front end unit described above can reduce signal interference between bands, but cannot sufficiently prevent signal interference between transmission signals and reception signals in the same band.
  • the transmission sensitivity and reception signal interfere with each other due to signal leakage from the monitor line and power supply line. The problem is becoming apparent.
  • an object of the present invention is to provide a duplexer module that can suppress interference between a transmission signal and a reception signal in the same band.
  • the present invention is a duplexer module including a transmission line, a reception line, and an antenna sharing line, and includes a plurality of mounting electrodes arranged along four outer edges of the mounting surface which is one main surface of the rectangular substrate, The fourth mounting electrode is disposed on a different side from the first to third mounting electrodes.
  • the first mounting electrode is a mounting electrode for signal input of the transmission line.
  • the second mounting electrode is a mounting electrode for signal output of the reception line.
  • the third mounting electrode is a mounting electrode for signal input / output of the antenna shared line.
  • the fourth mounting electrode is a mounting electrode for signal output of a monitor line through which a part of power is transmitted from the transmission line.
  • This configuration prevents signals from leaking from the monitor line and wrapping around the reception line and antenna common line, and signals from leaking from other lines to wrap around the monitor line.
  • the first mounting electrode is disposed on the first side of the four outer edges, the second mounting electrode is disposed on the second side, and the third mounting electrode is disposed on the third side facing the first side.
  • the fourth mounting electrode is preferably arranged on the fourth side opposite to the second side.
  • a power amplifier that is inserted into the transmission line, and a fifth mounting electrode that is a power input mounting electrode of the power supply line that supplies power to the power amplifier is connected to the first mounting electrode along the outer edge and the second or fourth mounting electrode. It is preferable that the sixth mounting electrode, which is a ground mounting electrode, is disposed between the fifth mounting electrode and the second or fourth mounting electrode.
  • the sixth mounting electrode is electrically connected to a surface electrode on which no chip-type element is mounted via a via electrode formed in the substrate. This configuration effectively suppresses signal leakage from the power supply line.
  • the transmission signal leaks from the monitor line and the antenna common line and the reception line. It is possible to prevent the signal from leaking into the monitor line and the signal leaking from other lines to the monitor line. As a result, interference between the transmission signal and the reception signal in the same band can be prevented, and accurate monitoring using the output from the monitor line is possible.
  • FIG. 2 is a stacking diagram of the duplexer module shown in FIG. 1. It is a mounting surface view of a duplexer module according to another embodiment of the present invention.
  • FIG. 1 is a diagram illustrating a configuration example of a duplexer module according to an embodiment of the present invention.
  • 1A is a top view of the duplexer module as viewed from above
  • FIG. 1B is a bottom view of the duplexer module as viewed from below
  • FIG. 1C is a schematic equivalent circuit diagram of the duplexer module. is there.
  • the duplexer module 1 includes a multilayer substrate 2 formed by laminating a plurality of substrates.
  • the top surface that is the other main surface of the multilayer substrate 2 is a chip mounting surface, and includes a plurality of surface electrodes on which discrete components are mounted.
  • the bottom surface, which is one main surface of the multilayer substrate 2 is a module mounting surface and includes a plurality of mounting electrodes that serve as external connection ports of the duplexer module 1.
  • the surface electrode and the mounting electrode are connected by a pattern electrode or a via electrode provided inside the multilayer substrate 2.
  • the equivalent circuit of the duplexer module 1 includes an antenna shared line 3, a reception line 4, a transmission line 5, a matching line 6, a ground line 7, a monitor line 8, and power supply lines 9A and 9B.
  • the circuit element includes a duplexer DUP, a coupler CPL, a power amplifier PA, a surface acoustic wave filter SAW, inductors L1 to L5, a resistor R1, and capacitors C1 to C3.
  • the external connection port includes an antenna port ANT, a reception port RX, a transmission port RFin, a monitor port MON, power supply ports Vcc1 and Vcc2, and a ground port GND.
  • the duplexer DUP is a discrete component of a duplexer that uses a surface acoustic wave resonator provided with an IDT electrode, and includes a transmission filter and a reception filter.
  • This duplexer DUP is provided with an antenna shared terminal Ant, a reception signal terminal Rx, a transmission signal terminal Tx, and a ground terminal Gnd indicated by a broken line in FIG. 1A on the bottom surface. Connected to the surface electrode.
  • the antenna sharing line 3 is a line for connecting the surface electrode on which the antenna sharing terminal Ant of the duplexer DUP is mounted and the mounting electrode to be the antenna port ANT.
  • the matching line 6 is a line branched from the antenna shared line 3 and connected to the mounting electrode serving as the ground port GND.
  • An inductor L4 is inserted in the matching line 6.
  • the inductor L4 is a circuit element formed of an electrode pattern formed between layers of the multilayer substrate 2 and a via electrode formed in the layer.
  • the reception line 4 is a line for connecting the surface electrode on which the reception signal terminal Rx of the duplexer DUP is mounted and the mounting electrode to be the reception port RX.
  • the ground line 7 is a line for connecting a surface electrode on which the ground terminal Gnd of the duplexer DUP is mounted and a mounting electrode to be the ground port GND.
  • the transmission line 5 is a line that connects the surface electrode on which the transmission signal terminal Tx of the duplexer DUP is mounted and the mounting electrode that is to be the transmission port RFin.
  • a surface acoustic wave filter SAW, an inductor L5, a power amplifier PA, an inductor L3, and a coupled line CPL1 of a coupler CPL are inserted.
  • the connection point between the coupled line CPL1 and the inductor L3 is grounded by a capacitor C3 arranged in parallel.
  • the surface acoustic wave filter SAW removes out-of-band noise from the transmission signal input from the transmission port RFin.
  • the inductor L5 matches between the surface acoustic wave filter SAW and the power amplifier PA.
  • the power amplifier PA amplifies the transmission signal.
  • Inductor L3 and capacitor C3 are matched between power amplifier PA and coupler CPL.
  • the coupler CPL includes a coupling line CPL1 inserted into the transmission line 5 and a coupling line CPL2 inserted into the monitor line 8, and extracts a part of the power of the transmission signal passing through the transmission line 5 from the monitor line 8.
  • the monitor line 8 is a line that connects the mounting electrode that becomes the ground port GND and the mounting electrode that becomes the monitor port MON, and the coupling line CPL2 of the coupler CPL is inserted in the monitor line 8.
  • the power line 9A is a line that branches from the transmission line 5 and is connected to the mounting electrode that becomes the power port Vcc1.
  • An inductor L1 is inserted into the power line 9A and grounded by a capacitor C1 arranged in parallel. Inductor L1 and capacitor C1 are matched between power supply port Vcc1 and power amplifier PA.
  • the power supply line 9A supplies power to the power amplifier PA.
  • the power line 9B is a line branched from the transmission line 5 and connected to the mounting electrode serving as the power port Vcc2.
  • An inductor L2 is inserted into the power supply line 9B and grounded by a capacitor C2 arranged in parallel. Inductor L2 and capacitor C2 are matched between power supply port Vcc2 and power amplifier PA.
  • the power line 9B supplies power to the power amplifier PA.
  • a plurality of mounting electrodes are arranged along the four sides of the outer edge of the multilayer board 2 on the rectangular mounting surface shown in FIG.
  • a mounting electrode serving as a ground port GND is provided inside the plurality of mounting electrodes.
  • the first mounting electrode of the present invention serving as the transmission port RFin is arranged on the left side in the figure corresponding to the first side of the present invention.
  • the mounting electrode serving as the ground port GND, the second mounting electrode of the present invention serving as the reception port RX, and the power supply ports Vcc1 and Vcc2 are illustrated. 5 mounting electrodes.
  • a mounting electrode serving as the ground port GND and a third mounting electrode of the present invention serving as the antenna port ANT are disposed on the right side in the figure corresponding to the third side of the present invention.
  • a mounting electrode serving as the ground port GND and a fourth mounting electrode of the present invention serving as the monitor port MON are arranged on the upper side in the figure corresponding to the fourth side of the present invention.
  • the first to fourth mounting electrodes are arranged on different sides, in this duplexer module 1, it is possible to suppress a signal from leaking from each mounting electrode and wrapping around to other lines.
  • the fourth mounting electrode serving as the monitor port MON is arranged on a different side from the first to third mounting electrodes, it is possible to effectively suppress wraparound due to signal leakage from the monitor line.
  • mounting electrodes to be the ground port GND are arranged on both sides of the second mounting electrode to be the reception port RX.
  • Mounting electrodes that serve as ground ports GND are arranged on both sides of the third mounting electrode that serves as the antenna port ANT.
  • Mounting electrodes that serve as ground ports GND are arranged on both sides of the fourth mounting electrode that serves as the monitor port MON.
  • FIG. 2 is a stacking diagram of the multilayer substrate 2.
  • FIGS. 2A to 2J are plan views of the substrates (A) to (J) as viewed from above in order from the uppermost layer to the lowermost layer.
  • FIG. 2K is a plan view of the bottom surface of the lowermost layer of the multilayer substrate 2 as viewed from above.
  • the via electrodes in the substrates (A) to (J) are indicated by circles in the drawing.
  • the substrate (A) is laminated on the uppermost layer of the multilayer substrate 2 and has a surface electrode on the surface for mounting discrete components.
  • the broken line in the figure shows the outer shape of the discrete component mounted on the surface electrode.
  • a pattern electrode serving as a surface layer ground on which no discrete component is mounted is provided on the upper surface of the ground region 19, and via electrodes serving as a ground potential are densely arranged in the substrate of the ground region 19.
  • the substrate (B) is laminated on the second layer from the chip mounting surface of the multilayer substrate 2.
  • a pattern electrode to be the inductor L3 On the substrate (B), a pattern electrode to be the inductor L3, a pattern electrode to be the coupling line CPL1 of the coupler CPL, and a pattern electrode to be the inductor L5 are formed.
  • a via electrode of the antenna shared line 3 is formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • a pattern electrode serving as an inner layer ground is provided on the upper surface of the ground region 17, and via electrodes serving as a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (C) is laminated on the third layer from the chip mounting surface of the multilayer substrate 2.
  • a via electrode of the antenna shared line 3 is formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (D) is laminated on the fourth layer from the chip mounting surface of the multilayer substrate 2.
  • a via electrode of the antenna shared line 3 is formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (E) is laminated on the fifth layer from the chip mounting surface of the multilayer substrate 2.
  • a pattern electrode to be the inductor L4 and a pattern electrode to be the inductor L2 are formed on the substrate (E).
  • a via electrode of the antenna sharing line 3 and a pattern electrode and a via electrode of the inductor L4 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (F) is laminated on the sixth layer from the chip mounting surface of the multilayer substrate 2.
  • a pattern electrode to be the inductor L4 On the substrate (F), a pattern electrode to be the inductor L4, a pattern electrode to be the inductor L2, and a pattern electrode to be the coupling line CPL2 of the coupler CPL are formed.
  • a via electrode of the antenna sharing line 3 and a pattern electrode and a via electrode of the inductor L4 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19. Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (G) is laminated on the seventh layer from the chip mounting surface of the multilayer substrate 2.
  • a pattern electrode to be the inductor L4 a pattern electrode to be the inductor L1, and a pattern electrode to be the coupling line CPL2 of the coupler CPL are formed.
  • a via electrode of the antenna sharing line 3 and a pattern electrode and a via electrode of the inductor L4 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (H) is laminated on the eighth layer from the chip mounting surface of the multilayer substrate 2.
  • a via electrode of the antenna sharing line 3 and a via electrode of the matching line 6 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 17.
  • a pattern electrode serving as an inner layer ground is provided on the upper surface of the ground region 19, and via electrodes serving as a ground potential are densely arranged in the substrate of the ground region 19.
  • the substrate (I) is laminated on the ninth layer from the chip mounting surface of the multilayer substrate 2.
  • a via electrode of the antenna sharing line 3 and a via electrode of the matching line 6 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • Via electrodes having a ground potential are densely arranged in the substrate of the ground region 19 and the ground region 17.
  • the substrate (J) is laminated on the tenth layer from the chip mounting surface of the multilayer substrate 2.
  • a plurality of mounting electrodes as shown in FIG. 2K are formed on the back surface of the substrate (J).
  • the arrows shown in the figure indicate the names of ports connected to the mounting electrodes.
  • a via electrode of the antenna sharing line 3 and a via electrode of the matching line 6 are formed at a position surrounded by the ground region 17 and the substrate edge.
  • a via electrode of the reception line 4 is formed at a position surrounded by the ground region 17, the edge of the substrate, and the ground region 19.
  • a pattern electrode serving as an inner layer ground is provided on the upper surface of the ground region 17, and via electrodes serving as a ground potential are densely arranged in the substrate of the ground region 17.
  • a pattern electrode serving as an inner layer ground is provided on the upper surface of the ground region 19, and via electrodes serving as a ground potential are densely arranged in the substrate of the ground region 19.
  • the via electrode provided in the ground region 19 of the substrates (A) to (J) is electrically connected to the inner layer ground provided in the substrates (A), (H), and (J).
  • the mounting electrode disposed between the mounting electrode serving as the power supply port Vcc2 and the mounting electrode serving as the reception port RX is electrically connected.
  • This mounting electrode is a mounting electrode serving as the ground port GND, and is connected to the ground potential. Therefore, the via electrode and the pattern electrode provided in the ground region 19 of the substrates (A) to (J) are stabilized at the ground potential, and the power supply port Vcc2 and the reception port RX are formed by forming an electric wall due to the ground potential inside the substrate. Signal leakage between the two is effectively suppressed.
  • the via electrodes provided in the ground regions 17 of the substrates (A) to (J) are electrically connected to the inner layer ground provided in the substrates (B) and (J).
  • the mounting electrode on both sides of the mounting electrode serving as the antenna port ANT and the mounting electrode disposed on the right side of the mounting electrode serving as the reception port RX are electrically connected.
  • These mounting electrodes are mounting electrodes to be the ground port GND, and are connected to the ground potential.
  • the via electrode and the pattern electrode provided in the ground region 17 of the substrates (A) to (J) are stable at the ground potential, and an electric wall due to the ground potential is formed inside the substrate, so that the antenna port ANT or Signal leakage from the antenna port ANT is effectively suppressed.
  • FIG. 3 is a mounting surface diagram illustrating a configuration example of a duplexer module according to another embodiment of the present invention.
  • the duplexer module 11 has the same configuration as that of the duplexer module 1 of the above-described embodiment, except that the reception port RX is of a balanced type and the mounting electrodes to be the power ports Vcc1 and Vcc2 from the lower side in the figure. This is different from the point of changing the arrangement on the upper side.
  • the mounting electrode disposed between the mounting electrode serving as the monitor port MON and the mounting electrode serving as the power supply port Vcc2 is the ground port GND connected to the ground potential. Further, it is more preferable that the mounting electrode is directly connected by the via electrode to the surface electrode corresponding to the sixth mounting electrode of the present invention like the ground region 19 in the duplexer module 1 described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　同一帯域における送信信号と受信信号との干渉を抑制できるデュプレクサモジュールの提供を図る。デュプレクサモジュール（１）は、送信ライン（５）と受信ライン（４）とアンテナ共用ライン（３）とを備える。また多層基板（２）の実装面の外縁の４辺に沿って配列した複数の実装電極を備える。モニタポート（MON）となる第４の実装電極は、送信ポート（RFin）となる第１の実装電極、受信ポート（RX）となる第２の実装電極、および、アンテナポート（ANT）となる第３の実装電極とは異なる辺に配置される。モニタポート（MON）となる第４の実装電極は、送信ライン（５）から電力の一部が伝送されるモニタライン（８）の信号出力用の実装電極である。

Description

デュプレクサモジュール
　この発明は、多層基板やプリント基板に、受信信号と送信信号とを分離するデュプレクサを設けたデュプレクサモジュールに関する。
　携帯電話などのフロントエンド部にデュプレクサが採用される。周波数帯域の異なる複数の通信システムに対応するマルチバンド型のフロントエンド部は、複数のデュプレクサを用いて構成されることがある（例えば特許文献１参照。）。
　上記フロントエンド部では、８００ＭＨz帯域と１．９ＧＨz帯域とのそれぞれに対応するデュプレクサとパワーアンプと方向性結合器とを備える。デュプレクサは、対応する帯域の送信信号と受信信号とを分離する。パワーアンプは電源ラインから供給される電力を用いて送信信号を増幅する。方向性結合器は送信信号をモニタするために送信信号の電力の一部をモニタラインに伝達する。このようなフロントエンド部では、各帯域の信号間で干渉が発生すると通信品質が低下する虞があるため、各帯域間での干渉を防止するように内部グランド電極の形状が設定される。
特開２００７－１２４２０２号公報
　上記フロントエンド部の構成であれば各帯域間での信号の干渉は低減できるものの、同一帯域の送信信号と受信信号との間の信号の干渉は十分に防ぐことができない。特に近年におけるデュプレクサモジュールの小型化の進展につれ、パワーアンプや方向性結合器を備える場合にモニタラインや電源ラインからの信号漏れによって送信信号と受信信号とが干渉して受信感度が劣化するなどの問題が顕在化してきている。
　通常、デュプレクサにおけるライン間の信号漏れは、送信信号や受信信号、アンテナ共用信号が伝送される信号ラインの線路設計では考慮していたが、デュプレクサモジュールへの配線を容易にするというセットメーカの要求から実装電極の配置設計ではあまり考慮されていなかった。
　そこで本発明は、同一帯域における送信信号と受信信号との干渉を抑制できるデュプレクサモジュールの提供を目的とする。
　この発明は、送信ラインと受信ラインとアンテナ共用ラインとを備えるデュプレクサモジュールであって、矩形状基板の一方主面である実装面の外縁の４辺に沿って配列した複数の実装電極を備え、第４の実装電極は第１乃至第３の実装電極とは異なる辺に配置される。第１の実装電極は送信ラインの信号入力用の実装電極である。第２の実装電極は受信ラインの信号出力用の実装電極である。第３の実装電極はアンテナ共用ラインの信号入出力用の実装電極である。第４の実装電極は、送信ラインから電力の一部が伝送されるモニタラインの信号出力用の実装電極である。
　この構成により、モニタラインから信号が漏れて受信ラインやアンテナ共用ラインに回り込むことや、他のラインから信号が漏れてモニタラインに回り込むことを抑制する。
　第１の実装電極は前記外縁の4辺のうちの第１辺に配置され、第２の実装電極は第２辺に配置され、第３の実装電極は第１辺に対向する第３辺に配置され、第４の実装電極は第２辺に対向する第４辺に配置されると好適である。この構成により、各実装電極から信号が漏れて別のラインに回り込むことを抑制する。
　送信ラインに挿入されるパワーアンプを備え、パワーアンプに電力を供給する電源ラインの電力入力用の実装電極である第５の実装電極を外縁に沿った第１の実装電極と第２または第４の実装電極との間に配置し、グランド用の実装電極である第６の実装電極を第５の実装電極と第２または第４の実装電極との間に配置すると好適である。この構成により、電源ラインから信号が漏れて、モニタラインや、受信ライン、アンテナ共用ラインに信号が回り込むことを抑制する。
　第６の実装電極は、チップ型素子非搭載の表面電極に、基板内に形成したビア電極を介して導通すると好適である。この構成により、電源ラインからの信号漏れの抑制を効果的にする。
　実装面における複数の実装電極が形成された領域よりも内側にグランド用の実装電極を設けると好適である。この構成により、実装面における信号漏れの抑制を効果的にする。
　この発明によれば、モニタラインの実装電極を、送信ラインや、受信ライン、アンテナ共用ラインの実装電極とは異なる辺に配置することで、モニタラインから送信信号が漏れてアンテナ共用ラインや受信ラインに回り込むことや、他のラインから信号が漏れてモニタラインに回り込むことを抑制できる。これにより、同一帯域における送信信号と受信信号との干渉を防ぐことができ、また、モニタラインからの出力を用いた正確なモニタリングが可能になる。
本発明の実施形態に係るデュプレクサモジュールの構成例を説明する図である。 図１に示すデュプレクサモジュールの積み図である。 本発明の他の実施形態に係るデュプレクサモジュールの実装面図である。
　図１は、本発明の実施形態に係るデュプレクサモジュールの構成例を説明する図である。図１（Ａ）はデュプレクサモジュールを上面視した天面図であり、図１（Ｂ）はデュプレクサモジュールを下面視した底面図であり、図１（Ｃ）はデュプレクサモジュールの概略の等価回路図である。
　デュプレクサモジュール１は、複数の基板を積層してなる多層基板２を備える。多層基板２の他方主面である天面はチップ搭載面であり、ディスクリート部品を搭載する複数の表面電極を備える。多層基板２の一方主面である底面はモジュール実装面であり、デュプレクサモジュール１の外部接続ポートとなる複数の実装電極を備える。表面電極と実装電極とは、多層基板２の内部に設けるパターン電極やビア電極で接続している。
　デュプレクサモジュール１の等価回路は、アンテナ共用ライン３、受信ライン４、送信ライン５、整合ライン６、グランドライン７、モニタライン８、および電源ライン９Ａ，９Ｂを備える。また、回路素子としてデュプレクサDUP、カプラCPL、パワーアンプPA、表面弾性波フィルタSAW、インダクタL1～L5、抵抗R1、およびコンデンサC1～C3を備える。また、外部接続ポートとしてアンテナポートANT、受信ポートRX、送信ポートRFin、モニタポートMON、電源ポートVcc1，Vcc2、およびグランドポートGNDを備える。
　デュプレクサDUPは、ＩＤＴ電極を設けた表面弾性波共振器を用いるデュプレクサのディスクリート部品であって、送信フィルタと受信フィルタとを備える。このデュプレクサDUPは底面に、図１（Ａ）中に破線で示すアンテナ共用端子Antと受信信号端子Rxと送信信号端子Txとグランド端子Gndとを備え、これらの端子は半田等により多層基板２の表面電極に接続される。
　アンテナ共用ライン３は、デュプレクサDUPのアンテナ共用端子Antを搭載する表面電極とアンテナポートANTとなる実装電極とを接続するラインである。
　整合ライン６は、アンテナ共用ライン３から分岐し、グランドポートGNDとなる実装電極に接続されるラインである。整合ライン６中には、インダクタL4を挿入している。インダクタL4は多層基板２の層間に形成された電極パターンおよび層内に形成されたビア電極で形成される回路素子である。
　受信ライン４は、デュプレクサDUPの受信信号端子Rxを搭載する表面電極と受信ポートRXとなる実装電極とを接続するラインである。
　グランドライン７は、デュプレクサDUPのグランド端子Gndを搭載する表面電極とグランドポートGNDとなる実装電極とを接続するラインである。
　送信ライン５は、デュプレクサDUPの送信信号端子Txを搭載する表面電極と送信ポートRFinとなる実装電極とを接続するラインである。送信ライン５中には、表面弾性波フィルタSAW、インダクタL5、パワーアンプPA、インダクタL3、およびカプラCPLの結合線路CPL1が挿入されている。また、結合線路CPL1とインダクタL3との接続点は、並列に配置されたコンデンサC3により接地されている。
　表面弾性波フィルタSAWは送信ポートRFinから入力される送信信号から帯域外のノイズを除去する。インダクタL5は表面弾性波フィルタSAWとパワーアンプPAとの間の整合をとる。パワーアンプPAは送信信号を増幅する。インダクタL3とコンデンサC3とはパワーアンプPAとカプラCPLとの間の整合をとる。カプラCPLは送信ライン５に挿入された結合線路CPL1とモニタライン８に挿入された結合線路CPL2とを備え、送信ライン５を通過する送信信号の電力の一部をモニタライン８からとりだす。
　モニタライン８は、グランドポートGNDとなる実装電極とモニタポートMONとなる実装電極とを接続するラインであり、モニタライン８中にはカプラCPLの結合線路CPL2が挿入されている。
　電源ライン９Ａは、送信ライン５から分岐して、電源ポートVcc1となる実装電極に接続されるラインである。電源ライン９Ａ中にはインダクタL1が挿入されるとともに並列に配置されたコンデンサC1により接地されている。インダクタL1とコンデンサC1とは、電源ポートVcc1とパワーアンプPAとの間の整合をとる。電源ライン９Ａは、パワーアンプPAに電力を供給する。
　電源ライン９Ｂは、送信ライン５から分岐して、電源ポートVcc2となる実装電極に接続されるラインである。電源ライン９Ｂ中にはインダクタL2が挿入されるとともに並列に配置されたコンデンサC2により接地されている。インダクタL2とコンデンサC2とは、電源ポートVcc2とパワーアンプPAとの間の整合をとる。電源ライン９Ｂは、パワーアンプPAに電力を供給する。
　図１（Ｂ）に示す矩形状の実装面において、多層基板２の外縁の4辺に沿って、複数の実装電極を配列している。また、これら複数の実装電極の内側には、グランドポートGNDとなる実装電極を設けている。本発明の第１辺に相当する図中左辺には、送信ポートRFinとなる本発明の第１の実装電極を配置している。本発明の第２辺に相当する図中下辺には、グランドポートGNDとなる実装電極と、受信ポートRXとなる本発明の第２の実装電極と、電源ポートVcc1，Vcc2となる本発明の第５の実装電極と、を配置している。本発明の第３辺に相当する図中右辺には、グランドポートGNDとなる実装電極と、アンテナポートANTとなる本発明の第３の実装電極と、を配置している。本発明の第４辺に相当する図中上辺には、グランドポートGNDとなる実装電極と、モニタポートMONとなる本発明の第４の実装電極と、を配置している。このように第１乃至第４の実装電極をそれぞれ異なる辺に配置しているので、このデュプレクサモジュール１では、各実装電極から信号が漏れて他のラインに信号が回り込むことを抑制できる。特に、モニタポートMONとなる第４の実装電極を、第１乃至第３の実装電極と異なる辺に配置しているので、モニタラインからの信号漏れによる回り込みを効果的に抑制できる。
　また、受信ポートRXとなる第２の実装電極の両脇にはグランドポートGNDとなる実装電極を配置している。アンテナポートANTとなる第３の実装電極の両脇にもグランドポートGNDとなる実装電極を配置している。モニタポートMONとなる第４の実装電極の両脇にもグランドポートGNDとなる実装電極を配置している。これにより、第２乃至第４の実装電極からの信号漏れを効果的に抑制できる。特に電源ポートVcc1，Vcc2となる実装電極と受信ポートRXとなる実装電極との間に、本発明の第６の実装電極に相当する実装電極を配置してグランドポートGNDとしているので、電源ライン９Ａ，９Ｂからの信号漏れを効果的に抑制できる。
　図２は多層基板２の積み図である。図２（Ａ）～（Ｊ）は最上層から最下層まで順に基板（Ａ）～（Ｊ）を上面視した平面図である。また図２（Ｋ）は多層基板２の最下層の裏面側を上面視した平面図である。なお、基板（Ａ）～（Ｊ）におけるビア電極は図中に丸印で示す。
　基板（Ａ）は多層基板２の最上層に積層され、その表面にディスクリート部品を搭載するための表面電極を備える。図中の破線は表面電極に搭載するディスクリート部品の外形を示している。グランド領域１９の上面にはディスクリート部品非搭載の表層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｂ）は多層基板２のチップ搭載面から２層目に積層される。基板（Ｂ）には、インダクタL3となるパターン電極、カプラCPLの結合線路CPL1となるパターン電極、およびインダクタL5となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｃ）は多層基板２のチップ搭載面から３層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｄ）は多層基板２のチップ搭載面から４層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極を形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｅ）は多層基板２のチップ搭載面から５層目に積層される。基板（Ｅ）には、インダクタL4となるパターン電極、およびインダクタL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｆ）は多層基板２のチップ搭載面から６層目に積層される。基板（Ｆ）には、インダクタL4となるパターン電極、インダクタL2となるパターン電極、およびカプラCPLの結合線路CPL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｇ）は多層基板２のチップ搭載面から７層目に積層される。基板（Ｇ）には、インダクタL4となるパターン電極、インダクタL1となるパターン電極、およびカプラCPLの結合線路CPL2となるパターン電極を形成している。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極とインダクタL4のパターン電極およびビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｈ）は多層基板２のチップ搭載面から８層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。グランド領域１９の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｉ）は多層基板２のチップ搭載面から９層目に積層される。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１９およびグランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ｊ）は多層基板２のチップ搭載面から１０層目に積層される。基板（Ｊ）の裏面には、図２（Ｋ）に記載したような複数の実装電極が形成されている。図中に示す矢印は、各実装電極に接続されるポート名を示す。グランド領域１７と基板端縁とにより囲まれる位置に、アンテナ共用ライン３のビア電極と整合ライン６のビア電極とを形成している。グランド領域１７と基板端縁とグランド領域１９とにより囲まれる位置に、受信ライン４のビア電極を形成している。グランド領域１７の上面には内層グランドとなるパターン電極を設けていて、グランド領域１７の基板内にはグランド電位となるビア電極を密に配置している。グランド領域１９の上面には内層グランドとなるパターン電極を設けていて、グランド領域１９の基板内にはグランド電位となるビア電極を密に配置している。
　基板（Ａ）～（Ｊ）のグランド領域１９に設けたビア電極は、基板（Ａ），（Ｈ），（Ｊ）に設けた内層グランドに導通する。また、図２（Ｋ）に示す実装電極のうち、電源ポートVcc2となる実装電極と受信ポートRXとなる実装電極との間に配置される実装電極に導通する。この実装電極はグランドポートGNDとなる実装電極であり、グランド電位に接続される。したがって、基板（Ａ）～（Ｊ）のグランド領域１９に設けたビア電極およびパターン電極はグランド電位で安定し、基板内部にグランド電位による電気壁が形成されることにより電源ポートVcc2と受信ポートRXとの間での信号の漏れは効果的に抑制される。
　また、基板（Ａ）～（Ｊ）のグランド領域１７に設けたビア電極は、基板（Ｂ），（Ｊ）に設けた内層グランドに導通する。また、図２（Ｋ）に示す実装電極のうち、アンテナポートANTとなる実装電極の両脇の実装電極と、受信ポートRXとなる実装電極の図中右側に配置される実装電極とに導通する。これらの実装電極はグランドポートGNDとなる実装電極であり、グランド電位に接続される。したがって、基板（Ａ）～（Ｊ）のグランド領域１７に設けたビア電極およびパターン電極はグランド電位で安定し、基板内部にグランド電位による電気壁が形成されることによりアンテナポートANTへの、またはアンテナポートANTからの信号の漏れは効果的に抑制される。
　また、基板（Ａ）～（Ｊ）のグランド領域１７，１９に設けたビア電極およびパターン電極によって囲まれる受信ポートRXからの、または受信ポートRXへの信号の漏れも効果的に抑制される。
　図３は本発明の他の実施形態に係るデュプレクサモジュールの構成例を説明する実装面図である。
　このデュプレクサモジュール１１は、上述の実施形態のデュプレクサモジュール１と同様の構成であるが、受信ポートRXがバランス型である点と、電源ポートVcc1，Vcc2となる実装電極を、図中下辺から図中上辺に配置変更した点とが相違する。
　このような構成であっても、第１乃至第４の実装電極をそれぞれ異なる辺に配置しているので、このデュプレクサモジュール１1では、各実装電極から信号が漏れてモニタラインや、受信ライン、送信ライン、アンテナ共用ラインに信号が回り込むことを抑制できる。
　ただし、このような構成では、モニタポートMONとなる実装電極と電源ポートVcc2となる実装電極との間で信号漏れが生じ易くなる。そこで、モニタポートMONとなる実装電極と電源ポートVcc2となる実装電極との間に配置する実装電極を、グランド電位に接続するグランドポートGNDとすると好適である。さらには、その実装電極を前述のデュプレクサモジュール１におけるグランド領域１９のように本発明の第６の実装電極に相当する、表面電極までビア電極で直接導通させる構成にするとより好適である。
　１，１１…デュプレクサモジュール
　２…多層基板
　３…アンテナ共用ライン
　４…受信ライン
　５…送信ライン
　６…整合ライン
　７…グランドライン
　８…モニタライン
　９Ａ，９Ｂ…電源ライン
　ANT…アンテナポート
　GND…グランドポート
　MON…モニタポート
　RX…受信ポート
　RFin…送信ポート
　Vcc1，Vcc2…電源ポート
　１７，１９…グランド領域
　DUP…デュプレクサ
　CPL…カプラ
　CPL1，CPL2…結合線路
　PA…パワーアンプ
　SAW…表面弾性波フィルタ
　R1…抵抗
　L1～L5…インダクタ
　C1～C3…コンデンサ

Claims (5)

  1. 　送信ラインと受信ラインとアンテナ共用ラインとを備えるデュプレクサモジュールであって、
    　矩形状基板の一方主面である実装面の外縁の４辺に沿って配列した複数の実装電極を備え、
    　前記複数の実装電極は、
    前記送信ラインの信号入力用の第１の実装電極と、
    前記受信ラインの信号出力用の第２の実装電極と、
    前記アンテナ共用ラインの信号入出力用の第３の実装電極と、
    前記送信ラインから電力の一部が伝送されるモニタラインの信号出力用の第４の実装電極と、
    を含み、
    　前記第４の実装電極は、前記外縁の4辺のうちの前記第１乃至第３の実装電極とは異なる辺に配置された、デュプレクサモジュール。
  2. 　前記第１の実装電極は、前記外縁の4辺のうちの第１辺に配置され、
    　前記第２の実装電極は、前記外縁の4辺のうちの第２辺に配置され、
    　前記第３の実装電極は、前記外縁の4辺のうちの前記第１辺に対向する第３辺に配置され、
    　前記第４の実装電極は、前記外縁の4辺のうちの前記第２辺に対向する第４辺に配置された、請求項１に記載のデュプレクサモジュール。
  3. 　前記送信ラインに挿入されるパワーアンプを備え、
    　前記複数の実装電極は、前記パワーアンプに電力を供給する電源ラインの電力入力用の第５の実装電極と、グランド用の第６の実装電極と、を含み、
    　前記第５の実装電極は、前記外縁に沿った前記第１の実装電極と前記第２の実装電極との間、または、前記第１の実装電極と前記第４の実装電極との間、に配置され、
    　前記第６の実装電極は、前記外縁に沿った前記第５の実装電極と前記第２の実装電極との間、または、前記第５の実装電極と前記第４の実装電極との間、に配置された請求項２に記載のデュプレクサモジュール。
  4. 　前記第６の実装電極は、前記矩形状基板の前記実装面に対向する他方主面に設けた表面電極のうちの、チップ型素子非搭載の表面電極に、前記矩形状基板内に形成したビア電極を介して導通する、請求項３に記載のデュプレクサモジュール。
  5. 　前記実装面における前記複数の実装電極が形成された領域よりも内側にグランド用の実装電極を設けた、請求項１～４のいずれかに記載のデュプレクサモジュール。
PCT/JP2010/050902 2009-01-28 2010-01-25 デュプレクサモジュール WO2010087305A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080006313.8A CN102301611B (zh) 2009-01-28 2010-01-25 双工器模块
JP2010548496A JP5218570B2 (ja) 2009-01-28 2010-01-25 デュプレクサモジュール
US13/191,661 US8487714B2 (en) 2009-01-28 2011-07-27 Duplexer module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-016090 2009-01-28
JP2009016090 2009-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/191,661 Continuation US8487714B2 (en) 2009-01-28 2011-07-27 Duplexer module

Publications (1)

Publication Number Publication Date
WO2010087305A1 true WO2010087305A1 (ja) 2010-08-05

Family

ID=42395566

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050902 WO2010087305A1 (ja) 2009-01-28 2010-01-25 デュプレクサモジュール

Country Status (4)

Country Link
US (1) US8487714B2 (ja)
JP (1) JP5218570B2 (ja)
CN (1) CN102301611B (ja)
WO (1) WO2010087305A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074930A (ja) * 2010-09-29 2012-04-12 Panasonic Corp 高周波電力増幅器
WO2018225590A1 (ja) * 2017-06-08 2018-12-13 株式会社村田製作所 高周波モジュール
JPWO2018105249A1 (ja) * 2016-12-05 2019-07-11 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN113301675A (zh) * 2021-06-07 2021-08-24 西安北讯科技有限公司 矿用本安型双工精确定位分站

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859870B (zh) * 2010-04-28 2015-01-07 株式会社村田制作所 电路模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017504A1 (fr) * 2000-08-22 2002-02-28 Hitachi Metals, Ltd. Module de commutation stratifié à haute fréquence
JP2007151123A (ja) * 2006-11-27 2007-06-14 Hitachi Metals Ltd 複合積層モジュール及びこれを用いた通信機

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347889A (ja) * 2004-05-31 2005-12-15 Kyocera Corp マザー基板及びその基板に搭載される高周波モジュール並びに無線通信機器
JP4064379B2 (ja) * 2004-07-26 2008-03-19 富士通メディアデバイス株式会社 送信モジュール
JP2007124202A (ja) 2005-10-27 2007-05-17 Kyocera Corp 高周波モジュールおよび無線通信装置
US7855983B2 (en) * 2006-06-14 2010-12-21 Cts Corporation Time division duplex front end module
CN201583609U (zh) * 2009-12-03 2010-09-15 南京纳特通信电子有限公司 便携式无源互调测试仪

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017504A1 (fr) * 2000-08-22 2002-02-28 Hitachi Metals, Ltd. Module de commutation stratifié à haute fréquence
JP2007151123A (ja) * 2006-11-27 2007-06-14 Hitachi Metals Ltd 複合積層モジュール及びこれを用いた通信機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074930A (ja) * 2010-09-29 2012-04-12 Panasonic Corp 高周波電力増幅器
JPWO2018105249A1 (ja) * 2016-12-05 2019-07-11 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
US11595024B2 (en) 2016-12-05 2023-02-28 Murata Manufacturing Co., Ltd. Elastic wave device, high-frequency front end circuit, and communication apparatus
WO2018225590A1 (ja) * 2017-06-08 2018-12-13 株式会社村田製作所 高周波モジュール
US10847306B2 (en) 2017-06-08 2020-11-24 Murata Manufacturing Co., Ltd. High-frequency module
CN113301675A (zh) * 2021-06-07 2021-08-24 西安北讯科技有限公司 矿用本安型双工精确定位分站

Also Published As

Publication number Publication date
CN102301611A (zh) 2011-12-28
US20110279177A1 (en) 2011-11-17
JP5218570B2 (ja) 2013-06-26
CN102301611B (zh) 2014-09-10
JPWO2010087305A1 (ja) 2012-08-02
US8487714B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
EP2662985B1 (en) High-frequency module
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
WO2010087307A1 (ja) デュプレクサモジュール
JPH0758506A (ja) Ｌｃ型誘電体フィルタ、およびこれを用いた空中線共用器
JP5516738B2 (ja) 高周波モジュール
JP5018858B2 (ja) 高周波モジュール
WO2014171033A1 (ja) 高周波モジュール
JP6455532B2 (ja) 高周波スイッチモジュール
WO2018123972A1 (ja) 高周波モジュール及び通信装置
US10679114B2 (en) Radio-frequency front end circuit, high-frequency signal processing circuit, and communication device
JP5218570B2 (ja) デュプレクサモジュール
JP2012074930A (ja) 高周波電力増幅器
JP2013236242A (ja) スイッチモジュール
JP5218569B2 (ja) アンテナ共用モジュール
EP2487802B1 (en) High-frequency module
JP2018196037A (ja) 方向性結合器、高周波フロントエンドモジュール、および、通信機器
JP5304272B2 (ja) デュプレクサモジュール
WO2012102284A1 (ja) 送信モジュール
WO2013118240A1 (ja) フィルタ回路およびモジュール
JP5578219B2 (ja) デュプレクサモジュール
JP6604432B2 (ja) 高周波モジュール
WO2010087304A1 (ja) デュプレクサモジュール
JP5636662B2 (ja) 高周波モジュール
WO2012153800A1 (ja) 高周波スイッチモジュール及び無線通信装置
KR100681259B1 (ko) 듀얼밴드 단말기용 적층형 프론트 엔드 모듈

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080006313.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735773

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010548496

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10735773

Country of ref document: EP

Kind code of ref document: A1