JP5200323B2 - High frequency semiconductor device - Google Patents
High frequency semiconductor device Download PDFInfo
- Publication number
- JP5200323B2 JP5200323B2 JP2005369677A JP2005369677A JP5200323B2 JP 5200323 B2 JP5200323 B2 JP 5200323B2 JP 2005369677 A JP2005369677 A JP 2005369677A JP 2005369677 A JP2005369677 A JP 2005369677A JP 5200323 B2 JP5200323 B2 JP 5200323B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- drain
- active region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000000758 substrate Substances 0.000 claims description 18
- 230000015556 catabolic process Effects 0.000 description 21
- 230000005669 field effect Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
- H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
この発明は、高周波半導体装置に係り、3GHz以上の高周波帯の特に電力増幅器として用いられる電界効果型の高周波半導体装置に関する。 The present invention relates to a high frequency semiconductor device, and more particularly to a field effect type high frequency semiconductor device used as a power amplifier in a high frequency band of 3 GHz or more.
衛星通信や地上マイクロ波回線などの無線通信システムには固体増幅器(SSPA Solid State Power Amplifier)が広く使用されている。従来3GHz以上のSSPA用のトランジスタとしてはGaAsを用いた電界効果型トランジスタが用いられている。近年、通信のブロードバンド化が進展し、大量の情報を伝送することが益々求められている。この様な要請に応じて伝送される情報量の増大を図るためには、伝送速度を高めることが必要であり、さらに高い周波数帯域において使用されるSSPAの要求が高まり、高利得で且つ効率の高い高出力トランジスタが求められている。
このような要求に応じた内部調整型高周波高出力FETとして、例えばp−HEMTが使用される(以下、n導電型を“n−”で、p導電型を“p−”で、そして特に不純物を注入しないものを“i−”で、表記する)。従来のp−HEMTは低雑音増幅用トランジスタとして高性能化が図られてきたが、最近では電力増幅器として高耐圧かつ高出力の電界効果型トランジスタの開発が進められている。
Solid state power amplifiers (SSPA) are widely used in wireless communication systems such as satellite communications and terrestrial microwave links. Conventionally, a field effect transistor using GaAs has been used as an SSPA transistor of 3 GHz or more. In recent years, broadbandization of communication has progressed, and it is increasingly required to transmit a large amount of information. In order to increase the amount of information transmitted in response to such a request, it is necessary to increase the transmission speed, and the demand for SSPA used in a higher frequency band increases, resulting in high gain and efficiency. There is a need for high-power transistors.
For example, a p-HEMT is used as an internal adjustment type high-frequency high-power FET in response to such a requirement (hereinafter, n-conductivity type is “n-”, p-conductivity type is “p-”, and particularly impurities). (Indicates “i-” for those not injected). Conventional p-HEMTs have been improved in performance as low-noise amplification transistors, but recently, field effect transistors with high breakdown voltage and high output have been developed as power amplifiers.
このような電界効果型トランジスタの公知例としては、HEMT素子を小形化するために、ゲート電極がチップ領域内において連続した1本の線となるようにパターニングされ、ソース電極とドレイン電極との間では紙面において上下方向に延在し、それ以外の部分では左右方向に延在するようにパターンニングされた例が示されている(例えば、特許文献1、[0022]および図8参照) As a well-known example of such a field effect transistor, in order to reduce the size of the HEMT element, the gate electrode is patterned so as to be a continuous line in the chip region, and between the source electrode and the drain electrode. Shows an example of patterning so as to extend in the vertical direction on the paper surface and to extend in the left-right direction in other portions (see, for example, Patent Document 1, [0022] and FIG. 8).
また他の公知例としては、高周波用化合物半導体電界効果トランジスタにおいて高耐圧を得ることと良好な高周波特性を両立させるために、HEMTのゲート電極とドレイン電極との間に、不連続なキャップ層を設けた例が開示されている(例えば、特許文献2、[0003]、[0009]、[0010]及び図3および図4参照) As another known example, a discontinuous cap layer is provided between the gate electrode and the drain electrode of the HEMT in order to achieve both high breakdown voltage and good high frequency characteristics in a compound semiconductor field effect transistor for high frequency. Examples provided are disclosed (for example, see Patent Document 2, [0003], [0009], [0010] and FIGS. 3 and 4).
また他の公知例としては、電界効果トランジスタにおいてリセスの側面にゲート電極が設けられ、ゲート電極が形成されたリセス近傍の基板平面部にソース電極を設け、リセス底部にドレイン電極が形成されることにより、リセスのソース電極側エッジからソース電極までの距離は変わらないが、ゲート電極がソース電極に接近して形成されるためにソース寄生抵抗が大幅に低減され、ゲート電極直下のチャネルにおける電界の水平成分が小さくなりリセス底部までの垂直成分により緩和されるため、ゲート・ドレイン間耐圧が向上する例が開示されている(例えば、特許文献3、[0016]、[0017]、及び図1参照)。 As another known example, in a field effect transistor, a gate electrode is provided on a side surface of a recess, a source electrode is provided on a flat portion of the substrate in the vicinity of the recess where the gate electrode is formed, and a drain electrode is formed on the bottom of the recess. Thus, the distance from the source electrode side edge of the recess to the source electrode does not change, but since the gate electrode is formed close to the source electrode, the source parasitic resistance is greatly reduced, and the electric field in the channel directly under the gate electrode is reduced. An example is disclosed in which the horizontal component is reduced and is relaxed by the vertical component up to the bottom of the recess, so that the gate-drain breakdown voltage is improved (see, for example, Patent Document 3, [0016], [0017], and FIG. 1). ).
また他の公知例として、T型ゲート構造において、オフセットゲート構造と呼ばれるゲート・ソース間とゲート・ドレイン間のリセス幅が異なる構造についての記載や、T型電極を非対称に形成しドレイン側のT型電極の庇下部で生じる寄生容量をソース側のそれに比べて小さくしたり、ソース側のリセスエッチングを一段としドレイン側のリセスエッチング形状を二段として異なる形状とすることにより、ゲート・ドレイン耐圧を向上できるとする記載がある(例えば、特許文献4,[0008]、[0030]、[0033]及び図1,図3参照)。 As another known example, in a T-type gate structure, a description of a structure in which a recess width between a gate and a source, which is called an offset gate structure, is different, and a T-electrode on the drain side is formed by forming an asymmetric T-type electrode. The gate-drain breakdown voltage can be reduced by reducing the parasitic capacitance generated at the bottom of the mold electrode compared to that on the source side, or by forming the source side recess etching in one step and the drain side recess etching shape in two steps. There is a description that it can be improved (see, for example, Patent Document 4, [0008], [0030], [0033] and FIGS. 1 and 3).
また他の公知例では、T型ゲートを有するオフセットゲート構造を備えた高出力p−HEMTの具体的デバイスが開示されている(例えば非特許文献1)。 In another known example, a specific device of a high output p-HEMT having an offset gate structure having a T-type gate is disclosed (for example, Non-Patent Document 1).
このような電界効果型トランジスタにおいては一般に、ゲート・ドレイン間距離Lrdが長いと、ゲート・ドレイン間の電界が緩和されるので、ゲート・ドレイン間耐圧Vgd0が高くなる。しかしながら14GHz程度の高周波においては、p−HEMTを含めて電界効果型トランジスタの出力電力が低下する。
例えば、14GHzにてLrdが異なるp−HEMTをロードプルして、すなわち出力インピーダンスを変えて、出力電力P1dB(W/mm)を測定すると、Lrd=0.45μmのときP1dB≒0.78W/mmで、Lrd=2.05μmのときP1dB≒0.25W/mmであった。なおLrd=0.45μmとLrd=2.05μmとの間については、Lrdの増分を0.4μmとして測定を行い、Lrd=0.45μmとLrd=2.05μmとの間のLrdの増加に対してほぼ線型にP1dBが低下するという結果を得ている。
Lrdの増加により、ドレインの寄生抵抗Rdは微増するが、上述の出力電力はRdの増分以上に急激に低下している。
特にゲート・ドレイン間距離Lrdの増加による出力電力の低下は、1GHzといった比較的低い周波数では軽微であるが周波数が高くなるほど大幅に低下する。
これを防ぐためには、ゲート−ドレイン間距離Lrd短くすればよいのであるが、その場合ゲート・ドレイン間耐圧Vgd0が低下し、高電圧で動作させることができず、結局出力電力が大きくならないという問題があった。
In such a field effect transistor, generally, when the gate-drain distance Lrd is long, the electric field between the gate and the drain is relaxed, so that the gate-drain breakdown voltage Vgd0 is increased. However, at a high frequency of about 14 GHz, the output power of the field effect transistor including the p-HEMT decreases.
For example, when a p-HEMT having a different Lrd at 14 GHz is loaded and pulled, that is, the output impedance is changed and the output power P1 dB (W / mm) is measured, when Lrd = 0.45 μm, P1 dB≈0.78 W / mm When Lrd = 2.05 μm, P1 dB≈0.25 W / mm. In addition, between Lrd = 0.45 μm and Lrd = 2.05 μm, the measurement was performed with the increment of Lrd being 0.4 μm, and the increase in Lrd between Lrd = 0.45 μm and Lrd = 2.05 μm As a result, P1 dB is almost linearly reduced.
The parasitic resistance Rd of the drain slightly increases due to the increase in Lrd, but the output power described above rapidly decreases more than the increment of Rd.
In particular, a decrease in output power due to an increase in the gate-drain distance Lrd is slight at a relatively low frequency such as 1 GHz, but is significantly reduced as the frequency is increased.
In order to prevent this, the gate-drain distance Lrd may be shortened. In this case, however, the gate-drain breakdown voltage Vgd0 is lowered, the high voltage cannot be operated, and the output power does not increase. was there.
この発明は上記の問題点を解決するためになされたもので、第1の目的はゲート・ドレイン間耐圧を低下させることなく、出力電力を大きくできる高周波半導体装置を構成することである。 The present invention has been made to solve the above problems, and a first object is to construct a high-frequency semiconductor device capable of increasing output power without lowering the gate-drain breakdown voltage.
この発明に係る高周波半導体装置は、半絶縁性の半導体基板と、この半導体基板の上に配設され、半導体基板上に順次配設されたn型の第1電子供給層、アンドープのチャネル層、n型の第2電子供給層、およびアンドープのショットキ層を含む活性領域と、この活性領域のショットキ層の表面に配設されたゲート電極と、このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、ゲート電極を介して互いに対向してキャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、活性領域のうちゲート電極とドレイン電極との間の第1の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長く配設されたものである。 A high-frequency semiconductor device according to the present invention includes a semi-insulating semiconductor substrate, an n-type first electron supply layer disposed on the semiconductor substrate, and sequentially disposed on the semiconductor substrate, an undoped channel layer, An active region including an n-type second electron supply layer and an undoped Schottky layer ; a gate electrode disposed on the surface of the Schottky layer in the active region; and a leg portion of the gate electrode embedded in the surface of the Schottky layer An undoped cap layer disposed on the surface of the cap layer, and a source electrode and a drain electrode disposed on the surface of the cap layer so as to face each other with the gate electrode interposed therebetween. the first region is disposed wider toward the drain electrode from the gate electrode, the distance is long is disposed than the distance between the gate electrode and the source electrode of the gate electrode and the drain electrode between Those were.
この発明に係る高周波半導体装置においては、ゲート電極とドレイン電極との間の第1の領域がゲート電極からドレイン電極に向かって幅広に配設されているので、第1の領域のドレイン電極の幅に比例して最大電流が増加し、第1の領域に擬似的なFETが発生したとしても、ゲート電極により構成されるFETに大きな電流が供給されるために出力電力の低下を抑制することができる。 In the high-frequency semiconductor device according to the present invention, since the first region between the gate electrode and the drain electrode is disposed wide from the gate electrode toward the drain electrode, the width of the drain electrode in the first region Even if the maximum current increases in proportion to the first region and a pseudo FET is generated in the first region, a large current is supplied to the FET constituted by the gate electrode, so that a decrease in output power can be suppressed. it can.
実施の形態1.
図1はこの発明の一実施の形態に係る高周波半導体素子の平面図である。また図2は図1のII−II断面における高周波半導体素子の断面図である。なお以下の図において同じ符号は同一のものか相当のものを表す。
図1において、高周波半導体装置に使用される高周波半導体素子としてのp−HEMT10は、例えば衛星通信や地上マイクロ波回線などの無線通信システムにおける固体増幅器としての電力増幅器として使用される。このp−HEMT10は内部整合型高周波ハイパワーFETであり、主に14GHz以上で使用され、ゲート幅1mm当り0.5W以上の出力を有する素子である。ここで内部整合型というのはパッケージ内の高周波半導体素子の外側に内部整合基板を設けたものである。
図1及び図2においてp−HEMT10は、素子領域12の周りを不活性領域14が取り囲んでいる。
Embodiment 1 FIG.
FIG. 1 is a plan view of a high-frequency semiconductor device according to an embodiment of the present invention. 2 is a cross-sectional view of the high-frequency semiconductor device taken along the line II-II in FIG. In the following drawings, the same reference numerals represent the same or equivalent ones.
In FIG. 1, a p-HEMT 10 as a high-frequency semiconductor element used in a high-frequency semiconductor device is used as a power amplifier as a solid-state amplifier in a wireless communication system such as satellite communication or terrestrial microwave line. This p-HEMT 10 is an internal matching type high frequency high power FET, and is an element mainly used at 14 GHz or more and having an output of 0.5 W or more per 1 mm of gate width. Here, the internal matching type means that an internal matching substrate is provided outside the high-frequency semiconductor element in the package.
In FIG. 1 and FIG. 2, the p-
素子領域12はチャネル層30(図2において説明する)を含む活性領域16の上にゲート電極18が配設され、活性領域16上においてゲート電極18を挟んでソース電極20とドレイン電極22とが互いに対向して配置されている。
なお図1においては、図2において示されているコンタクト層38が省略されるとともに、ゲート電極18はT型電極の上層部分が省略され、活性領域16に接合されているT型の脚部の下層部分のみが表示されている。この表示方法は以降の各平面図においても同様である。
また図1においてゲート電極18のゲート幅はy方向の長さで、ゲート長Lgはx方向の長さである。
ゲート電極18とドレイン電極22との間の活性領域は第1の領域としてのドレイン側活性領域16aであり、ゲート電極18とソース電極20との間の活性領域はソース側活性領域16bである。
In the
In FIG. 1, the
In FIG. 1, the gate width of the
The active region between the
一般に、ゲート・ドレイン間距離Lrdが長いとゲート・ドレイン間の電界が緩和されるので、ゲート・ドレイン間耐圧Vgd0が高くなる。例えばp−HEMT10においては、ゲート・ドレイン間距離Lrdは0.1μmから数十μm程度である。そしてドレイン側活性領域16aとソース側活性領域16bを合わせると、0.3μmから数十μm程度となる。
またp−HEMT10においては、例えばゲート長Lgは0.3μm、ゲート幅は60μm程度である。
またp−HEMT10においては、ゲート電極18とソース電極20との距離を小さくするとともにゲート電極18とソース電極20との距離よりもゲート電極18とドレイン電極22との間の距離Lrdを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Vgd0を高めている。
さらに、この実施の形態においては、ソース側活性領域16bの幅(y方向の長さ)はゲート電極18及びソース電極20の電極幅と同じであるが、ドレイン側活性領域16aの幅(y方向の長さ)は、ゲート電極18からドレイン電極22に向かって、つまりドレイン電極22に接近するに伴って、ゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大している。
In general, when the gate-drain distance Lrd is long, the electric field between the gate and drain is relaxed, so that the gate-drain breakdown voltage Vgd0 is increased. For example, in the p-
In the p-
In the p-
Further, in this embodiment, the width (the length in the y direction) of the source side
図2においてp−HEMT10の積層構造が示されている。
p−HEMT10は、半導体基板としての半絶縁性のGaAs基板24の上にバッファ層26、n−AlGaAsにより形成された下側電子供給層28、i−InGaAsにより形成されたチャネル層30、n−AlGaAsにより形成された上側電子供給層32、i−AlGaAsで形成されたショットキ層34が順次配設され、このショットキ層34の表面にT型のゲート電極18がショットキ接合されている。
さらにショットキ接合されたゲート電極の脚部下層を埋め込むようにして、ショットキ層34の表面にi−GaAsにより形成されたキャップ層36が配設されている。
このキャップ層36の表面上のソース領域及びドレイン領域にそれぞれn−GaAsにより形成されたコンタクト層38が配設され、このコンタクト層38の上にソース電極20及びドレイン電極22が配設されて、ダブルへテロ型のp−HEMT素子が形成される。
そして素子領域12を残してその周りにプロトン(H)かヘリウム(He)をGaAs基板24の深さまで注入することによって不活性領域14が形成され、素子分離が行われている。
In FIG. 2, a stacked structure of the p-
The p-
Further, a
Then, leaving the
これらの各層の厚や不純物濃度は、例えば下側電子供給層28および上側電子供給層32の層厚は500Åでそのn−AlGaAsの不純物濃度は1×1018cm−3、チャネル層30の層厚は30〜500Å、ショットキ層34の層厚は50〜500Å、キャップ層36の層厚は200〜2000Å、コンタクト層38の層厚は500〜2000Åでそのn−GaAsの不純物濃度は1×1018cm−3程度に形成されている。
これらの各層のうち、活性な半導体領域である活性領域16を構成するのは、この実施の形態においては、下側電子供給層28、チャネル層30、上側電子供給層32、およびショットキ層34である。この活性領域16において、下側電子供給層28とチャネル層30との界面のチャネル層30内及び上側電子供給層32とチャネル層30との界面のチャネル層30内にチャネルが形成され、電子、およびホールが流れてトランジスタ動作を行う。
p−HEMT10において、ゲート電極18の直下に形成される本来の電界効果トランジスタ、これを第1FETとする。またp−HEMT10のようにゲート・ドレイン間耐圧Vgd0を高くするために、ゲート・ドレイン間距離Lrdを長くした場合には、ゲート・ドレイン間のドレイン側活性領域16aにはゲート電極はないがゲート電極18直下と同様のチャネルが存在するために、キャップ層36の中や表面に電荷が滞留(トラップ)されると、第1FETに加えて図2の(A)で示されるような擬似的な電界効果トランジスタ、第2FETが構成される。
The thickness and impurity concentration of each of these layers are, for example, that the lower
Among these layers, the
In the p-
図3はこの発明の一実施の形態に係る高周波半導体素子の擬似的FETを考慮したp−HEMTの等価回路である。
図3において、第1FET40のゲートはゲート電極18に接続され、ソースはソース電極20を介して接地され、ドレイン電極は第2FET42および抵抗R1及びR2により形成される回路を介してドレイン電極22に接続されている。
第2FET42は、普段は空乏化されていないので、ON状態のFETと考えられ、僅かな抵抗がゲート・ドレイン間に付加されるだけである。しかしながら14GHzといった高周波における大電力動作では、第1FET40に付随する寄生容量によりDC的な最大電流Imaxを大きく越える電流が流れる。
このとき従来の構成、すなわちゲート・ドレイン間の活性領域の幅とゲート・ソース間の活性領域の幅が等しい場合、では、第2FET42はImaxを越える電流を供給することができずに抵抗が増加し、流れる電流を抑制し、このために出力電力が大きくならないという現象が起きた。
しかしながらp−HEMT10においては、ドレイン電極22の電極幅(y方向の長さ)をゲート電極18のゲート幅やソース側活性領域16bの幅(y方向の長さ)よりも長くし、ドレイン側活性領域16aの幅(y方向の長さ)をゲート電極18からドレイン電極22に向かって、ゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大している。
FIG. 3 is an equivalent circuit of a p-HEMT considering a pseudo FET of a high-frequency semiconductor device according to an embodiment of the present invention.
In FIG. 3, the gate of the
Since the
At this time, if the width of the active region between the gate and the drain is equal to the width of the active region between the gate and the source, the
However, in the p-
活性領域16の層構造はドレイン側活性領域16aにおいてもソース側活性領域16bにおいても同じであるので、活性領域16の幅(y方向の長さ)に比例して最大電流が増加する。このためにドレイン側活性領域16aに構成される第2FET42は、第1FET40よりも大きな電流を供給することができる。従って14GHzといった高周波における大電力動作においても、第2FET42の抵抗は増加することなく、大電流を第1FET40に供給することができるので、出力電力の低下が抑制される。
すなわち、p−HEMT10においては、ゲート・ドレイン間距離Lrdを短くすることなしに、出力電力の低下を抑制することができる。従ってゲート・ドレイン間耐圧Vgd0を低下することなくより大きな出力電力を得ることができる。
Since the layer structure of the
That is, in the p-
図4はこの発明の一実施の形態に係る高周波半導体素子の変形例を示す平面図である。
図1においては、素子一つの例を示しているが、図4の高周波半導体素子は複数個のp−HEMTの素子を有する例である。通常出力電力を大きくするためには、複数個のp−HEMTの素子が連続して配設されている。
p−HEMT46においては、二つのp−HEMT10の素子のソース電極20またはドレイン電極22を共有するように配置し、ソース電極20を対称軸としてソース側活性領域16bが、またドレイン電極22を対称軸としてドレイン側活性領域16aが配置することにより、複数個のp−HEMT10の素子が連続して配設されている。
さらにこのp−HEMT46の場合でも、ゲート電極18とソース電極20との距離を小さくするとともにゲート電極18とソース電極20との距離よりもゲート電極18とドレイン電極22との間の距離Lrdを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Vgd0を高めている。
さらに、ソース側活性領域16bの幅(y方向の長さ)はゲート電極18及びソース電極20の電極幅と同じであるが、ドレイン側活性領域16aの幅(y方向の長さ)は、ゲート電極18からドレイン電極22に向かって、ゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大している。
このようにp−HEMT46はp−HEMT10の素子を複数個連続して配設することにより、所望の出力電力を有する高周波半導体素子を構成している。
FIG. 4 is a plan view showing a modification of the high-frequency semiconductor device according to one embodiment of the present invention.
FIG. 1 shows an example of one element, but the high-frequency semiconductor element of FIG. 4 is an example having a plurality of p-HEMT elements. In order to increase the normal output power, a plurality of p-HEMT elements are continuously arranged.
In the p-
Further, even in the case of the p-
Furthermore, the width (length in the y direction) of the source side
Thus, the p-
p−HEMT10およびp−HEMT46においては、ゲート・ソース間距離よりもゲート・ドレイン間距離Lrdを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Vgd0を高め、ドレイン側活性領域の幅をゲート電極からドレイン電極に向かって、ゲート電極の電極幅からドレイン電極の電極幅に連続的に拡大することにより、ゲート・ドレイン間耐圧Vgd0を低下することなく、出力電力の低下を抑制することができる。延いては耐圧が高くより大きな出力電力を有する高周波半導体装置を構成することができる。
In the p-
なお、p−HEMT10およびp−HEMT46においては、ドレイン側活性領域16aの幅をゲート電極18からドレイン電極22に向かって、ゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大しているが、段階的に拡大してもよい。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、半絶縁性の半導体基板と、この半導体基板の上に配設され、導電型の半導体層からなるチャネル層を含む活性領域と、この活性領域の上に配設されたゲート電極と、このゲート電極を介して活性領域の表面上に互いに対向して配設されたソース電極及びドレイン電極とを備え、活性領域のうちゲート電極とドレイン電極との間の第1の領域がゲート電極からドレイン電極に向かって幅広に配設されたもので、この構成により第1の領域のドレイン電極の幅に比例して最大電流が増加し、第1の領域に擬似的なFETが発生したとしても、ゲート電極により構成されるFETに大きな電流が供給されるために出力電力の低下を抑制することができる。延いては耐圧が高くより大きな出力電力を有する高周波半導体装置を構成することができる。
In the p-
As described above, in the high-frequency semiconductor device according to one embodiment of the present invention, an active device including a semi-insulating semiconductor substrate and a channel layer formed on the semiconductor substrate and made of a conductive semiconductor layer. A region, a gate electrode disposed on the active region, and a source electrode and a drain electrode disposed opposite to each other on the surface of the active region via the gate electrode, The first region between the gate electrode and the drain electrode is disposed wider from the gate electrode toward the drain electrode. With this configuration, the maximum current is proportional to the width of the drain electrode in the first region. Even if a pseudo FET is generated in the first region, a large current is supplied to the FET constituted by the gate electrode, so that a decrease in output power can be suppressed. As a result, a high-frequency semiconductor device having a high breakdown voltage and a larger output power can be configured.
また、ソース電極またはドレイン電極を共有し、これらを対称軸としてゲート電極を配置することにより複数のソース電極、ゲート電極及びドレイン電極を連続的に配設したもので、所望の出力電力を有する高周波半導体素子を構成することができる。 In addition, a plurality of source electrodes, gate electrodes, and drain electrodes are continuously arranged by sharing a source electrode or a drain electrode and arranging a gate electrode with these as symmetry axes, and a high frequency signal having a desired output power. A semiconductor element can be constituted.
実施の形態2.
図5はこの発明の一実施の形態に係る高周波半導体素子の平面図である。また図6は図5のVI−VI断面における高周波半導体素子の断面図である。なお図5のV−V断面における高周波半導体素子の断面図は図2と同じである。
図5において示されるように、この実施の形態2に係るp−HEMT50はソース電極20とドレイン電極22との間に延在する不活性領域52により活性領域16が2箇所に分割されている。そして個々のソース側活性領域16b1及び16b2は、ゲート電極18とソース電極20との間において一様な幅(y方向の長さ)でx方向に延長されているが、個々のドレイン側活性領域16a1および16a2の幅(y方向の長さ)は、ゲート電極18からドレイン電極22に向かって、個々のゲート電極181および182の電極幅から連続的に拡大している。
Embodiment 2. FIG.
FIG. 5 is a plan view of a high-frequency semiconductor device according to one embodiment of the present invention. 6 is a cross-sectional view of the high-frequency semiconductor device taken along the line VI-VI in FIG. The cross-sectional view of the high-frequency semiconductor element in the VV cross section of FIG. 5 is the same as FIG.
As shown in FIG. 5, in the p-
図5のV−V断面における高周波半導体素子の断面図を示す図2に示されるように、p−HEMT50の積層構造は実施の形態1に係るp−HEMT10と同じである。また図6に示されるこの実施の形態ではプロトン(H)かヘリウム(He)をキャップ層36からGaAs基板24の深さまで注入することによって不活性領域52が形成され、活性領域16の分割が行われている。
ゲート幅が、例えば200μmというような長さを有する場合について考えると、ドレイン側活性領域16aの幅がゲート電極18からドレイン電極22に向かって、ゲート電極18の全電極幅からドレイン電極22の全幅に連続的に拡大する場合、ゲート電極18の全電極幅に対するドレイン電極22の全幅の比が大きくなると、ドレイン側活性領域16aの幅の辺縁近傍のみに電流が供給されて、ドレイン側活性領域16aの幅の中心部への電流供給が行われにくいということが起きる場合がある。
しかしp−HEMT50においては、ドレイン側活性領域16aを、例えば2分割し、ドレイン側活性領域16a1および16a2としているので、ゲート電極18の直下の各位置からドレイン電極22までの距離は、各位置において大きな差が発生しないので、ドレイン側活性領域16aにほぼ均等に電流が供給され、ドレイン側活性領域16aの幅に比例した最大動作電流が流れることとなる。
このため、実施の形態1のp−HEMT10の効果に加えて、より大きな出力電力を効率よく得ることができる。なおこの実施の形態では活性領域16を2分割したがさらに分割を多くしてもかまわない。
As shown in FIG. 2 which shows a cross-sectional view of the high-frequency semiconductor element in the VV cross section of FIG. 5, the stacked structure of the p-
Considering the case where the gate width is, for example, 200 μm, the width of the drain-side
However, in the p-
For this reason, in addition to the effect of p-HEMT10 of Embodiment 1, larger output power can be obtained efficiently. Although the
図7はこの発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。なお図7のVIIa−VIIa断面における高周波半導体素子の断面図は図2と同じである。また図7のVIIb−VIIb断面における高周波半導体素子の断面図は図6と同じである。
図7において、p−HEMT56はp−HEMT50と基本的に同様の構造であるが、ドレイン側活性領域16aにおける不活性領域14と接する辺縁及び不活性領域52と接する辺縁をゲート電極18側からドレイン電極22に向かって段階的に拡大している。この構成により個々のドレイン側活性領域16a1および16a2の幅(y方向の長さ)は、ゲート電極18からドレイン電極22に向かって、個々のゲート電極181および182の電極幅から段階的に拡大している。
p−HEMT56のドレイン側活性領域16a1および16a2の幅(y方向の長さ)は、例えばここでは2段階に拡大している。なおp−HEMT56のドレイン側活性領域16a1および16a2の幅(y方向の長さ)は2段階に拡大しているが、さらに多くの段階で拡大してもよい。
FIG. 7 is a plan view of a modified example of the high-frequency semiconductor device according to one embodiment of the present invention. Note that the cross-sectional view of the high-frequency semiconductor element in the section VIIa-VIIa in FIG. 7 is the same as FIG. Further, the cross-sectional view of the high-frequency semiconductor element in the section VIIb-VIIb in FIG. 7 is the same as FIG.
In FIG. 7, the p-
For example, the width (the length in the y direction) of the drain side active regions 16a1 and 16a2 of the p-
この変形例のp−HEMT56においては、p−HEMT50のように個々のドレイン側活性領域16a1および16a2の幅(y方向の長さ)がゲート電極18からドレイン電極22に向かって、個々のゲート電極181および182の電極幅から連続的に拡大する場合に比べて、ドレイン側活性領域16a1および16a2の外に拡がる領域である張出部分58が形成され活性領域がそれだけ広くなるので、寄生抵抗を減らすことができる。
電流は抵抗の低いところを流れるのでこの外側に拡がった張出部分58が有効に働き最大動作電流を高めることができ、より大きな出力電力を得ることが可能となる。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、活性領域の第1の領域が、ゲート電極の一部に隣接してゲート電極のゲート長の方向に延在する不活性領域を介して複数に分割されるとともに分割された各々の領域がゲート電極からドレイン電極に向かって幅広に配設されたもので、ゲート幅が大きくなった場合でも、第1の領域の幅方向に均等に電流が供給され、大きな出力電力を効率よく得ることができる。
In the p-
Since the current flows through a low resistance area, the overhanging
As described above, in the high-frequency semiconductor device according to one embodiment of the present invention, the first region of the active region is adjacent to a part of the gate electrode and extends in the gate length direction of the gate electrode. The active region is divided into a plurality of regions, and each of the divided regions is arranged wide from the gate electrode toward the drain electrode. Even when the gate width increases, the width of the first region is increased. Current is supplied evenly in the direction, and large output power can be obtained efficiently.
実施の形態3.
図8はこの発明の一実施の形態に係る高周波半導体素子の平面図である。なお図8のVIIIa−VIIIa断面における高周波半導体素子の断面図は図2と同じである。また図8のVIIIb−VIIIb断面における高周波半導体素子の断面図は図6と同じである。
図8において、p−HEMT60はp−HEMT56と基本的に同様の構造であるが、p−HEMT60においてはドレイン側活性領域16a1および16a2の幅(y方向の長さ)は、例えばここでは2段階に拡大していることに加えて、p−HEMT56とドレイン電極22の形状が異なっている。すなわちゲート電極18に対向しているドレイン電極22が、ゲート電極18に向かってドレイン側活性領域16a全体として凹型をしている。つまりドレイン電極22はゲート電極18に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極18側に直角に折れ曲がった辺縁を有する凹型の形状をしている。
Embodiment 3 FIG.
FIG. 8 is a plan view of a high-frequency semiconductor device according to one embodiment of the present invention. The cross-sectional view of the high-frequency semiconductor element in the section VIIIa-VIIIa in FIG. 8 is the same as FIG. Further, the cross-sectional view of the high-frequency semiconductor element in the section VIIIb-VIIIb in FIG. 8 is the same as FIG.
In FIG. 8, the p-
このためにp−HEMT60では、ドレイン側活性領域16aに接触しているドレイン電極22の辺縁の長さが、より長くなる。従ってドレイン側活性領域16aの横方向からも給電することが可能となり、より大きな電流を供給することができる。
なお、p−HEMT60はドレイン側活性領域16a1および16a2の幅(y方向の長さ)が段階的に拡大している場合であるが、連続的に拡大する場合において、ゲート電極18に対向しているドレイン電極22が、ゲート電極18に向かってドレイン側活性領域16a全体として凹型をしていてもよい。
またp−HEMT60はドレイン側活性領域16aが不活性領域52によって分割されている場合であるが、p−HEMT10のようにドレイン側活性領域16aの幅(y方向の長さ)がドレイン電極22に接近するに伴って不活性領域によって分割されずに全体としてゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大している場合において、ゲート電極18に対向しているドレイン電極22が、ゲート電極18に向かってドレイン側活性領域16a全体として凹型をしていてもよい。
図9はこの発明の一実施の形態に係る高周波半導体素子の変形例の平面図である。なお図9のIXa−IXa断面における高周波半導体素子の断面図は図2と同じである。また図9のIXb−IXb断面における高周波半導体素子の断面図は図6と同じである。
For this reason, in the p-
The p-
The p-
FIG. 9 is a plan view of a modification of the high-frequency semiconductor device according to one embodiment of the present invention. Note that the cross-sectional view of the high-frequency semiconductor element in the section IXa-IXa in FIG. 9 is the same as FIG. Further, the cross-sectional view of the high-frequency semiconductor element in the section IXb-IXb in FIG. 9 is the same as FIG.
図9におけるp−HEMT64は、p−HEMT60と基本的に同様の構造であるが、p−HEMT60との相違点は次のとおりである。
すなわちp−HEMT60のドレイン電極22がゲート電極に向かってドレイン側活性領域16a全体として凹型をしているのに対して、p−HEMT64のドレイン電極22は不活性領域52に対向する部分で突起部66を有し、ドレイン電極22a及び22bが、ゲート電極18に向かって個々のドレイン側活性領域16a1および16a2に対応した凹型をしている。
ドレイン電極22a及び22bのゲート電極181及び182に対向する個々の辺縁は、ゲート電極181及び182に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極181及び182の方に直角に曲がった直線部分とからなる形状を有し、個々の辺縁は突起部66を介してドレイン電極22の全幅方向に接続されている。
このためにp−HEMT64では、ドレイン側活性領域16aに接触しているドレイン電極22の辺縁の長さが、より長くなり、ドレイン側活性領域16a1および16a2個別に横方向から電流を供給することができる。従ってドレイン側活性領域16a1および16a2それぞれに対して、より大きな電流を供給することができる。延いてはドレイン側活性領域16a全体として、より大きな電流を供給することができるのでさらに大きな出力電力を得ることができる。
なおこの変形例では突起部66を一つ配設した構造になっているが、さらに不活性領域52に対向して多くの突起部を設けてもよい。
The p-
That is, the
The individual edges of the
For this reason, in the p-
In this modified example, one
図10はこの発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。なお図10のXa−Xa断面における高周波半導体素子の断面図は図2と同じである。また図10のXb−Xb断面における高周波半導体素子の断面図は図6と同じである。
図10におけるp−HEMT70は、個々のドレイン側活性領域16a1および16a2の幅(y方向の長さ)が、ゲート電極18からドレイン電極22に向かって、個々のゲート電極181および182の電極幅から連続的に拡大している点は実施の形態2のp−HEMT50と同じであり、ドレイン電極22が不活性領域52に対向する部分で突起部66を有するとともにドレイン電極22が、ゲート電極18に向かって個々のドレイン側活性領域16a1および16a2に対応した凹型をしている点はp−HEMT64と同じである。
FIG. 10 is a plan view of another modification of the high-frequency semiconductor device according to one embodiment of the present invention. Note that the cross-sectional view of the high-frequency semiconductor element in the Xa-Xa cross section of FIG. 10 is the same as FIG. Further, the cross-sectional view of the high-frequency semiconductor element in the Xb-Xb cross section of FIG. 10 is the same as FIG.
In the p-
しかしながらp−HEMT70のドレイン電極22の形状とp−HEMT60のそれとの相違点は次のとおりである。
すなわち、p−HEMT64においては、ドレイン電極22a及び22bのゲート電極181及び182に対向する個々の辺縁は、ゲート電極181及び182に対向して並行する並行直線部分とこの並行直線部分の両端でゲート電極181及び182の方に直角に曲がった直線部分とからなる形状を有し、この個々の辺縁は突起部66を介してドレイン電極22の全幅方向に接続されている。これに対して、p−HEMT70においては、ドレイン電極22a及び22bのゲート電極181及び182に対向する個々の辺縁は、ゲート電極181及び182に正面で対向し並行する並行直線部分221とこの並行直線部分221の両端において接続されたゲート電極181または182から並行直線部分221までの距離を半径とする円弧222とで構成され、この個々の辺縁は突起部66を介してドレイン電極22の全幅方向に接続されている。
この構成により、p−HEMT70においては、ゲート電極181及び182の直下の各位置からドレイン電極22a及び22bまでの距離が、各々一定となりゲート・ドレイン電極間の距離が均一となる。このため、ドレイン電極22から均一に電流が供給されるとともに耐圧Vgd0も活性領域16内で均一となる。従って活性領域16内で均等に電流が供給され、活性領域16の幅に比例した最大動作電流を得ることができ、より大きな出力電力を得ることが可能となる。
また耐圧も活性領域16内で不均一に劣化する部分がないので、耐圧が高くなり、高電圧の動作が可能となってより大きな出力電力が得られる。
However, the difference between the shape of the
That is, in the p-
With this configuration, in the p-
In addition, since there is no portion in which the breakdown voltage also deteriorates unevenly in the
図11はこの発明の一実施の形態に係る高周波半導体素子の他の変形例の平面図である。
また図12は図11のXII−XII断面における高周波半導体素子の断面図である。なお図11のXI−XI断面における高周波半導体素子の断面図は図2と同じである。
図11及び図12において、p−HEMT74は、p−HEMT64と基本的に同様の構造であるが、p−HEMT64との相違点は次のとおりである。
すなわち、p−HEMT64の不活性領域52はゲート電極18の両側、つまりドレイン側活性領域16aとソース側活性領域16bの両側に延在しており、この不活性領域52によりドレイン側活性領域16aもソース側活性領域16bも共に2箇所に分割されている。これに対して、p−HEMT74においては不活性領域52はドレイン側活性領域16aのみに延在し、ドレイン側活性領域16aをドレイン側活性領域16a1および16a2に分割しているが、ソース側活性領域16bには不活性領域52は配設されておらずソース側活性領域16bは分割されていない。
FIG. 11 is a plan view of another modification of the high-frequency semiconductor device according to one embodiment of the present invention.
FIG. 12 is a cross-sectional view of the high-frequency semiconductor element in the XII-XII cross section of FIG. Note that the cross-sectional view of the high-frequency semiconductor element in the XI-XI cross section of FIG. 11 is the same as FIG.
11 and 12, p-
That is, the
このため、p−HEMT74においては、ソース側活性領域16bの幅が広くなっているので、ゲート・ソース間の寄生抵抗Rsが低下する。従ってp−HEMT74においては、抵抗による損失が減少し、より大きな出力電力が得られる。
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、ゲート電極に対向する側のドレイン電極の一辺がゲート電極に向かって凹状に形成されたので、ドレイン側活性領域に接触しているドレイン電極の辺縁の長さが、より長くなる。このためにドレイン側活性領域へ、より大きな電流を供給することができる。延いては出力電力の大きい高周波半導体装置を構成することができる。
また、ゲート電極に対向する側のドレイン電極の一辺が活性領域の第1の領域の分割された各々の領域に対応してゲート電極に向かって凹状に形成されたので、ドレイン側活性領域に接触しているドレイン電極の辺縁の長さが、より長くなる。従ってドレイン側活性領域個々により大きな電流を供給することができる。延いてはドレイン側活性領域全体としてより大きな電流を供給することができるので、さらに大きな出力電力を得ることができる。
なお実施の形態2及び3に説明したp−HEMTを、図4に示したp−HEMT46の様にして、ソース電極またはドレイン電極を共有し、これらを対称軸としてゲート電極を配置することにより複数のソース電極、ゲート電極及びドレイン電極を連続的に配設し、所望の出力電力を有する高周波半導体素子を構成することができる。
For this reason, in the p-
As described above, in the high-frequency semiconductor device according to one embodiment of the present invention, since one side of the drain electrode facing the gate electrode is formed in a concave shape toward the gate electrode, it contacts the drain-side active region. The length of the edge of the drain electrode is longer. Therefore, a larger current can be supplied to the drain side active region. As a result, a high-frequency semiconductor device with high output power can be configured.
In addition, since one side of the drain electrode facing the gate electrode is formed in a concave shape toward the gate electrode corresponding to each of the divided regions of the first region of the active region, it contacts the drain side active region. The length of the edge of the drain electrode is longer. Therefore, a larger current can be supplied to each drain side active region. As a result, a larger current can be supplied to the entire drain-side active region, so that a larger output power can be obtained.
Note that a plurality of p-HEMTs described in the second and third embodiments can be obtained by sharing a source electrode or a drain electrode and arranging gate electrodes with these as symmetry axes like the p-
実施の形態4.
図13はこの発明の一実施の形態に係る高周波半導体素子の平面図である。なお図13のXIII−XIII断面における高周波半導体素子の断面図は図2と同じである。
図13に示すように、p−HEMT80は平面形状が円弧状、この実施の形態では半円の形状を有し、活性領域16の上にソース電極20を中心にして、ソース側活性領域16b、ゲート電極18、ドレイン側活性領域16a、およびドレイン電極22が、順次外周側に向けて同心円状に配設されたものである。p−HEMT80においては、既に説明したp−HEMTと同様にゲート電極18とソース電極20との距離を小さくするとともにゲート電極18とソース電極20との距離よりもゲート電極18とドレイン電極22との間の距離Lrdを大きくすることにより、ソース抵抗を小さくしながらゲート・ドレイン間耐圧Vgd0を高める構成となっている。
またp−HEMT80においては、ドレイン電極22がゲート電極18の外周側に位置しているので、ドレイン電極幅(この実施の形態では、円周方向長さ)がゲート幅(この実施の形態では、円周方向長さ)よりも半径に比例して長く構成される。すなわちドレイン側活性領域16aの幅(円周方向の長さ)は、ゲート電極18からドレイン電極22に向かって、つまりドレイン電極22に接近するに伴って、ゲート電極18の電極幅からドレイン電極22の幅に連続的に拡大している。さらにp−HEMT80の層構造は、p−HEMT10と同じ層構造をなしている。このため実施の形態1で説明したことと同様の効果を有している。
Embodiment 4 FIG.
FIG. 13 is a plan view of a high-frequency semiconductor device according to one embodiment of the present invention. Note that the cross-sectional view of the high-frequency semiconductor element in the XIII-XIII cross section of FIG. 13 is the same as FIG.
As shown in FIG. 13, the p-
In the p-
さらにp−HEMT80においては、ゲート直下のドレイン側活性領域16aの各位置においてゲート幅の全ての位置においてゲート端からドレイン電極22までの距離が一定となっている。すなわちゲート端からドレイン電極22までの距離が均一になる。
このためにドレイン電極22からドレイン側活性領域16aに均一に電流が供給され、ドレイン側活性領域16aの幅(すなわち円周方向長さ)に比例した最大動作電流を得ることができ、より大きな出力電力を得ることが可能となる。
さらに耐圧もドレイン側活性領域16a内において劣化する部分がないので高くすることができて、より高電圧での動作が可能となり、延いてはより大きな出力電力を得ることができる。
図14はこの発明の一実施の形態に係る高周波半導体素子の平面図である。
図14で示されたp−HEMT84は、p−HEMT80を複数個使用する場合の配置を示している。p−HEMT80を複数個使用するp−HEMT84の場合には、電極を接続する配線においてはエアブリッジ等の配線を用いて接続することが必要となるが、所望の出力電力を有する高周波半導体素子を構成することができる。
p−HEMT80はこの実施の形態では半円としたが、円弧状であればどのような形状でもかまわない。
Further, in the p-
Therefore, a current is uniformly supplied from the
Further, the withstand voltage can be increased because there is no portion that deteriorates in the drain side
FIG. 14 is a plan view of a high-frequency semiconductor device according to one embodiment of the present invention.
The p-
The p-
以上のように、この発明の一実施の形態に係る高周波半導体装置においては、ゲート電極およびドレイン電極の平面形状がそれぞれ円環の部分形状をなして活性領域の上に配設されると共にソース電極、ゲート電極およびドレイン電極がソース電極を中心にして同心的に配設されたもので、この構成により耐圧が高くかつ最大動作電流が大きいすることができ、延いては出力電力をより大きくすることができる。
なお以上の説明は、一例としてp−HEMTについて説明したが、例えばMESFETなどそのほかの電界効果型トランジスタにおいても同様の効果を奏する。
As described above, in the high-frequency semiconductor device according to one embodiment of the present invention, the planar shape of the gate electrode and the drain electrode is arranged on the active region in a partial shape of the ring, and the source electrode The gate electrode and the drain electrode are arranged concentrically with the source electrode as the center. With this configuration, the breakdown voltage is high, the maximum operating current can be increased, and the output power is further increased. Can do.
In the above description, the p-HEMT has been described as an example, but the same effect can be obtained in other field effect transistors such as MESFET.
以上のように、この発明に係る高周波半導体装置は、3GHz以上の高周波帯の、例えば衛星通信や地上マイクロ波回線などの無線通信システムにおける電力増幅器に適している。 As described above, the high-frequency semiconductor device according to the present invention is suitable for a power amplifier in a radio communication system such as a satellite communication or a terrestrial microwave line in a high-frequency band of 3 GHz or more.
24 GaAs基板、 30 チャネル層、 16 活性領域、 18 ゲート電極、 20 ソース電極、 22 ドレイン電極、 16a ドレイン側活性領域、 52 不活性領域。
24 GaAs substrate, 30 channel layer, 16 active region, 18 gate electrode, 20 source electrode, 22 drain electrode, 16a drain side active region, 52 inactive region.
Claims (10)
この半導体基板の上に配設され、上記半導体基板上に順次配設されたn型の第1電子供給層、アンドープのチャネル層、n型の第2電子供給層、およびアンドープのショットキ層を含む活性領域と、
この活性領域のショットキ層の表面に配設されたゲート電極と、
このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、
上記ゲート電極を介して互いに対向して上記キャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、
上記活性領域のうちゲート電極とドレイン電極との間の第1の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長いことを特徴とする高周波半導体装置。 A semi-insulating semiconductor substrate;
An n-type first electron supply layer, an undoped channel layer, an n-type second electron supply layer, and an undoped Schottky layer are disposed on the semiconductor substrate and sequentially disposed on the semiconductor substrate. An active region;
A gate electrode disposed on the surface of the Schottky layer of the active region;
An undoped cap layer embedded on the surface of the Schottky layer with the legs of the gate electrode buried therein;
And a source electrode and a drain electrode disposed on a surface of the cap layer so as to face each other via the gate electrode,
A first region between the gate electrode and the drain electrode in the active region is disposed wide from the gate electrode toward the drain electrode, and a distance between the gate electrode and the drain electrode is a distance between the gate electrode and the source electrode. A high-frequency semiconductor device characterized by being longer .
この半導体基板の上に配設され、上記半導体基板上に順次配設されたn型の第1電子供給層、アンドープのチャネル層、n型の第2電子供給層、およびアンドープのショットキ層を含む活性領域と、
この活性領域のショットキ層の表面に配設されたゲート電極と、
このゲート電極の脚部を埋込みショットキ層の表面上に配設されたアンドープのキャップ層と、
上記ゲート電極を介して互いに対向して上記キャップ層の表面上に配設されたソース電極及びドレイン電極と、を備え、
上記活性領域のうちゲート電極とドレイン電極との間の第1の領域が、ゲート電極の一部に隣接してゲート電極のゲート長の方向に延在する不活性領域を介して複数に分割されるとともに分割された各々の領域がゲート電極からドレイン電極に向かって幅広に配設され、ゲート電極とドレイン電極との距離がゲート電極とソース電極との距離よりも長いことを特徴とする高周波半導体装置。 A semi-insulating semiconductor substrate;
An n-type first electron supply layer, an undoped channel layer, an n-type second electron supply layer, and an undoped Schottky layer are disposed on the semiconductor substrate and sequentially disposed on the semiconductor substrate. An active region;
A gate electrode disposed on the surface of the Schottky layer of the active region;
An undoped cap layer embedded on the surface of the Schottky layer with the legs of the gate electrode buried therein;
A source electrode and a drain electrode disposed on the surface of the cap layer so as to face each other through the gate electrode,
A first region between the gate electrode and the drain electrode in the active region is divided into a plurality through an inactive region adjacent to a part of the gate electrode and extending in the gate length direction of the gate electrode. Rutotomoni divided each regions is arranged wider toward the drain electrode from the gate electrode, high distance between the gate electrode and the drain electrode you characterized by longer than the distance between the gate electrode and the source electrode Frequency semiconductor device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369677A JP5200323B2 (en) | 2005-12-22 | 2005-12-22 | High frequency semiconductor device |
US11/484,624 US20070145415A1 (en) | 2005-12-22 | 2006-07-12 | High-frequency semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369677A JP5200323B2 (en) | 2005-12-22 | 2005-12-22 | High frequency semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173556A JP2007173556A (en) | 2007-07-05 |
JP5200323B2 true JP5200323B2 (en) | 2013-06-05 |
Family
ID=38192572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369677A Active JP5200323B2 (en) | 2005-12-22 | 2005-12-22 | High frequency semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070145415A1 (en) |
JP (1) | JP5200323B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8679409B2 (en) | 2009-12-24 | 2014-03-25 | Nuctech Company Limited | Filter device, filter method and trace detector |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111217A (en) | 2007-10-31 | 2009-05-21 | Toshiba Corp | Semiconductor device |
US8445941B2 (en) * | 2009-05-26 | 2013-05-21 | Bae Systems Information And Electronic Systems Integration Inc. | Asymmetrically recessed high-power and high-gain ultra-short gate HEMT device |
FR2954589B1 (en) * | 2009-12-23 | 2012-12-28 | Thales Sa | TRANSISTOR HAVING HIGH ELECTRONIC MOBILITY. |
JP5620767B2 (en) | 2010-09-17 | 2014-11-05 | パナソニック株式会社 | Semiconductor device |
JP5562921B2 (en) * | 2011-10-21 | 2014-07-30 | 株式会社東芝 | Semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58120667U (en) * | 1982-02-09 | 1983-08-17 | 三菱電機株式会社 | semiconductor equipment |
JPH01162376A (en) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH02235346A (en) * | 1989-03-09 | 1990-09-18 | Fujitsu Ltd | semiconductor equipment |
JPH02262341A (en) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | Field effect transistor |
JP3129264B2 (en) * | 1997-12-04 | 2001-01-29 | 日本電気株式会社 | Compound semiconductor field effect transistor |
JP4670121B2 (en) * | 1999-08-19 | 2011-04-13 | 富士通株式会社 | Semiconductor device |
US6365947B1 (en) * | 2000-04-27 | 2002-04-02 | White Oak Semiconductor Partnership | Semiconductor device and method of increasing channel length to eliminate short channel effects of corner devices |
TWI288435B (en) * | 2000-11-21 | 2007-10-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and equipment for communication system |
US6815740B2 (en) * | 2001-06-01 | 2004-11-09 | Remec, Inc. | Gate feed structure for reduced size field effect transistors |
JP2004055869A (en) * | 2002-07-22 | 2004-02-19 | Nec Corp | Semiconductor device |
JP2005159157A (en) * | 2003-11-27 | 2005-06-16 | Renesas Technology Corp | Semiconductor device |
US7005713B2 (en) * | 2003-12-01 | 2006-02-28 | The Aerospace Corporation | Annular segmented MOSFET |
-
2005
- 2005-12-22 JP JP2005369677A patent/JP5200323B2/en active Active
-
2006
- 2006-07-12 US US11/484,624 patent/US20070145415A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8679409B2 (en) | 2009-12-24 | 2014-03-25 | Nuctech Company Limited | Filter device, filter method and trace detector |
Also Published As
Publication number | Publication date |
---|---|
JP2007173556A (en) | 2007-07-05 |
US20070145415A1 (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10439059B2 (en) | High-linearity transistors | |
JP4445257B2 (en) | AlGaN / GaN high electron mobility transistor having gate contact on GaN-based cap segment and method for fabricating the same | |
JP5693562B2 (en) | Field effect transistor with multiple field plates | |
JP4272142B2 (en) | Switching element, antenna switch circuit and high-frequency module using the same | |
US20060249752A1 (en) | Active element and switching circuit device | |
JP2010278280A (en) | High frequency semiconductor device | |
JP2009111217A (en) | Semiconductor device | |
KR20030084657A (en) | Field-Plate MESFET | |
US6734509B2 (en) | Semiconductor integrated circuit | |
US20070145415A1 (en) | High-frequency semiconductor device | |
US20150014786A1 (en) | High performance power cell for rf power amplifier | |
US20110294444A1 (en) | Switching device, radio frequency signal switch, and radio frequency signal amplification module | |
US6984853B2 (en) | Integrated circuit with enhancement mode pseudomorphic high electron mobility transistors having on-chip electrostatic discharge protection | |
US7763914B2 (en) | Semiconductor device for high frequency | |
US20080210989A1 (en) | Semiconductor device | |
US20050263788A1 (en) | Heterojunction field effect semiconductor device | |
CN105789305B (en) | Semiconductor device | |
US20050263796A1 (en) | Semiconductor device | |
US7755112B2 (en) | Field effect transistor with air bridge | |
US5670804A (en) | PN-junction gate FET | |
RU2393589C1 (en) | High-performance uhf field transistor with schottky barrier | |
US11728419B2 (en) | High electron mobility transistor | |
JP2004336445A (en) | High frequency power amplifier | |
JP2000340580A (en) | Semiconductor device | |
JP5222548B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5200323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |