JP5182993B2 - 表示装置及びその作製方法 - Google Patents

Description

本発明は、少なくとも画素部に薄膜トランジスタを用いた表示装置及び表示装置の作製方法に関し、特に高開口率の画素部を有する表示装置及び表示装置の作製方法に関する。

近年、液晶テレビなどの表示装置としての用途で、対角３０インチや４０インチ以上の大型の液晶モジュールの開発が盛んである。特にフルハイビジョン（ＦＨＤ）用などの高精細のパネルが需要として高い。特に液晶テレビ用途の液晶モジュールでは、前述した高精細に加え、動画に追従する高速な応答性、優れた色再現性、十分な輝度、高視野角など、様々な特性が要求される。

従来、液晶テレビ用の液晶モジュールは、アモルファスシリコン（非晶質珪素）を用いた薄膜トランジスタ（以下ＴＦＴと呼ぶ）を能動素子として有する画素を複数配列させた、アクティブマトリクス型が用いられてきた。特にＴＦＴは、大量生産に適した逆スタガ構造をとるのが一般的である。この逆スタガ型アモルファスシリコンＴＦＴを有する素子基板は、基板上に最初に成膜される導電膜（以下、第１の導電膜と呼ぶ）を走査信号線（またはゲート配線とも呼ぶ）として、ゲート絶縁膜より上に形成される導電膜（以下、第２の導電膜と呼ぶ）をデータ信号線（またはソース配線とも呼ぶ）として用いていた。走査信号線は、基板平面に対して横方向に設けられ、データ信号線は、基板平面に対して縦方向に設けられている。

従来のアクティブマトリクス型表示装置における画素構造においては、データ信号を１フレーム期間保持するための補助容量部（付加容量または蓄積容量とも呼ぶ）が設けられている。この補助容量部は、補助容量線となる第１の導電膜と、最上層に設けられ画素電極となる透光性導電膜とを容量電極とする場合（特許文献１参照）、または補助容量線となる第１の導電膜と、透光性導電膜と接続させた第２の導電膜とを容量電極とする場合（特許文献２参照）とのいずれかの様態を採っていた。補助容量線は走査信号線と平行に設けられている。これらの補助容量部は、いずれも逆スタガ型のＴＦＴ乃至画素電極の製造工程において同時に形成されるものであり、工程数の増大抑制を基本思想としている。

また、互いに直交するゲート配線およびソース配線の大部分を第１の導電膜で形成し、交差部において分断されたソース配線を第２の導電膜で架橋する構造が開示されている（特許文献３参照）。また、補助容量部として、インジウム錫酸化物（ＩＴＯ）からなる画素電極をゲート絶縁膜の上に形成し、パッシベーション膜を挟んでインジウム錫酸化物（ＩＴＯ）からなる対向電極を形成する構造も開示されている（特許文献４参照）。

特開平２−４８６３９公報 特開平６―２０２１５３公報 特開平１−１０１５１９公報 特開平５―２８９１１１公報

上記特許文献１の構造では、容量電極間の誘電体膜として、ゲート絶縁膜とパッシベーション膜と陽極酸化膜の積層が用いられる。この場合、ゲート絶縁膜とパッシベーション膜と陽極酸化膜の膜厚の和が、誘電体膜の膜厚となるため、誘電体膜全体の厚さが厚く、その結果保持できる静電容量が小さくなってしまう。このため、補助容量部の面積を大きくする必要があったが、補助容量部の面積増大は画素部の開口率低下を招くことから、望ましくはない。

上記特許文献２の構造では、補助容量部の誘電体膜がゲート絶縁膜の１層となり、前者の場合と比較して誘電体膜の膜厚を薄くすることができる。しかし、通常パッシベーション膜よりもゲート絶縁膜の膜厚は厚い。ゲート絶縁膜の膜厚はＴＦＴの電気特性を第１の目的として設計されるもので、ＴＦＴの電気特性やゲート絶縁膜の絶縁耐圧なども考慮されて設計される。このため補助容量部はＴＦＴ側で設計されたゲート絶縁膜の膜厚に合わせて、所望の補助容量部を形成するように、面積などを副次的に設計することになる。

従って、最も膜厚が薄くなるパッシベーション膜のみを補助容量部の誘電体膜とすることが、画素部の高開口率化を図る上で理想となる。しかし、上記特許文献１や上記特許文献２に代表される従来の画素構造においては、基板平面の縦方向に設けられるデータ信号線を第２の導電膜で形成するため、これを横切るように横方向に走る補助容量線を同じ第２の導電膜で形成することは不可能である。よって、従来の画素構造では、透光性導電膜と第２の導電膜とを容量電極とし、パッシベーション膜のみを誘電体膜とする補助容量部を形成することは困難である。

そこで、ゲート配線およびソース配線の大部分を第１の導電膜で形成し、交差部において分断されたソース配線を第２の導電膜で架橋する上記特許文献３の構造が挙げられる。該特許文献には記載されていないが、第２の導電膜からなる補助容量線を基板に対して横方向に走らせることができるため、パッシベーション膜のみを誘電体膜とする補助容量部を形成することが可能である。しかし、架橋構造を用いるため、データ信号線が単一の導電膜で形成されてはいない。すなわち、他の導電膜との接続を介する必要があるため、接触抵抗が増大する。行方向の画素ごとにコンタクトが２つ形成されているため、特に対角３０インチ以上の大型パネルでは、配線抵抗が著しく増大して信号遅延を招いてしまう。また、データ信号線中のコンタクトに１つでも接触不良が発生すると、そのデータ信号線と接続する列の接触不良部分より先の全ての画素が不良となってしまう。いわゆる線欠陥を招くので、信頼性が低くなってしまう。

また、上記特許文献４の構造では、画素電極からなる下部電極と、対向電極からなる上部電極と、パッシベーション膜からなる誘電体膜とを有する補助容量部を形成することができる。しかし、画素電極と共通電極との間に、液晶以外にパッシベーション膜も含まれることになるので、液晶に印加される電界にばらつきが出ることになり、画質の低下を招く。

上述した問題に鑑み、本発明の一態様は、高開口率の画素を有する、信頼性の高い表示装置を提供することを課題の一とする。また、本発明の一態様は、高開口率の表示装置を低コストで作製することを課題の一とする。

上記課題を解決するため、本発明の一態様は、画素部において、走査信号線及び補助容量線を第２の導電膜で形成し、データ信号線を第１の導電膜で形成する。ＴＦＴ部においては、ゲート電極は第１の導電膜で形成し、第２の導電膜からなる走査信号線とゲート絶縁膜中の開口部を通じて電気的に接続させる。また、ソース電極及びドレイン電極は、第２の導電膜で形成する。また、ソース電極又はドレイン電極の一方は、第１の導電膜からなるデータ信号線とゲート絶縁膜中の開口部を通じて電気的に接続させる。また、ソース電極又はドレイン電極の他方は、パッシベーション膜と平坦化膜の開口部を通じて透光性導電膜からなる画素電極と接続させる。また、画素電極は、外周端部において走査信号線１０１及びデータ信号線１０２と重なるように、配置する。補助容量部においては、第２の導電膜からなる補助容量線を下部電極とし、パッシベーション膜のみを誘電体膜として容量電極間を介して、画素電極を上部電極とする。

また、本発明の一態様は、ソース電極又はドレイン電極と画素電極との接続部分における、パッシベーション膜と平坦化膜の開口部と、補助容量部における平坦化膜の開口部を同時に１枚のフォトマスクで形成するために、多階調マスクによるフォトリソグラフィを行う。

本発明の一態様は、透光性基板上に設けられた第１の導電膜により形成されたゲート電極と、第１の導電膜により形成され、一方向に延設されるデータ信号線と、第１の導電膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた半導体膜と、第１の絶縁膜及び半導体膜上に設けられた第２の導電膜により形成された、ソース電極及びドレイン電極と、第２の導電膜により形成され、一方向と交差する方向に延設される走査信号線と、第２の導電膜により形成され、一方向と交差する方向に延設される補助容量線と、第２の導電膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた第３の絶縁膜と、第３の絶縁膜上に設けられ、外周端部がデータ信号線、走査信号線又は補助容量線と重なる画素電極とを有し、ソース電極及びドレイン電極の一方は、半導体膜及びデータ信号線と電気的に接続され、ソース電極及びドレイン電極の他方は、半導体膜及び画素電極と電気的に接続され、ゲート電極は、走査信号線と電気的に接続され、補助容量線は、第２の絶縁膜を誘電体膜として、画素電極と補助容量部を形成することを特徴とする表示装置である。

また、本発明の他の一態様は、透光性基板上に設けられた第１の導電膜により形成されたゲート電極と、第１の導電膜により形成され、一方向に延設されるデータ信号線と、第１の導電膜上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた微結晶半導体膜と、微結晶半導体膜上に設けられた、断面形状が凹状のバッファ層と、バッファ層上に設けられた、一導電型を付与する不純物元素が添加された第１の不純物半導体膜及び第２の不純物半導体膜と、第１の絶縁膜、第１の不純物半導体膜及び第２の不純物半導体膜上に設けられた第２の導電膜により形成された、ソース電極及びドレイン電極と、第２の導電膜により形成され、一方向と交差する方向に延設される走査信号線と、第２の導電膜により形成され、一方向と交差する方向に延設される補助容量線と、第２の導電膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた第３の絶縁膜と、第３の絶縁膜上に設けられ、外周端部がデータ信号線、走査信号線又は補助容量線と重なる画素電極とを有し、ソース電極及びドレイン電極の一方は、第１の不純物半導体膜及びデータ信号線と電気的に接続され、ソース電極及びドレイン電極の他方は、第２の不純物半導体膜及び画素電極と電気的に接続され、ゲート電極は、走査信号線と電気的に接続され、補助容量線は、第２の絶縁膜を誘電体膜として、画素電極と補助容量部を形成することを特徴とする表示装置である。

なお、上述の半導体膜の断面形状は、凹状であることが好ましい。また、半導体膜上に、一導電型を付与する不純物元素が添加された第１の不純物半導体膜及び第２の不純物半導体膜が設けられており、ソース電極及びドレイン電極の一方は、第１の不純物半導体膜、半導体膜及びデータ信号線と電気的に接続され、ソース電極及びドレイン電極の他方は、第２の不純物半導体膜、半導体膜及び画素電極と電気的に接続されていることが好ましい。

なお、第３の絶縁膜が感光性の有機樹脂材料からなることが好ましい。

なお、データ信号線と補助容量線は第１の絶縁膜を介して交差していることが好ましい。

また、本発明の他の一態様は、透光性基板上に第１の導電膜からなる、ゲート電極及びデータ信号線を形成し、ゲート電極及びデータ信号線上に第１の絶縁膜と半導体膜を順に積層して成膜し、半導体膜をエッチングして、ゲート電極の上方に第２の半導体膜を形成し、第１の絶縁膜をエッチングして、ゲート電極に達する第１の開口部と、データ信号線に達する第２の開口部を形成し、第１の絶縁膜及び第２の半導体膜上に第２の導電膜を形成し、第２の導電膜をエッチングして、第１の開口部を介してゲート電極と電気的に接続する走査信号線と、一方が第２の開口部を介してデータ信号線と電気的に接続するソース電極及びドレイン電極と、補助容量線とを形成し、第１の絶縁膜、第２の半導体膜、ソース電極、ドレイン電極、走査信号線及び補助容量線上に第２の絶縁膜を形成し、第２の絶縁膜上に第３の絶縁膜を形成し、第２の絶縁膜及び第３の絶縁膜を除去して、ドレイン電極に達する第３の開口部を形成し、第３の絶縁膜を除去して、補助容量線の上方に形成された第２の絶縁膜を露出させる第４の開口部を形成し、第３の絶縁膜上に、第３の開口部を介してドレイン電極と電気的に接続し、且つ第４の開口部において第２の絶縁膜を誘電体膜として補助容量線と補助容量部を構成する画素電極を形成することを特徴とする表示装置の作製方法である。

また、本発明の他の一態様は、透光性基板上に第１の導電膜からなる、ゲート電極及びデータ信号線を形成し、ゲート電極及びデータ信号線上に第１の絶縁膜と、半導体膜と、一導電型を付与する不純物元素が添加された不純物半導体膜とを順に積層して形成し、多階調マスクを用いたフォトリソグラフィにより、不純物半導体膜上に第１のマスク層を形成し、第１のマスク層を用いて、第１の絶縁膜、半導体膜、不純物半導体膜をエッチングして、ゲート電極に達する第１の開口部及びデータ信号線に達する第２の開口部を形成し、第１のマスク層をアッシングして第２のマスク層を形成し、第２のマスク層を用いて、半導体膜及び不純物半導体膜をエッチングし、第２の半導体膜及び第２の不純物半導体膜を形成し、第１の絶縁膜及び第２の不純物半導体膜上に第２の導電膜を形成し、第２の導電膜上に第３のマスク層を形成し、第３のマスク層を用いて、第２の導電膜及び第２の不純物半導体膜をエッチングして、第１の開口部を介してゲート電極と電気的に接続する走査信号線と、一方が第２の開口部を介してデータ信号線と電気的に接続するソース電極及びドレイン電極と、補助容量線と、第３の不純物半導体膜及び第４の不純物半導体膜とを形成し、第１の絶縁膜、第２の半導体膜、第３の不純物半導体膜、第４の不純物半導体膜、ソース電極、ドレイン電極、走査信号線及び補助容量線上に第２の絶縁膜を形成し、第２の絶縁膜上に第３の絶縁膜を形成し、多階調マスクを用いたフォトリソグラフィにより、第３の絶縁膜に第２の絶縁膜を露出させる第３の開口部及び、断面形状が凹状で第３の絶縁膜が残留した凹部を形成し、第３の開口部において、第２の絶縁膜をエッチングして、ドレイン電極に達する第４の開口部を形成し、凹部において、第３の絶縁膜をアッシングして、補助容量線の上方に形成された第２の絶縁膜を露出させる第５の開口部を形成し、第３の絶縁膜上に、第４の開口部を介してドレイン電極と電気的に接続し、且つ第５の開口部において第２の絶縁膜を誘電体膜として補助容量線と補助容量部を構成する画素電極を形成することを特徴とする表示装置の作製方法である。

本発明の一態様は、表示装置の補助容量部において、パッシベーション膜のみを誘電体膜とすることができるので、誘電体膜の膜厚を薄くすることができる。これによって、補助容量部の面積を狭くすることができるので、その分画素部の開口率を向上させることができる。また、高開口率の表示装置を低コストで生産することができる。

本発明の一態様に係る表示装置の平面図。 本発明の一態様に係る表示装置の成膜工程を説明する図。 本発明の一態様に係る表示装置の断面図。 本発明の一態様に係る表示装置の断面図。 本発明の一態様に係る表示装置の作製方法を説明する図。 本発明の一態様に係る表示装置の作製方法を説明する図。 本発明の一態様に係る表示装置の作製方法を説明する図。 本発明の一態様に係る表示装置の作製方法を説明する図。 本発明の一態様に係る表示装置の作製方法を説明する図。 本発明の一態様に適用可能な多階調マスクを説明する図。 本発明の一態様に係る表示装置の断面図。 本発明の一態様に係る表示装置を説明する図。 本発明の一態様に係る表示装置を説明する図。 本発明の一態様に係る電子機器を示す図。 本発明の一態様に係る電子機器の主要な構成を示すブロック図。

以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。

（実施の形態１）
本実施の形態では、薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を有する表示装置及びその作製工程について、図１乃至図４を用いて説明する。

ＴＦＴは半導体膜としてｐ型よりもｎ型の半導体を用いた方がキャリアの移動度が高いので、駆動回路を形成するのにより適しているが、本実施の形態では、ＴＦＴはｎ型であってもｐ型であってもどちらでも良い。いずれの極性のＴＦＴを用いる場合でも、同一の基板上に形成するＴＦＴを全て同じ極性にそろえておくと、工程数を抑えることができる。一方でｐ型とｎ型両方を用いた場合には、消費電力の低い駆動回路を形成することが可能である。ここでは、ｎチャネル型のＴＦＴを用いた画素ＴＦＴ及びその作製工程を説明する。

図１は本実施の形態のアクティブマトリクス基板を用いたＴＦＴを有する表示装置の平面図の一例であり、図１では簡略化のため、マトリクス状に配置された複数の画素のうち１つの画素構成を示している。また、図３は図１のＸ−Ｚ−Ｗの断面図であり、図４はＹ−Ｚ−Ｗの断面図である。

図１、図３及び図４に示すように、アクティブマトリクス基板は、透光性基板１００上に互いに平行に配置された複数の走査信号線１０１と、各走査信号線１０１に交差するデータ信号線１０２を複数有している。走査信号線１０１は、基板平面に対して横方向に設けられ、データ信号線１０２は、基板平面に対して縦方向に設けられている。ここで、縦方向及び横方向とは任意に取れる方向であり、長方形の基板平面において短辺方向を縦方向としても良いし、横方向としても良い。さらに、各走査信号線１０１に平行な補助容量線１０３を複数有している。データ信号線１０２は第１の導電膜で形成され、走査信号線１０１及び補助容量線１０３は第２の導電膜で形成される。また、走査信号線１０１とデータ信号線１０２とで囲まれた領域には、透光性導電膜からなる画素電極１１０が、外周端部において走査信号線１０１及びデータ信号線１０２と重なるように、配置されている。

さらに、走査信号線１０１とデータ信号線１０２の交差部付近には、スイッチング素子としてＴＦＴが設けられている。このＴＦＴは、第１の導電膜からなるゲート電極１０４と、ゲート電極上のゲート絶縁膜１１１と、ゲート絶縁膜上の半導体膜１０５と、半導体膜１０５上の一導電型を付与する不純物元素が添加された不純物半導体膜１１２ａ、１１２ｂと、一導電型を付与する不純物元素が添加された不純物半導体膜１１２ａ、１１２ｂ上のソース電極又はドレイン電極１０６ａ、１０６ｂによって構成される。なお、本実施の形態で用いるＴＦＴは、チャネルエッチ構造の逆スタガ型ＴＦＴである。ただし、本発明に用いることのできるＴＦＴは、これに限られるものではなく、本発明の趣旨及びその範囲から逸脱するものでなければ、その形態を変更できる。

ＴＦＴ部は、ゲート電極１０４と走査信号線１０１がゲート絶縁膜１１１中の開口部１０７を通して、電気的に接続される。また、ソース電極又はドレイン電極１０６ａ、１０６ｂの一方と、データ信号線１０２がゲート絶縁膜１１１中の開口部１０８を通して、電気的に接続される。また、ソース電極又はドレイン電極１０６ａ、１０６ｂの他方と、画素電極１１０がパッシベーション膜１１３及び画素電極１１０の平坦化を目的とした平坦化膜１１４及びパッシベーション膜１１３中の開口部１０９を通して、電気的に接続される。なお、ソース電極とドレイン電極は、その電極の電位に従って定められるものなので、電極の電位によっては、ソース電極とドレイン電極の位置が入れ替わる。また、パッシベーション膜とは、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の半導体層への侵入を防ぐことを目的とする保護膜のことである。

補助容量部は、開口部１１５において、第２の導電膜からなる補助容量線１０３を下部電極とし、パッシベーション膜１１３のみを誘電体膜として間に介して、画素電極１１０を上部電極とする構造である。

図２（Ａ）乃至（Ｄ）は、各層を成膜の順に重ねていく様子を示した図である。図２（Ａ）では、データ信号線１０２とゲート電極１０４のパターンを第１の導電膜で形成している。図２（Ｂ）では、ゲート絶縁膜１１１上において、ＴＦＴ部に半導体膜１０５と一導電型を付与する不純物元素が添加された不純物半導体膜１１２ａ、１１２ｂのパターンを形成している。さらにゲート絶縁膜１１１中に開口部１０７、１０８が形成される。なお、ゲート絶縁膜１１１と一導電型を付与する不純物元素が添加された不純物半導体膜１１２ａ、１１２ｂについては、図２（Ｂ）には示していない。図２（Ｃ）では、走査信号線１０１と補助容量線１０３とソース電極又はドレイン電極１０６ａ、１０６ｂを第２の導電膜により形成している。図２（Ｄ）では、ソース電極又はドレイン電極１０６ａ、１０６ｂ上のパッシベーション膜１１３及び平坦化膜１１４中に開口部１０９及び開口部１１５が形成される。また、パッシベーション膜１１３及び平坦化膜１１４の上に透光性導電膜からなる画素電極１１０も形成される。なお、パッシベーション膜１１３及び平坦化膜１１４については、図２（Ｄ）には図示していない。

以上のような画素構成をとることにより、補助容量部において、パッシベーション膜のみを誘電体膜とすることができるので、誘電体膜の膜厚を薄くすることができる。これによって、補助容量部の面積を狭くすることができるので、その分画素部の開口率を向上させることができる。

また、データ信号線を開口部による接続を設けず、一層の導電膜で形成できるので、接触抵抗による信号遅延が発生しない。よって、データ信号の配線遅延を低減することができるので、特に質の良い大型の表示装置を作製することができる。さらに、仮にデータ信号線においてコンタクト不良が発生した場合にも、線欠陥とはならず、点欠陥にとどまる。このため、表示される画像は欠陥が目に付きにくくなるため、画質と信頼性の向上につながる。また大量生産の観点からも、歩留まりを向上させる。

また、画素静電容量部の画素電極と対向電極と間に余計な電極が存在しないので、液晶にかかる電界が均一になり、画質が向上する。

また、平坦化膜を用いることにより、最上層に設けられる画素電極が、それよりも下層の構造物の凹凸形状に影響されることなく平坦になるため、凹凸形状に起因する液晶配向の乱れを抑制し、理想的な液晶の配向制御が可能となる。このため質の高い画像表示が可能となる。また、画素電極とデータ信号線、画素電極と走査信号線との間の寄生容量が平坦化膜の挿入によって著しく低減することができるので、画素電極の外周端部とデータ信号線及び走査信号線とを重ねることができ、画素の高開口率化を図ることができる。

また、補助容量線を、データ信号線上に設けることができるので、画素電極と補助容量線とデータ信号線の重なる部分でも補助容量部を形成することが可能となる。よって、その重なる部分の面積分、補助容量線の面積を軽減することができるので、画素の高開口率化を図ることができる。

また、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）規格の画素などは、データ信号線の隣接間隔よりも、走査信号線の隣接間隔の方が広く設定されている。よって、補助容量線を走査信号線と同じ方向に延設することで、隣接する走査信号線との間隔を広げることができるので、線間容量（寄生容量）を低減することができる。また、走査信号線の隣接間隔の方がデータ信号線の隣接間隔よりも広いので、データ信号線の間よりも走査信号線の間の方が容易に補助容量線を設けることができる。

以下、作製方法を詳細に説明する。図５乃至図９は、ＴＦＴを有する表示装置の作製工程を示す図である。図５乃至図９において、Ｙ−Ｚ−Ｗは図１における線Ｙ−Ｚ−Ｗの断面に対応する。

透光性基板２００上に第１の導電膜を成膜し、データ信号線２０１、ゲート電極２０２を形成する（図５（Ａ）参照）。透光性基板２００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、石英や、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。透光性基板２００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。

第１の導電膜は配線となるため、低抵抗材料であるアルミニウムや銅を用いるのが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、高画質化を望むことができる。また、ネオジムや、シリコンや、銅などとアルミニウムとの合金、またはネオジムや、シリコンや、銅などとアルミニウムとの混合物を用いると、ヒロックやウィスカーの抑制や、エレクトロマイグレーションやストレスマイグレーションに対する効果がある。同様の理由で、シリコンなどと銅との合金を用いてもよい。また配線加工の際のエッチング溶液に合わせてこれらの材料を選択することができる。データ信号線２０１、ゲート電極２０２は、スパッタリング法や真空蒸着法、有機金属気相成長法（ＭＯＣＶＤ）で透光性基板２００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスク層を形成し、当該マスク層を用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、データ信号線２０１、ゲート電極２０２を形成することができる。

第１の導電膜としてアルミニウムや銅を単体で用いた場合には、基板との間にかかる応力や以降の製造工程によりかかる熱履歴によりヒロックやウィスカーなどの突起物が発生する。これらはその上に形成されるゲート絶縁膜を破壊し、電気的短絡など不良の原因となるため、バリア性のあるモリブデン、チタン、タングステン、タンタルなどの高融点金属や、その窒化物を積層させることでバリア層を形成することが好ましい。特に銅を用いる場合には、熱によりチャネル形成領域となるＩ型アモルファスシリコン膜中に銅が拡散するおそれがあるため、バリア層の形成が好ましい。バリア層は、透光性基板２００と、データ信号線２０１及びゲート電極２０２との間に設けてもよいし、データ信号線２０１、ゲート電極２０２の上層に設けてもよい。

なお、データ信号線２０１、ゲート電極２０２上には半導体膜や配線を形成するので、段切れ防止や電気的短絡防止のため、端部が順テーパー状になるように加工することが望ましい。

次に、データ信号線２０１、ゲート電極２０２上に、ゲート絶縁膜２０３、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５を順に形成する（図５（Ｂ）参照）。

なお、ゲート絶縁膜２０３、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５を大気に触れさせることなく連続的に形成することが望ましい。ゲート絶縁膜２０３、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５を大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。

ゲート絶縁膜２０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。本実施の形態では、ゲート絶縁膜２０３として、窒化珪素膜を用いる。窒化珪素膜は、比誘電率が高く、ゲート絶縁膜として好ましい他、ガラス基板中に含まれるナトリウム等のアルカリ金属イオンの半導体膜２０４への拡散を防ぐ、ブロッキング膜としての機能も有する。なお、他にゲート絶縁膜２０３としては、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜との順に積層して形成してもよい。また、ゲート絶縁膜２０３を２層とせず、基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順に３層積層して形成することもできる。更には、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜２０３を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。

ゲート絶縁膜２０３の３層積層構造の例として、ゲート電極２０２及びデータ信号線２０１上に１層目として窒化珪素膜または窒化酸化珪素膜と、２層目として酸化窒化珪素膜と、３層目として窒化珪素膜とを積層とし、最上層の窒化珪素膜上に半導体膜を形成してもよい。この場合、１層目の窒化珪素膜または窒化酸化珪素膜は膜厚が５０ｎｍより厚い方がよく、ナトリウムなどの不純物を遮断するバリア、ゲート電極のヒロックの防止、ゲート電極の酸化防止などの効果を奏する。３層目の窒化珪素膜は半導体膜の密着性向上、酸化防止としての効果を奏する。

このようにゲート絶縁膜２０３表面に極薄膜の窒化珪素膜のような窒化膜を形成することで半導体膜の密着性を向上することができる。窒化膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。

ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。

ゲート絶縁膜の材料および成膜手段の選択は、膜質や膜特性を決定する上で重要なファクターとなる。従来のゲート絶縁膜およびパッシベーション膜を補助容量部の誘電体膜として用いる場合には、補助容量部形成にあたりゲート絶縁膜の比誘電率を考慮する必要がある。しかし本実施の形態においては、パッシベーション膜のみを補助容量部の誘電体膜として用いるので、ゲート絶縁膜については、ＴＦＴの特性や絶縁耐圧などのＴＦＴ側の設計のみ配慮すれば事足りる。

半導体膜２０４は、導電性を付与する程度の不純物元素を添加していない半導体膜であり、非晶質半導体、微結晶半導体、または多結晶半導体で形成することができる。本実施の形態では、半導体膜２０４として、アモルファスシリコンを用いる。

一導電型を付与する不純物元素が添加された不純物半導体膜２０５は、ｎチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ_３などの不純物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ_２Ｈ_６などの不純物気体を加えれば良い。一導電型を付与する不純物元素が添加された不純物半導体膜２０５は、非晶質半導体、微結晶半導体、または多結晶半導体で形成することができる。本実施の形態では、一導電型を付与する不純物元素が添加された不純物半導体膜２０５として、高濃度にリンを添加したアモルファスシリコンを用いる。なお、一導電型を付与する不純物元素が添加された不純物半導体膜２０５は膜厚２〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とすればよい。なお、一導電型を付与する不純物元素が添加された不純物半導体膜２０５は、必ずしも形成する必要はない。その場合、一導電型を付与する不純物元素が添加された不純物半導体膜２０５と同様に、半導体膜２０４に不純物元素を添加して、薄膜トランジスタのソース領域及びドレイン領域を形成すればよい。

次に、半導体膜２０４及び一導電型を付与する不純物元素が添加された不純物半導体膜２０５上にマスク層２０６ａ、２０６ｂを形成する（図５（Ｃ）参照）。

マスク層２０６ａ、２０６ｂは、多階調（高階調）マスクを用いた露光によって形成することができる。また、マスク層２０６ａ、２０６ｂは、レジストで形成される。レジストは、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは、ポジ型レジストを用いる。

次に、露光マスクとして多階調マスクを用いて、レジストに光を照射して、レジストを露光する。

ここで、多階調マスクを用いた露光について、図１０を用いて説明する。

多階調マスクは、紫外線などの光が完全に透過する光透過部、光を遮光や吸収などによって低減する光半透過部、及び光を完全に遮光する光遮光部の３種の部位からなる。よって多階調マスクは、３種の露光レベルを行うことが可能であり、透過した光が複数の強度となる。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。

多階調マスクの代表例としては、図１０（Ａ）に示すようなグレートーンマスク３０１ａ、図１０（Ｃ）に示すようなハーフトーンマスク３０１ｂがある。

図１０（Ａ）に示すように、グレートーンマスク３０１ａは、透光性基板３０２並びにその上に形成される光遮光部３０３及び光半透過部である回折格子３０４で構成される。なお、光透過部は、透光性基板３０２の光遮光部３０３及び回折格子３０４が形成されていない部分である。光遮光部３０３においては、透光率が０％である。一方、回折格子３０４はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子３０４は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。

透光性基板３０２は、石英等の透光性基板を用いることができる。光遮光部３０３及び回折格子３０４は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

グレートーンマスク３０１ａに露光光を照射した場合、図１０（Ｂ）に示すように、光遮光部３０３においては、透光率３０５は０％であり、光遮光部３０３及び回折格子３０４が設けられていない領域では透光率３０５は１００％である。また、回折格子３０４においては、１０〜７０％の範囲で透光率を調整可能である。回折格子３０４における透光率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。

図１０（Ｃ）に示すように、ハーフトーンマスク３０１ｂは、透光性基板３０２及びその上に形成される光半透過部３０６並びに光遮光部３０７で構成される。光半透過部３０６は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。光遮光部３０７は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。

ハーフトーンマスク３０１ｂに露光光を照射した場合、図１０（Ｄ）に示すように、光遮光部３０７においては、透光率３０８は０％であり、光遮光部３０７及び光半透過部３０６が設けられていない領域では透光率３０８は１００％である。また、光半透過部３０６のみが設けられた部分においては、１０〜７０％の範囲で透光率を調整可能である。光半透過部３０６のみ設けられた部分に於ける透光率の調整は、光半透過部３０６の材料により可能である。

以上に示したような多階調マスクを用いて露光した後、現像することで、膜厚の異なる領域を有するマスク層２０６ａ、２０６ｂを形成することができる（図５（Ｃ）参照）。

次に、マスク層２０６ａ、２０６ｂを用いて、ゲート絶縁膜２０３、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５をエッチングし、データ信号線２０１に達する開口部２０７を形成する（図６（Ａ）参照）。また、このとき図１に示すＸ−Ｚ断面でも、同様にゲート絶縁膜２０３、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５をエッチングし、ゲート電極に達する開口部を形成する。

次に、マスク層２０６ａ、２０６ｂをアッシングする。この結果、マスク層２０６ａ、２０６ｂの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスク層２０６ａ、２０６ｂのレジストは除去され、マスク層２０８を形成することができる（図６（Ｂ）参照）。なお、アッシングとは、放電等により生成した活性酸素分子もしくはオゾン分子もしくは酸素原子等を有機物であるレジストに化学的に作用させて灰化させることによりレジストを除去することである。

マスク層２０８を用いて、半導体膜２０４、一導電型を付与する不純物元素が添加された不純物半導体膜２０５をエッチングし、半導体膜２０９、一導電型を付与する不純物元素が添加された不純物半導体膜２１０を形成する（図６（Ｃ）参照）。この後、マスク層２０８を除去する。

露光マスクとして多階調マスクを用いて形成したマスク層は複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するマスク層を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

なお、多階調マスクを用いない場合は、半導体膜２０４及び一導電型を付与する不純物元素が添加された不純物半導体膜２０５をエッチングし、半導体膜２０９及び一導電型を付与する不純物元素が添加された不純物半導体膜２１０を形成した後、開口部２０７を形成するのが好ましい。

開口部２０７、ゲート絶縁膜２０３、半導体膜２０９、一導電型を付与する不純物元素が添加された不純物半導体膜２１０上にソース電極、ドレイン電極及び走査信号線となる第２の導電膜２１１を形成する（図７（Ａ）参照）。開口部２０７を通して、第２の導電膜のソース電極又はドレイン電極となる部分と、データ信号線２０１とが接続される。また、このとき図１のＸ−Ｚ断面でも、ゲート電極上の開口部を通して、第２の導電膜の走査信号線となる部分と、ゲート電極とが接続される。

第２の導電膜２１１は、第１の導電膜と同様に、低抵抗材料であるアルミニウムや銅を用いるのが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、高画質化を望むことができる。また、ネオジムや、シリコンや、銅などとアルミニウムとの合金、またはネオジムや、シリコンや、銅などとアルミニウムとの混合物を用いると、ヒロックやウィスカーの抑制や、エレクトロマイグレーションやストレスマイグレーションに対する効果がある。同様の理由で、シリコンなどと銅との合金を用いてもよい。また、バリア性のあるモリブデン、チタン、タングステン、タンタルなどの高融点金属や、その窒化物でバリア層を形成して、上記の低抵抗材料を挟むことが好ましい。この場合、低抵抗材料の下側の高融点金属は、一導電型を付与する不純物元素が添加された不純物半導体膜２１０とアルミニウムや銅との相互拡散を抑え、上側の高融点金属は、画素電極との接続時における電池反応による腐食を防止する等の効果がある。

第２の導電膜２１１は、スパッタリング法や真空蒸着法や有機金属気相成長法（ＭＯＣＶＤ）で形成すればよい。また、第２の導電膜２１１は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。

第２の導電膜２１１上にマスク層２１２ａ乃至２１２ｃを形成する（図７（Ｂ）参照）。

マスク層２１２ａ乃至２１２ｃを用いて、一導電型を付与する不純物元素が添加された不純物半導体膜２１０、第２の導電膜２１１をエッチングし、一導電型を付与する不純物元素が添加された不純物半導体膜２１０ａ、２１０ｂ、ソース電極又はドレイン電極２１３ａ、２１３ｂ、補助容量線２１４を形成する（図７（Ｃ）参照）。このとき、半導体膜２０９もエッチングして、半導体膜２０９の断面形状を凹状とし、チャネルエッチ型の薄膜トランジスタにするのが好ましい。こうすることで、一導電型を付与する不純物元素が添加された不純物半導体膜２１０ａ、２１０ｂを完全に分断し、電気的短絡を防ぐことができる。また、このとき図１に示すＸ−Ｚ断面でも、第２の導電膜をエッチングすることで、走査信号線を形成する。

次に、ソース電極又はドレイン電極２１３ａ、２１３ｂ、補助容量線２１４、一導電型を付与する不純物元素が添加された不純物半導体膜２１０ａ、２１０ｂ、半導体膜２０９、及びゲート絶縁膜２０３上にパッシベーション膜２１５を形成する（図８（Ａ）参照）。

パッシベーション膜２１５は、ゲート絶縁膜２０３と同様に形成することができる。なお、パッシベーション膜２１５は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、パッシベーション膜２１５は、補助容量部において、誘電体膜として機能するので、比誘電率が高いことが望ましい。

パッシベーション膜２１５は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。本実施の形態では、パッシベーション膜２１５として、窒化珪素膜を２層に積層して用いる。窒化珪素膜は、比誘電率が高く、パッシベーション膜として好ましい。このとき、上層の窒化珪素膜は、膜厚の薄い、緻密な構造とし、下層の窒化珪素膜は、膜厚の厚い、粗い構造とする。緻密な構造を有する上層の窒化珪素膜は、汚染不純物の侵入を防ぐ。また、汚染不純物が上層の窒化珪素膜を抜けても、膜厚の厚い下層の窒化珪素膜が、半導体素子への汚染不純物の到達を防ぐ。この２層構造は、下層の厚い窒化珪素膜を高速で成膜し、上層の薄い窒化珪素膜を比較的に長時間で成膜するため、量産工程におけるスループットが良い。もちろん、パッシベーション膜２１５の構造は、これに限られない。単層の構造としても良いし、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、及び窒化酸化珪素膜の中から自由に組み合わせて２層以上の積層構造としても良い。更には、周波数が１ＧＨｚのマイクロ波プラズマＣＶＤ装置を用いてパッシベーション膜２１５を形成することが好ましい。マイクロ波プラズマＣＶＤ装置で形成した窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜は、耐圧が高く、後に形成される薄膜トランジスタの信頼性を高めることができる。また、窒化珪素膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。

次に、パッシベーション膜２１５の上に、平坦化膜２１６を形成する。平坦化膜２１６は、感光性の有機樹脂材料を塗布することにより成膜する（図８（Ｂ）参照）。有機樹脂材料としては、ポリイミド系、ポリエステル系、ポリアクリルエステル系などの材料を用いる。これら有機樹脂材料は、窒化珪素などの無機絶縁材料と比べ比誘電率が２乃至３程度と低いことから、導電膜間の寄生容量低減の効果を有する。

次に、ＴＦＴ部において、画素電極２１９とソース電極又はドレイン電極２１３ｂとの接続のために、パッシベーション膜２１５及び平坦化膜２１６中に開口部２１７を形成する。一方、補助容量部においては、平坦化膜２１６中のみに開口部２１８を形成する。このとき、平坦化膜２１６はフォトリソグラフィで、パッシベーション膜２１５はエッチングで開口部を形成する。

ここで、ＴＦＴ部の開口部２１７と、補助容量部の開口部２１８を同一のマスクで形成するために、多階調マスクを用いる。開口部２１７を形成する部分の上に光透過部が、開口部２１８を形成する部分の上に光半透過部がくるように多階調マスクを配置し、紫外線照射を行うことにより、感光性の有機樹脂材料からなる平坦化膜２１６を開口し、開口部２２０及び断面形状が凹状の凹部２２１を形成する。（図８（Ｃ）参照）。ここでは感光性の有機樹脂材料は、感光部分が現像により溶解し除去されるポジ型のものとする。

ＴＦＴ部のソース電極又はドレイン電極２１３ｂ上にあたる平坦化膜２１６は、多階調マスクの光透過部にあたるので、強い強度の紫外線がそのまま平坦化膜２１６に照射される。このため平坦化膜２１６の底部まで紫外線が照射され、有機樹脂材料に含有された感光剤が溶解阻止から促進へと変化する。一方、補助容量部の補助容量線２１４上にあたる平坦化膜２１６は、多階調マスクの光半透過部にあたるので、紫外線の強度が減衰する。よって、有機樹脂材料の底部にまで紫外線が到達しないので、有機樹脂材料の底部では、感光剤の変化が起こらない。また、上記以外の平坦化膜２１６は、多階調マスクの光遮光部にあたるので、有機樹脂材料に含有された感光剤は変化しない。

その後、現像することで、紫外線照射により高い溶解度比を得た感光剤を含む箇所が、有機アルカリ溶液によって除去される。これにより、開口部２２０では、平坦化膜２１６が完全に除去され、パッシベーション膜２１５が露出し、凹部２２１では、一定の厚さの平坦化膜２１６がパッシベーション膜２１５上に残留する。

次に、開口部２２０に露出したパッシベーション膜２１５をエッチングにより除去して、開口部２２２を形成する。このとき、凹部２２１においては平坦化膜２１６が残留しているので、パッシベーション膜２１５は除去されない（図９（Ａ）参照）。

次に、凹部２２１に残留した平坦化膜２１６をアッシング処理によって除去して、開口部２１８を形成する。このとき、酸素ガスプラズマなどを用いた等方性アッシング処理によって平坦化膜２１６は横方向にも除去される。このため、開口部２２２もわずかに拡がり、パッシベーション膜２１５から平坦化膜２１６にかけて段差形状を有する開口部２１７が形成される。（図９（Ｂ）参照）。

露光マスクとして多階調マスクを用いてフォトリソグラフィを行った平坦化膜２１６は複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに平坦化膜２１６を形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化及びコストの削減が可能となる。よって、高画質、高開口率など、高品質の表示装置を低コストで生産することができる。

最後に、平坦化膜２１６、開口部２１７及び開口部２１８上に、透光性導電膜を成膜して、画素電極２１９の形にパターンを形成する（図９（Ｃ）参照）。

透光性導電膜は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、透光性導電膜として、導電性高分子（導電性ポリマーとも呼ぶ）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した透光性導電膜は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

以上の工程で、本実施の形態のチャネルエッチ構造の逆スタガ型薄膜トランジスタを形成する。

本実施の形態の構成により、補助容量部において、パッシベーション膜のみを誘電体膜とすることができるので、誘電体膜の膜厚を薄くすることができる。これによって、補助容量部の面積を狭くすることができるので、その分画素部の開口率を向上させることができる。

また、データ信号線を開口部による接続を設けず、一層の導電膜で形成できるので、接触抵抗による信号遅延が発生しない。よって、データ信号の配線遅延を低減することができるので、特に質の良い大型の表示装置を作製することができる。さらに、仮にデータ信号線においてコンタクト不良が発生した場合にも、線欠陥とはならず、点欠陥にとどまる。このため、表示される画像は欠陥が目に付きにくくなるため、画質と信頼性の向上につながる。また大量生産の観点からも、歩留まりを向上させる。

また、画素電極は平坦化膜上に形成され、画素電極と対向電極からなる画素静電容量部の間に余計な電極が存在しないので、液晶にかかる電界が均一になり、画質が向上する。

また、平坦化膜を用いることにより、最上層に設けられる画素電極が、それよりも下層の構造物の凹凸形状に影響されることなく平坦になるため、凹凸形状に起因する液晶配向の乱れを抑制し、理想的な液晶の配向制御が可能となる。このため質の高い画像表示が可能となる。また、画素電極とデータ信号線、画素電極と走査信号線との間の寄生容量が平坦化膜の挿入によって著しく低減することができるので、画素電極の外周端部とデータ信号線及び走査信号線とを重ねることができ、画素の開口率を向上させることができる。

また、平坦化膜のフォトリソグラフィにおいて、多階調マスクを用いることで、フォトマスク数を増加させずに、表示装置を作製することができる。よって、フォトマスク数の削減により、フォトリソグラフィ工程を簡略化し、製造コストの増加を抑えることができる。よって、高画質、高開口率など、高品質の表示装置を低コストで生産することができる。

本発明において、表示装置は表示素子を含む。表示素子としては本実施の形態で示すように液晶素子（液晶表示素子）を好適に用いることができる。また、エレクトロルミネセンス（以下「ＥＬ」と呼ぶ）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子（ＥＬ素子）を用いてもよい。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

（実施の形態２）
本実施の形態は、実施の形態１において、薄膜トランジスタの形状が異なる例である。従って、他は実施の形態１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。

本実施の形態のチャネルエッチ構造の逆スタガ型薄膜トランジスタである薄膜トランジスタ４００を図１１に示す。

図１１において、基板４０１上に、ゲート電極４０２、ゲート絶縁膜４０３、微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂ、ソース電極又はドレイン電極４０７ａ、４０７ｂを含む薄膜トランジスタ４００が設けられており、薄膜トランジスタ４００を覆うようにパッシベーション膜４０８が設けられている。

本実施の形態では、実施の形態１におけるアモルファスシリコンからなる半導体膜の代わりに、微結晶半導体膜４０４を用いる。さらに微結晶半導体膜４０４と一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂとの間にバッファ層４０５を形成する。

微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂの成膜及びエッチング工程は、第１の実施の形態における、半導体膜２０９と一導電型を付与する不純物元素が添加された不純物半導体膜２１０ａ、２１０ｂの成膜及びエッチング工程と同様である。

微結晶半導体膜４０４上にバッファ層４０５を設ける構造であるため、微結晶半導体膜４０４に対する工程時におけるダメージ（エッチング時のプラズマによるラジカルやエッチング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ４００の信頼性を向上させることができる。

微結晶半導体膜４０４を、水素プラズマ処理したゲート絶縁膜４０３表面に形成してもよい。水素プラズマを作用させたゲート絶縁膜４０３上に微結晶半導体膜４０４を形成すると、微結晶の結晶成長を促進することができる。また、ゲート絶縁膜４０３及び微結晶半導体膜４０４の界面における格子歪を低減することが可能であり、ゲート絶縁膜４０３及び微結晶半導体膜４０４の界面特性を向上させることができる。従って得られる微結晶半導体膜４０４は電気特性が高く信頼性のよいものとすることができる。

ゲート絶縁膜４０３、微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂを形成する反応室は、同一の反応室を用いて行っても良いし、膜種ごとに異なる反応室で行ってもよい。

反応室は基板を搬入して成膜する前に、クリーニング、フラッシング（洗浄）処理（水素をフラッシュ物質として用いた水素フラッシュ、シランをフラッシュ物質として用いたシランフラッシュなど）、各反応室の内壁を保護膜でコーティングする（プリコート処理ともいう）を行うと好ましい。プリコート処理は反応室内に成膜ガスを流しプラズマ処理することによって、あらかじめ反応室内側を成膜する保護膜によって薄く覆う処理である。フラッシング処理、プリコート処理により、反応室の酸素、窒素、フッ素などの不純物による成膜する膜への汚染を防ぐことができる。

なお、ゲート絶縁膜４０３、微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂを大気に触れさせることなく連続的に形成してもよい。ゲート絶縁膜４０３、微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂを大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。よって、薄膜トランジスタ特性のばらつきを低減することができる。

ゲート絶縁膜４０３の３層積層構造の例として、ゲート電極４０２上に１層目として窒化珪素膜または窒化酸化珪素膜と、２層目として酸化窒化珪素膜と、３層目として窒化珪素膜とを積層とし、最上層の窒化珪素膜上に微結晶半導体膜を形成してもよい。この場合、１層目の窒化珪素膜または窒化酸化珪素膜は膜厚が５０ｎｍより厚い方がよく、ナトリウムなどの不純物を遮断するバリア、ゲート電極のヒロックの防止、ゲート電極の酸化防止などの効果を奏する。３層目の窒化珪素膜は微結晶半導体膜の密着性向上、微結晶半導体膜にレーザ照射を行うＬＰ処理の際に酸化防止としての効果を奏する。

このようにゲート絶縁膜４０３表面に極薄膜の窒化珪素膜のような窒化膜を形成することで微結晶半導体膜４０４の密着性を向上することができる。窒化膜はプラズマＣＶＤ法により成膜してもよく、マイクロ波による高密度で低温なプラズマ処理によって窒化処理を行ってもよい。また、反応室にシランフラッシュ処理を行う際に窒化珪素膜、窒化酸化珪素膜を形成してもよい。

また、微結晶半導体膜４０４は、価電子制御を目的とした不純物元素を意図的に添加しなければ、弱いｎ型の電気伝導性を示す。よって、薄膜トランジスタ４００のチャネル形成領域として機能する微結晶半導体膜４０４に対しては、ｐ型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素があり、Ｂ_２Ｈ_６、ＢＦ_３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に混入させると良い。そしてボロンの濃度を、例えば１×１０^１４〜６×１０^１６ａｔｏｍｓ／ｃｍ^３とすると良い。

微結晶半導体膜４０４は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その膜表面より見た粒径が０．５〜２０ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非単結晶半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２１ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２１ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。

この微結晶半導体膜４０４は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ装置、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を水素で希釈して形成することができる。また、珪素気体及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。

また、微結晶半導体膜４０４の酸素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、窒素及び炭素の濃度それぞれを１×１０^１８ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。酸素、窒素、及び炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体膜４０４の導電型がｎ型になることを防止することができる。

微結晶半導体膜４０４は、０ｎｍより厚く５０ｎｍ以下、好ましくは０ｎｍより厚く２０ｎｍ以下で形成する。

微結晶半導体膜４０４は後に形成される薄膜トランジスタ４００のチャネル形成領域として機能する。微結晶半導体膜４０４の厚さを上記の範囲内とすることで、後に形成される薄膜トランジスタ４００は、完全空乏型となる。また、微結晶半導体膜は微結晶で構成されているため、非晶質半導体膜と比較して抵抗が低い。このため、微結晶半導体膜を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻となり、スイッチング素子としての応答性が優れ、高速動作が可能となる。また、薄膜トランジスタ４００のチャネル形成領域に微結晶半導体膜４０４を用いることで、薄膜トランジスタ４００のしきい値電圧の変動を抑制することが可能である。このため、電気特性のばらつきの少ない表示装置を作製することができる。

また、微結晶半導体膜は非晶質半導体膜と比較して移動度が高い。このため、表示素子のスイッチングとして、チャネル形成領域が微結晶半導体膜４０４で形成される薄膜トランジスタ４００を用いることで、チャネル形成領域の面積、即ち薄膜トランジスタ４００の面積を縮小することが可能である。このため、一画素あたりに示す薄膜トランジスタ４００の面積が小さくなり、画素の開口率を高めることが可能である。この結果、解像度の高い装置を作製することができる。

また、微結晶半導体膜は下側から縦方向に成長し、針状結晶である。微結晶半導体膜には非晶質と結晶構造が混在しており、結晶領域と非晶質領域との間に局部応力でクラックが発生し、隙間ができやすい。この隙間に新たなラジカルが介入して結晶成長を起こしうる。しかし上方の結晶面が大きくなるため、針状に上方に成長しやすい。このように微結晶半導体膜は縦方向に成長しても、非晶質半導体膜の成膜速度に比べて１／１０〜１／１００の早さである。

非晶質半導体膜であるバッファ層４０５は、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などの珪素気体（水素化珪素気体、ハロゲン化珪素気体）を用いて、プラズマＣＶＤ法により形成することができる。また、上記珪素気体に、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜であるバッファ層４０５を形成することができる。水素化珪素の流量の１倍以上２０倍以下、好ましくは１倍以上１０倍以下、更に好ましくは１倍以上５倍以下の流量の水素を用いて、水素を含む非晶質半導体膜であるバッファ層４０５を形成することができる。また、上記珪素気体と窒素またはアンモニアとを用いることで、窒素を含む非晶質半導体膜であるバッファ層４０５を形成することができる。また、上記珪素気体と、フッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ_２、Ｃｌ_２、Ｂｒ_２、Ｉ_２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を用いることで、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜であるバッファ層４０５を形成することができる。

また、バッファ層４０５は、ターゲットに非晶質半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体膜として形成することができる。このとき、アンモニア、窒素、またはＮ_２Ｏを雰囲気中に含ませることにより、窒素を含む非晶質半導体膜であるバッファ層４０５を形成することができる。また、雰囲気中にフッ素、塩素、臭素、またはヨウ素を含む気体（Ｆ_２、Ｃｌ_２、Ｂｒ_２、Ｉ_２、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等）を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜であるバッファ層４０５を形成することができる。

また、バッファ層４０５として、微結晶半導体膜の表面にプラズマＣＶＤ法またはスパッタリング法により非晶質半導体膜を形成した後、非晶質半導体膜の表面を水素プラズマ、窒素プラズマ、またはハロゲンプラズマ、希ガス（ヘリウム、アルゴン、クリプトン、ネオン）によるプラズマで処理して、非晶質半導体膜の表面を水素化、窒素化、またはハロゲン化してもよい。

バッファ層４０５は、非晶質半導体膜で形成することが好ましい。このため、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、またはマイクロ波プラズマＣＶＤ法で形成する場合は、非晶質半導体膜となるように、成膜条件を制御することが好ましい。

バッファ層４０５は、代表的には、１０ｎｍ以上５０ｎｍ以下の厚さで形成することが好ましい。また、バッファ層に含まれる窒素、炭素、及び酸素の総濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３〜１５×１０^２０ａｔｏｍｓ／ｃｍ^３とすることが好ましい。上記濃度であれば膜厚が１０ｎｍ以上５０ｎｍ以下であってもバッファ層を、高抵抗領域として機能させることできる。

バッファ層４０５を、膜厚を１５０ｎｍ以上２００ｎｍ以下とし、含まれる炭素、窒素、酸素のそれぞれの濃度は、３×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下としてもよい。

微結晶半導体膜４０４の表面に、バッファ層４０５として非晶質半導体膜、又は水素、窒素、またはハロゲンを含む非晶質半導体膜を形成することで、微結晶半導体膜４０４に含まれる結晶粒の表面の自然酸化を防止することが可能である。微結晶半導体膜４０４の表面にバッファ層４０５を形成することで、微結晶粒の酸化を防ぐことができる。バッファ層４０５には水素、及び／又は、フッ素が混入していることにより、酸素が微結晶半導体膜４０４に進入することを防止する効果がある。

また、バッファ層４０５は、非晶質半導体膜を用いて、または、水素、窒素、若しくはハロゲンを含む非晶質半導体膜を用いて形成するため、チャネル形成領域として機能する微結晶半導体膜４０４よりも抵抗が高い。このため、後に形成される薄膜トランジスタ４００において、ソース電極及びドレイン電極と、微結晶半導体膜との間に形成されるバッファ層は高抵抗領域として機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜トランジスタを表示装置のスイッチング素子として用いた場合、表示装置のコントラストを向上させることができる。

微結晶半導体膜４０４、バッファ層４０５、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂの端部を、テーパーを有する形状にエッチングすることで、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂと微結晶半導体膜４０４とが直接接することを防ぐことができる。端部のテーパー角は３０°〜９０°、好ましくは４５°〜８０°とする。これにより、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂと微結晶半導体膜４０４の間隔が長くなりリーク電流の発生を防ぐことができる。また、段差形状による配線の段切れを防ぐことができる。

バッファ層４０５は、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂ下のバッファ層と微結晶半導体膜４０４のチャネル形成領域上のバッファ層は同一材料であり同時に形成される連続膜である。微結晶半導体膜４０４上のバッファ層は含まれる水素によって外部の空気、エッチング残渣を遮断し、微結晶半導体膜４０４を保護する。

一導電型を付与する不純物を含まないバッファ層４０５を設けることによって、一導電型を付与する不純物元素が添加された不純物半導体膜４０６ａ、４０６ｂに含まれる一導電型を付与する不純物と微結晶半導体膜４０４のしきい値電圧制御用の一導電型を付与する不純物が相互に混ざらないようにすることができる。一導電型を付与する不純物が混ざると再結合中心ができ、リーク電流が流れてしまい、オフ電流低減の効果が得られなくなってしまう。

以上のようにバッファ層４０５を設けることにより、リーク電流が低減された高耐圧の薄膜トランジスタを作製することができる。従って、１５Ｖの電圧を印加する液晶表示装置に用いる薄膜トランジスタの場合でも信頼性が高く好適に用いることができる。

微結晶半導体膜でチャネル形成領域を構成することにより１〜２０ｃｍ^２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。

本実施の形態により、高開口率の画素を有する、信頼性の高い表示装置を作製することができる。また露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示装置を低コストで生産性よく作製することができる。

（実施の形態３）
本実施の形態では、実施の形態２において微結晶半導体膜にレーザ光を照射する作製工程例を説明する。

ゲート絶縁膜上にプラズマＣＶＤ法等で微結晶半導体膜を成膜しようとする場合、ゲート絶縁膜と、結晶を含む半導体膜との界面付近に、結晶質成分よりも非晶質成分を多く含む領域（ここでは界面領域と呼ぶ）が形成されることがある。また、プラズマＣＶＤ法等で膜厚１０ｎｍ程度以下の極薄い微結晶半導体膜を成膜しようとする場合、微結晶粒を含む半導体膜を形成することはできるが、膜全体に渡って均一に良質の微結晶粒を含む半導体膜を得ることは困難である。これらの場合において、以下に示すレーザ光を照射するレーザ処理は有効である。

まず、透光性基板上にゲート電極を形成し、ゲート電極を覆うようにゲート絶縁膜を形成する。そしてゲート絶縁膜上に微結晶半導体膜として微結晶シリコン（ＳＡＳ）膜を堆積する。微結晶半導体膜の膜厚は１ｎｍ以上１５ｎｍ未満、より好ましくは２ｎｍ以上１０ｎｍ以下とすればよい。特に膜厚５ｎｍ（４〜８ｎｍ）であると、レーザ光に対して吸収率が高いため、生産性が向上する。

次いで、微結晶シリコン膜の表面側からレーザ光を照射する。レーザ光は、微結晶シリコン膜が溶融しないエネルギー密度で照射する。すなわち、本実施の形態によるレーザ処理（Ｌａｓｅｒ Ｐｒｏｃｅｓｓ、以下「ＬＰ」とも呼ぶ。）は、輻射加熱により微結晶シリコン膜を溶融させないで行う固相結晶成長によるものである。すなわち、堆積された微結晶シリコン膜が液相にならない臨界領域を利用するものであり、その意味において「臨界成長」ともいうことができる。

レーザ光は微結晶シリコン膜とゲート絶縁膜の界面にまで作用させることができる。それにより、微結晶シリコン膜の表面側における結晶を種として、該表面からゲート絶縁膜の界面に向けて固相結晶成長が進み略柱状の結晶が成長する。ＬＰ処理による固相結晶成長は、結晶粒径を拡大させるものではなく、むしろ膜の厚さ方向における結晶性を改善するものである。

ＬＰ処理は矩形長尺状に集光（線状レーザ光）することで、例えば７３０ｍｍ×９２０ｍｍのガラス基板上の微結晶シリコン膜を１回のレーザ光スキャンで処理することができる。この場合、線状レーザ光を重ね合わせる割合（オーバーラップ率）を０〜９０％（好ましくは０〜６７％）として行う。これにより、基板１枚当たりの処理時間が短縮され、生産性を向上させることができる。レーザ光の形状は線状に限定されるものでなく面状としても同様に処理することができる。また、本ＬＰ処理はガラス基板のサイズに限定されず、さまざまなものに適用することができる。

ＬＰ処理により、ゲート絶縁膜界面領域の結晶性が改善され、本実施の形態の薄膜トランジスタのようなボトムゲート構造を有する薄膜トランジスタの電気的特性を向上させる作用を奏する。

このような臨界成長においては、従来の低温ポリシリコンで見られた表面の凹凸（リッジと呼ばれる凸状体）が形成されず、ＬＰ処理後のシリコン表面は平滑性が保たれていることも特徴である。

本実施の形態におけるように、成膜後の微結晶シリコン膜に直接的にレーザ光を作用させて得られる結晶性のシリコン膜は、従来における堆積されたままの微結晶シリコン膜、伝導加熱により改質された微結晶シリコン膜とは、その成長メカニズム及び膜質が明らかに異なっている。本明細書では、成膜後の微結晶半導体膜にＬＰ処理を行って得られる結晶性の半導体膜をＬＰＳＡＳ膜と呼ぶ。

ＬＰＳＡＳ膜などの微結晶半導体膜を形成した後、プラズマＣＶＤ法によりバッファ層として非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を３００℃〜４００℃の温度にて成膜する。この成膜処理により水素がＬＰＳＡＳ膜に供給され、ＬＰＳＡＳ膜の水素化をしたのと同等の効果が得られる。すなわち、ＬＰＳＡＳ膜上に非晶質シリコン膜を堆積することにより、ＬＰＳＡＳ膜に水素を拡散させてダングリングボンドの終端をすることができる。

以降の工程は、実施の形態１と同様に薄膜トランジスタを有する表示装置を作製する。

また、本実施の形態は、実施の形態２と適宜組み合わせることができる。

（実施の形態４）
次に、開示する発明の表示装置の一形態である表示パネルの構成について、以下に示す。本実施の形態の表示装置は液晶表示素子を有する液晶表示装置の一形態である液晶表示パネルの例を示す。

図１２に、信号線駆動回路６１３のみを別途形成し、基板６１１上に形成された画素部６１２と接続している表示パネルの形態を示す。本実施の形態では、画素部６１２及び走査線駆動回路６１４は、非晶質半導体膜、微結晶半導体膜、または多結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線駆動回路６１３は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはＳＯＩを用いたトランジスタであっても良い。画素部６１２と、信号線駆動回路６１３と、走査線駆動回路６１４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６１５を介して供給される。

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い。

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１２（Ｂ）に、信号線駆動回路６２３のみを別途形成し、基板６２１上に形成された画素部６２２及び走査線駆動回路６２４と接続している表示パネルの形態を示す。本実施の形態では、画素部６２２及び走査線駆動回路６２４は、非晶質半導体膜、微結晶半導体膜、または多結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路６２３は、ＦＰＣ６２５を介して画素部６２２と接続されている。画素部６２２と、信号線駆動回路６２３と、走査線駆動回路６２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６２５を介して供給される。

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、非晶質半導体膜、微結晶半導体膜、または多結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図１２（Ｃ）に、信号線駆動回路が有するアナログスイッチ６３３ａを、画素部６３２、走査線駆動回路６３４と同じ基板６３１上に形成し、信号線駆動回路が有するシフトレジスタ６３３ｂを別途異なる基板に形成して貼り合わせる表示パネルの形態を示す。本実施の形態では、画素部６３２及び走査線駆動回路６３４は、非晶質半導体膜、微結晶半導体膜、または多結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ６３３ｂは、ＦＰＣ６３５を介して画素部６３２と接続されている。画素部６３２と、信号線駆動回路と、走査線駆動回路６３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６３５を介して供給される。

図１２に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、非晶質半導体膜、微結晶半導体膜、または多結晶半導体膜を用いた薄膜トランジスタを用いて形成することができる。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図１２に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。

次に、開示する発明の表示装置の一形態に相当する表示パネルの外観及び断面について、図１３を用いて説明する。図１３（Ａ）は、第１の基板７０１上に形成された薄膜トランジスタ７１０及び液晶素子７１３を、第２の基板７０６との間にシール材７０５によって封止した、パネルの上面図であり、図１３（Ｂ）は、図１３（Ａ）のＭ−Ｎにおける断面図に相当する。

第１の基板７０１上に設けられた画素部７０２と、走査線駆動回路７０４とを囲むようにして、シール材７０５が設けられている。また画素部７０２と、走査線駆動回路７０４の上に第２の基板７０６が設けられている。よって画素部７０２と、走査線駆動回路７０４とは、第１の基板７０１とシール材７０５と第２の基板７０６とによって、液晶７０８と共に封止されている。また第１の基板７０１上のシール材７０５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路７０３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板７０１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１３では、信号線駆動回路７０３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ７０９を例示する。

また第１の基板７０１上に設けられた画素部７０２と、走査線駆動回路７０４は、薄膜トランジスタを複数有しており、図１３（Ｂ）では、画素部７０２に含まれる薄膜トランジスタ７１０を例示している。薄膜トランジスタ７１０は実施の形態１に示す薄膜トランジスタに相当し、実施の形態１に示す工程で同様に作製することができる。

画素電極層として機能する透光性導電層７３０によって、液晶素子７１３と薄膜トランジスタ７１０とは電気的に接続されている。そして液晶素子７１３の対向電極７３１は第２の基板７０６上に形成されている。透光性導電層７３０と対向電極７３１と液晶７０８とが重なっている部分が、液晶素子７１３に相当する。

なお、第１の基板７０１、第２の基板７０６としては、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。透過型の液晶表示装置の場合は、第１の基板及び第２の基板は透光性を有する必要があるが、半透過型の場合は反射領域に対応する部分は反射性の材料を用いてもよい。

またスペーサ７３５は球状のスペーサであり、透光性導電層７３０と対向電極７３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。

また別途形成された信号線駆動回路７０３と、走査線駆動回路７０４または画素部７０２に与えられる各種信号及び電位は、配線７１４、７１５を介して、ＦＰＣ７１８から供給されている。

本実施の形態では、接続端子７１６が、液晶素子７１３が有する透光性導電層７３０と同じ導電膜から形成されている。

接続端子７１６は、ＦＰＣ７１８が有する端子と、異方性導電膜７１９を介して電気的に接続されている。

なお図示していないが、本実施の形態に示した液晶表示装置は第２の基板７０６側にも配向膜を有し、また第１の基板７０１及び第２の基板７０６側に偏光板を有している。更にカラーフィルタや遮蔽膜を有していても良い。

また図１３において、信号線駆動回路７０３を別途形成し、第１の基板７０１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

本実施の形態により、高開口率の画素を有する、信頼性の高い表示パネルを作製することができる。また露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示パネルを低コストで生産性よく作製することができる。

（実施の形態５）
本発明により得られる表示装置は、表示モジュールに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。

図１４（Ａ）はテレビジョン装置である。表示モジュールを、図１４（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面８０３が形成され、その他付属設備としてスピーカー部８０９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。

図１４（Ａ）に示すように、筐体８０１に表示素子を利用した表示用パネル８０２が組みこまれる。受信機８０５により一般のテレビ放送の受信をはじめ、モデム８０４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機８０６により行うことが可能であり、このリモコン操作機８０６にも出力する情報を表示する表示部８０７が設けられていても良い。表示用パネル８０２に、上記実施の形態に示す表示装置を適用することにより、配線遅延の低減による信頼性の向上、補助容量部の薄膜化による開口率の向上、画素電極の平坦化による画質の向上、フォトマスク数の削減によるフォトリソグラフィ工程の簡略化と製造コストの低下、などの効果が得られる。以上の効果により、上記実施の形態の表示装置は表示用パネルの中でも、液晶テレビ向けなどの大型パネルに向いている。特に高解像度を必要とする場合、上記実施の形態に示す方法により、開口率を高くすることが可能である。

また、テレビジョン装置にも、主画面８０３の他にサブ画面８０８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。

図１５はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素部９０１が形成されている。信号線駆動回路９０２と走査線駆動回路９０３は、表示パネルにＣＯＧ方式により実装されていても良い。

その他の外部回路の構成として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などを有している。コントロール回路９０７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカー９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

図１４（Ｂ）は携帯電話機８１１の一例を示している。この携帯電話機８１１は、表示部８１２、操作部８１３などを含んで構成されている。表示部８１２に、上記実施の形態に示す表示装置を適用することにより、表示装置の開口率と信頼性を向上させ、低コストでかつ量産性を高めることができる。

図１４（Ｃ）に示す携帯型のコンピュータは、本体８２１、表示部８２２等を含んでいる。表示部８２２に、上記実施の形態に示す表示装置を適用することにより、表示装置の開口率と信頼性を向上させ、低コストでかつ量産性を高めることができる。

図１４（Ｄ）に示す遊技機の一例であるスロットマシンは、本体８３１、表示部８３２等を含んでいる。表示部８３２に、上記実施の形態に示す表示装置を適用することにより、表示装置の開口率と信頼性を向上させ、低コストでかつ量産性を高めることができる。

１００ 透光性基板１００
１０１ 走査信号線
１０２ データ信号線
１０３ 補助容量線
１０４ ゲート電極
１０５ 半導体膜
１０６ａ ドレイン電極
１０７ 開口部
１０８ 開口部
１０９ 開口部
１１０ 画素電極
１１１ ゲート絶縁膜
１１２ａ 一導電型を付与する不純物元素が添加された不純物半導体膜
１１３ パッシベーション膜
１１４ 平坦化膜
１１５ 開口部
２００ 透光性基板
２０１ データ信号線
２０２ ゲート電極
２０３ ゲート絶縁膜
２０４ 半導体膜
２０５ 一導電型を付与する不純物元素が添加された不純物半導体膜
２０６ａ マスク層
２０７ 開口部
２０８ マスク層
２０９ 半導体膜
２１０ 一導電型を付与する不純物元素が添加された不純物半導体膜
２１０ａ 一導電型を付与する不純物元素が添加された不純物半導体膜
２１１ 第２の導電膜
２１２ａ マスク層
２１３ａ ドレイン電極
２１３ｂ ドレイン電極
２１４ 補助容量線
２１５ パッシベーション膜
２１６ 平坦化膜
２１７ 開口部
２１８ 開口部
２１９ 画素電極
２２０ 開口部
２２１ 凹部
２２２ 開口部

Claims (9)

1. 透光性基板上に設けられた第１の導電膜により形成されたゲート電極と、
   前記第１の導電膜により形成され、一方向に延設されるデータ信号線と、
   前記第１の導電膜上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられた半導体膜と、
   前記第１の絶縁膜及び前記半導体膜上に設けられた第２の導電膜により形成された、ソース電極及びドレイン電極と、
   前記第２の導電膜により形成され、前記一方向と交差する方向に延設される走査信号線と、
   前記第２の導電膜により形成され、前記一方向と交差する方向に延設される補助容量線と、
   前記第２の導電膜上に設けられた第２の絶縁膜と、
   前記第２の絶縁膜上に設けられた第３の絶縁膜と、
   前記第３の絶縁膜上に設けられ、外周端部が前記データ信号線、前記走査信号線又は前記補助容量線と重なる画素電極とを有し、
   前記ソース電極及び前記ドレイン電極の一方は、前記半導体膜及び前記データ信号線と電気的に接続され、
   前記ソース電極及び前記ドレイン電極の他方は、前記半導体膜及び前記画素電極と電気的に接続され、
   前記ゲート電極は、前記走査信号線と電気的に接続され、
   前記補助容量線は、前記第２の絶縁膜を誘電体として、前記画素電極と容量を形成することを特徴とする表示装置。
2. 請求項１において、
   前記半導体膜の断面形状が凹状であることを特徴とする表示装置。
3. 請求項２において、
   前記凹状の半導体膜は第１の凸部及び第２の凸部を有し、前記第１の凸部及び第２の凸部上にそれぞれ、一導電型を付与する不純物元素が添加された第１の不純物半導体膜及び第２の不純物半導体膜が設けられており、
   前記ソース電極及び前記ドレイン電極の一方は、前記第１の不純物半導体膜、前記半導体膜及び前記データ信号線と電気的に接続され、
   前記ソース電極及び前記ドレイン電極の他方は、前記第２の不純物半導体膜、前記半導体膜及び前記画素電極と電気的に接続されていることを特徴とする表示装置。
4. 透光性基板上に設けられた第１の導電膜により形成されたゲート電極と、
   前記第１の導電膜により形成され、一方向に延設されるデータ信号線と、
   前記第１の導電膜上に設けられた第１の絶縁膜と、
   前記第１の絶縁膜上に設けられた微結晶半導体膜と、
   前記微結晶半導体膜上に設けられた、断面形状が凹状のバッファ層と、
   前記凹状のバッファ層は第１の凸部及び第２の凸部を有し、前記第１の凸部及び第２の凸部上にそれぞれ設けられた、一導電型を付与する不純物元素が添加された第１の不純物半導体膜及び第２の不純物半導体膜と、
   前記第１の絶縁膜、前記第１の不純物半導体膜及び前記第２の不純物半導体膜上に設けられた第２の導電膜により形成された、ソース電極及びドレイン電極と、
   前記第２の導電膜により形成され、前記一方向と交差する方向に延設される走査信号線と、前記第２の導電膜により形成され、前記一方向と交差する方向に延設される補助容量線と、
   前記第２の導電膜上に設けられた第２の絶縁膜と、
   前記第２の絶縁膜上に設けられた第３の絶縁膜と、
   前記第３の絶縁膜上に設けられ、外周端部が前記データ信号線、前記走査信号線又は前記補助容量線と重なる画素電極とを有し、
   前記ソース電極及び前記ドレイン電極の一方は、前記第１の不純物半導体膜及び前記データ信号線と電気的に接続され、
   前記ソース電極及び前記ドレイン電極の他方は、前記第２の不純物半導体膜及び前記画素電極と電気的に接続され、
   前記ゲート電極は、前記走査信号線と電気的に接続され、
   前記補助容量線は、前記第２の絶縁膜を誘電体として、前記画素電極と容量を形成することを特徴とする表示装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第３の絶縁膜が感光性の有機樹脂材料からなることを特徴とする表示装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記データ信号線と前記補助容量線は前記第１の絶縁膜を介して交差していることを特徴とする表示装置。
7. 請求項１乃至請求項６のいずれか一に記載の表示装置を表示部に有することを特徴とする電子機器。
8. 透光性基板上に第１の導電膜からなる、ゲート電極及びデータ信号線を形成し、
   前記ゲート電極及び前記データ信号線上に第１の絶縁膜と半導体膜を順に積層して成膜し、
   前記半導体膜をエッチングして、前記ゲート電極の上方に第２の半導体膜を形成し、
   前記第１の絶縁膜をエッチングして、前記ゲート電極に達する第１の開口部と、前記データ信号線に達する第２の開口部を形成し、
   前記第１の絶縁膜及び前記第２の半導体膜上に第２の導電膜を形成し、
   前記第２の導電膜をエッチングして、ソース電極及びドレイン電極、走査信号線並びに補助容量線を形成し、
   前記走査信号線は前記第１の開口部を介して前記ゲート電極と電気的に接続し、前記ソース電極及びドレイン電極の一方は前記第２の開口部を介して前記データ信号線と電気的に接続し、
   前記第１の絶縁膜、前記第２の半導体膜、前記ソース電極、前記ドレイン電極、前記走査信号線及び前記補助容量線上に第２の絶縁膜を形成し、
   前記第２の絶縁膜上に第３の絶縁膜を形成し、
   前記第２の絶縁膜及び前記第３の絶縁膜をエッチングして、前記ドレイン電極に達する第３の開口部を形成し、
   前記第３の絶縁膜をエッチングして、前記補助容量線の上方に形成された前記第２の絶縁膜を露出させる第４の開口部を形成し、
   前記第３の絶縁膜上に画素電極を形成し、
   前記画素電極は前記第３の開口部を介して前記ドレイン電極と電気的に接続し、且つ前記第４の開口部において前記第２の絶縁膜を誘電体として前記補助容量線と容量を構成することを特徴とする表示装置の作製方法。
9. 透光性基板上に第１の導電膜からなる、ゲート電極及びデータ信号線を形成し、
   前記ゲート電極及び前記データ信号線上に第１の絶縁膜と、半導体膜と、一導電型を付与する不純物元素が添加された不純物半導体膜とを順に積層して形成し、
   多階調マスクを用いたフォトリソグラフィにより、前記不純物半導体膜上に第１のマスク層を形成し、前記第１のマスク層を用いて、前記第１の絶縁膜、前記半導体膜、前記不純物半導体膜をエッチングして、前記ゲート電極に達する第１の開口部及び前記データ信号線に達する第２の開口部を形成し、
   前記第１のマスク層をアッシングして第２のマスク層を形成し、
   前記第２のマスク層を用いて、前記半導体膜及び前記不純物半導体膜をエッチングし、第２の半導体膜及び第２の不純物半導体膜を形成し、
   前記第１の絶縁膜及び前記第２の不純物半導体膜上に第２の導電膜を形成し、
   前記第２の導電膜上に第３のマスク層を形成し、
   前記第３のマスク層を用いて、前記第２の導電膜及び前記第２の不純物半導体膜をエッチングして、ソース電極及びドレイン電極、走査信号線、補助容量線並びに第３の不純物半導体膜及び第４の不純物半導体膜を形成し、
   前記走査信号線は前記第１の開口部を介して前記ゲート電極と電気的に接続し、前記ソース電極及びドレイン電極の一方は前記第２の開口部を介して前記データ信号線と電気的に接続し、
   前記第１の絶縁膜、前記第２の半導体膜、前記第３の不純物半導体膜、前記第４の不純物半導体膜、前記ソース電極、前記ドレイン電極、前記走査信号線及び前記補助容量線上に第２の絶縁膜を形成し、
   前記第２の絶縁膜上に第３の絶縁膜を形成し、
   多階調マスクを用いたフォトリソグラフィにより、前記第３の絶縁膜に前記第２の絶縁膜を露出させる第３の開口部及び、断面形状が凹状で前記第３の絶縁膜が残留した凹部を形成し、
   前記第３の開口部において、前記第２の絶縁膜をエッチングして、前記ドレイン電極に達する第４の開口部を形成し、
   前記凹部において、前記第３の絶縁膜をアッシングして、前記補助容量線の上方に形成された前記第２の絶縁膜を露出させる第５の開口部を形成し、
   前記第３の絶縁膜上に画素電極を形成し、
   前記画素電極は前記第４の開口部を介して前記ドレイン電極と電気的に接続し、且つ前記第５の開口部において前記第２の絶縁膜を誘電体として前記補助容量線と容量を構成することを特徴とする表示装置の作製方法。

Images