CN100576045C - 液晶显示装置及其制造方法 - Google Patents

Abstract

本发明公开了一种可改善开口率的液晶显示装置及其制造方法。该液晶显示装置包含：一基板，具有一晶体管区域、一像素区域及一储存电容区域；一晶体管，形成于该基板的该晶体管区域，该晶体管具有依序堆叠的一图案化第一透明导电层、一图案化第一导电层、一介电层、一图案化半导体层、一图案化第二导电层及一图案化第二透明导电层；一储存电容，形成于该基板的该储存电容区域上；以及一像素电极，形成于该基板的该像素区域上。本发明通过具有一储存电容，该储存电容具有二图案化透明导电层作为电极，借此该储存电容可透光，以提升显示装置的光穿透面积，同时提高开口率。

Description

液晶显示装置及其制造方法

技术领域

本发明关于一种液晶显示装置及其制造方法；特别关于一种可提升开口率的液晶显示装置及其制造方法。

背景技术

现有的薄膜晶体管(TFT)液晶显示装置由上下基板所组成，中间包含各式元件，例如晶体管、储存电容、像素电极、扫描线、数据线等等。在设计液晶显示装置时，通常先依照TFT制造工艺决定晶体管结构，而后决定储存电容结构。储存电容具有二电极，且一般而言至少有一电极为不透明电极，因此储存电容将会降低液晶显示装置的开口率。一般公知开口率的定义为单一显示装置中，导电电极的光穿透面积与装置面积的比例，开口率越高，则表示显示装置可以透射的光线越多，对显示效果也具有相对性的优势。

由于储存电容所占面积在液晶显示装置中具有一定比例，因此不透光的储存电容将显著地降低显示装置的开口率。有鉴于此，于液晶显示装置中，提供一可提升开口率的储存电容结构，乃为此一业界急待解决的问题。

发明内容

本发明的一目的在于提供一种液晶显示装置及其制造方法，其中该液晶显示装置包含一储存电容，该储存电容具有二图案化透明导电层作为电极，借此该储存电容可透光，以提升显示装置的光穿透面积同时提高开口率。

为达上述目的，本发明的制造该储存电容步骤可整合于各种液晶显示装置的制造方法，可于三道掩模的液晶显示装置制造方法中，加入形成该储存电容的一图案化第二透明导电层的步骤，同时利用该图案化第二透明导电层作为液晶显示装置的保护层，也可于四道掩模、五道掩模、及六道掩模的液晶显示装置制造方法中，加入形成该图案化第二透明导电层的步骤，使该储存电容具有二图案化透明导电层作为电极，同时该图案化第二透明导电层也可用以电连接液晶显示装置的晶体管、像素、以及储存电容。

本发明提供了一种制造一液晶显示装置的方法，该液晶显示装置包含一基板，该基板具有一晶体管区域、一像素区域及一储存电容区域，该制造方法包含下列步骤：(a)形成一导电结构，以分别构成该晶体管区域的一栅极以及该储存电容区域的一第一电极，该栅极包含依序堆叠的一图案化第一透明导电层及一图案化第一导电层，该第一电极包含该图案化第一透明导电层；(b)形成一半导体结构，以分别构成该晶体管区域的一半导体区域、该像素区域的一介电区域、以及该储存电容区域的一介电区域，该半导体区域包含依序堆叠的一介电层、一图案化半导体层、及一图案化第二导电层，该像素区域的该介电区域包含该介电层，该电容区域的该介电区域包含该介电层；以及(c)形成一图案化第二透明导电层于该晶体管区域、该像素区域、及该储存电容区域，该像素区域与该储存电容区域的该图案化第二透明导电层分别构成一像素电极与该储存电容的一第二电极，该晶体管区域内的该图案化第二导电层界定该晶体管区域的一源极区域与一漏极区域。

上述的方法，其中优选地，该步骤(a)利用一半调掩模于一单次掩模制造工艺中形成该导电结构，该单次掩模制造工艺包含下列步骤：形成该图案化第一透明导电层于该基板上；形成该图案化第一导电层以覆盖该图案化第一透明导电层；利用该半调掩模于该晶体管区域与该储存电容区域分别形成具有不同纵向尺寸的光致抗蚀剂，以定义蚀刻区域；蚀刻未覆盖该光致抗蚀剂的图案化第一导电层与图案化第一透明导电层；灰化光致抗蚀剂，直到暴露出位于该电容区域的该图案化第一导电层；蚀刻位于该电容区域的该图案化第一导电层；以及去除剩余光致抗蚀剂。

上述的方法，其中优选地，该步骤(b)利用一半调掩模于一单次掩模制造工艺中形成该半导体结构，该单次掩模制造工艺包含下列步骤：依次形成该介电层、该图案化半导体层、以及该图案化第二导电层于该基板；利用该半调掩模于该晶体管区域、该像素区域与该第一电极上分别形成具有不同纵向尺寸的光致抗蚀剂，以分别定义蚀刻区域；蚀刻未覆盖该光致抗蚀剂的该图案化介电层、该图案化半导体层、以及该图案化第二导电层；灰化光致抗蚀剂，直到暴露出位于该像素区域与该第一电极上的该图案化第二导电层；蚀刻位于该像素区域与该第一电极上的该图案化第二导电层以及该图案化半导体层；以及去除剩余光致抗蚀剂。

上述的方法，其中优选地，该步骤(c)于一单次掩模制造工艺中形成该图案化第二透明导电层，该单次掩模制造工艺包含下列步骤：形成该图案化第二透明导电层于该基板；于该晶体管区域上形成一光致抗蚀剂，以定义该沟道区域；蚀刻该沟道区域内的该图案化第二透明导电层与该图案化第二导电层，以暴露该沟道区域的该图案化半导体层；以及去除该沟道区域内的部分该图案化半导体层。

上述的方法，其中优选地，该基板还包含一扫描线接垫区域以及一数据线接垫区域，该制造方法包含下列步骤：该步骤(a)包含形成依序堆叠的该图案化第一透明导电层及该图案化第一导电层于该扫描线接垫区域；该步骤(b)包含形成依序堆叠的该介电层、该图案化半导体层、及该图案化第二导电层于该数据线接垫区域；以及该步骤(c)包含形成该图案化第二透明导电层以覆盖该扫描线接垫区域与该数据线接垫区域。

上述的方法，其中优选地，该基板还包含一扫描线接垫区域以及一数据线接垫区域，该制造方法还包含下列步骤：该步骤(a)包含形成依序堆叠的该图案化第一透明导电层及该图案化第一导电层于该扫描线接垫区域；该步骤(b)包含形成依序堆叠的该介电层、该图案化半导体层、及该图案化第二导电层于该数据线接垫区域，以及形成该介电层覆盖部分该扫描线接垫区域；以及该步骤(c)还包含下列步骤：于形成该图案化第二透明导电层之前，形成一保护层以覆盖部分该晶体管区域、该像素区域、该储存电容区域、部分该扫描线接垫区域及部分该数据线接垫区域：以及形成该图案化第二透明导电层以覆盖该扫描线接垫区域于与该数据线接垫区域。

上述的方法，其中优选地，还包含下列步骤：于形成该图案化第二透明导电层之前，形成一保护层以覆盖该晶体管区域、该像素区域与该储存电容区域。

上述的方法，其中优选地，该步骤(a)包含下列步骤：形成该第一透明导电层；利用一第一掩模形成一第一光致抗蚀剂以定义蚀刻区域；蚀刻未覆盖该第一光致抗蚀剂的图案化第一透明导电层；形成该图案化第一导电层；利用一第二掩模形成一第二光致抗蚀剂以定义蚀刻区域；以及蚀刻未覆盖该第二光致抗蚀剂的图案化第一导电层。

上述的方法，其中优选地，该步骤(b)包含下列步骤：形成该介电层与该图案化半导体层；利用一第三掩模形成一第三光致抗蚀剂以定义蚀刻区域；蚀刻未覆盖该第三光致抗蚀剂的该介电层与该图案化半导体层；形成该图案化第二导电层；利用一第四掩模形成一第四光致抗蚀剂以定义蚀刻区域；以及蚀刻未覆盖该第四光致抗蚀剂的图案化第二导电层。

上述的方法，其中优选地，制造该图案化第一透明导电层与该图案化第二透明导电层其中之一的材料由以下的族群所选出：氧化铟锡、氧化铟锌、氧化铟锡锌、氧化锌铝及氧化锌镓(GZO)。

上述的方法，其中优选地，该步骤(b)包含一常压等离子体蚀刻工艺，该步骤(b)包含下列步骤：(b-1)依次形成该介电层、该图案化半导体层、以及该图案化第二导电层于该显示装置区域；(b-2)以该图案化第二导电层为硬掩模，利用该常压等离子体蚀刻工艺蚀刻该图案化半导体层；(b-3)形成一金属遮罩；(b-4)利用该常压等离子体蚀刻工艺蚀刻未被该金属遮罩遮蔽的该介电层；以及(b-5)移除该金属遮罩。

上述的方法，其中优选地，该步骤(b-2)利用常压等离子体扫描该基板以蚀刻该图案化半导体层。

上述的方法，其中优选地，该步骤(b-4)旋转该基板使常压等离子体蚀刻未被该金属遮罩遮蔽的该介电层。

上述的方法，其中优选地，该步骤(c)包含一常压等离子体蚀刻工艺，该步骤(c)包含下列步骤：(c-1)形成该图案化第二透明导电层于该基板区域；(c-2)形成一光致抗蚀剂于该晶体管区域，以定义该沟道区域；(c-3)蚀刻该沟道区域内的该图案化第二透明导电层与该图案化第二导电层，以暴露该沟道区域的该图案化半导体层；以及(c-4)以该图案化第二透明导电层为硬掩模，利用该常压等离子体蚀刻工艺蚀刻该图案化半导体层。

上述的方法，其中优选地，该步骤(c-4)利用常压等离子体扫描该基板以蚀刻该图案化半导体层。

上述的方法，其中优选地，该步骤(c)还包含下列步骤：(c-5)形成一保护层；(c-6)形成一金属遮罩；(c-7)利用该常压等离子体蚀刻工艺蚀刻未被该金属遮罩遮蔽的该保护层；以及(c-8)移除该金属遮罩。

上述的方法，其中优选地，该步骤(c-7)旋转该基板使常压等离子体蚀刻未被该金属遮罩遮蔽的该保护层。

本发明还提供了一种液晶显示装置，包含：一基板，具有一晶体管区域、一像素区域及一储存电容区域；一晶体管，形成于该基板的该晶体管区域，该晶体管具有依序堆叠的一图案化第一透明导电层、一图案化第一导电层、一介电层、一图案化半导体层、一图案化第二导电层及一图案化第二透明导电层，其中该图案化第一透明导电层与该图案化第一导电层构成该晶体管的一栅极，该图案化第二透明导电层于该图案化半导体层内定义一沟道区域，且于该沟道区域两侧定义该晶体管的一源极区域与一漏极区域；一储存电容，形成于该基板的该储存电容区域上，该储存电容具有依序堆叠的该图案化第一透明导电层、该介电层、及该图案化第二透明导电层；以及一像素电极，形成于该基板的该像素区域上，该像素电极具有该图案化第二透明导电层，且电连结至该漏极区域。

上述的显示装置，其中优选地，该基板还包含一扫描线接垫区域，该显示装置还包含：一扫描线接垫，形成于该基板的该扫描线接垫区域，该扫描线接垫具有依序堆叠的该图案化第一透明导电层、该图案化第一导电层、及该图案化第二透明导电层。

上述的显示装置，其中优选地，该基板还包含一数据线接垫区域，该显示装置还包含：一数据线接垫，形成于该基板的该数据线接垫区域，该数据线接垫具有依序堆叠的该介电层、该图案化半导体层、该图案化第二导电层、及该图案化第二透明导电层。

本发明还提供了一种液晶显示装置，包含：一基板，具有一晶体管区域、一像素区域及一储存电容区域；一晶体管，形成于该基板的该晶体管区域，该晶体管具有依序堆叠的一图案化第一透明导电层、一图案化第一导电层、一介电层、一图案化半导体层、一图案化第二导电层及一保护层，其中该图案化第一透明导电层与该图案化第一导电层构成该晶体管的一栅极，该图案化第二导电层于该图案化半导体层内定义一沟道区域，且于该沟道区域两侧定义该晶体管的一源极区域与一漏极区域；一储存电容，形成于该基板的该储存电容区域上，该储存电容具有依序堆叠的该图案化第一透明导电层、该介电层、该保护层及该图案化第二透明导电层；以及一像素电极，形成于该基板的该像素区域上，该像素电极具有该图案化第二透明导电层，且电连结至该漏极区域。

上述的显示装置，其中优选地，该基板还包含一扫描线接垫区域，该显示装置还包含：一扫描线接垫，形成于该基板的该扫描线接垫区域，该扫描线接垫具有依序堆叠的该图案化第一透明导电层、该图案化第一导电层、该保护层、及该图案化第二透明导电层。

上述的显示装置，其中优选地，该基板还包含一数据线接垫区域，该显示装置还包含：一数据线接垫，形成于该基板的该数据线接垫区域，该数据线接垫具有依序堆叠的该介电层、该图案化半导体层、该图案化第二导电层、该保护层、及该图案化第二透明导电层。

上述的显示装置，其中优选地，制造该图案化第一透明导电层与该图案化第二透明导电层其中之一的材料由以下的族群所选出：氧化铟锡、氧化铟锌、氧化铟锡锌、氧化锌铝及氧化锌镓。

为达上述目的，本发明的制造该储存电容步骤可整合于利用半调(half-tone)掩模制造液晶显示装置的方法，通过半调掩模制造工艺，可节省制造液晶显示装置的步骤，同时降低掩模成本。

附图说明

图1a为本发明的一液晶显示装置实施例的剖面示意图；

图1b为本发明的另一液晶显示装置实施例的剖面示意图；

图2a-图2c例示本发明的制造一液晶显示装置的流程示意图；

图3a-图3d例示一半调掩模制造工艺示意图；

图4a-图4d例示本发明的另一制造一液晶显示装置的流程示意图；

图5a-图5b例示使用二道掩模形成一导电结构的流程示意图；

图6a-图6c例示使用二道掩模形成一半导体结构的流程示意图；以及

图7a-图7b例示常压等离子体蚀刻的流程示意图。

其中，附图标记说明如下：

10：基板          11：扫描线接垫

12：晶体管        13：像素电极

14：储存电容      15：数据线接垫

18：光致抗蚀剂    19：金属遮罩

111：图案化第一透明导电层    112：图案化第一导电层

113：介电层                  114：图案化半导体层

115：图案化第二导电层        116：图案化第二透明导电层

191：常压等离子体发射器

20：基板                     21：扫描线接垫

22：晶体管                   23：像素电极

24：储存电容                 25：数据线接垫

211：图案化第一透明导电层    212：图案化第一导电层

213：介电层                  214：图案化半导体层

215：图案化第二导电层        216：图案化第二透明导电层

217：保护层

具体实施方式

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施例配合附图进行详细说明。

在下文中，本发明的描述关于一种液晶显示装置及其制造方法的实施例。然而，本发明的实施例并不局限于特定的环境、应用或实施，因此，关于实施例的描述仅为说明目的，并非本发明的限制。

图1a例示本发明的一液晶显示装置实施例的剖面示意图，该液晶显示装置具有一基板10、一扫描线接垫11、一晶体管12、一像素电极13、一储存电容14、及一数据线接垫15，为便于解释，将上述元件绘示于同一剖面图，并以分隔线区隔。该基板10具有一扫描线区域101、一晶体管区域102、一像素区域103、一储存电容区域104、及一数据线区域105。晶体管12形成于晶体管区域102内，其具有依序堆叠的一图案化第一透明导电层111、一图案化第一导电层112、一介电层113、一图案化半导体层114、一图案化第二导电层115及一图案化第二透明导电层116。图案化第一透明导电层111与图案化第一导电层112构成晶体管12的一栅极，图案化第二透明导电层116于该图案化半导体层内定义一沟道区域12C，且于该沟道区域12C两侧定义晶体管12的一源极区域12S与一漏极区域12D。

像素电极13形成于该基板10的该像素区域103上，像素电极13具有图案化第二透明导电层116，且电连结至漏极区域12D，由图中可理解漏极区域12D的图案化第二透明导电层116与像素电极13的图案化第二透明导电层116为电相连，因此像素电极13可通过此图案化第二透明导电层116电连结至漏极区域12D。

储存电容14形成于基板10的储存电容区域104上，此储存电容14具有依序堆叠的图案化第一透明导电层111、介电层113、及图案化第二透明导电层116。储存电容14通过图案化第二透明导电层116与像素电极13电相连，同时与晶体管12的漏极区域12D电相连。由于储存电容14的二电极分别为图案化第一透明导电层111及图案化第二透明导电层116，因此储存电容14可透光，可增加液晶显示装置的开口率。

扫描线接垫11形成于基板10的扫描线接垫区域101，该扫描线接垫11具有依序堆叠的图案化第一透明导电层111、图案化第一导电层112、及图案化第二透明导电层116。数据线接垫15形成于基板10的数据线接垫区域105，数据线接垫15具有依序堆叠的介电层113、图案化半导体层114、图案化第二导电层115、及图案化第二透明导电层116。

在本实施例中，液晶显示装置中的图案化第二透明导电层116于提供导电功能同时，还具有保护电极，以及防止其它导电层受到侵蚀的作用。

图1b例示本发明的另一液晶显示装置实施例的剖面示意图，与图1a例示的实施例最大不同处为，图1b所示的液晶显示装置具有一保护层217。本实施例中，液晶显示装置具有一基板20、一扫描线接垫21、一晶体管22、一像素电极23、一储存电容24、及一数据线接垫25，为便于解释，将上述装置绘示于同一剖面图，并以分隔线区隔。该基板20具有一扫描线区域201、一晶体管区域202、一像素区域203、一储存电容区域204、及一数据线区域205。晶体管22形成于晶体管区域202内，其具有依序堆叠的一图案化第一透明导电层211、一图案化第一导电层212、一介电层213、一图案化半导体层214、一图案化第二导电层215、保护层217及一图案化第二透明导电层216。图案化第一透明导电层211与图案化第一导电层212构成该晶体管22的一栅极，图案化第二导电层215于图案化半导体层214内定义一沟道区域22C，且于沟道区域22C两侧定义晶体管22的一源极区域22S与一漏极区域22D，图案化第二透明导电层216与漏极区域22D电相连。

由于液晶显示装置具有保护层217，因此在本实施例中，图案化第二透明导电层216主要用以提供导电作用，因此其它区域中还同时包含图案化第二透明导电层216及保护层217。

像素电极23形成于基板20的像素区域203上，像素电极23具有图案化第二透明导电层216，且电连结至晶体管22的漏极区域22D。由图中可理解漏极区域22D并未全部被保护层217所覆盖，漏极区域22D通过图案化第二透明导电层216与像素电极23的图案化第二透明导电层216呈电相连，因此像素电极23可通过此图案化第二透明导电层216电连结至漏极区域22D。

储存电容24形成于基板20的储存电容区域204上，储存电容24具有依序堆叠的图案化第一透明导电层211、介电层213、保护层217及图案化第二透明导电层216。储存电容24通过图案化第二透明导电层216与像素电极23电相连，同时与晶体管22的漏极区域22D电相连。由于储存电容24的二电极分别为图案化第一透明导电层211及图案化第二透明导电层216，因此储存电容24可透光，可增加液晶显示装置的开口率。值得注意的是，本实施例的储存电容24与图1a所示实施例的储存电容14不同处在于，储存电容24的图案化第一透明导电层211与图案化第二透明导电层216之间，除具有介电层213以外，还具有一保护层217。

扫描线接垫21，形成于基板20的扫描线接垫区域201，扫描线接垫21具有依序堆叠的图案化第一透明导电层211、图案化第一导电层212、保护层217、及图案化第二透明导电层216。数据线接垫25，形成于基板20的数据线接垫区域205，数据线接垫25具有依序堆叠的介电层213、图案化半导体层214、图案化第二导电层215、保护层217、及图案化第二透明导电层216。

图2a-图2c例示本发明的制造一液晶显示装置的方法的过程，此方法利用三道半调(half-tone)掩模制造一液晶显示装置，通过此方法，可制造出如图1a所示的液晶显示装置。图2a例示形成一导电结构的步骤执行后所得结果。在此步骤后可形成扫描线接垫11的导电结构、晶体管区域102的一栅极以及储存电容区域104的一第一电极，其中扫描线接垫11的导电结构包含图案化第一透明导电层111及图案化第一导电层112，栅极包含依序堆叠的一图案化第一透明导电层111及一图案化第一导电层112，第一电极包含图案化第一透明导电层111。

进一步而言，图2a例示的结构利用一半调掩模于一单次掩模制造工艺中形成此导电结构，此单次掩模制造工艺包含下列步骤，请一并参考图3a-图3d。首先于基板10上形成图案化第一透明导电层111，接着形成图案化第一导电层112以覆盖图案化第一透明导电层111，如图3a所示。接着利用半调掩模于扫描线接垫区域101、晶体管区域102、及储存电容区域104上分别形成具有不同纵向尺寸的光致抗蚀剂18，以定义蚀刻区域，如图3b所示，此时扫描线接垫区域101及晶体管区域102具有较储存电容区域104更大纵向尺寸的光致抗蚀剂18。接着蚀刻未覆盖光致抗蚀剂18的图案化第一导电层112与图案化第一透明导电层111，以暴露未覆盖光致抗蚀剂18的基板10。蚀刻结束后进行光致抗蚀剂灰化，直到暴露出位于储存电容区域104的图案化第一导电层112，光致抗蚀剂灰化结束后形成如图3c所示的结构，此时扫描线接垫区域101及晶体管区域102因具有较大纵向尺寸的光致抗蚀剂18，因此仍然保有未被灰化的光致抗蚀剂18。接着继续蚀刻位于储存电容区域104的图案化第一导电层112，以暴露出下方的图案化第一透明导电层111，之后去除剩余光致抗蚀剂，形成如图3d所示的结构。

图2b例示形成一半导体结构的步骤执行后所得结果。在此步骤后可形成晶体管区域102的半导体区域、像素区域103的一介电区域、以及储存电容区域104的一介电区域。晶体管区域12的半导体区域包含依序堆叠的一介电层113、一图案化半导体层114、及一图案化第二导电层115，像素区域103的介电区域包含介电层113，储存电容区域104的介电区域包含介电层113。

进一步而言，图2b例示的结构利用一半调掩模于一单次掩模制造工艺中形成此半导体结构，在此，半调掩模如同图3a-图3d所示，用以于不同区域上形成具有不同纵向尺寸的光致抗蚀剂，以进行多次蚀刻。此单次掩模制造工艺包含下列步骤，首先依次形成介电层113、图案化半导体层114、以及图案化第二导电层115于该显示装置区域。接着利用半调掩模于晶体管区域12、像素区域13与储存电容区域14上分别形成具有不同纵向尺寸的光致抗蚀剂，以分别界定蚀刻区域。接着蚀刻未覆盖光致抗蚀剂的介电层113、图案化半导体层114以及图案化第二导电层115。蚀刻完毕之后扫描线接垫区域101的介电层113、图案化半导体层114以及图案化第二导电层115将被清除。接着进行光致抗蚀剂灰化，直到暴露出像素区域103以及储存电容区域104的图案化第二导电层为止。接着蚀刻位于像素区域103以及储存电容区域104的图案化第二导电层以及其下方的图案化半导体层114。最后去除剩余光致抗蚀剂，完成如图2b所示的结构。

另一种形成图2b所示的结构的方法，可利用常压等离子体蚀刻(APplasma)制造工艺来达成蚀刻介电层113及图案化半导体层114，利用一正常图案化掩模，进行光刻与蚀刻等步骤，图案化第二导电层115，接着以图案化第二导电层115作为硬掩模(hard mask)，利用常压等离子体蚀刻工艺来蚀刻未被图案化第二导电层115覆盖的图案化半导体层114，在此，利用常压等离子体扫描基板10以蚀刻图案化半导体层114。接着于基板10上使用一金属遮罩19，然后利用常压等离子体蚀刻工艺蚀刻未被金属遮罩19遮蔽的介电层113，请一并参考图7a及图7b，在此，利用旋转基板10的方式，使常压等离子体蚀刻扫描线接垫区域101上未被金属遮罩19遮蔽的介电层113。如图7a所示，固定常压等离子体发射器191后，先蚀刻未被金属遮罩19遮蔽的部分介电层113，然后如图7b所示旋转基板10，继续蚀刻其它未被金属遮罩19遮蔽的部分介电层113。蚀刻完毕之后移除金属遮罩，完成如图2b所示的结构。

图2c例示形成一图案化第二透明导电层的步骤执行后所得结果。在此步骤后，图案化第二透明导电层116构成像素区域103的像素电极13与储存电容14的一第二电极，图案化第二透明导电层116并覆盖扫描线接垫区域101及数据线接垫区域105，同时于该晶体管区域102内定义沟道区域12C、源极区域12S及漏极区域12D。

进一步而言，图2c例示的结构利用一单次掩模制造工艺中形成此结构。此单次掩模制造工艺包含下列步骤，首先形成图案化第二透明导电层116于显示装置区域，接着于晶体管区域102上形成一光致抗蚀剂，以定义沟道区域12C。接着蚀刻沟道区域12C内的图案化第二透明导电层116与图案化第二导电层115，以暴露沟道区域12C的图案化半导体层114，接着去除沟道区域12C内的部分图案化半导体层114，此时除沟道区域12C以外，图案化第二透明导电层116覆盖扫描线接垫区域101、晶体管区域102、像素区域103、储存电容区域104以及数据线接垫区域105，完成如图2c所示的结构。

图2c中，蚀刻图案化半导体层114还可利用常压等离子体蚀刻(APplasma)工艺来达成，由于图2c所示结构具有图案化第二透明导电层116，因此可以图案化第二透明导电层116作为硬掩模(hard mask)，利用常压等离子体蚀刻工艺蚀刻晶体管区域102中未被图案化第二透明导电层116覆盖的图案化半导体层114，在此，利用常压等离子体扫描基板10以蚀刻图案化半导体层114。

图4a-图4d例示本发明的另一制造一液晶显示装置的方法的过程，此方法利用二道半调(half-tone)掩模制造一液晶显示装置，通过此方法，可制造出如图1b所示的液晶显示装置。图4a例示形成一导电结构的步骤执行后所得结果。在此步骤后可形成扫描线接垫21的导电结构、晶体管区域202的一栅极以及储存电容区域204的一第一电极，其中扫描线接垫21的导电结构包含图案化第一透明导电层211及图案化第一导电层212，栅极包含依序堆叠的一图案化第一透明导电层211及一图案化第一导电层212，第一电极包含图案化第一透明导电层211。进一步而言，图4a例示的结构利用一半调掩模于一单次掩模制造工艺中形成此导电结构，此单次掩模制造工艺如同上述图3a-图3d所例示，在此不再赘述。

图4b例示形成一半导体结构的步骤执行后所得结果。在此步骤后可形成晶体管区域202的半导体区域、像素区域203的一介电区域、以及储存电容区域204的一介电区域。晶体管区域22的半导体区域包含依序堆叠的一介电层213、一图案化半导体层214、及一图案化第二导电层215，像素区域203的介电区域包含介电层213，储存电容区域204的介电区域包含介电层213。进一步而言，图4b例示的结构利用一半调掩模于一单次掩模制造工艺中形成此半导体结构，在此，半调掩模如同图3a-图3d所示，用以于不同区域上形成具有不同纵向尺寸的光致抗蚀剂，以进行多次蚀刻。值得注意的是，此单次掩模制造工艺完成后，与图2b所示的结构不同处在于扫描线接垫区域201被介电层213覆盖，且晶体管区域202利用蚀刻图案化第二导电层215界定该晶体管区域的一源极区域22S与一漏极区域22D。

如同前述，蚀刻图案化半导体层214可利用常压等离子体蚀刻(APplasma)工艺来达成，在此也是利用图案化的半调光致抗蚀剂作为屏蔽，利用常压等离子体扫描基板20以蚀刻图案化半导体层214。接着对光致抗蚀剂进行灰化，蚀刻图案化第二导电层215，形成沟道图案，然后利用常压等离子体蚀刻工艺对沟道处进行扫描式蚀刻，形成最后的图案化半导体层214。

图4c例示形成一保护层(passivation layer)的步骤执行后所得结果。在各区域上形成保护层217后，利用蚀刻方式，暴露出扫描线接垫区域201的图案化第一导电层212、晶体管区域202的漏极区域22D具有的图案化第二导电层215、以及数据线接垫区域205的图案化第二导电层215。

蚀刻保护层217还可利用常压等离子体蚀刻(AP plasma)工艺来达成，如同前述，在此也是利用于基板20上形成一金属遮罩，然后利用常压等离子体蚀刻制造工艺蚀刻未被金属遮罩遮蔽的介电层213，的后移除金属遮罩，详细操作方式不再赘述。

图4d例示形成一图案化第二透明导电层的步骤执行后所得结果。其与图1b所示的结构相同，其形成步骤与前一实施例近似，在此不再赘述。

图4a所示的结构还可将一道掩模制造工艺改成利用两道掩模制造工艺来完成，请参考图5a与图5b。其中图5a例示形成图案化第一透明导电层211的结构，首先广泛地形成图案化第一透明导电层211，接着利用一第一掩模形成一第一光致抗蚀剂，以定义蚀刻区域。在图5a中，第一光致抗蚀剂形成于扫描线接垫区域201、晶体管区域202、以及储存电容区域204。接着蚀刻未覆盖第一光致抗蚀剂的图案化第一透明导电层211，以在扫描线接垫区域201、晶体管区域202、以及储存电容区域204形成图案化第一透明导电层211，如图5a所示。接着广泛地形成图案化第一导电层212，同样地，利用一第二掩模形成一第二光致抗蚀剂以定义蚀刻区域。在图5b中，第二光致抗蚀剂形成于具有图案化第一透明导电层211部分。接着蚀刻未覆盖第二光致抗蚀剂的图案化第一导电层212，以形成如图5b所示的结构。图5b所示的结构即与图4a所示的结构相同。

图4b所示的结构还可利用两道掩模制造工艺来完成，请参考图6a-图6c。其中图6a例示形成如图4a的结构，首先广泛地形成介电层213与图案化半导体层214，接着利用一第三掩模形成一第三光致抗蚀剂以定义蚀刻区域，在图6b中，第三光致抗蚀剂形成于晶体管区域202以及数据线接垫区域205。接着蚀刻未覆盖第三光致抗蚀剂的图案化半导体层214，以在晶体管区域204以及数据线接垫区域205形成图案化半导体层214，如图6b所示。此外蚀刻此图案化半导体层214还可利用常压等离子体扫描基板20来形成。接着广泛地形成图案化第二导电层215，同样地，利用一第四掩模形成一第四光致抗蚀剂以定义蚀刻区域。在图6c中，第四光致抗蚀剂形成于晶体管区域202以及数据线接垫区域205。接着蚀刻未覆盖第四光致抗蚀剂的图案化第二导电层215，以形成如图6c所示的结构。图6c所示的结构即与图4b所示的结构相同。此外蚀刻此沟道处的图案化半导体层214还可利用常压等离子体扫描基板20来形成。

上述所有实施例的图案化第一透明导电层于图案化第二透明导电层可由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌铝(ZAO)及氧化锌镓(GZO)其中之一所制成。

由上述实施例可知，本发明的液晶显示装置及其制造方法至少可适用于包含一至三道半调掩模的制造工艺、以及三至六道掩模的制造工艺。本发明可提供具有二图案化透明导电层作为电极的储存电容，并且整合至现有的制造工艺，可简化制造工艺步骤，并且减少制造工艺所需的掩模数量，借此该储存电容可透光，以提升显示装置的光穿透面积同时提高开口率。

上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何本领域技术人员可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求保护的范围为准。

Claims (14)

1.一种制造一液晶显示装置的方法，该液晶显示装置包含一基板，该基板具有一晶体管区域、一像素区域及一储存电容区域，该制造方法包含下列步骤：

(a)形成一导电结构，以分别构成该晶体管区域的一栅极以及该储存电容区域的一第一电极，该栅极包含依序堆叠的一图案化第一透明导电层及一图案化第一导电层，该第一电极包含该图案化第一透明导电层；

其中该步骤(a)利用一半调掩模于一单次掩模制造工艺中形成该导电结构，该单次掩模制造工艺包含下列步骤：

形成该图案化第一透明导电层于该基板上；

形成该图案化第一导电层以覆盖该图案化第一透明导电层；

利用该半调掩模于该晶体管区域与该储存电容区域分别形成具有不同纵向尺寸的光致抗蚀剂，以定义蚀刻区域；

蚀刻未覆盖该光致抗蚀剂的图案化第一导电层与图案化第一透明导电层；

灰化光致抗蚀剂，直到暴露出位于该电容区域的该图案化第一导电层；

蚀刻位于该电容区域的该图案化第一导电层；以及

去除剩余光致抗蚀剂；

(b)形成一半导体结构，以分别构成该晶体管区域的一半导体区域、该像素区域的一介电区域、以及该储存电容区域的一介电区域，该半导体区域包含依序堆叠的一介电层、一图案化半导体层、及一图案化第二导电层，该像素区域的该介电区域包含该介电层，该电容区域的该介电区域包含该介电层；

其中该步骤(b)利用一半调掩模于一单次掩模制造工艺中形成该半导体结构，该单次掩模制造工艺包含下列步骤：

依次形成该介电层、该图案化半导体层、以及该图案化第二导电层于该基板；

利用该半调掩模于该晶体管区域、该像素区域与该第一电极上分别形成具有不同纵向尺寸的光致抗蚀剂，以分别定义蚀刻区域；

蚀刻未覆盖该光致抗蚀剂的该图案化介电层、该图案化半导体层、以及该图案化第二导电层；

灰化光致抗蚀剂，直到暴露出位于该像素区域与该第一电极上的该图案化第二导电层；

蚀刻位于该像素区域与该第一电极上的该图案化第二导电层以及该图案化半导体层；以及

去除剩余光致抗蚀剂；以及

(c)形成一图案化第二透明导电层于该晶体管区域、该像素区域、及该储存电容区域，该像素区域与该储存电容区域的该图案化第二透明导电层分别构成一像素电极与该储存电容的一第二电极，该晶体管区域内的该图案化第二导电层界定该晶体管区域的一源极区域与一漏极区域；

其中该步骤(c)于一单次掩模制造工艺中形成该图案化第二透明导电层，该单次掩模制造工艺包含下列步骤：

形成该图案化第二透明导电层于该基板；

于该晶体管区域上形成一光致抗蚀剂，以定义沟道区域；

蚀刻该沟道区域内的该图案化第二透明导电层与该图案化第二导电层，以暴露该沟道区域的该图案化半导体层；以及

去除该沟道区域内的部分该图案化半导体层。

2.如权利要求1所述的方法，其中该基板还包含一扫描线接垫区域以及一数据线接垫区域，该制造方法包含下列步骤：

该步骤(a)包含形成依序堆叠的该图案化第一透明导电层及该图案化第一导电层于该扫描线接垫区域；

该步骤(b)包含形成依序堆叠的该介电层、该图案化半导体层、及该图案化第二导电层于该数据线接垫区域；以及

该步骤(c)包含形成该图案化第二透明导电层以覆盖该扫描线接垫区域与该数据线接垫区域。

3.如权利要求1所述的方法，其中该基板还包含一扫描线接垫区域以及一数据线接垫区域，该制造方法还包含下列步骤：

该步骤(a)包含形成依序堆叠的该图案化第一透明导电层及该图案化第一导电层于该扫描线接垫区域；

该步骤(b)包含形成依序堆叠的该介电层、该图案化半导体层、及该图案化第二导电层于该数据线接垫区域，以及形成该介电层覆盖部分该扫描线接垫区域；以及

该步骤(c)还包含下列步骤：

于形成该图案化第二透明导电层之前，形成一保护层以覆盖部分该晶体管区域、该像素区域、该储存电容区域、部分该扫描线接垫区域及部分该数据线接垫区域：以及

形成该图案化第二透明导电层以覆盖该扫描线接垫区域与该数据线接垫区域。

4.如权利要求1所述的方法，还包含下列步骤：

于形成该图案化第二透明导电层之前，形成一保护层以覆盖该晶体管区域、该像素区域与该储存电容区域。

5.如权利要求1所述的方法，其中该步骤(a)包含下列步骤：

形成该第一透明导电层；

利用一第一掩模形成一第一光致抗蚀剂以定义蚀刻区域；

蚀刻未覆盖该第一光致抗蚀剂的图案化第一透明导电层；

形成该图案化第一导电层；

利用一第二掩模形成一第二光致抗蚀剂以定义蚀刻区域；以及

蚀刻未覆盖该第二光致抗蚀剂的图案化第一导电层。

6.如权利要求1所述的方法，其中该步骤(b)包含下列步骤：

形成该介电层与该图案化半导体层；

利用一第三掩模形成一第三光致抗蚀剂以定义蚀刻区域；

蚀刻未覆盖该第三光致抗蚀剂的该介电层与该图案化半导体层；

形成该图案化第二导电层；

利用一第四掩模形成一第四光致抗蚀剂以定义蚀刻区域；以及

蚀刻未覆盖该第四光致抗蚀剂的图案化第二导电层。

7.如权利要求1所述的方法，其中制造该图案化第一透明导电层与该图案化第二透明导电层其中之一的材料由以下的族群所选出：氧化铟锡、氧化铟锌、氧化铟锡锌、氧化锌铝及氧化锌镓。

8.如权利要求2或3所述的方法，其中该步骤(b)包含一常压等离子体蚀刻工艺，该步骤(b)包含下列步骤：

(b-1)依次形成该介电层、该图案化半导体层、以及该图案化第二导电层于该显示装置区域；

(b-2)以该图案化第二导电层为硬掩模，利用该常压等离子体蚀刻工艺蚀刻该图案化半导体层；

(b-3)形成一金属遮罩；

(b-4)利用该常压等离子体蚀刻工艺蚀刻未被该金属遮罩遮蔽的该介电层；以及

(b-5)移除该金属遮罩。

9.如权利要求8所述的方法，其中该步骤(b-2)利用常压等离子体扫描该基板以蚀刻该图案化半导体层。

10.如权利要求8所述的方法，其中该步骤(b-4)旋转该基板使常压等离子体蚀刻未被该金属遮罩遮蔽的该介电层。

11.如权利要求2所述的方法，其中该步骤(c)包含一常压等离子体蚀刻工艺，该步骤(c)包含下列步骤：

(c-1)形成该图案化第二透明导电层于该基板区域；

(c-2)形成一光致抗蚀剂于该晶体管区域，以定义该沟道区域；

(c-3)蚀刻该沟道区域内的该图案化第二透明导电层与该图案化第二导电层，以暴露该沟道区域的该图案化半导体层；以及

(c-4)以该图案化第二透明导电层为硬掩模，利用该常压等离子体蚀刻工艺蚀刻该图案化半导体层。

12.如权利要求11所述的方法，其中该步骤(c-4)利用常压等离子体扫描该基板以蚀刻该图案化半导体层。

13.如权利要求11所述的方法，其中该步骤(c)还包含下列步骤：

(c-5)形成一保护层；

(c-6)形成一金属遮罩；

(c-7)利用该常压等离子体蚀刻工艺蚀刻未被该金属遮罩遮蔽的该保护层；以及

(c-8)移除该金属遮罩。

14.如权利要求13所述的方法，其中该步骤(c-7)旋转该基板使常压等离子体蚀刻未被该金属遮罩遮蔽的该保护层。

Images