JP5170030B2 - 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス - Google Patents

Description

本発明は、窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスに関する。特に、本発明は、青色光、緑色光、又は紫外光を発する発光素子等の電子デバイスに用いられる窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスに関する。

近年、様々な製造方法により低欠陥密度の窒化物半導体単結晶であるＧａＮ単結晶からなる自立基板が供給されるようになり、窒化物半導体を用いた半導体レーザーが実用化されている。ＧａＮ単結晶からなる自立基板の製造方法として、例えば、種基板上にハイドライド気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ法）によりＧａＮを厚く成長して、成長中又は成長後に種基板を除去する方法、溶融Ｎａ中にＧａ金属を含ませた上で、窒素で全体を加圧することで、種結晶上にＧａＮを析出させるＮａフラックス法、高温・高圧下でＧａ及び窒素から直接ＧａＮを合成する高圧合成法、アンモニア中にＧａ又はＧａＮを溶解させ、高圧合成法より低温、低圧下で種結晶上にＧａＮを析出させる安熱合成法、Ｇａ蒸気とアンモニアとからＧａＮを合成する昇華法等が知られている。

これら様々な製造方法の中でＨＶＰＥ法を用いた幾つかの製造方法が現時点では最も成功を収めており、既にこれらの方法による大面積（２インチ径）のＧａＮ自立基板が市販されている。例えば、サファイア基板上のＧａＮ薄膜表面にＴｉを蒸着して熱処理を施すことによりＧａＮ薄膜表面にボイドを形成して、その上にＨＶＰＥ法によりＧａＮを厚く成長した後、ボイド部分よりサファイア基板を剥離する方法（Ｖｏｉｄ−Ａｓｓｉｓｔｅｄ Ｓｅｐａｒａｔｉｏｎ、ＶＡＳ法、例えば、非特許文献１参照）が知られている。また、ＧａＡｓ基板の表面を部分的に絶縁体マスクで覆い、絶縁体マスクの上にＨＶＰＥ法を用いてＧａＮを厚く成長した後、ＧａＡｓ基板を除去する方法（ＤＥＥＰ法、例えば、非特許文献２参照）が知られている。

また、高圧合成したＧａＮ微結晶（３ｍｍ×２ｍｍ×０．３ｍｍ）において、ナノインデンテーション法により当該ＧａＮ微結晶の硬さを測定したところ、２０ＧＰａの硬さが得られたとの報告がある（例えば、非特許文献３参照）。また、ＧａＮ単結晶を高圧合成すると共に、ＧａＮ中のキャリア濃度を５×１０^１９／ｃｍ^３にしたとの報告がある（例えば、非特許文献４参照）。

また、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）の組成を有し、（１．２−０．７ｘ）ＭＰａ・ｍ^１／２以上の破壊靭性値と２０ｃｍ^２以上の面積を有する窒化物半導体単結晶基板が知られている（例えば、特許文献１参照）。特許文献１に記載の窒化物半導体単結晶基板は破壊靭性が改善されているので、当該窒化物半導体単結晶基板を用いた半導体電子デバイスの製造プロセスにおいて、窒化物半導体単結晶基板の破損を抑制でき、生産性を向上させることができる。

特開２００６−４４９８２号公報

Yuichi Oshima et. al．Japanese Journal of Applied Physics, Vol．42 (2003) pp．L1-L3 Kensaku Motoki et. al., Journal of Crystal Growth Vol. 305 (2007) pp. 377-383. R.Nowak et al., Applied Physics Letters Vol.75 (1999) pp. 2070-2072. K.Saarinen et al., Physical Review Letters Vol.79 (1997) pp. 3030-3033.

しかし、従来のようにＨＶＰＥ法等によりＧａＮ基板を製造したとしても依然として高価であり、例えば、ＧａＡｓ基板、ＩｎＰ基板等と比較した場合、単位面積あたり１０倍以上の価格差がある。これは、ＧａＮ基板の加工が難しいことが１つの理由として挙げられる。ＧａＮ基板は、ＨＶＰＥ法等で成長したＧａＮ単結晶を、スライス、研削、研磨等により２インチ径、３インチ径等のウエハ（自立基板）に加工して製作される。この加工工程でＧａＮ単結晶にクラックが入ったり、割れたりする割合が高く、ＧａＮ自立基板の製造歩留が非常に低い。これが、ＧａＮ自立基板１枚あたりの製作コストを引き上げる要因になっている。

ここで、加工歩留は、ＧａＮ自立基板の原料であるＧａＮ単結晶のサイズが大きいほど、また、厚くなるほど低下する傾向がある。例えば、直径３５ｍｍφ、厚さが９０μｍのＧａＮ単結晶から３０ｍｍφ、厚さ８０μｍのＧａＮ自立基板を製作する場合には、９０％以上の高い加工歩留を達成できる。しかし、ＧａＮ単結晶のサイズが４０ｍｍφ以上、厚さが１００μｍ以上になると、加工歩留は急激に低下する。具体的には、厚さ１ｍｍ、径５２ｍｍφのＧａＮ単結晶から、研削、研磨により厚さ４００μｍ、径５０．８ｍｍφのＧａＮ自立基板を製作する場合の加工歩留は約２０％程度である。また、厚さ５ｍｍ、径８０ｍｍφのＧａＮ単結晶から、スライス、研削、研磨工程を経て厚さ５００μｍ、径７６．２ｍｍφのＧａＮ自立基板を製作する場合の加工歩留は５％程度である。ＧａＮ単結晶が厚く、かつ、大きくなると、単結晶の成長時に結晶内部に蓄えられる残留応力が増加することから、加工時に割れるリスクが増大するためであると考えられる。

実用的には、ＧａＮ自立基板は面積が大きいほど、基板１枚あたりにおいて製作できるデバイスの数が増え、デバイス１個あたりのコストを低減できる。工業的な利用に際しては、２インチ（５０．８ｍｍ）径以上の基板が望まれる。また、デバイス製作中の基板の取扱いを考慮すると、ＧａＮ自立基板は１００μｍ以上の厚さを有することが好ましい。ＧａＮ自立基板の厚さが１００μｍよりも薄い場合、デバイス製作中に基板が割れるリスクが高くなる。すなわち、従来の技術においては、工業的な利用に適した大面積（≧４０ｍｍφ）で、かつ、厚い（≧１００μｍ）ＧａＮ自立基板を作製するには、当該ＧａＮ自立基板の原料となるＧａＮ単結晶も大きく厚く作製することを要するので、加工歩留が低下して、ＧａＮ自立基板のコストが高くなる。

ＧａＮ自立基板の作製時には、その製造工程において、ＧａＮ単結晶の内部に元から存在する残留応力に加えて、ＧａＮ単結晶に接している加工冶具から加わる力に基づく応力がＧａＮ単結晶内に発生する。残留応力と加工冶具に基づく応力とを合成した応力に対して、ＧａＮ単結晶の硬さが小さいと、ＧａＮ単結晶に割れ、クラック等の欠陥が生じると考えられる。なお、本明細書において「硬さ」が小さいとは、ＧａＮ単結晶が塑性変形しやすいことを意味する。ＧａＮ単結晶に過大な応力が発生すると、ＧａＮ単結晶の内部に既に存在する転位の滑り運動が生じたり、新たな転位が発生・増殖したり、発生・増殖した転位の運動等が生じることにより、ＧａＮ単結晶は塑性変形する。塑性変形が更に進展するとＧａＮ単結晶に微小な亀裂が発生する。そして、発生した微小な亀裂を起点にして、ＧａＮ単結晶にクラック、割れ等の欠陥が発生する。

ここで、材料の硬さ（すなわち、塑性変形のし難さ）を調べる方法としては、μｍサイズの先端径を有する圧子を材料に押し込み、その際の荷重と圧痕との寸法から硬さを見積もるビッカース試験、圧子の先端径を数１０ｎｍサイズにしたナノインデンテーション法等が知られている。ビッカース試験は、圧子の先端径が大きいので、試験対象にする材料にμｍ程度のスケールでの不均一性、不完全性等が存在すると、測定点の不均一性・不完全性の度合いにより結果が異なり、安定した測定結果が得にくいという欠点がある。これらの不均一性、不完全性の影響を除去して、材料固有の硬さを調べることを目的とする場合、圧子の先端径が小さいナノインデンテーション法が適している。

なお、ナノインデンテーション法より材料の硬さを求める方法としては、Ｏｌｉｖｅｒらが開発した方法が知られており（Ｗ．Ｃ．Ｏｌｉｖｅｒ ａｎｄ Ｇ．Ｍ．Ｐｈａｒｒ，Ｊ.Ｍａｔｅｒ．Ｒｅｓ．ｖｏｌ．７、１５６４（１９９２））、ダイヤモンド圧子を試料に連続荷重で押し込みながら、圧子の侵入量をナノメータの精度で測定して、得られた荷重−侵入量の関係から試料の弾塑性特性を評価する。

本発明者は、従来のＶＡＳ法を用いて電子デバイスの製造に用いられるＧａＮ自立基板を作製して、前記ナノインデンテーション法を用い、作製したＧａＮ自立基板の硬さを１ｍＮ〜５０ｍＮの範囲の最大荷重で測定した。その結果、当該ＧａＮ自立基板の硬さ（以下、ナノインデンテーション法を用いた測定による硬さを単に「硬さ」とする）を調査したところ、その硬さは１９．０ＧＰａより小さかった。

ここで、窒化物半導体からなる材料の硬さを高める方法としては、例えば、転位密度を高くする、高濃度の不純物を添加するといった方法が挙げられる。転位密度を高くすると、転位同士がネットワークを形成し互いの運動を阻害し合い、転位の運動を伴う材料の変形（塑性変形）が生じにくくなり材料の硬さが増す。また高濃度の不純物を添加すると、不純物の存在が転位の運動を阻害するため、この場合も材料の硬さを増すことができる。

本発明者の検討によると、ＧａＮ自立基板を製作する際に、その転位密度を５×１０^６／ｃｍ^２より大きくするか、あるいはＳｉ、Ｃ、Ｍｇ、Ｚｎ、Ｓｎ、Ｆｅ、Ｓｎ、Ｔｅ、Ｇｅ、Ｏ等の不純物を４×１０^１９／ｃｍ^３よりも多量に結晶中に添加すると、ＧａＮ結晶の硬さは１９．０ＧＰａ以上、最良の場合には２０．０ＧＰａ以上にすることができることが判明した。ＧａＮ結晶の硬さが１９．０ＧＰａの場合には、厚さ５ｍｍ、径８０ｍｍφのＧａＮ単結晶から、厚さ５００μｍ、径７６．２ｍｍφのＧａＮウエハを製作する場合の加工歩留は、前述の１０％から３０％に向上した。また、ＧａＮ結晶の硬さが２０ＧＰａの場合には、加工歩留は５０％にまで向上した。しかしながら、ＧａＮ結晶を半導体レーザー等のデバイスに応用する場合、転位密度を５×１０^６／ｃｍ^２以下にしないとデバイスの寿命が短く実用に耐えず、また、ＧａＮ基板中の不純物濃度が高すぎると、ＧａＮ基板上に形成したデバイス内への不純物拡散によりデバイス特性に悪影響を及ぼすので、ＧａＮ自立基板中の不純物濃度は４×１０^１９／ｃｍ^３以下にすることが望ましい。すなわち、転位密度を大きくする手法、及び不純物を多量に転化する手法のいずれも実用上は受け入れがたい。

ここで非特許文献３によれば、高圧合成したＧａＮ微結晶の硬さをナノインデンテーション法により測定したところ、２０ＧＰａの硬さが得られたとの報告がある。これまでの報告によると、高圧合成法で得られるＧａＮ結晶は黒く着色していることが常であり、高濃度の不純物を含んでいると考えられる。実際、同グループからの他の報告（非特許文献４）を参照すると、高圧合成したＧａＮ中のキャリア濃度として５×１０^１９／ｃｍ^３という値が報告されており、非特許文献３においても、これと同等かそれ以上のキャリア濃度を有するＧａＮ結晶であったため２０ＧＰａという比較的大きな硬さを示したものと考えられる。

上述のＨＶＰＥ法、高圧合成法等を用いた場合も含めて、実用的なサイズの窒化物半導体自立基板（直径≧４０ｍｍ、厚さ≧１００μｍ）の元になる大きなサイズの窒化物半導体単結晶において、転位密度を５×１０^６／ｃｍ^２以下にして、不純物濃度を４×１０^１９／ｃｍ^３以下に制御しつつ、高い加工歩留の実現に必須な１９．０ＧＰａ以上のナノインデンテーション硬さを実現した報告例は未だない。

窒化物半導体自立基板の加工歩留を向上する別の方法としては、ＡｌＧａＮ単結晶の破壊靱性を向上するという方法が、特許文献１において述べられている。破壊靱性とは材料に亀裂がある場合に、その亀裂の拡大のし難さを表す数値である。つまり、特許文献１では、ＡｌＧａＮ基板に微細な亀裂が生じることを前提にして、亀裂を拡大しにくくすることでＡｌＧａＮ基板の破壊を防止していると考えられる。しかしながら、特許文献１のように破壊靱性を高めることを主眼として製作したＧａＮ自立基板には、破壊に至らない程度の微細な亀裂（クラック）が含まれる場合がある。このような微細な亀裂（クラック）は、ＧａＮ自立基板上に高温で結晶成長したり、その後にデバイスプロセスを施したりする途中で基板が割れる原因となり得る。

したがって、本発明の目的は、窒化物半導体単結晶の破壊の原因になる亀裂（クラック）が生じにくい窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスを提供することにある。

（１）本発明は、上記目的を達成するため、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、Ｎａ及びＬｉを実質的に含まず、且つ、不純物濃度が４×１０^１９／ｃｍ^３以下であり、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲内におけるナノインデンテーション硬さが１９．０ＧＰａ以上である窒化物半導体自立基板が提供される。

（２）また、上記窒化物半導体自立基板は、Ｃ面から０°以上５°以下の範囲で傾斜した表面を有していてもよい。

（３）また、上記窒化物半導体自立基板は、Ｍ面から０°以上５°以下の範囲で傾斜した表面を有していてもよい。

（４）また、上記窒化物半導体自立基板は、基板面内の各点での基板表面に対する法線に最も近い方向を向いた結晶軸の向きが、基板表面に沿う長さ１０ｍｍあたり０．１°以下のバラツキを有していてもよい。

（５）また、上記窒化物半導体自立基板は、１０μｍ四方の領域のｒｍｓ値が３ｎｍ以下である表面を有することもできる。

（６）また、本発明は上記目的を達成するため、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を準備する単結晶準備工程と、窒化物半導体単結晶の表面と、裏面と、側面との全体を非晶質の保護膜で被覆して、被覆基板を形成する被覆工程と、１３００℃より高い温度下において２０時間以上の熱処理を被覆基板に施す熱処理工程と、熱処理工程を経た被覆基板から保護膜を除去して窒化物半導体自立基板を形成する基板形成工程とを備える窒化物半導体自立基板の製造方法が提供される。

（７）また、上記窒化物半導体自立基板の製造方法は、被覆工程は、保護膜として、非晶質のＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、及びＳｉＣ膜からなる群から選択されるいずれか１つを含むことが好ましい。

（８）また、本発明は上記目的を達成するため、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を加熱状態で成長して形成する単結晶形成工程と、単結晶形成工程の直後、成長温度近傍にて窒化物半導体単結晶の表面に０．００１分子層以上の厚さを有するＳｉ窒化膜を形成するＳｉ窒化膜形成工程と、Ｓｉ窒化膜が形成された窒化物半導体単結晶を室温まで冷却する冷却工程と、冷却工程後、Ｓｉ窒化膜を除去することにより窒化物半導体自立基板を形成する基板形成工程とを備える窒化物半導体自立基板の製造方法が提供される。

（９）また、上記窒化物半導体自立基板の製造方法は、Ｓｉ窒化膜形成工程は、０．０１８分子層以上の厚さを有するＳｉ窒化膜を形成することが好ましい。

（１０）また、本発明は上記目的を達成するため、上記（１）〜（５）のいずれか１つに記載の窒化物半導体自立基板を含む窒化物半導体デバイスが提供される。

（１１）また、本発明は上記目的を達成するため、上記（６）〜（９）のいずれか１つに記載の窒化物半導体自立基板の製造方法により製造された窒化物半導体自立基板を含む窒化物半導体デバイスが提供される。

本発明に係る窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスによれば、窒化物半導体単結晶の破壊の原因になる亀裂（クラック）が生じにくい窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスを提供できる。

本発明の実施の形態に係る窒化物半導体自立基板の製造工程の流れを示す図である。 本発明の実施の形態に係る窒化物半導体単結晶の製造工程の流れを示す図である。 本発明の実施の形態の変形例に係る窒化物半導体自立基板の製造工程の流れを示す図である。 比較例に係るＧａＮ単結晶の電子濃度、転位密度、及び硬さの関係を示す図である。 比較例においてＧａＮ自立基板の硬さが１８．５ＧＰａの場合のＧａＮ単結晶の径、及び厚さと加工歩留との関係を示す図である。 比較例においてＧａＮ自立基板の硬さが２０．０ＧＰａの場合のＧａＮ単結晶の径、厚さと加工歩留との関係を示す図である。 比較例においてＧａＮ単結晶の硬さと加工歩留との関係を示す図である。 実施例１におけるアニール温度、時間によるＧａＮ単結晶の硬さの変化を示す図である。 実施例１に係るＧａＮ単結晶における硬さと加工歩留との関係を示す図である。 実施例１に係るＧａＮ単結晶における硬さと黄色発光の相対強度との関係を示す図である。 実施例３に係るＧａＮ自立基板の製造におけるＳｉ窒化膜厚さとＧａＮ単結晶の硬さとの関係を示す図である。 実施例３に係るＧａＮ単結晶の硬さと加工歩留との関係を示す図である。

［実施の形態の要約］
デバイスの製造に用いられる窒化物半導体自立基板において、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、不純物濃度が４×１０^１９／ｃｍ^３以下であり、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲内におけるナノインデンテーション硬さが１９．０ＧＰａ以上である窒化物半導体自立基板が提供される。また、デバイスの製造に用いられる窒化物半導体自立基板の製造方法において、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を準備する単結晶準備工程と、窒化物半導体単結晶の表面と、裏面と、側面との全体を保護膜で被覆して、被覆基板を形成するする被覆工程と、１３００℃より高い温度下において２０時間以上の熱処理を被覆基板に施す熱処理工程と、熱処理工程を経た被覆基板から保護膜を除去して窒化物半導体自立基板を形成する基板形成工程とを備える窒化物半導体自立基板の製造方法が提供される。

更に、デバイスの製造に用いられる窒化物半導体自立基板の製造方法において、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を加熱状態で成長して形成する単結晶形成工程と、単結晶形成工程の直後、成長温度近傍にて窒化物半導体単結晶の表面に０．００１分子層以上の厚さを有するＳｉ窒化膜を形成するＳｉ窒化膜形成工程と、Ｓｉ窒化膜が形成された窒化物半導体単結晶を室温まで冷却する冷却工程と、冷却工程後、Ｓｉ窒化膜を除去することにより窒化物半導体自立基板を形成する基板形成工程とを備える窒化物半導体自立基板の製造方法が提供される。ここで、表面とは結晶成長面を指し、裏面とは、結晶成長面と反対側の面を指す。

なお、本実施の形態において「硬さ」が小さいとは、窒化物半導体単結晶が塑性変形しやすいことを意味する。すなわち、本実施の形態において「硬さ」とは、窒化物半導体単結晶中において亀裂が発生する原因になる塑性変形のし難さを示す指標であり、窒化物半導体単結晶が本実施の形態において述べる意味において「硬い」場合には、そもそも窒化物半導体単結晶の破壊の原因になる亀裂が生じにくくなる。

（発明者が得た知見）
本実施の形態に係る窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイスは、本発明者が得た以下の知見によるものである。なお、以下の説明においては、窒化物半導体として窒化ガリウム（ＧａＮ）を例として説明する。

本発明者は、ＧａＮ自立基板の加工歩留の低さを改善すべく鋭意検討した。その結果、ＧａＮ自立基板の元となるＧａＮ単結晶を成長した後に以下に述べるアニール工程を施すか、ＧａＮ単結晶成長直後に当該単結晶の表面にＳｉ窒化膜を堆積することで、低転位密度（≦５×１０^６／ｃｍ^２）であると共に、低不純物濃度（≦４×１０^１９／ｃｍ^３）であり、実用的な硬さ、すなわち、１９．０ＧＰａ以上の硬さを有するＧａＮ自立基板を製造できることを見出した。これにより、ＧａＮ単結晶が大きく厚くても（すなわち、直径≧４０ｍｍ、厚さ≧１００μｍ）、ＧａＮ自立基板製作時の加工歩留を格段に向上できるという知見を得た。

上述したように、そもそも加工工程でＧａＮ単結晶が割れたり、クラックが生じたりする理由は、ＧａＮ単結晶内の残留応力と、加工時にＧａＮ結晶に加えられる力によって発生する応力との合成応力により結晶が塑性変形を起こして、その変形量が臨界点を超えた場合に生じる微細な亀裂に起因する点にある。このことから、ＧａＮ単結晶の割れやクラックを防止することを目的とする場合、ＧａＮ単結晶において塑性変形を起こりにくくすればよい。更に、このためには、塑性変形の原因になる転位の発生を防止することと、転位が既に存在する場合にはその運動を阻害することが重要である。

ＧａＮ単結晶の転位密度が高い場合や、不純物濃度が高い場合は、転位の運動を阻害することに相当しており、転位ネットワークや不純物がＧａＮ結晶内部の転位の運動を阻害するので、ＧａＮ結晶の塑性変形が生じにくくなっている。一方、ＧａＮ単結晶の転位密度が低く、不純物濃度も低い場合には、このような転位の運動を阻害する要因がないので、塑性変形の原因になる新たな転位の発生を防止することが重要になる。ＧａＮ単結晶内で新たに転位が増殖する機構としては、フランク−リード源や空孔の凝集などが考えられる。フランク−リード源は有限の長さの転位線が滑り面内に閉じ込められたものである。本実施の形態におけるＧａＮ自立基板の割れやすさは、上述のようにナノインデンテーション硬さと相関があり、これはｎｍサイズの先端径を有する圧子を結晶に押し込む際の硬さである。ＧａＮの転位密度が５×１０^６／ｃｍ^２以下とすると、転位間の距離は約２０μｍになるので、転位に起因するフランク−リード源が、ナノインデンテーション硬さに影響する可能性は低く、これがＧａＮ自立基板の割れやクラックの原因となっている可能性も低い。

一方、ＧａＮ結晶が多量の空孔を含んでいるとすると、加工による力やナノインデンテーションなどによる力をＧａＮ結晶に加えることによりＧａＮ結晶内に応力が発生した場合に、応力が最大となる位置の応力エネルギーを下げるように空孔が凝集することが考えられる。空孔が凝集して２次元的な面を形成すると転位ループになる。すなわち、ＧａＮ結晶中の空孔濃度が高いほど、応力により転位ループが発生、増殖して、塑性変形し易くなることが考えられる。逆に、ＧａＮ結晶中の空孔濃度を低くできれば、応力による転位の発生、増殖を抑制することができると共に、塑性変形を起こしにくくすることができると考えられる。

ＧａＮ結晶中のＧａ空孔は、ホトルミネセンス（ＰＬ）測定で５５０ｎｍ付近に観測される黄色発光の起源になっている。この点に着目し、本発明者は、黄色発光の強度を指標としてＧａＮ結晶中のＧａ空孔濃度の多少を判断しつつ、ＧａＮ単結晶に様々な処理を加え、Ｇａ空孔濃度を減らすことのできる処理（すなわち、黄色発光強度を低減する処理）を探索した。ＧａＮ結晶中の空孔濃度を直接的に測定する方法としては陽電子消滅測定が知られているが、これには大掛かりな実験設備が必要であり、測定には多大な費用を要するので、本実施の形態においては、ＰＬ法による黄色発光強度の増減のみに着目した。

以上の知見に基づき、低転位密度（≦５×１０^６／ｃｍ^２）であり、かつ、低不純物濃度（≦４×１０^１９／ｃｍ^３）である実用的なＧａＮ自立基板について、結晶中のＧａ空孔濃度を減らす目的で様々な処理を施した結果、本発明者は下記の２種類の方法を見出した。いずれの方法によっても、上記の予想通りＰＬの黄色発光強度の低下に伴ってＧａＮ単結晶の硬さが増加し、１９．０ＧＰａ以上、処理条件によっては２１．０ＧＰａ以上の硬さのＧａＮ単結晶を製造することができ、ＧａＮ自立基板製作時における加工歩留を向上することができるという知見を得た。

まず第１の方法は、結晶成長後の硬さが１９．０ＧＰａよりも小さいＧａＮ単結晶を、１３００℃より高い温度で２０時間以上アニールする方法である。第１の方法では、アニール前に、ＧａＮ単結晶表面に非晶質のＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＣ膜等からなる保護膜を堆積する。第２の方法は、ＧａＮ単結晶の成長を停止した直後に、成長温度近傍（≧８００℃）の高温にてＧａＮ単結晶表面を０．００１分子層以上の厚さのＳｉ窒化膜で覆う方法である。第２の方法により製作したＧａＮ単結晶は、第１の方法で述べたアニール処理を施さなくても、低い黄色発光強度と１９．０ＧＰａ以上の硬さを有することを本発明者は見出した。

（第１の方法及び第２の方法の作用）
以下では、第１の方法及び第２の方法に効果がある理由を、ＧａＮ結晶中にＧａ空孔が導入される機構と併せて説明する。

まず、第２の方法に効果があるということから説明する。Ｓｉ窒化膜を形成しない場合でも、成長中にＧａＮ結晶に導入されるＧａ空孔は少なく、Ｇａ空孔はそのほとんどが成長を停止した後、冷却中を含めて高温の間に導入されていると考えられる。本発明者が用いたＨＶＰＥ法における成長温度が８００℃〜１２００℃であり、成長停止直後にＳｉ窒化膜を形成した場合にのみＧａ空孔が低減されてＧａＮ単結晶の硬さが増したことから、結晶成長面である表面にＳｉ窒化膜が無い場合、少なくとも８００℃以上の高温においてはＧａＮ単結晶中にＧａ空孔が容易に導入されるものと考えられる。その際のＧａ空孔が発生する場所は、結晶の構成原子が最も自由に動きやすい結晶表面の転位芯近傍である可能性が最も高い。成長中は表面にＧａが連続的に供給されるため、万が一表面にＧａ空孔が形成されても即座に当該Ｇａ空孔は埋められるため空孔は形成されにくいが、成長を停止すると原料の供給も止まり、空孔が形成されやすい状態になる。発生したＧａ空孔はすぐに近傍に存在する転位を伝って結晶内部へと移動して、転位が空孔の放出源になり、結晶全体に空孔が導入されるものと考えられる。

一方、成長直後にＳｉ窒化膜を形成した場合には、転位芯に多数存在する未結合手がＳｉ窒化膜により終端されることで空孔の発生が抑制されると考えられる。Ｓｉ窒化膜の厚さが０．００１分子層であっても効果が得られる理由としては、空孔の発生源である転位芯に選択的にＳｉ窒化物が析出することが考えられる。これは、未結合手の多い転位芯の位置が、表面をマイグレーションしているＳｉ原子の最も安定な吸着サイトになるからである。

次に、第１の方法により、Ｇａ空孔濃度が減少してＧａＮ単結晶の硬さが増加する理由を考える。この場合の保護膜の役割としては、高温アニール時のＧａＮ単結晶の蒸発を防ぐと共に、非晶質の材料で転位芯に存在する余分な未結合手を終端して、アニール中において新たな空孔の発生を防ぐということが考えられる。しかし、詳細は後述するが、保護膜として単に非晶質で高温に耐える材料、例えば、カーボン膜、Ｉｒ膜等を用いても、Ｇａ空孔濃度を低減する効果はないことが判明した。一方、Ａｌ、Ｂ、Ｓｉ等のＧａＮ結晶中でＧａ原子と容易に置換可能な原子を含む材料、例えば、ＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＣ膜等を保護膜としてアニールすると、Ｇａ空孔濃度が減少して、ＧａＮ単結晶の硬さを向上させることができた。このことから、これらの保護膜を用いた場合、上記の蒸発防止と新たな空孔発生防止とに加えて、アニール時の高温により保護膜の構成原子がＧａＮ結晶中を拡散してＧａ空孔位置に達することにより、Ｇａ空孔を消滅させる機構が働いていると考えられる。第２の方法と異なり、第１の方法で１３００℃よりも高い温度が必要な理由は、保護膜の構成原子が結晶中を拡散するために、高い温度が必要であるためと考えられる。

また、上記の２つの方法はＧａＮ自立基板のみならず、ＡｌＮ自立基板を製作する場合にも有効であることも本発明者は確認した。本発明の実施の形態に係る窒化物半導体自立基板は、ＭＯＶＰＥ法等の薄膜成長方法による発光ダイオード、レーザーダイオード、受光素子、又はトランジスタ構造の成長に好適であり、これにより窒化物半導体自立基板を用いた発光、受光、電子デバイスを低コスト化できる。

以下、本発明の実施の形態を詳細に説明する。

［実施の形態］
本実施の形態に係る窒化物半導体自立基板は、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、不純物濃度が４×１０^１９／ｃｍ^３以下であり、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲内におけるナノインデンテーション硬さが１９．０ＧＰａ以上である。窒化物半導体としては、例えば、ＧａＮ、ＡｌＮが挙げられる。本実施の形態に係る窒化物半導体自立基板は、有機金属気相成長法（ＭＯＶＰＥ法）等の薄膜成長方法で成長した発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、受光素子（ＰＤ）、又はトランジスタ構造の成長に適用することができる。すなわち、本実施の形態に係る窒化物半導体自立基板上に所定の構造を有する化合物半導体層を形成することにより、発光デバイス、受光デバイス、又は電子デバイスを製造することができる。また、本実施の形態に係る窒化物半導体自立基板の最大荷重が１ｍＮ以上５０ｍＮ以下の範囲内におけるナノインデンテーション硬さは、２０．０ＧＰａ以上であることが好ましく、２０．５ＧＰａ以上であることがより好ましく、２１．０ＧＰａ以上であることが更に好ましい。

デバイスへの応用の観点から考えると、窒化物半導体自立基板、例えば、ＧａＮ自立基板は、不純物濃度が３×１０^１８／ｃｍ^３以下であることが好ましく、１×１０^１８／ｃｍ^３以下であることが更に好ましい。最も好ましい不純物濃度は５×１０^１７／ｃｍ^３以下である。また、デバイス応用の観点から考えると、窒化物半導体自立基板、例えば、ＧａＮ自立基板は転位密度が低いほど好ましく、転位密度は３×１０^６／ｃｍ^２以下であることが好ましく、１×１０^６／ｃｍ^２以下であることが更に好ましい。最も好ましい転位密度は、５×１０^５／ｃｍ^２以下である。

なお、窒化物半導体自立基板、例えば、ＧａＮ自立基板がｎ型であり、そのキャリア濃度が４×１０^１９／ｃｍ^３以下であることが、本実施の形態においては好ましい。ｎ型の不純物としては、Ｓｉ、Ｏ、Ｇｅ、Ｓｅ、Ｔｅ等を用いることができる。また、窒化物半導体自立基板、例えば、ＧａＮ自立基板がｐ型であり、そのｐ型不純物濃度が４×１０^１９／ｃｍ^３以下であることが、本実施の形態においては好ましい。ｐ型の不純物としては、Ｍｇ、Ｚｎ、Ｂｅ、Ｃ等を用いることができる。

また、窒化物半導体自立基板の抵抗率は、１×１０^５Ωｃｍ以上である半絶縁性であってもよい。例えば、本実施の形態に係る窒化物半導体自立基板を半絶縁性にすることを目的として、窒化物半導体中にＦｅ、Ｚｎ、Ｂｅ、Ｃ等の深い準位を形成するｐ型不純物を、窒化物半導体自立基板に導電性を付与しない程度の量、添加する。

そして、窒化物半導体自立基板は、Ｃ面から０°以上５°以下の範囲で傾斜した表面を有して形成されることが好ましい。また、当該表面の傾斜方向は、Ｍ軸方向が好ましいが、Ａ軸方向又はＭ軸方向とＡ軸方向との中間の方向にすることもできる。また、窒化物半導体自立基板は、Ｍ面から０°以上５°以下の範囲で傾斜した表面を有して形成することもできる。この場合、当該表面の傾斜方向はＡ軸又はＣ軸方向であることが好ましいが、Ａ軸方向とＣ軸方向との中間の方向にすることもできる。

また、基板面内の各点での基板表面に対する法線に最も近い方向を向いた結晶軸の向きが、基板表面に沿う長さ１０ｍｍあたり０．１°以下のバラツキを有することが好ましい。当該バラツキは１０ｍｍあたり０．０５°以下とすることが更に好ましい。

なお、本実施の形態における（１０ｍｍあたりの）結晶軸のバラツキの定義は、以下の通りである。まず、基板表面に垂直に近い方向を向いた結晶軸を選択する。この結晶軸としては、Ｃ軸、Ａ軸、Ｍ軸等のミラー指数の小さな結晶軸が一般的であるが、その中間の大きなミラー指数を持つ結晶軸であってもよい。次に、基板表面の現時点において着目している測定点において上記の結晶軸の方向を測定して、基板表面に対する結晶軸の方向を示すベクトルを定める。この測定を表面に沿う長さ１０ｍｍの直線上の各点に対して実施して、各点における上記の結晶軸の方向を示すベクトルを定める。これら全てのベクトルの始点を一致させた場合に、始点を頂点として、全てのベクトルを内側に含む円錐が考えられる。このような円錐のうち、頂角の開きが最も小さな円錐の頂角の大きさを結晶軸のバラツキと定義する。

また、本実施の形態に係る窒化物半導体自立基板は、１０μｍ四方の領域のｒｍｓ値が３ｎｍ以下である表面を有することが好ましい。

（窒化物半導体自立基板の製造方法）
図１Ａは、本発明の実施の形態に係る窒化物半導体自立基板の製造工程の流れの一例を示し、図１Ｂは、本発明の実施の形態に係る窒化物半導体単結晶の製造工程の流れの一例を示す。

本実施の形態に係る窒化物半導体自立基板は、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、不純物濃度が４×１０^１９／ｃｍ^３以下であり、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲でのナノインデンテーション硬さが１９．０ＧＰａ以上である窒化物半導体単結晶に、表面の研削・研磨、裏面の研削・研磨、及び外形研削工程等を施して製造される。

具体的には、まず、円板形状であり、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を準備する（単結晶準備工程：ステップ１０、以下、ステップを「Ｓ」とする）。例えば、図１Ｂの（ａ）に示すように、サファイア基板１０上にＭＯＶＰＥ法等を用いて窒化物半導体薄膜２０を成長する。そして、窒化物半導体薄膜２０上にＴｉ層を蒸着して、水素、及びアンモニア中で熱処理することにより窒化物半導体薄膜２０上のＴｉ層をＴｉＮ網目構造３０に変換しつつ、窒化物半導体薄膜２０にボイド３５を形成する。

続いて、図１Ｂの（ｂ）に示すように、ＴｉＮ網目構造３０上にＨＶＰＥ法等を用いて窒化物半導体厚膜４０を成長する。その後、ボイド部分からサファイア基板１０を剥離することにより、図１Ｂの（ｃ）に示すように、窒化物半導体単結晶５０を製造する（ＶＡＳ法）。次に、有機溶媒を用いて窒化物半導体単結晶５０を洗浄した後、洗浄後の窒化物半導体単結晶５０の表面を無機酸で処理して、当該表面から異物を除去する（洗浄工程：Ｓ２０）。続いて、窒化物半導体単結晶５０の表面と、裏面と、側面との全体を保護膜で被覆して、被覆基板を形成する（被覆工程：Ｓ３０）。ここで、保護膜は、非晶質のＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、及びＳｉＣ膜からなる群から選択されるいずれか１つを含むことが好ましい。なお、保護膜は、非晶質であり、後述するアニール温度に耐え、例えば、ＧａＮ結晶中のＧａと容易に置換する元素を含む材料であれば、上記の例に限られない。

次に、１３００℃より高い温度下において２０時間以上の熱処理、すなわちアニールを被覆基板に施す（熱処理工程：Ｓ４０）。熱処理温度は、１４００℃より高い温度が好ましく、１５００℃より高い温度が更に好ましく、１６００℃より高い温度が最も好ましい。熱処理工程におけるアニールは、窒素、アルゴン、ヘリウムのいずれかあるいはこれらの混合ガス等の不活性ガス中で実施することが好ましい。なお、保護膜を侵さない限り熱処理工程は、例えば、水素中、アンモニアが添加されたガス中で実施することもできる。

続いて、熱処理工程を経た被覆基板から保護膜を除去すると共に窒化物半導体自立基板を形成する（基板形成工程：Ｓ５０）。例えば、保護膜で被覆された被覆基板をスライスした後、露出面を研削・研磨することにより、窒化物半導体自立基板を形成することができる。

図２は、本発明の実施の形態の変形例に係る窒化物半導体自立基板の製造工程の流れの一例を示す。

まず、ＶＡＳ法等を用いて、円板形状であり、直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を高温で成長する（単結晶形成工程：Ｓ１５）。ＶＡＳ法の詳細については上記説明のとおりである。次に、単結晶形成工程の後、具体的には、窒化物半導体単結晶の成長直後に、成長温度近傍にて窒化物半導体単結晶の表面に０．００１分子層以上の厚さを有するＳｉ窒化膜を形成する（Ｓｉ窒化膜形成工程：Ｓ２５）。Ｓｉ窒化膜形成工程において形成するＳｉ窒化膜の厚さとしては、０．０１８分子層以上であることが好ましく、０．１５分子層以上であることが更に好ましい。また、Ｓｉ窒化膜の厚さは、１．２分子層以上であることが最も好ましい。

続いて、Ｓｉ窒化膜が形成された窒化物半導体単結晶を室温まで冷却する（冷却工程：Ｓ３５）。そして、冷却工程後、Ｓｉ窒化膜を除去すると共に窒化物半導体自立基板を形成する（基板形成工程：Ｓ４５）。

（実施の形態の効果）
本実施の形態に係る窒化物半導体自立基板によれば、大面積（すなわち、直径≧４０ｍｍ）であり、厚く（すなわち、厚さ≧１００μｍ）、低転位（≦５×１０^６／ｃｍ^２）であり、かつ、低不純物濃度（≦４×１０^１９／ｃｍ^３）である窒化物半導体単結晶を得ることができる。これにより、本実施の形態に係る窒化物半導体自立基板によれば、実用的な厚さ大きさの窒化物半導体自立基板を加工歩留良く製作することができる。更に、本実施の形態に係る窒化物半導体自立基板によれば、当該窒化物半導体自立基板を用いた発光デバイス、受光デバイス、電子デバイスの低コスト化を実現できる。

また、本実施の形態に係る窒化物半導体自立基板は、窒化物半導体単結晶の硬度を向上させることができ、窒化物半導体自立基板中に微細な亀裂（クラック）が発生することを抑制することができ、窒化物半導体自立基板上に所定の化合物半導体をエピタキシャル成長させる場合、及び／又は窒化物半導体自立基板を所定のデバイスの製造プロセスに投入した場合における窒化物半導体自立基板の割れの発生リスクも格段に低下させることができる。

また、本実施の形態に係る窒化物半導体自立基板は、当該窒化物半導体自立基板の内部のＩＩＩ族原子の空孔濃度が従来よりも格段に低減されているので、当該窒化物半導体自立基板の上に結晶成長等によりＬＤ、ＬＥＤ、トランジスタ等のデバイスを製作した場合、デバイスの特性、寿命が格段に向上することが期待できる。更に、本実施の形態に係る窒化物半導体自立基板は、従来の窒化物半導体自立基板よりも硬いため、デバイス製作時のプロセス中に割れるリスクが小さく、高いプロセス歩留が期待できる。

以下、実施例により更に詳細に説明する。ここでは、まず、比較例を説明した後、本発明に係る実施例について説明する。

（比較例）
比較例では、ＶＡＳ法を用いて、表面がＧａ極性のＣ面に近い面であるＳｉをドープしたｎ型のＧａＮ単結晶を製作した。ＶＡＳ法によるＧａＮ単結晶の製造は、図１Ｂにおいて説明したとおりである。すなわち、まず、種結晶基板としてボイド基板を準備した。ボイド基板は、サファイア基板上にＭＯＶＰＥ法等で厚さ３００ｎｍ程度のＧａＮ薄膜を成長した後、ＧａＮ薄膜の表面にＴｉを蒸着して、水素、アンモニア中で熱処理することでＴｉ層をＴｉＮの網目構造に変換しつつ、ＧａＮ層をボイド化した基板である。ボイド基板の上にＨＶＰＥ法によりＧａＮ層を厚く成長して、その後、ボイド部分よりサファイア基板を剥離して自立したＧａＮ単結晶を得た。

ここで、サファイア基板としては、Ｃ面からＡ軸あるいはＭ軸方向に０．０５°〜１°の範囲で傾斜した表面を有すると共に、厚さが３００μｍ〜８００μｍ、直径が３５ｍｍ〜１６０ｍｍの基板を用いた。上記のボイド基板製作時のＴｉの厚さは５ｎｍ〜１００ｎｍにした。また、ＨＶＰＥ法による結晶成長の条件としては、例えば、基板温度：８００℃〜１２００℃、圧力：１０ｋＰａ〜１２０ｋＰａ、成長速度：３０μｍ／ｈｒ〜１０００μｍ／ｈｒであり、５０μｍ〜１０ｃｍ厚のＧａＮ単結晶を製作した。ＩＩＩ族原料としては、ＨＶＰＥ装置内で８００℃に加熱した金属ガリウムに塩酸を吹き付けて生成したＧａＣｌガスを用いた。また、Ｖ族原料ガスとしてはＮＨ_３ガスを、ｎ型のドーパントになるＳｉ原料としてはジクロロシランガスを用いた。また、キャリアガスとしては、水素、窒素、又はこれらの混合ガスを用いた。

ＧａＮ単結晶の転位密度は、ボイド基板製作時のＴｉの厚さで決定される。Ｔｉ層が薄いほど、ＭＯＶＰＥ成長したＧａＮ層中の転位がその上のＧａＮ厚膜に伝播しやすいため、高転位密度となる。Ｔｉ厚が５ｎｍ〜１００ｎｍの範囲で得られるＧａＮ単結晶の転位密度は、１×１０^４／ｃｍ^２〜１×１０^８／ｃｍ^２の範囲である。また、ここで用いたＧａＮ単結晶は、成長終了後にいずれも表面にピットがほとんどない鏡面状態であった。ＧａＮ単結晶中の電子濃度としては、成長中のジクロロシラン流量を調整して１×１０^１５／ｃｍ^３〜１×１０^２０／ｃｍ^３の範囲の結晶を準備した。

上記の方法で得られたＧａＮ単結晶を加工して、直径３０ｍｍ〜１５２ｍｍ、厚さ８０μｍ〜６００μｍのＧａＮ自立基板を製作した。元のＧａＮ単結晶が２ｍｍより薄い場合には、ＧａＮ単結晶の表面、裏面を研削、研磨して１個の単結晶から１枚のＧａＮ自立基板を製作した。ＧａＮ単結晶が２ｍｍ以上の厚さの場合には１個のＧａＮ単結晶をスライスにより複数に分割し、その後に表裏を研削、研磨して複数枚のＧａＮ自立基板を製作した。

図３は、比較例に係るＧａＮ単結晶の電子濃度、転位密度、及び硬さの関係を示す。

具体的に、図３は、上記により製作したＧａＮ単結晶の電子濃度、転位密度、及びナノインデンテーション硬さの関係を示す。電子濃度、転位密度、ナノインデンテーション硬さとしては、全て加工後のＧａＮ自立基板に対する測定結果を採用した。電子濃度はホール測定により、転位密度はカソードルミネセンス像で観察される暗点数を計測して求めた。また、ナノインデンテーション硬さは、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲に設定して、先端径が５０ｎｍのベルコビッチ形状のダイヤモンド圧子を用いて求めた。

図３は、縦軸が転位密度、横軸が電子濃度であり、グラフ中に硬さの等高線を実線で示した。転位密度が５×１０^６／ｃｍ^２以下で電子濃度が４×１０^１９／ｃｍ^３以下の場合、ＧａＮ自立基板の（すなわち、ＧａＮ単結晶も）硬さは１９．０ＧＰａより小さく、転位密度が５×１０^６／ｃｍ^２より大きいか、電子濃度が４×１０^１９／ｃｍ^３よりも大きい場合、ＧａＮ自立基板の硬さは１９．０ＧＰａ以上であった。

図４は、比較例においてＧａＮ自立基板の硬さが１８．５ＧＰａの場合のＧａＮ単結晶の径、及び厚さと加工歩留との関係を示し、図５は、比較例においてＧａＮ自立基板の硬さが２０．０ＧＰａの場合のＧａＮ単結晶の径、厚さと加工歩留との関係を示す。

ＧａＮ単結晶が柔らかい場合（すなわち、硬さが１８．５ＧＰａの場合）であっても、径が４０ｍｍφよりも小さく、かつ、厚さが１００μｍよりも薄い場合には、９０％程度の高い加工歩留が得られた。しかし、ＧａＮ単結晶の径が４０ｍｍ以上、厚さが１００μｍ以上になると、加工歩留は３０％以下に激減した。一方、ＧａＮが硬い場合（すなわち、硬さが２０．０ＧＰａの場合）、ＧａＮ自立基板の径、厚さによらず常に５０％以上の加工歩留が得られた。

図６は、比較例においてＧａＮ単結晶の硬さと加工歩留との関係を示す。

すなわち、図６には、ＧａＮ単結晶の硬さが異なる場合に、どのように加工歩留が変化するかを調査した結果を示す。直径５２ｍｍ、厚さ１ｍｍのＧａＮ単結晶から直径５０．８ｍｍ、厚さ４３０μｍのＧａＮ自立基板を製作する場合、直径８０ｍｍ、厚さ５ｍｍのＧａＮ単結晶から直径７６．２ｍｍ、厚さ５３０μｍのＧａＮ自立基板を製作する場合、直径１６０ｍｍ、厚さ５０ｍｍのＧａＮ単結晶から直径１５２．４ｍｍ、厚さ５３０μｍのＧａＮ自立基板を製作する場合のそれぞれについて示した。いずれの場合においても、ＧａＮ単結晶の硬さが１９．０ＧＰａを境に歩留が大きく変化しており、硬さが１９．０ＧＰａよりも小さい場合に加工歩留が２２％以下であるのに対して、硬さが１９．０ＧＰａ以上の場合に、加工歩留が４０％以上に急激に上昇している。加工時にＧａＮ結晶にかかる最大負荷と、ＧａＮ結晶の硬さの相対関係により、ＧａＮが割れるかどうかが決まるため、図６のように硬さが１９．０ＧＰａを境に急激に加工歩留が上昇する挙動を示すものと考えられる。図６では、ＧａＮ単結晶の大きさとしては３種類を例に示したが、これ以外の径、厚さの場合についても、歩留の絶対値が若干異なる点を除くと、略同じ結果が得られている。

以上より、ＧａＮ自立基板製作時にある程度高い加工歩留を達成するためには、ＧａＮ単結晶の硬さが１９．０ＧＰａ以上であるのが望ましいということが分かる。しかしながら、図３からも明らかなように、比較例において製作した硬さが１９．０ＧＰａ以上であるＧａＮ自立基板は、転位密度が５×１０^６／ｃｍ^２より大きいか、電子濃度が４×１０^１９／ｃｍ^３よりも大きいものである。このような高い転位密度や不純物濃度は、デバイスの動作や寿命に悪影響を及ぼすため、これらの高転位、高不純物濃度のＧａＮ自立基板を実際のデバイス製作に適用することはできない。

比較例においても、稀に、転位密度が５×１０^６／ｃｍ^２以下で、電子濃度が４×１０^１９／ｃｍ^３以下のＧａＮ自立基板を割れずに得ることはできた。しかし、これらの基板の表面に垂直な結晶軸の向きのバラツキを調べたところ、表面に沿う長さ１０ｍｍあたり０．２°程度の大きなバラツキを有していた。ＧａＮ自立基板上に発光素子を形成する場合、その発光波長分布は表面に垂直な結晶軸の向きのバラツキの影響を受ける。素子歩留よくＬＤやＬＥＤを形成するためには、このバラツキは０．１°以下であることが望ましく、この観点から、比較例で得られるＧａＮ自立基板は、低転位、低不純物濃度のものであっても、実用に耐えないものである。比較例に係るＧａＮ自立基板の表面に垂直な結晶軸の向きのバラツキが大きい理由としては、ＧａＮ結晶が割れてはいないものの、加工中に塑性変形が生じているためと考えられる。

また、これらの基板の表面を原子間力顕微鏡により調べたところ１０μｍ四方の領域のｒｍｓ値が２０ｎｍ以上と非常に大きいことが明らかとなった。これは、加工中の塑性変形により、表面に微細なクラックや、それに起因する盛り上がりが生じているためであり、この観点からも比較例に係るＧａＮ自立基板は、実用に耐えないものであることが示された。

実施例１においては、比較例と同様にＶＡＳ法により厚さ５ｍｍ、径８０ｍｍφのＧａＮ単結晶を成長して、スライス、研削、研磨工程を経て厚さ５３０μｍ、径７６．２ｍｍφのＧａＮ自立基板を製作した。ただし、実施例１においては、ＧａＮ単結晶を加工する前にアニール処理を施している点が比較例とは異なる。また、実施例１において製作したＧａＮ単結晶はｎ型であり、キャリア濃度は１×１０^１８／ｃｍ^３、転位密度は、２×１０^６／ｃｍ^２であり、アニールを施さない場合、この単結晶の硬さは１８．３ＧＰａであった。

実施例１においてアニールは、以下の手順で実施した。ＨＶＰＥ法により結晶成長したＧａＮ単結晶を、まず、アセトン、エタノールにより洗浄した。そして、沸騰した硝酸中でＧａＮ単結晶表面に付着した異物を除去した。次に、ＧａＮ単結晶をＭＯＶＰＥ装置内に設置した後、２００℃〜７００℃の温度に加熱して、トリメチルアルミニュウム（ＴＭＡ）とアンモニアとを装置内に供給した。これにより、ＧａＮ単結晶の表面に厚さが１００ｎｍ〜１０００ｎｍの非晶質のＡｌＮ膜を保護膜として形成した。この工程は、ＧａＮ単結晶のＭＯＶＰＥ装置内への設置方法を変えて複数回実施して、ＧａＮ単結晶の表面、裏面、側面の全面を非晶質のＡｌＮ膜で被覆した。

次に、非晶質のＡｌＮ膜で覆ったＧａＮ単結晶をアニール装置に移した。そして、アニール装置内に常圧で窒素を１ｓｌｍ〜５０ｓｌｍの流量で供給しながら、１時間〜５０時間、１０００℃〜１７１０℃の温度でアニールを実施した。アニール後、ＧａＮ自立基板を、１５０℃／ｈｒの冷却速度で５００℃まで徐々に冷却した。その後、アニール装置のヒーターを切って室温まで冷却した。

その後、ＡｌＮ膜で覆われたＧａＮ単結晶に、スライス、研削、研磨を施して、ＧａＮ自立基板を製作した。ＡｌＮ膜は、ＧａＮ自立基板製作時の加工工程で全て除去され、最終的に得られるＧａＮ自立基板はＡｌＮ膜を含まない。そして、ＧａＮ基板としては、Ｃ面から０°〜５°の範囲で、Ａ軸方向、Ｍ軸方向、又はこれらの中間の方向に傾いた表面を有する基板を製作した。これらの表面の傾斜角度、傾斜方向は、以下の結果には明確な影響を及ぼさなかったので、以下ではこれら全ての場合の結果をまとめて示す。

図７は、実施例１におけるアニール温度、時間によるＧａＮ単結晶の硬さの変化を示す。

具体的に図７は、実施例１により製作したＧａＮ単結晶の硬さ（実際には、自立基板に加工してから測定した）の、アニール温度、アニール時間依存性を示す。１２００℃以下の結果は、１２１０℃の場合と略同様であったので、図７では省略した。図７を参照すると、１３００℃より低いアニール温度の場合には、５０時間までのアニールでは硬さに顕著な変化は見られなかった。一方、アニール温度が１３００℃を越え、更にアニール時間が２０時間以上となるとＧａＮ自立基板の硬さが急激に大きくなった。また、この場合、２０時間を越えて更に長い時間アニールすると、徐々に硬さが増加する傾向が示された。具体的な硬さの値は、１３１０℃、１４０５℃、１５０２℃、１６０３℃で２０時間アニールした場合の硬さはそれぞれ、１９．０ＧＰａ、２０．０ＧＰａ、２０．５ＧＰａ、２１．０ＧＰａであった。

図８は、実施例１に係るＧａＮ単結晶における硬さと加工歩留との関係を示す。

図８を参照すると、ＧａＮ単結晶の硬さの増加につれて加工歩留が向上した。硬さが１９．０ＧＰａより小さい場合には、加工歩留は１０％以下の低い値であり、硬さが１９．０ＧＰａ以上となると加工歩留は５０％以上になり、２０．０ＧＰａで６０％、２０．５ＧＰａで８０％、２１．０ＧＰａで９０％にまで向上した。硬さが２１．０ＧＰａ以上では、加工歩留は９０％〜９５％の範囲で略一定であった。

図９は、実施例１に係るＧａＮ単結晶における硬さと黄色発光の相対強度との関係を示す。

具体的に、図９は図７及び図８で説明した実施例１に係るＧａＮ自立基板のＰＬ測定結果をまとめた結果を示す。すなわち、図９は、ＧａＮ単結晶の硬さに対して、波長５５０ｎｍの位置の黄色発光強度をバンド端発光強度に対する相対値でプロットした図である。図９から明らかなように、ＧａＮ自立基板の硬さの増加に応じて、黄色発光の相対強度は単調に減少した。前述の通り、黄色発光はＧａ空孔に起因する発光であるので、図９の結果はＧａＮ自立基板の硬さの増加に応じて結晶中のＧａ空孔濃度が低下していることを示す。結晶中の空孔濃度が高いほど、応力により転位ループが発生・増殖して塑性変形しやすくなり、結晶の硬さが低下すると予想される。実施例１においても、１３００℃以上２０時間以上のアニールを施した場合には、ＧａＮ単結晶中のＧａ空孔濃度が低下して、その結果、ＧａＮ結晶の硬さが向上することにより加工歩留が向上したものと考えられる。

また、アニールによりＧａＮ結晶中のＧａ空孔濃度が低下する機構としては、アニール中に保護膜の構成原子（実施例１の場合はＡｌ原子）が結晶内を拡散してＧａ空孔位置に到達するというモデルが考えられる。実施例１でアニールにより硬さを向上させるために１３００℃よりも高い温度を要する理由は、ＧａＮ結晶内におけるＡｌ原子の拡散を促進するために１３００℃より高い温度が必要であるためと考えられる。また、ＧａＮ自立基板の硬さを増加させるためには、Ａｌ原子がＧａＮ単結晶の奥深くの領域（すなわち、加工により表に表れる領域）まで拡散することが必要であり、このため図７に示すように、アニールの効果が顕在化するまで２０時間程度の時間を要したと考えられる。

なお、実施例１においては、特に、厚さ５ｍｍ、径８０ｍｍφ、キャリア濃度１×１０^１８／ｃｍ^３、転位密度２×１０^６／ｃｍ^２のｎ型のＧａＮ単結晶から、スライス、研削、研磨工程を経て厚さ５３０μｍ、径７６．２ｍｍφのＧａＮ自立基板を製作する場合について説明した。また、実施例１の変形例についても実施例１と略同一の結果が得られた。すなわち、厚さが１００μｍ〜１０ｃｍ、直径が４０ｍｍ〜１６０ｍｍ、キャリア濃度が１×１０^１５／ｃｍ^３〜４×１０^１９／ｃｍ^３、転位密度が１×１０^４／ｃｍ^２〜５×１０^６／ｃｍ^２の範囲のｎ型のＧａＮ単結晶から、スライス、研削、研磨工程を経て、厚さが１００μｍ〜６００μｍ、径が４０ｍｍ〜１５２．４ｍｍの範囲のＧａＮ自立基板を製作する場合に関して、実施例１と略同一の結果が得られることを確認した。

以上から、実施例１により製作した、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、不純物濃度が４×１０^１９／ｃｍ^３以下であり、硬さが１９．０ＧＰａ以上であるＧａＮ自立基板において、加工歩留を従来以上の５０％以上に向上できることが示された。更に、ＧａＮ基板の硬さを２０．０ＧＰａ、２０．５ＧＰａ、２１．０ＧＰａにすることにより、加工歩留を更に改善でき、それぞれ６０％以上、８０％以上、９０％以上にまで向上できることが示された。

また、比較例と同様に、実施例１で得られたＧａＮ自立基板の表面に垂直な結晶軸の向きのバラツキを調べたところ、転位密度が５×１０^６／ｃｍ^２以下では、表面に垂直な結晶軸の向きのバラツキが、表面に沿う長さ１０ｍｍあたり０．１°以下、転位密度が１×１０^６／ｃｍ^２以下の場合にはバラツキが０．０５°以下と、比較例よりも格段に改善しており、ＬＤやＬＥＤ等への応用に十分な値であった。これは、ＧａＮ結晶が硬くなり塑性変形が抑制された結果である。更に、実施例１に係るＧａＮ自立基板の表面には、比較例で見られたような塑性変形起因のクラック、盛り上がりは観察されず、１０μｍ四方の領域のｒｍｓ値は３ｎｍ以下であった。この値もＬＤやＬＥＤ等への応用に十分な値であった。

実施例１と同様にして実施例２に係るＧａＮ自立基板を製造した。具体的には、保護膜の種類、膜の堆積方法、条件を様々に変えて製造した。ここで保護膜としては、ＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＣ膜、カーボン膜、Ｉｒ膜を用い、堆積方法はＭＯＶＰＥ法、プラズマＣＶＤ法、スパッタリング法、ゾルゲル法を用いた。結果としては、実施例１と同様の結果が得られる場合と、実施例１のようなＧａＮ結晶の硬さの増大及び加工歩留の向上が見られない場合があった。

具体的に、実施例１と同様の結果が得られたのは、保護膜が非晶質のＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、ＳｉＣ膜であった場合のみであった。一方、結晶性のＡｌＮ膜、ＢＮ膜、ＳｉＣ膜や、非晶質、結晶性に関わらずカーボン膜やＩｒ膜では、ＧａＮ結晶の硬さの向上は見られなかった。

以上の結果より、上述した第１の方法によりＧａＮ結晶の硬さが向上するのは、アニール時の保護膜が、１）アニール時の温度、雰囲気に耐える、２）膜がＡｌ、Ｂ、Ｓｉを含む、３）膜が非晶質の膜である、という３つの条件を満たす場合のみであることが示された。例えば、ＡｌＮ膜をＭＯＶＰＥ法により８００℃〜１２００℃で堆積した場合には、結晶性のＡｌＮ膜になり、アニール後のＧａＮ結晶の硬さの向上や、加工歩留の向上は見られなかった。また、非晶質のカーボン膜を３００℃の低温で、スパッタリング法により堆積した場合も同様に、ＧａＮ結晶の硬さの向上は見られなかった。

そして、「２）膜がＡｌ、Ｂ、Ｓｉを含む」点については、アニール時にＧａ空孔サイトに入り空孔を消滅させる原子として、実施例１のＡｌ以外でも、Ｇａ原子と容易に置換する原子（すなわち、ＩＩＩ族原子、ＩＩＩ族サイトに置換する不純物）であれば良いということを意味している。実施例２においては、Ａｌ以外にはＢ、Ｓｉを用いることができるが、Ｂ及びＳｉ以外であっても、Ｇａと容易に置換可能な原子であればＡｌの代わりに用いることができる。また、「３）膜が非晶質の膜である」については、保護膜が結晶性の場合、保護膜は下地のＧａＮ単結晶上にエピタキシャルに成長すると考えられる。この場合、ＧａＮ単結晶表面に転位芯が存在すると、転位は保護膜内部を貫通して保護膜の表面にまで達する。このため、膜が結晶性を有する膜である場合には、保護膜が転位芯を覆い隠し空孔の発生を抑制する効果が得られないと考えられる。

実施例３では、比較例と同様にＶＡＳ法により厚さ５ｍｍ、径８０ｍｍφのＧａＮ単結晶を成長して、スライス、研削、研磨工程を経て厚さ５３０μｍ、径７６．２ｍｍφのＧａＮ自立基板を製作した。実施例１と同様に、ＧａＮ単結晶はｎ型にすると共に、キャリア濃度は１×１０^１８／ｃｍ^３、転位密度は、２×１０^６／ｃｍ^２にした。ただし、実施例３では、ＨＶＰＥ装置内でのＧａＮ成長を停止した直後の冷却開始前に、ＨＶＰＥ装置内にＳｉ原料のジクロロシランとアンモニアを導入して、ＧａＮ単結晶の表面にＳｉ窒化膜を堆積した点が実施例１とは異なる。また、実施例１で実施した成長後の保護膜を形成してのアニールは実施していない。成長直後に堆積したＳｉ窒化膜の厚さは０．０００１分子層〜３０分子層の間であり、堆積速度は０．０００１分子層／秒〜１分子層／秒の間に設定して、堆積時間は１秒〜３０秒の間にした。このＳｉ窒化膜は、ＧａＮ自立基板を製作する加工工程で除去される。

図１０は、実施例３に係るＧａＮ自立基板の製造におけるＳｉ窒化膜厚さとＧａＮ単結晶の硬さとの関係を示す。

図１０に示したように、Ｓｉ窒化膜厚さが増すに従い、ＧａＮ自立基板の硬さが向上した。Ｓｉ窒化膜の厚さが０．００１分子層より小さい場合には、比較例と同様にＧａＮ自立基板の硬さは１８．３ＧＰａ程度であったが、Ｓｉ窒化膜が０．００１分子層以上になると、ＧａＮ自立基板の硬さは１９．０ＧＰａ以上になった。更に、Ｓｉ窒化膜の厚さが０．０１８分子層、０．１５分子層、１．２分子層と増えるにつれて、ＧａＮ自立基板の硬さは２０．０ＧＰａ、２０．５ＧＰａ、２１．０ＧＰａと増加した。

図１１は、実施例３に係るＧａＮ単結晶の硬さと加工歩留との関係を示す。

また、Ｓｉ窒化膜の厚さの増加に伴うＧａＮ自立基板の硬さの増加に伴い、図１１に示すように加工歩留が改善した。Ｓｉ窒化膜の厚さが０．００１分子層より小さく、ＧａＮ自立基板の硬さが１９ＧＰａより小さい場合の加工歩留は、比較例と同様に１０％以下であったが、Ｓｉ窒化膜の厚さが０．００１分子層以上になりＧａＮの硬さが１９．０ＧＰａ以上になると、加工歩留は５０％以上に改善した。また、ＧａＮ自立基板の硬さが２０．０ＧＰａ以上では６０％以上の加工歩留が得られ、硬さが２０．５以上２１．０ＧＰａ以上になると、歩留はそれぞれ８０％以上、９０％以上へと更に改善した。

実施例３で得られたＧａＮ自立基板のＰＬ測定を行った結果、図９と同様にＧａＮ自立基板が硬くなればなるほど、ＰＬでの黄色発光強度が低下していることが明らかとなった。このことから、実施例３においてもＧａＮ自立基板の硬さが増したのは、ＧａＮ結晶中のＧａ空孔濃度が減少したためであると判断できる。すなわち、ＧａＮ成長直後にＳｉ窒化膜を堆積することで、ＧａＮ単結晶中のＧａ空孔濃度を低減できることが示された。

比較例、実施例１、及び実施例２において成長後のＧａＮ単結晶でＧａ空孔濃度が高かったことと上記の結果とを併せて考えると、ＧａＮ結晶内に多量のＧａ空孔が発生するタイミングは、成長中ではなくＧａＮの成長を停止した後であると思われる。つまり、Ｓｉ窒化膜によりＧａＮ単結晶中のＧａ空孔濃度が低減したと上述したが、正確には、Ｓｉ窒化膜によりＧａ空孔の増加を防止できたものと考えられる。比較例、実施例１、及び実施例２では、成長停止直後にＳｉ窒化膜を堆積していないので、成長停止後の冷却中にＧａ空孔が増加したと考えられる。

Ｓｉ窒化膜により、ＧａＮ結晶中のＧａ空孔の増加を防止できるのは、Ｓｉ窒化膜が転位芯を覆い、そこに存在する未結合手を終端するためと考えられる。上述のように、転位芯には未結合手が多数存在しており、Ｇａ空孔が発生しやすい状態にある。結晶成長中においてはＧａが連続的に供給されているため空孔はできてもすぐに消滅するが、成長を停止すると発生したＧａ空孔が生き延び、転位を通ってＧａＮ結晶の内部に拡散する。これにより、得られるＧａＮ単結晶中には多量のＧａ空孔が含まれることになる。ＧａＮの成長を停止した直後にＳｉ窒化膜により転位芯を被覆すれば、転位芯での空孔の発生を抑制でき、Ｇａ空孔濃度の増加を防止できるものと考えられる。

また、Ｓｉ窒化膜の厚さが０．００１分子層と極薄い場合にも、一定の効果が得られているのは、Ｓｉ窒化膜が転位芯の部分に選択的に堆積するためと考えられる。これは、未結合手の多い転位芯部分にＳｉが優先的に付着するためと思われる。更に、図１０ではＳｉ窒化膜の厚さは３０分子層までであったが、Ｓｉ窒化膜の厚さが１．２分子層以上ではＧａＮ単結晶の固さは略一定で飽和しており、Ｓｉ窒化膜の厚さとしてはこれ以上厚くする必要はないと思われる。しかしながら、上記のＳｉ窒化膜の作用メカニズムから考えると、Ｓｉ窒化膜が３０分子層以上の厚い膜であっても問題はないと思われる。

実施例３では、特に厚さ５ｍｍ、径８０ｍｍφ、キャリア濃度１×１０^１８／ｃｍ^３、転位密度２×１０^６／ｃｍ^２のｎ型のＧａＮ単結晶から、スライス、研削、研磨工程を経て厚さ５３０μｍ、径７６．２ｍｍφのＧａＮ自立基板を製作する場合について説明したが、実施例３の変形例についても略同一の結果が得られた。具体的には、厚さが１００μｍ〜１０ｃｍ、直径が４０ｍｍ〜１６０ｍｍ、キャリア濃度が１×１０^１５／ｃｍ^３〜４×１０^１９／ｃｍ^３、転位密度が１×１０^４／ｃｍ^２〜５×１０^６／ｃｍ^２の範囲のｎ型のＧａＮ単結晶から、スライス、研削、研磨工程を経て、厚さが１００μｍ〜６００μｍ、径が４０ｍｍ〜１５２．４ｍｍの範囲のＧａＮ自立基板を製作する場合に関して、略同一の結果が得られることを確認した。

以上から、実施例３により製作した、直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、不純物濃度が４×１０^１９／ｃｍ^３以下であり、硬さが１９．０ＧＰａ以上であるＧａＮ自立基板において、加工歩留を従来以上の５０％以上に向上できることが示された。更に、ＧａＮ基板の硬さを２０．０ＧＰａ、２０．５ＧＰａ、２１．０ＧＰａにすることにより、加工歩留を更に改善でき、それぞれ６０％以上、８０％以上、９０％以上にまで向上できることが示された。

また、比較例と同様に、実施例３で得られたＧａＮ自立基板の表面に垂直な結晶軸の向きのバラツキを調べたところ、転位密度が５×１０^６／ｃｍ^２以下では、表面に垂直な結晶軸の向きのバラツキが、表面に沿う長さ１０ｍｍあたり０．１°以下、転位密度が１×１０^６／ｃｍ^２以下の場合にはバラツキが０．０５°以下と、比較例よりも格段に改善しており、ＬＤやＬＥＤ等への応用に十分な値であることが示された。更に、得られたＧａＮ自立基板の表面には、比較例で観察されたような塑性変形起因のクラック、盛り上がりは観察されず、１０μｍ四方の領域のｒｍｓ値は３ｎｍ以下であった。この値もＬＤやＬＥＤ等への応用に十分な値であった。

ＧａＮ単結晶の転位密度を１×１０^４／ｃｍ^２、１×１０^５／ｃｍ^２、１×１０^６／ｃｍ^２と変える以外、実施例１〜３と同様にして実施例４に係るＧａＮ自立基板を製造した。アニール前のＧａＮ単結晶の硬さはそれぞれ、１８．１５ＧＰａ、１８．２ＧＰａ、１８．２５ＧＰａ程度であったが、それ以外の点では実施例１〜３と略同様の結果が得られた。

ｎ型ドーパントをＯ、Ｇｅ、Ｓｅ、又はＴｅに代える以外、実施例１〜４と同様にして実施例５に係るＧａＮ自立基板を製造した。この場合にも、実施例１〜４と略同様の結果が得られた。

ＨＶＰＥ成長時のドーパントを、Ｍｇ、Ｚｎ、Ｂｅ、又はＣに変える以外、実施例１〜４と同様にして実施例６に係るＧａＮ自立基板を製造した。得られたＧａＮ単結晶を酸素雰囲気中、６００℃、３０分間アニールしたところ、ＧａＮ単結晶はキャリア濃度が１×１０^１６／ｃｍ^３〜４×１０^１８／ｃｍ^３のｐ型、又は抵抗率が１×１０^５Ωｃｍ以上の半絶縁性となった。この場合ＰＬの黄色発光は強度が非常に弱く、明確なＰＬデータは得られなかったが、ＧａＮ単結晶の硬さと加工歩留については、実施例１〜４と同様の結果が得られた。このことから、ｐ型又は半絶縁性のＧａＮ自立基板においても、ｎ型のＧａＮ自立基板の同様のメカニズムにより硬さが向上し、加工歩留が向上しているものと考えられる。

表面がＲ面又はＭ面のサファイア基板を用いて製作したボイド基板を用いる以外、実施例１〜６と同様にして実施例７に係るＧａＮ自立基板を製造した。この場合に得られるＧａＮ自立基板は、Ｍ面から０°〜５°の範囲でＡ軸、Ｃ軸、又はこれらの軸の中間の方向に傾いた基板であったが、それ以外の点では略実施例１〜６と同様の結果が得られた。

（実施例の変形例１）
ＨＶＰＥ法に代えて、ＭＢＥ法、ＭＯＶＰＥ法、昇華法のそれぞれを用いてＧａＮ単結晶を成長する以外、実施例１〜７と同様にして変形例１に係るＧａＮ自立基板を製造した。いずれの場合にも、実施例１〜７と略同様な結果が得られた。

（実施例の変形例２）
実施例１、実施例２、実施例４〜７において採用した成長後のＧａＮ単結晶に保護膜を堆積してアニールする手法を、安熱合成法、高圧合成法で成長したＧａＮ単結晶に対して実施した。いずれの場合にも、実施例１、実施例２、及び実施例４〜７と略同様な結果が得られた。

（実施例の変形例３）
保護膜堆積方法をプラズマＣＶＤ法、光ＣＶＤ法、塗布法に変える以外、実施例１、実施例２、及び実施例４〜７と同様にして変形例３に係るＧａＮ自立基板を製造した。いずれの場合にも、実施例１、実施例２、及び実施例４〜７と略同様な結果が得られた。

（実施例の変形例４）
ＧａＮ結晶をＡｌＮ結晶に置き換える以外、実施例１〜７と同様にして、変形例４に係るＡｌＮ自立基板を製造した。この場合、ＡｌＮはＧａＮと略同じ挙動を示す結果が得られ、実施例１〜７と略同じ結果を得た。

以上、本発明の実施の形態及び実施例を説明したが、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

Claims (11)

1. 直径が４０ｍｍ以上、厚さが１００μｍ以上であり、転位密度が５×１０^６／ｃｍ^２以下であり、Ｎａ及びＬｉを実質的に含まず、且つ、不純物濃度が４×１０^１９／ｃｍ^３以下であり、最大荷重が１ｍＮ以上５０ｍＮ以下の範囲内におけるナノインデンテーション硬さが１９．０ＧＰａ以上である窒化物半導体自立基板。
2. Ｃ面から０°以上５°以下の範囲で傾斜した表面を有する請求項１に記載の窒化物半導体自立基板。
3. Ｍ面から０°以上５°以下の範囲で傾斜した表面を有する請求項１に記載の窒化物半導体自立基板。
4. 基板面内の各点での基板表面に対する法線に最も近い方向を向いた結晶軸の向きが、前記基板表面に沿う長さ１０ｍｍあたり０．１°以下のバラツキを有する請求項１〜３のいずれか１項に記載の窒化物半導体自立基板。
5. １０μｍ四方の領域のｒｍｓ値が３ｎｍ以下である表面を有する請求項１〜４のいずれか１項に記載の窒化物半導体自立基板。
6. 直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を準備する単結晶準備工程と、
   前記窒化物半導体単結晶の表面と、裏面と、側面との全体を非晶質の保護膜で被覆して、被覆基板を形成する被覆工程と、
   １３００℃より高い温度下において２０時間以上の熱処理を前記被覆基板に施す熱処理工程と、
   前記熱処理工程を経た前記被覆基板から前記保護膜を除去して窒化物半導体自立基板を形成する基板形成工程と
   を備える窒化物半導体自立基板の製造方法。
7. 前記被覆工程は、前記保護膜として、非晶質のＡｌＮ膜、ＢＮ膜、Ｓｉ酸化膜、Ｓｉ窒化膜、及びＳｉＣ膜からなる群から選択されるいずれか１つを含む請求項６に記載の窒化物半導体自立基板の製造方法。
8. 直径が４０ｍｍ以上、厚さが１００μｍ以上の窒化物半導体単結晶を加熱状態で成長して形成する単結晶形成工程と、
   前記単結晶形成工程の直後、成長温度近傍にて前記窒化物半導体単結晶の表面に０．００１分子層以上の厚さを有するＳｉ窒化膜を形成するＳｉ窒化膜形成工程と、
   前記Ｓｉ窒化膜が形成された前記窒化物半導体単結晶を室温まで冷却する冷却工程と、
   冷却工程後、前記Ｓｉ窒化膜を除去することにより窒化物半導体自立基板を形成する基板形成工程と
   を備える窒化物半導体自立基板の製造方法。
9. 前記Ｓｉ窒化膜形成工程は、０．０１８分子層以上の厚さを有する前記Ｓｉ窒化膜を形成する請求項８に記載の窒化物半導体自立基板の製造方法。
10. 請求項１〜５のいずれか１項に記載の窒化物半導体自立基板を含む窒化物半導体デバイス。
11. 請求項６〜９のいずれか１項に記載の窒化物半導体自立基板の製造方法により製造された窒化物半導体自立基板を含む窒化物半導体デバイス。

Images