[go: up one dir, main page]

JP5120605B2 - 半導体モジュール及びインバータ装置 - Google Patents

半導体モジュール及びインバータ装置 Download PDF

Info

Publication number
JP5120605B2
JP5120605B2 JP2007135683A JP2007135683A JP5120605B2 JP 5120605 B2 JP5120605 B2 JP 5120605B2 JP 2007135683 A JP2007135683 A JP 2007135683A JP 2007135683 A JP2007135683 A JP 2007135683A JP 5120605 B2 JP5120605 B2 JP 5120605B2
Authority
JP
Japan
Prior art keywords
substrates
switching element
substrate
semiconductor module
refrigerant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007135683A
Other languages
English (en)
Other versions
JP2008294069A (ja
Inventor
一雄 青木
純司 鶴岡
誠二 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2007135683A priority Critical patent/JP5120605B2/ja
Priority to CN2008800063732A priority patent/CN101622709B/zh
Priority to DE112008000533T priority patent/DE112008000533B4/de
Priority to PCT/JP2008/052539 priority patent/WO2008142887A1/ja
Priority to US12/078,164 priority patent/US7859103B2/en
Publication of JP2008294069A publication Critical patent/JP2008294069A/ja
Application granted granted Critical
Publication of JP5120605B2 publication Critical patent/JP5120605B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、ベースプレートと、該ベースプレートの一方の面に載置され、スイッチング素子、ダイオード素子、及び接続端子領域をそれぞれ備えた複数の基板と、前記ベースプレートの他方の面に接するように設けられた冷媒流路と、を備えた半導体モジュール及びインバータ装置に関する。
例えば、ハイブリッド車両や電動車両等に用いるような大きな出力の電動機を駆動するためのインバータ回路では、当該インバータ回路を構成するスイッチング素子を備えた半導体モジュールは、発熱量が多く、更に小型化が要求される。このため、半導体モジュールの冷却構造として水冷方式が用いられることが多い。このような水冷方式の半導体モジュールの構成として、例えば下記の特許文献１には、図１４に示すような構成が開示されている。この図において、（ａ）は平面図、（ｂ）は側面図、（ｃ）は正面図である。この図に示す半導体モジュール１０１は、裏面にストライプ状のフィン１０３が形成されたベースプレート１０２と、このベースプレート１０２の上面に載置された６つの基板１０４とを備えている。また、ベースプレート１０２の下面には、図示しない水路カバーがフィン１０３の底面（図１４（ｂ）におけるフィン１０３の下側の面）に接するように設けられ、これによって複数のフィン１０３間にそれぞれ冷媒流路１０５が形成される。したがって、この半導体モジュール１０１では、冷媒の流れ方向Ｄはベースプレート１０２の長手方向（図１４における左右方向）となっている。そして、ベースプレート１０２上に載置された６つの基板１０４は、冷媒の流れ方向Ｄに直列に配置されている。
また、各基板１０４上には、スイッチング素子１０６としてのＩＧＢＴ（Insulated Gate Bipolar Transistor）素子と、ダイオード素子１０７とがそれぞれ２つずつ配置されている。また、各基板１０４に隣接して、各基板１０４上の素子１０６、１０７と図示しない制御基板との電気的な接続のためのワイヤボンディングが行われる接続端子領域１０８が配置されている。そして、この基板１０４上では、２つのスイッチング素子１０６と２つのダイオード素子１０７とが、冷媒の流れ方向Ｄに対する直交方向に一つずつ交互に並べて配置されている。また、接続端子領域１０８は、冷媒の流れ方向Ｄに一対の基板１０４Ａ、１０４Ｂが対向する側とは反対側に配置されている。
特開２００４−３４９３２４号公報（第６−７頁、第５図）
上記の図１４に示す半導体モジュールの構成では、６つの基板１０４の全てが、冷媒の流れ方向Ｄに直列に配置されているために、複数のフィン１０３間に形成された各冷媒流路１０５を流れる同じ冷媒の流れが、複数（少なくとも３つ）のスイッチング素子１０６を順次冷却する構成となっている。このため、各冷媒流路１０５を流れる冷媒の温度が次第に上昇することになり、下流側のスイッチング素子１０６の冷却性能が低下するという問題があった。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、ベースプレートの一方の面に複数の基板が載置され、他方の面に接するように冷媒流路が設けられた構成に関して、全ての基板のスイッチング素子を適切に冷却することができる構成を備えた半導体モジュール及びインバータ装置を提供することにある。
上記目的を達成するための本発明に係る、ベースプレートと、該ベースプレートの一方の面に載置され、スイッチング素子及びダイオード素子をそれぞれ備えた複数の基板と、前記ベースプレートの他方の面に接するように設けられた冷媒流路と、を備えた半導体モジュールの特徴構成は、前記冷媒流路内に所定方向の平行な冷媒の流れを形成する平行流形成手段を備え、前記各基板は、前記スイッチング素子と前記ダイオード素子とが前記冷媒の流れ方向に対する直交方向に並べて配置され、前記複数の基板は、一対の下アーム用スイッチング素子及び上アーム用スイッチング素子のいずれか一方をそれぞれ備えた一対の基板を一組とし、複数組が前記直交方向に並べて配置されるとともに、前記各組を構成する前記一対の基板が前記冷媒の流れ方向に直列に配置され、前記各組を構成する前記一対の基板の一方の基板では前記直交方向の一方側に前記スイッチング素子が配置され、他方の基板では前記直交方向の前記一方側に前記ダイオード素子が配置されている点にある。
この特徴構成によれば、ベースプレートの一方の面に載置された複数の基板のそれぞれのスイッチング素子とダイオード素子とが、ベースプレートの他方の面に設けられた冷媒流路内の冷媒の流れ方向に対する直交方向に並べて直列に配置される構成において、各組を構成して冷媒の流れ方向に直列に配置される一対の基板のそれぞれのスイッチング素子が、互いに、冷媒の流れ方向に対する直交方向にほぼ異なる位置となるように配置されることになる。また、この特徴構成によれば、一対の下アーム用スイッチング素子及び上アーム用スイッチング素子のいずれか一方をそれぞれ備えた一対の前記基板を一組とし、複数組が前記直交方向に並べて配置されているので、複数組の基板をベースプレート上に配置した場合であっても、一組を構成する一対の基板以上に多くの基板が冷媒の流れ方向Ｄに配置されることがない。
よって、冷媒流路内の平行な冷媒の流れに沿ってみた場合に、同じ冷媒の流れが、基本的に一対の基板のいずれか一方のスイッチング素子のみを冷却する構成にできる。したがって、一対の基板の双方のスイッチング素子をそれぞれ適切に冷却することができる。換言すれば、冷媒の流れ方向の上流側で一方の基板のスイッチング素子の冷却を行って温度が上昇した同じ冷媒の流れが、下流側で更に他方の基板のスイッチング素子の冷却を行う構成となることにより生じる、下流側のスイッチング素子の冷却性能の低下を抑制できる。よって、ベースプレートの一方の面に載置された全ての基板のスイッチング素子を適切に冷却することが可能となる。
ここで、前記一対の基板は、互いに同一の構成を有し、点対称に配置されていると好適である。
この構成によれば、上記のように、冷媒の流れ方向に直列に配置される一対の基板のそれぞれのスイッチング素子が、互いに、冷媒の流れ方向に対する直交方向にほぼ異なる位置となるように配置しつつ、それら一対の基板を共通化することができる。したがって、冷媒の流れ方向に直列に配置される一対の基板のそれぞれのスイッチング素子が、互いに、冷媒の流れ方向に対する直交方向にほぼ異なる位置となるように配置するために、素子等の配置が異なる複数種類の基板を用いる必要がなく、半導体モジュールの製造コストの上昇を抑制することができる。
また、前記各基板は、前記スイッチング素子に対して前記冷媒の流れ方向に位置を異ならせて配置された接続端子領域を備え、前記一対の基板の一方又は双方の前記接続端子領域が、各基板の前記スイッチング素子よりも他方の基板側に配置されていると好適である。
この構成によれば、一対の基板のそれぞれが有する２つのスイッチング素子が、冷媒の流れ方向に、少なくとも一方の基板の接続端子領域を挟んで配置されることになる。これにより、最も発熱するスイッチング素子を、一対の基板間で互いに離れた位置に配置することができ、一対の基板のスイッチング素子のそれぞれから伝達された熱により、ベースプレート上で熱干渉が生じることを抑制できる。したがって、全ての基板のスイッチング素子を適切に冷却することが可能となる。
また、前記各基板は、前記スイッチング素子を複数備えるとともに、前記スイッチング素子と同数の前記ダイオード素子及び接続端子領域を備え、前記複数の接続端子領域が、前記スイッチング素子及び前記ダイオード素子に対して前記直交方向のいずれか一方側に配置されるとともに、前記冷媒の流れ方向に直列に配置されていると好適である。
この構成によれば、各基板が、スイッチング素子、ダイオード素子及び接続端子領域をそれぞれ複数備える場合に、複数の接続端子領域が、直交方向の同じ側において、冷媒の流れ方向に直列に配置されるので、各基板の接続端子領域に固着されるリードピン等の端子を冷媒の流れ方向に一列にまとめて配置することができる。更に、冷媒の流れ方向に直列に配置される一対の基板を一組とした場合における、隣接する一方の組の下アーム用スイッチング素子を備えた基板の接続端子領域と、他方の組の上アーム用スイッチング素子を備えた基板の接続端子領域とが、隣接する２つの組間で対向するように配置されるので、これらの２つの基板の接続端子領域に固着されるリードピン等の端子も、冷媒の流れ方向に一列にまとめて配置することができる。したがって、複数の基板の上方に配置され、リードピン等の端子が接続される制御基板の配線パターン等の構成を簡略化することが可能となる。
また、前記平行流形成手段は、前記ベースプレートの前記他方の面に沿って互いに平行に配置された複数のフィンであると好適である。
この構成によれば、冷媒流路内に複数のフィンに沿った方向の平行な冷媒の流れを適切に形成することができる。また、複数のフィンを設けたことによって冷媒流路の表面積を広くすることができるため、基板からベースプレートに伝達された熱を効率的に放熱することができる。
また、前記各組における前記冷媒の流れ方向の下流側に配置された前記基板の前記スイッチング素子について設けられた温度検出手段を用いて、前記各組を構成する前記一対の基板の双方のスイッチング素子の温度管理のための温度検出を行うと好適である。
この構成によれば、冷媒の流れ方向の上流側に配置された基板のスイッチング素子についての温度検出手段を省略することができる。したがって、温度検出手段の構成を簡略化することができ、半導体モジュールの製造コストを低減することができる。また、通常は、冷媒の流れ方向の上流側よりも下流側の方が冷媒の温度が上昇し、下流側に配置された基板のスイッチング素子の方が、上流側に配置された基板のスイッチング素子よりも高温になる可能性が高い。そのため、下流側に配置された基板のスイッチング素子の温度検出結果のみを用いて温度管理を行っても、上流側に配置された基板のスイッチング素子の温度が所定の動作保障温度範囲を超えることはなく、問題は生じない。
また、グランドに接続された前記下アーム用スイッチング素子について設けられた温度検出手段を用いて、前記各組を構成する前記一対の基板の双方のスイッチング素子の温度管理のための温度検出を行うと好適である。
この構成によれば、温度検出手段を、グランドの電位を基準とした構成とすることができる。したがって、電源電位を基準とした温度検出手段に比べて構成を簡略化することが可能となり、半導体モジュールの製造コストを低減することができる。
また、前記複数の基板として、三相交流用のインバータ回路を構成する各相の下アーム用スイッチング素子及び上アーム用スイッチング素子のいずれかをそれぞれ備えた６つの基板が前記ベースプレートの前記一方の面に載置されていると好適である。
この構成によれば、三相交流用のインバータ回路を構成する全てのスイッチング素子を、ベースプレートに一体的に備えることになるので、この半導体モジュールを用いて、小型で軽量の三相交流用のインバータ回路を容易に構成することが可能となる。
また、前記のような三相交流用のインバータ回路を構成する半導体モジュールによりインバータ装置を構成すると好適である。
１．第一の実施形態
本発明の第一の実施形態について図面に基づいて説明する。本実施形態においては、本発明を三相交流用のインバータ回路を構成するインバータ装置としての半導体モジュール１に適用した例について説明する。図１は、本実施形態に係る半導体モジュール１の要部の構成を示す平面図である。図２は、図１のII−II断面図、図３は、図１のIII−III断面図、図４は、図２のIV−IV断面図である。図５は、この半導体モジュール１の断面斜視図である。図６は、本実施形態に係るインバータ回路１１の配線図である。図７は、本実施形態に係る半導体モジュール１の全体の構成を示す平面図であり、図８は、図７のVIII−VIII断面図である。なお、図１〜図５では、ベースプレート２より上の基板３以外の構成を省略して示している。
これらの図に示すように、この半導体モジュール１は、ベースプレート２の上面２Ａに載置された基板３の、特に最も発熱量が多いスイッチング素子４の冷却を行うための冷媒流路７を含む冷却構造を備えている。また、図６に示すように、この半導体モジュール１は、三相交流電動機３１の駆動用のインバータ回路１１を構成するため、図１に示すように、スイッチング素子４及びダイオード素子５をそれぞれ備えた６つの基板３を、ベースプレート２の上面２Ａに載置して構成されている。更に、図７及び図８に示すように、この半導体モジュール１では、ベースプレート２上に、６つの基板３を囲むようにケース４１が載置されており、このケース４１によって各基板３上のスイッチング素子４の動作制御等を行うための制御基板９が支持されている。以下、この半導体モジュール１の各部の構成について詳細に説明する。
１−１．基板の冷却構造
まず、図１〜図５に基づいて、半導体モジュール１における基板３の冷却構造について説明する。図１に示すように、この半導体モジュール１は、ベースプレート２と、このベースプレート２の上面２Ａに載置された６つの基板３と、ベースプレート２の下面２Ｂに接するように設けられた冷媒流路７とを備えている。ここで、冷媒流路７内には、所定方向の平行な冷媒の流れを形成する平行流形成手段としての複数のフィン８が設けられている。図２〜図５に示すように、複数のフィン８は、ベースプレート２の下面２Ｂに沿って互いに平行に配置されている。ここでは、各フィン８は、ベースプレート２の下面２Ｂに対して垂直に立設された所定厚さの板状に形成されており、ベースプレート２の下面２Ｂの切削加工等によってベースプレート２と一体的に形成されている。また、複数のフィン８の間隔はほぼ一定とされ、複数のフィン８の高さも一定とされている。そして、図１に示すように、複数のフィン８に平行な方向（図１における下から上に向かう方向）が冷媒の流れ方向Ｄとなる。また、この冷媒の流れ方向Ｄに対して直交する方向が、冷媒の流れ方向に対する直交方向Ｃ（図１における左右方向、以下単に「直交方向Ｃ」という。）となる。なお、本実施形態においては、ベースプレート２の上面２Ａが本発明における一方の面に相当し、下面２Ｂが本発明における他方の面に相当する。
図２、図３、及び図５に示すように、ベースプレート２は、水路形成部材１２により支持されている。また、水路形成部材１２の底面を覆うように、平板状の底板部材１３が設けられている。ここで、水路形成部材１２は、平面形状がベースプレート２とほぼ同じ形状とされた、直方体状の外形を有している。そして、水路形成部材１２は、その外周を囲む周壁１２ａと、この周壁１２ａの内側に形成された当接板部１２ｂ及び仕切り壁部１２ｃを有している。そして、周壁１２ａの上面が、ベースプレート２の下面２Ｂに当接しており、周壁１２ａの下面が底板部材１３に当接している。当接板部１２ｂは、フィン８の底面（図２及び図３の下面）に接するように設けられた板状部である。よって、複数のフィン８と当接板部１２ｂとにより囲まれた複数の細長い空間のそれぞれにより冷媒流路７が形成される。したがって、複数のフィン８により区切られた複数の冷媒流路７のそれぞれを流れる冷媒により、複数本の平行な冷媒の流れが形成される。また、仕切り壁部１２ｃは、直交方向Ｃに沿って設けられ、当接板部１２ｂの下方の空間を２つに仕切る壁状部材である。ここでは、図３及び図５における仕切り壁部１２ｃの右側の空間が流入側冷媒溜り１４Ａとされ、左側の空間が流出側冷媒溜り１４Ｂとされている。
そして、流入側冷媒溜り１４Ａは、流入側絞り部１５Ａを介して冷媒流路７に連通し、流出側冷媒溜り１４Ｂは、流出側絞り部１５Ｂを介して冷媒流路７に連通している。流入側絞り部１５Ａ及び流出側絞り部１５Ｂは、水路形成部材１２の周壁１２ａと当接板部１２ｂとの間の隙間により構成されている。図４に示すように、流入側絞り部１５Ａ及び流出側絞り部１５Ｂは、いずれも直交方向Ｃに長いスリット状の開口部とされている。また、流入側冷媒溜り１４Ａ、流出側冷媒溜り１４Ｂ、流入側絞り部１５Ａ、及び流出側絞り部１５Ｂは、いずれも冷媒流路７の全幅Ｗと同じ直交方向Ｃの長さを有している。
そして、冷媒は、以下のように流れる。すなわち、図４に示すように、冷媒は、図示しないポンプの吐出圧等によって、流入路１６Ａから流入して流入側冷媒溜り１４Ａに送られる。そして、この流入側冷媒溜り１４Ａに充満した冷媒が、図３〜図５に示すように、流入側絞り部１５Ａを通過して複数のフィン８間の冷媒流路７に流入する。そして、冷媒流路７内を通る際に、冷媒がベースプレート２及びフィン８との間で熱交換を行い、ベースプレート２上の基板３の冷却を行う。そして、冷媒流路７を通過した冷媒は、流出側絞り部１５Ｂを通過して流出側冷媒溜り１４Ｂに送られる。その後、流出側冷媒溜り１４Ｂに充満した冷媒が、流出路１６Ｂを通って排出される。以上に説明したとおり、冷媒流路７内における冷媒の流れ方向Ｄは、複数のフィン８に平行な方向となる。ベースプレート２及びフィン８が冷媒との間で熱交換を効率的に行うため、ベースプレート２及びフィン８は、熱伝導性の高い金属（例えば銅等）で構成とすると好適である。なお、本実施形態においては、冷媒として、車両等に用いられる、水にエチレングリコール等を添加した冷却液を用いている。
１−２．基板の配置構成
次に、本発明の要部となる、半導体モジュール１における基板３の配置構成について図１に基づいて説明する。本実施形態においては、ベースプレート２の上面２Ａに、６つの基板３が、冷媒の流れ方向Ｄに２つ並ぶとともに、直交方向Ｃに３つ並ぶように配置されている。そして、これら６つの基板３により、後述するようにインバータ回路１１を構成している。
基板３には、インバータ回路１１（図６参照）の下アーム３３を構成する下アーム用スイッチング素子４Ａを備えた下アーム用基板３Ａと、上アーム３４を構成する上アーム用スイッチング素子４Ｂを備えた上アーム用基板３Ｂとがある。ここでは、６つの基板３のうち、冷媒の流れ方向Ｄの下流側（図１における上側）に配置された３つを下アーム用基板３Ａとし、冷媒の流れ方向Ｄの上流側（図１における下側）に配置された３つを上アーム用基板３Ｂとしている。そして、６つの基板３は、冷媒の流れ方向Ｄに直列に（図１における上下方向に並べて）配置された対を成す（一対の）下アーム用基板３Ａと上アーム用基板３Ｂとを一組として、３組の基板３が直交方向Ｃに並べて配置されている。このように、一対の基板３Ａ、３Ｂは、それぞれ上流側と下流側に配置されることにより、冷却構造上でも対となる。なお、下アーム及び上アームの概念については、後に図６に基づいて説明する。また、以下の説明において、単に「基板３」というときは、下アーム用基板３Ａ及び上アーム用基板３Ｂを総称するものとし、単に「スイッチング素子４」というときは、下アーム用スイッチング素子４Ａ及び上アーム用スイッチング素子４Ｂを総称するものとする。
各基板３は、スイッチング素子４、ダイオード素子５、及び接続端子領域６をそれぞれ一つずつ備えている。具体的には、基板３は、絶縁基板で構成される基板本体２１の上下両面に銅箔１０を設け、下側の銅箔１０を図示しないはんだにてベースプレート２に固着するとともに、上側の銅箔１０上に図示しないはんだを介してスイッチング素子４及びダイオード素子５を固着している。ここで、スイッチング素子４は、具体的にはＩＧＢＴ素子（Insulated Gate Bipolar Transistor）であり、ダイオード素子５は、具体的にはＦＷＤ素子（Free Wheel Diode）である。よって、基板３の中では、スイッチング素子４の発熱量が最も多い。また、接続端子領域６は、上側の銅箔１０が設けられていない領域において、基板本体２１上に直接載置されるように設けられている。なお、図１では省略しているが、接続端子領域６には、スイッチング素子４と制御基板９とを電気的に接続するためのリードピン２２（図７及び図８参照）がはんだを介して固着される。また、接続端子領域６には、スイッチング素子４とリードピン２２とを電気的に接続するためのワイヤボンディングも行われる。
また、各基板３上でのスイッチング素子４、ダイオード素子５、及び接続端子領域６の配置は、以下のようになっている。すなわち、図１に示すように、スイッチング素子４とダイオード素子５とは、直交方向Ｃ（図１における左右方向）に並べて配置されている。図示の例では、スイッチング素子４がダイオード素子５よりもわずかに大きい外形を有している。そして、ダイオード素子５の冷媒の流れ方向Ｄの中心位置がスイッチング素子４の冷媒の流れ方向Ｄの中心位置に対して、冷媒の流れ方向Ｄの一方側（接続端子領域６から離れる側）にずれた位置に配置され、スイッチング素子４とダイオード素子５の前記冷媒の流れ方向Ｄの一方側の縁が同一直線状となるようにされている。ここで、図１に示す例では、「冷媒の流れ方向Ｄの一方側」は、下アーム用基板３Ａにおいては冷媒の流れ方向Ｄの上流側（図１における下側）であり、上アーム用基板３Ｂにおいては冷媒の流れ方向Ｄの下流側（図１における上側）である。また、スイッチング素子４と接続端子領域６とは、冷媒の流れ方向Ｄに位置を異ならせて配置されている。具体的には、接続端子領域６は、スイッチング素子４に対して、直交方向Ｃにほぼ同じ位置であって冷媒の流れ方向Ｄの他方側に隣接して配置されている。ここで、図１に示す例では、「冷媒の流れ方向Ｄの他方側」は、下アーム用基板３Ａにおいては冷媒の流れ方向Ｄの下流側（図１における上側）であり、上アーム用基板３Ｂにおいては冷媒の流れ方向Ｄの上流側（図１における下側）である。このような各素子等の配置に合わせて、図示の例では、各基板３の基板本体２１は、直交方向Ｃに長い長方形の平面形状を有する板状に形成されている。
また、上記のとおり、冷媒の流れ方向Ｄに直列に（図１における上下方向に並べて）配置された一対の下アーム用基板３Ａと上アーム用基板３Ｂとの関係、すなわち各組を構成する一対の基板３の関係では、一方の基板３には直交方向Ｃの一方側にスイッチング素子４が配置され、他方の基板３には直交方向Ｃの一方側にダイオード素子５が配置されている。具体的には、下アーム用基板３Ａでは、直交方向Ｃの左側（図１における左側）にスイッチング素子４が配置され、直交方向Ｃの右側（図１における右側）にダイオード素子５が配置されている。一方、上アーム用基板３Ｂでは、下アーム用基板３Ａとは逆に、直交方向Ｃの左側にダイオード素子５が配置され、直交方向Ｃの右側にスイッチング素子４が配置されている。本実施形態においては、このような関係を満たす一対の下アーム用基板３Ａと上アーム用基板３Ｂとの配置を実現するために、一対の基板３Ａ、３Ｂが互いに同一の構成を有するものとし、かつ、これら一対の基板３Ａ、３Ｂを点対称に配置している。この際、一対の基板３Ａ、３Ｂ間の冷媒の流れ方向Ｄ及び直交方向Ｃの双方に関する中央位置を基準として、一対の基板３Ａ、３Ｂを点対称に配置している。
冷媒の流れ方向Ｄに直列に配置された一対の基板３Ａ、３Ｂについて、上記のような配置構成としたことにより、一対の基板３Ａ、３Ｂの下アーム用スイッチング素子４Ａと上アーム用スイッチング素子４Ｂとが、直交方向Ｃにほぼ異なる位置となるようにずらして配置されることになる。したがって、フィン８間に形成された複数の冷媒流路７を流れる複数本の平行な冷媒の流れのそれぞれについてみた場合に、一つの冷媒流路７を流れる同じ冷媒の流れが、基本的に上アーム用スイッチング素子４Ｂと下アーム用スイッチング素子４Ａのいずれか一方のみの冷却を行う構成とすることができる。したがって、一対の基板３Ａ、３Ｂの双方のスイッチング素子４Ａ、４Ｂをそれぞれ適切に冷却することができる。換言すれば、冷媒の流れ方向Ｄの上流側で上アーム用スイッチング素子４Ｂの冷却を行って温度が上昇した同じ冷媒の流れが、下流側で更に下アーム用スイッチング素子４Ａの冷却を行う構成となることにより生じる、下流側の下アーム用スイッチング素子４Ａの冷却性能の低下を抑制できる。
なお、本実施形態においては、上記のとおり、接続端子領域６は、直交方向Ｃにスイッチング素子４とほぼ同じ位置に配置されているため、一対の基板３Ａ、３Ｂのそれぞれの接続端子領域６は、一対の基板３Ａ、３Ｂのそれぞれのスイッチング素子４と同様に、一方の基板３では直交方向Ｃの一方側に配置され、他方の基板３では直交方向Ｃの他方側に配置されている。具体的には、接続端子領域６は、下アーム用基板３Ａでは直交方向Ｃの左側（図１における左側）に配置され、上アーム用基板３Ｂでは直交方向Ｃの右側（図１における右側）に配置されている。
１−２．インバータ回路の構成
次に、本実施形態に係る半導体モジュール１により構成されるインバータ回路１１の電気的な構成について説明する。図６に示すように、このインバータ回路１１は、三相交流電動機３１の駆動用の回路となっている。すなわち、このインバータ回路１１は、三相交流電動機３１のＵ相コイル３１ｕ、Ｖ相コイル３１ｖ、及びＷ相コイル３１ｗのそれぞれに対応して設けられた（Ｕ相、Ｖ相、及びＷ相の各相に対応する）Ｕ相アーム３２ｕ、Ｖ相アーム３２ｖ、及びＷ相アーム３２ｗを備えている。そして、これらの各相用のアーム３２ｕ、３２ｖ、３２ｗは、それぞれ相補的に動作可能な一対の下アーム３３及び上アーム３４を有して構成されている。ここで、下アーム３３は、ｎｐｎ型のＩＧＢＴ素子でなる下アーム用スイッチング素子４Ａと、この下アーム用スイッチング素子４Ａのエミッタ−コレクタ間に並列に接続されたダイオード素子５とを有して構成されている。同様に、上アーム３４は、ｎｐｎ型のＩＧＢＴ素子でなる上アーム用スイッチング素子４Ｂと、この上アーム用スイッチング素子４Ｂのエミッタ−コレクタ間に並列に接続されたダイオード素子５とを有して構成されている。ここで、ダイオード素子５は、アノードがスイッチング素子４Ａ、４Ｂのエミッタに接続され、カソードがスイッチング素子４Ａ、４Ｂのコレクタに接続されている。
また、各相用の一対の下アーム３３と上アーム３４とは、下アーム３３がグランドとなる負極Ｎ側となり、上アーム３４が電源電圧となる正極Ｐ側となるように直列に接続されている。具体的には、下アーム用スイッチング素子４Ａのエミッタが負極Ｎに接続され、上アーム用スイッチング素子４Ｂのコレクタが正極Ｐに接続されている。すなわち、下アーム用スイッチング素子４Ａがロアサイドスイッチとなり、上アーム用スイッチング素子４Ｂがハイサイドスイッチとなる。そして、下アーム用スイッチング素子４Ａのコレクタと上アーム用スイッチング素子４Ｂのエミッタとが、各アーム３２ｕ、３２ｖ、３２ｗが対応する電動機３１のＵ相コイル３１ｕ、Ｖ相コイル３１ｖ、及びＷ相コイル３１ｗのそれぞれに接続されている。
このインバータ回路１１は、半導体モジュール１の各基板３との関係では、下アーム用基板３Ａの下アーム用スイッチング素子４Ａ及びダイオード素子５が下アーム３２を構成し、上アーム用基板３Ｂの上アーム用スイッチング素子４Ｂ及びダイオード素子５が上アーム３３を構成することになる。すなわち、ベースプレート２上に配置された６つの基板３のうち、冷媒の流れ方向Ｄの下流側（図１における上側）に配置された３つの下アーム用基板３ＡがそれぞれＵ相アーム３２ｕ、Ｖ相アーム３２ｖ、及びＷ相アーム３２ｗの下アーム３２を構成し、冷媒の流れ方向Ｄの上流側（図１における下側）に配置された３つの上アーム用基板３ＢがそれぞれＵ相アーム３２ｕ、Ｖ相アーム３２ｖ、及びＷ相アーム３２ｗの上アーム３３を構成する。また、ベースプレート２上において、冷媒の流れ方向Ｄに直列に（図１における上下方向に並べて）配置された一対の（一組の）下アーム用基板３Ａと上アーム用基板３Ｂとが、それぞれＵ相アーム３２ｕ、Ｖ相アーム３２ｖ、及びＷ相アーム３２ｗのいずれかを構成する。したがって、例えば、直交方向Ｃの左側（図１における左側）の一対の基板３Ａ、３ＢがＵ相アーム３２ｕを構成し、直交方向Ｃの中央の一対の基板３Ａ、３ＢがＶ相アーム３２ｖを構成し、直交方向Ｃの右側（図１における右側）の一対の基板３Ａ、３ＢがＷ相アーム３２ｗを構成する。
１−３．半導体モジュールの上部構成
次に、ベースプレート２よりも上側に設けられる半導体モジュール１の上部構成について説明する。図７及び図８に示すように、この半導体モジュール１は、このような上部構成として、ベースプレート２上に載置され、上述した６つの基板３を囲むように設けられる樹脂製のケース４１と、このケース４１によって６つの基板３の上方に支持される制御基板９とを有している。
ここで、ケース４１は、平面形状がベースプレート２よりもわずかに大きい矩形状とされた、直方体状の外形を有している。このケース４１は、ベースプレート２上に載置された６つの基板３を収める収納空間４２を形成し、この収納空間４２の周囲を囲むように設けられた周壁部４１ａを有して構成されている。なお、収納空間４２内には、エポキシ樹脂等の充填材が充填されて硬化される。よって、最終的には、ベースプレート２上に載置された６つの基板３とケース４１とは一体化される。また、図７に示すように、ケース４１の四隅には、ケース４１をベースプレート２上に固定するためのボルト等の締結手段が挿通される締結孔４３が設けられている。
また、周壁部４１ａの上面は、高さが異なる第一上面４１ｃと第二上面４１ｄとの２つの面で構成されている。ここで、第一上面４１ｃは、冷媒の流れ方向Ｄの上流側と下流側（図７の上側と下側）とにそれぞれ設けられた直交方向Ｃに長い矩形の面である。また、第二上面４１ｄは、第一面４１ｃよりも一段低い面である。ケース４１の第一上面４１ｃには、ケース４１内に配設されて各基板３に電気的に接続された図示しないリードフレームの外部導出端子である、正極端子４４ａ、負極端子４４ｂ、及び出力端子４４ｃが設けられている。ここでは、それぞれ一つずつの正極端子４４ａ及び負極端子４４ｂが、図７における下側の第一上面４１ｃに設けられるとともに、３つの出力端子４４ｃが、図７における上側の第一上面４１ｃに設けられている。正極端子４４ａは正極Ｐに電気的に接続され、負極端子４４ｂは負極Ｎに電気的に接続される（図６参照）。また、３つの出力端子４４ｃは、三相交流電動機３１のＵ相コイル３１ｕ、Ｖ相コイル３１ｖ、及びＷ相コイル３１ｗ（図６参照）にそれぞれ電気的に接続される。
ケース４１の第二上面４１ｄの上方には、制御基板９が配置される。そのため、第二上面４１ｄの直交方向Ｃの両側縁の近傍の複数箇所に、制御基板９の固定用のボルト４５が螺合する図示しない雌ねじ部が形成されており、これらの複数のボルト４５によって、制御基板９がケース４１に締結固定される。また、制御基板９は、第二上面４１ｄの上面との間に配置されたスペーサ４６によって、これらの面に対して一定間隔を有して平行に配置されている。
また、各基板３の接続端子領域６に固着される複数本のリードピン２２は、制御基板９を貫通し、制御基板９の上面に設けられた図示しない配線パターン上にはんだ付けされて固定される。本実施形態においては、下アーム用基板３Ａのリードピン２２が、制御基板９における冷媒の流れ方向Ｄの下流側端部近傍（図７における制御基板９の上端部近傍）に沿って、直交方向Ｃに一列に並ぶように配置されている。また、上アーム用基板３Ｂのリードピン２２が、制御基板９における冷媒の流れ方向Ｄの上流側端部近傍（図７における制御基板９の下端部近傍）に沿って、直交方向Ｃに一列に並ぶように配置されている。制御基板９は、インバータ回路１１を駆動するための制御回路が形成された基板であり、プリント基板に所定の回路部品を実装して構成されている。そして、この制御基板９とベースプレート２上に配置された複数の基板３との間は、リードピン２２により電気的に接続されている。
また、この制御基板９上には、各基板３のスイッチング素子４の温度を検出するための温度検出手段として機能する温度検出回路９ａが実装されている。ここで、温度検出回路９ａは、スイッチング素子４に設けられた図示しない温度検出用ダイオードのアノード−カソード間の電圧を検出して所定の演算を行うことにより、各スイッチング素子４の温度を検出する演算回路となっている。本実施形態においては、一対の基板３Ａ、３Ｂのそれぞれのスイッチング素子４Ａ、４Ｂのうち、冷媒の流れ方向Ｄの下流側に配置された下アーム用基板３Ａの下アーム用スイッチング素子４Ａについてのみ、温度検出回路９ａを設けている。換言すれば、冷媒の流れ方向Ｄの上流側に配置された上アーム用基板３Ｂの上アーム用スイッチング素子４Ｂについては、温度検出回路９ａを省略している。よって、この半導体モジュール１は、冷媒の流れ方向Ｄの下流側に配置された下アーム用スイッチング素子４Ａについて設けられた温度検出回路９ａによって、一対の基板３Ａ、３Ｂの双方のスイッチング素子４Ａ、４Ｂの温度管理のための温度検出を行う構成となっている。なお、制御基板９は、スイッチング素子４Ａ、４Ｂの温度管理として、例えば、スイッチング素子４Ａ、４Ｂの温度が所定の動作保障温度範囲内となるように監視し、当該温度範囲を超える場合に、スイッチング素子４Ａ、４Ｂの動作を停止する制御等を行う。
このように、冷媒の流れ方向Ｄの下流側に配置された下アーム用スイッチング素子４Ａについてのみ温度検出回路９ａを設けた構成としたことにより、上アーム用スイッチング素子４Ｂについての温度検出回路９ａも併せて設ける場合と比較して温度検出回路９ａの数を半分にすることができる。また、通常は、冷媒の流れ方向Ｄの上流側よりも下流側の方が冷媒の温度が上昇し、下流側に配置された下アーム用スイッチング素子４Ａの方が、上流側に配置された上アーム用スイッチング素子４Ｂよりも高温になる可能性が高い。そのため、下アーム用スイッチング素子４Ａの温度検出結果のみを用いて温度管理を行っても、上アーム用スイッチング素子４Ｂの温度が所定の動作保障温度範囲を超えることはなく、問題は生じない。更に、本実施形態においては、冷媒の流れ方向Ｄの下流側に配置されるのを下アーム用スイッチング素子４Ａとしているため、温度検出回路９ａの構成を簡略化することができる。すなわち、全ての温度検出回路９ａを下アーム用スイッチング素子４Ａの温度検出用とすることにより、各温度検出回路９ａは、負極Ｎ（グランド）の電位を基準とした演算回路とすることができる。したがって、正極Ｐの電位を基準とした温度検出回路９ａに比べて、温度検出回路９ａの構成を簡略化することができる。よって、半導体モジュール１の低コスト化を図ることができる。
２．第二の実施形態
本発明の第二の実施形態について図面に基づいて説明する。図９は、本実施形態に係る半導体モジュール１の要部の構成を示す平面図である。この図に示すように、本実施形態に係る半導体モジュール１は、一対の基板３Ａ、３Ｂの双方の接続端子領域６が各基板３のスイッチング素子４よりも他方の基板３側に配置されている。すなわち、本実施形態に係る半導体モジュール１は、冷媒の流れ方向Ｄに直列に（図１における上下方向に並べて）配置された一対の下アーム用基板３Ａと上アーム用基板３Ｂとの関係、すなわち各組を構成する一対の基板３の関係で、各基板３のスイッチング素子４に対する接続端子領域６の配置が、上記第一の実施形態とは異なっている。なお、本実施形態において特に説明しない点については、上記第一の実施形態と同様の構成とすることができる。
具体的には、本実施形態に係る半導体モジュール１においては、下アーム用基板３Ａでは、接続端子領域６が下アーム用スイッチング素子４Ａよりも上アーム用基板３Ｂ側に配置されている。また、上アーム用基板３Ｂでは、接続端子領域６が上アーム用スイッチング素子４Ｂよりも下アーム用基板３Ａ側に配置されている。これにより、下アーム用スイッチング素子４Ａと上アーム用スイッチング素子４Ｂとが、冷媒の流れ方向Ｄに、一対の基板３Ａ、３Ｂの双方の接続端子領域６を挟んで配置されることになるので、最も発熱するスイッチング素子４Ａ、４Ｂを、一対の基板３Ａ、３Ｂ間で互いに離れた位置に配置することができる。よって、一対の基板３Ａ、３Ｂのスイッチング素子４Ａ、４Ｂのそれぞれから伝達された熱により、ベースプレート２上で熱干渉が生じることを抑制できる。なお、図示は省略するが、一対の基板３Ａ、３Ｂの一方の接続端子領域６が各基板３のスイッチング素子４よりも他方の基板３側に配置された構成とすることも、本発明の好適な実施形態の一つである。
３．第三の実施形態
本発明の第三の実施形態について図面に基づいて説明する。図１０は、本実施形態に係る半導体モジュール１の要部の構成を示す平面図である。本実施形態に係る半導体モジュール１は、主に、各基板３が、スイッチング素子４、ダイオード素子５、及び接続端子領域６をそれぞれ２つずつ備えている点で、上記第一及び第二の実施形態と比べて異なる。なお、本実施形態において特に説明しない点については、上記第一の実施形態又は第二の実施形態と同様の構成とすることができる。
本実施形態に係る半導体モジュール１では、各基板３上でのスイッチング素子４、ダイオード素子５、及び接続端子領域６の配置は、以下のようになっている。すなわち、２つのスイッチング素子４は冷媒の流れ方向Ｄに互いに隣接して直列に配置されている。また、２つのダイオード素子５も冷媒の流れ方向Ｄに互いに隣接して直列に配置されている。そして、これら２つのスイッチング素子４と２つのダイオード素子５とが、直交方向Ｃに並べて配置されている。そして、これら２つのスイッチング素子４及び２つのダイオード素子５は、同じ銅箔１０上に配置されている。図示の例では、スイッチング素子４がダイオード素子５よりもわずかに大きい外形を有している。そして、ダイオード素子５の冷媒の流れ方向Ｄの中心位置がスイッチング素子４の冷媒の流れ方向Ｄの中心位置に対して、２つのダイオード素子５が対向する側にずれた位置に配置され、２つのスイッチング素子４及び２つのダイオード素子５が互いに対向する側の縁が、それぞれ同一直線状となるようにされている。また、接続端子領域６は、直交方向Ｃに２つのスイッチング素子４とほぼ同じ位置に、当該２つのスイッチング素子４を挟んで冷媒の流れ方向Ｄの両側（上流側及び下流側）にそれぞれ隣接して配置されている。
また、冷媒の流れ方向Ｄに直列に（図１０における上下方向に並べて）配置された一対の下アーム用基板３Ａと上アーム用基板３Ｂとの関係では、一方の基板３には直交方向Ｃの一方側に２つのスイッチング素子４が配置され、他方の基板３には直交方向Ｃの一方側に２つのダイオード素子５が配置されている。具体的には、下アーム用基板３Ａでは、直交方向Ｃの左側（図１０における左側）に２つのスイッチング素子４が配置され、直交方向Ｃの右側（図１０における右側）に２つのダイオード素子５が配置されている。一方、上アーム用基板３Ｂでは、下アーム用基板３Ａとは逆に、直交方向Ｃの左側に２つのダイオード素子５が配置され、直交方向Ｃの右側に２つのスイッチング素子４が配置されている。なお、接続端子領域６は、スイッチング素子４と同様に、下アーム用基板３Ａでは、直交方向Ｃの左側（図１０における左側）に配置され、上アーム用基板３Ｂでは、直交方向Ｃの右側に配置されている。本実施形態においては、このような関係を満たす一対の下アーム用基板３Ａと上アーム用基板３Ｂとの配置を実現するために、一対の基板３Ａ、３Ｂが互いに同一の構成を有するものとし、かつ、これら一対の基板３Ａ、３Ｂを点対称に配置している。この際、一対の基板３Ａ、３Ｂ間の冷媒の流れ方向Ｄ及び直交方向Ｃの双方に関する中央位置を基準として、一対の基板３Ａ、３Ｂを点対称に配置している。
また、本実施形態においては、各基板３の接続端子領域６に固着される複数本のリードピン２２は、冷媒の流れ方向Ｄの下流側、上流側、及びその中央の３箇所のそれぞれにおいて直交方向Ｃに一列に並ぶように配置されている。具体的には、下アーム用基板３Ａの下流側のリードピン２２が、各下アーム用基板３Ａにおける冷媒の流れ方向Ｄの下流側端部近傍（図１０における下アーム用基板３Ａの上端部近傍）に沿って、直交方向Ｃに一列に並ぶように配置されている。また、上アーム用基板３Ｂの上流側のリードピン２２が、各上アーム用基板３Ｂにおける冷媒の流れ方向Ｄの上流側端部近傍（図１０における上アーム用基板３Ｂの下端部近傍）に沿って、直交方向Ｃに一列に並ぶように配置されている。更に、下アーム用基板３Ａの上流側のリードピン２２及び上アーム用基板３Ｂの下流側のリードピン２２が交互に、一対の基板３Ａ、３Ｂの間の領域に沿って、直交方向Ｃに一列に並ぶように配置されている。このように構成したことにより、各基板３の接続端子領域６に固着される複数本のリードピン２２を、直交方向Ｃの３列に並べて配置することができる。
４．第四の実施形態
本発明の第四の実施形態について図面に基づいて説明する。図１１は、本実施形態に係る半導体モジュール１の要部の構成を示す平面図である。本実施形態に係る半導体モジュール１は、各基板３が、スイッチング素子４、ダイオード素子５、及び接続端子領域６をそれぞれ２つずつ備えている点は上記第三の実施形態と同様であるが、主に、接続端子領域６の配置構成が、上記第三の実施形態とは異なる。なお、本実施形態において特に説明しない点については、上記第三の実施形態と同様の構成とすることができる。
本実施形態に係る半導体モジュール１では、各基板３上でのスイッチング素子４、ダイオード素子５、及び接続端子領域６の配置は、以下のようになっている。すなわち、２つのスイッチング素子４、及び２つのダイオード素子５は、それぞれ冷媒の流れ方向Ｄに互いに隣接して直列に配置され、これら２つのスイッチング素子４と２つのダイオード素子５とが、直交方向Ｃに並べて配置されている。このようなスイッチング素子４及びダイオード素子５の配置は、上記第三の実施形態と同様である。一方、上記第三の実施形態とは異なり、スイッチング素子４と接続端子領域６とは、直交方向Ｃに位置を異ならせて配置されている。具体的には、接続端子領域６は、スイッチング素子４に対して、冷媒の流れ方向Ｄにほぼ同じ位置であって、直交方向Ｃにダイオード素子５とは反対側に隣接して配置されている。
また、冷媒の流れ方向Ｄに直列に（図１１における上下方向に並べて）配置された一対の下アーム用基板３Ａと上アーム用基板３Ｂとにおけるスイッチング素子４とダイオード素子５との関係では、一方の基板３には直交方向Ｃの一方側に２つのスイッチング素子４が配置され、他方の基板３には直交方向Ｃの一方側に２つのダイオード素子５が配置されている。具体的には、下アーム用基板３Ａでは、直交方向Ｃの左側（図１１における左側）に２つのスイッチング素子４が配置され、直交方向Ｃの右側（図１１における右側）に２つのダイオード素子５が配置されている。一方、上アーム用基板３Ｂでは、下アーム用基板３Ａとは逆に、直交方向Ｃの左側に２つのダイオード素子５が配置され、直交方向Ｃの右側に２つのスイッチング素子４が配置されている。一方、接続端子領域６は、上記のとおり、スイッチング素子４を挟んでダイオード素子５とは反対側に配置されているので、下アーム用基板３Ａではスイッチング素子４に対して直交方向Ｃの左側に配置され、上アーム用基板３Ｂにおいてはスイッチング素子４に対して直交方向Ｃの右側に配置されている。本実施形態においては、このような関係を満たす一対の下アーム用基板３Ａと上アーム用基板３Ｂとの配置を実現するために、一対の基板３Ａ、３Ｂが互いに同一の構成を有するものとし、かつ、これら一対の基板３Ａ、３Ｂを点対称に配置している。この際、一対の基板３Ａ、３Ｂ間の冷媒の流れ方向Ｄ及び直交方向Ｃの双方に関する中央位置を基準として、一対の基板３Ａ、３Ｂを点対称に配置している。
また、本実施形態においては、各基板３の接続端子領域６に固着される複数本のリードピン２２は、直交方向Ｃの両側及び一対の基板３Ａ、３Ｂにより構成される各組の間のそれぞれにおいて冷媒の流れ方向Ｄに一列に並ぶように配置されている。具体的には、下アーム用基板３Ａのリードピン２２が、各下アーム用基板３Ａにおける直交方向Ｃの左側端部近傍に沿って、冷媒の流れ方向Ｄに一列に並ぶように配置されている。また、上アーム用基板３Ｂのリードピン２２が、各上アーム用基板３Ｂにおける直交方向Ｃの右側端部近傍に沿って、冷媒の流れ方向Ｄに一列に並ぶように配置されている。そして、一対の基板３Ａ、３Ｂを一組とした場合の互いに隣接する２つの組の間では、一方の組の下アーム用基板３Ａのリードピン２２と他方の組の上アーム用基板３Ｂのリードピン２２とが、冷媒の流れ方向Ｄに一列に並ぶように配置されている。このように構成したことにより、各基板３の接続端子領域６に固着される複数本のリードピン２２を、冷媒の流れ方向Ｄの４列に並べて配置することができる。
６．その他の実施形態
（１）上記の各実施形態において説明した半導体モジュール１を、複数組み合わせて用いる場合であって、各半導体モジュール１の発熱量が異なる場合には、発熱量が多い半導体モジュール１ほど冷媒の流れ方向Ｄの下流側となるように、順に配置すると好適である。図１２に、発熱量が異なる２つの半導体モジュール１Ａ、１Ｂを冷媒の流れ方向Ｄに直列に配置した例を示す。この例では、各半導体モジュール１の構成は、上記第一の実施形態に係るものと同一である。そして、冷媒の流れ方向Ｄの下流側に配置されている第一半導体モジュール１Ａは、冷媒の流れ方向Ｄの上流側に配置されている第二半導体モジュール１Ｂよりも発熱量が大きい。本例では、冷媒は、流れ方向Ｄに従って、第一半導体モジュール１Ａの冷媒流路７を通過した後で第二半導体モジュール１Ｂの冷媒流路７を通過する。このような構成とすることにより、流れ方向Ｄの下流側に流れるに従って温度が次第に上昇する冷媒による冷却性能の低下と、各半導体モジュール１の発熱量との均衡を図ることが可能となる。なお、このように複数の半導体モジュール１の発熱量が異なる場合としては、例えば、各半導体モジュール１が構成するインバータ回路１１が、それぞれ出力の異なる電動機を駆動する構成となっており、各半導体モジュール１のスイッチング素子４を流れる電流量が異なる場合等がある。
（２）上記の各実施形態において説明した半導体モジュール１を、複数組み合わせて用いる場合には、２つの半導体モジュール１の正極端子４４ａ及び負極端子４４ｂが、互いに隣接する他の半導体モジュール１に近い側に位置するように、２つの半導体モジュール１を配置すると好適である。図１３に、このような２つの半導体モジュール１Ａ、１Ｂの配置の例を示す。この例では、各半導体モジュール１の構成は、上記第一の実施形態に係るものと同一である。そして、図１３における下側に配置されている第一半導体モジュール１Ａは、隣接する第二半導体モジュール１Ｂ側に正極端子４４ａ及び負極端子４４ｂが位置する向きに配置されている。また、図１３における上側に配置されている第二半導体モジュール１Ｂは、隣接する第一半導体モジュール１Ａ側に正極端子４４ａ及び負極端子４４ｂが位置する向きに配置されている。２つの半導体モジュール１Ａ、１Ｂをこのように配置することにより、図１３に示すように、２つの半導体モジュール１Ａ、１Ｂの正極バスバー４８Ａ及び負極バスバー４８Ｂを、それぞれ共通化することができ、更に、正極バスバー４８Ａと負極バスバー４８Ｂとを並列に配置することができる。そして、このように正極バスバー４８Ａと負極バスバー４８Ｂとを並列に配置することにより、正極バスバー４８Ａ及び負極バスバー４８Ｂをそれぞれ反対方向に流れる平行な電流の影響により、正極バスバー４８Ａ及び負極バスバー４８Ｂの周りに発生する磁界を相殺することができ、正極バスバー４８Ａ及び負極バスバー４８Ｂのインダクタンスを低減することが可能となる。
（３）上記の各実施形態においては、冷媒として、水にエチレングリコール等を添加した冷却液を用いる場合を例として説明したが、本発明における冷媒はこのようなものに限定されない。すなわち、本発明に係る半導体モジュール１には、公知の液体又は気体の様々な冷媒を好適に用いることができる。
（４）上記の各実施形態においては、「冷媒の流れ方向Ｄに直列に配置」された構成の具体例として、複数の素子又は基板の中心位置を結ぶ方向が、冷媒の流れ方向Ｄに対して略平行となるように配置された構成を挙げて説明した。しかし、「冷媒の流れ方向Ｄに直列に配置」された構成に該当する範囲はこれに限定されない。すなわち、複数の素子又は基板の中心位置を結ぶ方向が、冷媒の流れ方向Ｄに対して交差する方向に配置されている場合であっても、素子又は基板の少なくとも一部が直交方向Ｃに互いに重複する位置関係にある場合には、「冷媒の流れ方向Ｄに直列に配置」された構成に該当し、本発明の好適な実施形態の一つとなり得る。
（５）同様に、上記の各実施形態においては、「冷媒の流れ方向Ｄに対する直交方向Ｃに並べて配置」された構成の具体例として、複数の素子又は基板の中心位置を結ぶ方向が、直交方向Ｃに対して略平行となるように配置された構成を挙げて説明した。しかし、「直交方向Ｃに並べて配置」された構成に該当する範囲はこれに限定されない。すなわち、複数の素子又は基板の中心位置を結ぶ方向が、直交方向Ｃに対して交差する方向に配置されている場合であっても、素子又は基板の少なくとも一部が冷媒の流れ方向Ｄに互いに重複する位置関係にある場合には、「直交方向Ｃに並べて配置」された構成に該当し、本発明の好適な実施形態の一つとなり得る。
（６）上記の各実施形態においては、平行流形成手段として、ベースプレート２の下面２Ｂに複数の平行なフィン８が設けられた例について説明した。しかし平行流形成手段の具体的構成はこれに限定されない。したがって、例えば、ベースプレート２とは別体の水路形成部材１２側に複数の平行なフィン８が形成され、各フィン８の上面がベースプレート２に当接する構成とすることも、本発明の好適な実施形態の一つである。また、フィン８の数や間隔等についても任意に決定することができる。また、平行流形成手段をフィン８以外により構成することも可能である。例えば、ベースプレート２に設けられた細長い複数本の貫通孔や溝等によっても、同様に所定方向の平行な冷媒の流れを形成することが可能であり、その場合には、それらの貫通孔や溝等が平行流形成手段となる。
（７）また、上記の各実施形態においては、平行流形成手段により形成される平行な冷媒の流れがそれぞれ直線状である例について説明した。しかし、平行流形成手段により形成される平行な冷媒の流れは、直線状のものに限定されず、波形等のような屈曲部を有する曲線状とすることも、本発明の好適な実施形態の一つである。この場合、例えば、平行流形成手段がフィン８である場合、各フィン８は、平面視で屈曲した波形等の曲線状に形成される。
（８）上記の各実施形態においては、下アーム用スイッチング素子４Ａを備えた下アーム用基板３Ａが、上アーム用基板３Ｂよりも冷媒の流れ方向Ｄの下流側に配置された場合の例について説明した。しかし、下アーム用基板３Ａを上アーム用基板３Ｂよりも冷媒の流れ方向Ｄの上流側に配置した構成とすることも、本発明の好適な実施形態の一つである。この場合には、温度管理の確実性を考慮して、下アーム用スイッチング素子４Ａについての温度検出回路９ａを省略し、冷媒の流れ方向Ｄの下流側に配置された上アーム用スイッチング素子４Ｂの温度検出回路９ａを設けた構成とすると好適である。但し、冷媒の流れ方向Ｄの下流側に配置された上アーム用スイッチング素子４Ｂの温度検出回路９ａを省略し、冷媒の流れ方向Ｄの上流側に配置された下アーム用スイッチング素子４Ａの温度検出回路９ａを設けた構成とすることを排除するものではない。また、下アーム用スイッチング素子４Ａと上アーム用スイッチング素子４Ｂの双方に温度検出回路９ａを設けた構成とすることも可能である。
（９）上記の各実施形態では、一対の基板３Ａ、３Ｂが互いに全く同一の構成を有するものとした場合の例について説明した。しかし、上記のような一対の基板３Ａ、３Ｂの配置を実現するためには、一対の基板３Ａ、３Ｂが完全に同一の構成を有することは必要とされず、少なくとも各基板３のスイッチング素子４、ダイオード素子５、及び接続端子領域６の配置が同一であればよい。したがって、下アーム用基板３Ａと上アーム用基板３Ｂとが、スイッチング素子４、ダイオード素子５、及び接続端子領域６の配置に関して同一であるがその他の構成は異なるものとし、そのような一対の基板３Ａ、３Ｂを点対称に配置した構成とすることも、本発明の好適な実施形態の一つである。
（１０）上記の各実施形態においては、一つのベースプレート２に、一対の下アーム用基板３Ａと上アーム用基板３Ｂとを一組として、３組の基板３が直交方向Ｃに並べて配置された構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、一つのベースプレート２に、一対の下アーム用基板３Ａと上アーム用基板３Ｂとで構成される組を、２組或いは４組以上、直交方向Ｃに並べて配置して半導体モジュール１を構成することも、本発明の好適な実施形態の一つである。例えば、単相交流用のインバータ回路を構成する場合等には、一つのベースプレート２に、一対の下アーム用基板３Ａと上アーム用基板３Ｂとで構成される組を２組載置して構成すると好適である。また、本発明に係る半導体モジュール１の用途はインバータ回路に限定されるものではなく、スイッチング素子４の適切な冷却が必要となる各種の半導体モジュール１に好適に利用することができる。
本発明は、ベースプレートと、該ベースプレートの一方の面に載置され、スイッチング素子、ダイオード素子、及び接続端子領域をそれぞれ備えた複数の基板と、前記ベースプレートの他方の面に接するように設けられた冷媒流路と、を備えた半導体モジュールに好適に利用することができる。
本発明の第一の実施形態に係る半導体モジュールの要部の構成を示す平面図 図１のII−II断面図 図１のIII−III断面図 図２のIV−IV断面図 本発明の第一の実施形態に係る半導体モジュールの断面斜視図 本発明の第一の実施形態に係るインバータ回路の配線図 本発明の第一の実施形態に係る半導体モジュールの全体の構成を示す平面図 図７のVIII−VIII断面図 本発明の第二の実施形態に係る半導体モジュールの要部の構成を示す平面図 本発明の第三の実施形態に係る半導体モジュールの要部の構成を示す平面図 本発明の第四の実施形態に係る半導体モジュールの要部の構成を示す平面図 本発明のその他の実施形態に係る、発熱量が異なる２つの半導体モジュールを冷媒の流れ方向に直列に配置した例を示す図 本発明のその他の実施形態に係る、２つの半導体モジュールの配置の例を示す図 背景技術に係る半導体モジュールの構成を示す図
符号の説明
１：半導体モジュール
２：ベースプレート
２Ａ：ベースプレートの上面（一方の面）
２Ｂ：ベースプレートの下面（他方の面）
３：基板
３Ａ：下アーム用基板
３Ｂ：上アーム用基板
４：スイッチング素子
４Ａ：下アーム用スイッチング素子
４Ｂ：上アーム用スイッチング素子
５：ダイオード素子
６：接続端子領域
７：冷媒流路
８：フィン（平行流形成手段）
１１：インバータ回路
Ｄ：冷媒の流れ方向
Ｃ：冷媒の流れ方向に対する直交方向
Ｐ：正極
Ｎ：負極（グランド）

Claims (9)

  1. ベースプレートと、
    該ベースプレートの一方の面に載置され、スイッチング素子及びダイオード素子をそれぞれ備えた複数の基板と、
    前記ベースプレートの他方の面に接するように設けられた冷媒流路と、
    を備えた半導体モジュールであって、
    前記冷媒流路内に所定方向の平行な冷媒の流れを形成する平行流形成手段を備え、
    前記各基板は、前記スイッチング素子と前記ダイオード素子とが前記冷媒の流れ方向に対する直交方向に並べて配置され、
    前記複数の基板は、一対の下アーム用スイッチング素子及び上アーム用スイッチング素子のいずれか一方をそれぞれ備えた一対の基板を一組とし、複数組が前記直交方向に並べて配置されるとともに、前記各組を構成する前記一対の基板が前記冷媒の流れ方向に直列に配置され、
    前記各組を構成する前記一対の基板の一方の基板では前記直交方向の一方側に前記スイッチング素子が配置され、他方の基板では前記直交方向の前記一方側に前記ダイオード素子が配置されている半導体モジュール。
  2. 前記一対の基板は、互いに同一の構成を有し、点対称に配置されている請求項１に記載の半導体モジュール。
  3. 前記各基板は、前記スイッチング素子に対して前記冷媒の流れ方向に位置を異ならせて配置された接続端子領域を備え、
    前記一対の基板の一方又は双方の前記接続端子領域が、各基板の前記スイッチング素子よりも他方の基板側に配置されている請求項１又は２に記載の半導体モジュール。
  4. 前記各基板は、前記スイッチング素子を複数備えるとともに、前記スイッチング素子と同数の前記ダイオード素子及び接続端子領域を備え、
    前記複数の接続端子領域が、前記スイッチング素子及び前記ダイオード素子に対して前記直交方向のいずれか一方側に配置されるとともに、前記冷媒の流れ方向に直列に配置されている請求項１又は２に記載の半導体モジュール。
  5. 前記平行流形成手段は、前記ベースプレートの前記他方の面に沿って互いに平行に配置された複数のフィンである請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 前記各組における前記冷媒の流れ方向の下流側に配置された前記基板の前記スイッチング素子について設けられた温度検出手段を用いて、前記各組を構成する前記一対の基板の双方のスイッチング素子の温度管理のための温度検出を行う請求項１から５のいずれか一項に記載の半導体モジュール。
  7. グランドに接続された前記下アーム用スイッチング素子について設けられた温度検出手段を用いて、前記各組を構成する前記一対の基板の双方のスイッチング素子の温度管理のための温度検出を行う請求項１から６のいずれか一項に記載の半導体モジュール。
  8. 前記複数の基板として、三相交流用のインバータ回路を構成する各相の下アーム用スイッチング素子及び上アーム用スイッチング素子のいずれかをそれぞれ備えた６つの基板が前記ベースプレートの前記一方の面に載置されている請求項１から７のいずれか一項に記載の半導体モジュール。
  9. 請求項８に記載の半導体モジュールを備えたインバータ装置。
JP2007135683A 2007-05-22 2007-05-22 半導体モジュール及びインバータ装置 Expired - Fee Related JP5120605B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007135683A JP5120605B2 (ja) 2007-05-22 2007-05-22 半導体モジュール及びインバータ装置
CN2008800063732A CN101622709B (zh) 2007-05-22 2008-02-15 半导体模块及逆变器装置
DE112008000533T DE112008000533B4 (de) 2007-05-22 2008-02-15 Halbleitermodul und Wechselrichtervorrichtung
PCT/JP2008/052539 WO2008142887A1 (ja) 2007-05-22 2008-02-15 半導体モジュール及びインバータ装置
US12/078,164 US7859103B2 (en) 2007-05-22 2008-03-27 Semiconductor module and inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007135683A JP5120605B2 (ja) 2007-05-22 2007-05-22 半導体モジュール及びインバータ装置

Publications (2)

Publication Number Publication Date
JP2008294069A JP2008294069A (ja) 2008-12-04
JP5120605B2 true JP5120605B2 (ja) 2013-01-16

Family

ID=40031606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007135683A Expired - Fee Related JP5120605B2 (ja) 2007-05-22 2007-05-22 半導体モジュール及びインバータ装置

Country Status (5)

Country Link
US (1) US7859103B2 (ja)
JP (1) JP5120605B2 (ja)
CN (1) CN101622709B (ja)
DE (1) DE112008000533B4 (ja)
WO (1) WO2008142887A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005029074B3 (de) * 2005-06-23 2006-08-10 Wieland-Werke Ag Wärmeaustauscher für Kleinbauteile
US9671179B2 (en) * 2008-01-15 2017-06-06 Showa Denko K.K. Liquid-cooled-type cooling device
JP5061065B2 (ja) * 2008-08-26 2012-10-31 株式会社豊田自動織機 液冷式冷却装置
JP5531573B2 (ja) * 2008-12-09 2014-06-25 日本軽金属株式会社 樹脂部材と金属部材の接合方法、液冷ジャケットの製造方法及び液冷ジャケット
JP2010212577A (ja) 2009-03-12 2010-09-24 Aisin Aw Co Ltd 半導体モジュール
US8593812B2 (en) * 2009-05-11 2013-11-26 Toyota Jidosha Kabushiki Kaisha Heat exchanger, semiconductor device, method for manufacturing the heat exchanger, and method for manufacturing the semiconductor device
US8064198B2 (en) * 2009-06-29 2011-11-22 Honda Motor Co., Ltd. Cooling device for semiconductor element module and magnetic part
US8493762B2 (en) * 2009-12-28 2013-07-23 Kabushiki Kaisha Toshiba Power semiconductor module and semiconductor power converter provided with the same
EP2341532B1 (en) * 2009-12-30 2019-05-29 Kabushiki Kaisha Toshiba Power semiconductor module and semiconductor power converter provided with the same
JP5512377B2 (ja) * 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
JP5206732B2 (ja) * 2010-05-21 2013-06-12 株式会社デンソー インバータ装置、及び、それを用いた駆動装置
JP5300784B2 (ja) * 2010-05-21 2013-09-25 三菱電機株式会社 半導体モジュール及び半導体モジュールを搭載した回転電機
US9681580B2 (en) 2010-07-28 2017-06-13 Wolverine Tube, Inc. Method of producing an enhanced base plate
JP5439309B2 (ja) * 2010-07-28 2014-03-12 日立オートモティブシステムズ株式会社 電力変換装置
US10531594B2 (en) 2010-07-28 2020-01-07 Wieland Microcool, Llc Method of producing a liquid cooled coldplate
US20120026692A1 (en) 2010-07-28 2012-02-02 Wolverine Tube, Inc. Electronics substrate with enhanced direct bonded metal
US9795057B2 (en) 2010-07-28 2017-10-17 Wolverine Tube, Inc. Method of producing a liquid cooled coldplate
US9252069B2 (en) * 2010-08-31 2016-02-02 Teledyne Scientific & Imaging, Llc High power module cooling system
JP5834397B2 (ja) * 2010-11-16 2015-12-24 富士電機株式会社 インバータ装置
JP5707916B2 (ja) * 2010-12-14 2015-04-30 トヨタ自動車株式会社 半導体冷却装置及びその製造方法
US8427091B2 (en) * 2011-03-09 2013-04-23 Hiwin Mikrosystem Corp. Drive with heat dissipation and energy-saving function
WO2013046309A1 (ja) * 2011-09-27 2013-04-04 トヨタ自動車株式会社 冷却装置の異常検出装置および異常検出方法
CN104170086B (zh) * 2012-03-28 2018-01-16 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104170085B (zh) 2012-03-28 2017-05-10 富士电机株式会社 半导体装置
EP2833404A4 (en) 2012-03-28 2016-01-20 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
EP2660863B1 (en) * 2012-05-02 2019-07-10 ABB Schweiz AG Power semiconductor module
DE112013004552T8 (de) * 2012-09-19 2015-07-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP5763026B2 (ja) * 2012-09-24 2015-08-12 株式会社東芝 半導体装置
WO2014185088A1 (ja) * 2013-05-17 2014-11-20 富士通株式会社 半導体装置とその製造方法、及び電子機器
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6136730B2 (ja) * 2013-08-06 2017-05-31 株式会社デンソー 電力変換装置
JP6124742B2 (ja) * 2013-09-05 2017-05-10 三菱電機株式会社 半導体装置
JP2015170798A (ja) * 2014-03-10 2015-09-28 株式会社東芝 パワー半導体モジュール
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
JP6421055B2 (ja) 2015-03-05 2018-11-07 日立オートモティブシステムズ株式会社 電力変換装置
JP6391533B2 (ja) * 2015-05-27 2018-09-19 三菱電機株式会社 半導体装置
JP6387911B2 (ja) 2015-06-30 2018-09-12 株式会社デンソー 電子装置
JP6575391B2 (ja) * 2016-02-19 2019-09-18 株式会社デンソー 電力変換装置
US11022383B2 (en) 2016-06-16 2021-06-01 Teledyne Scientific & Imaging, Llc Interface-free thermal management system for high power devices co-fabricated with electronic circuit
US20210066166A1 (en) * 2018-03-19 2021-03-04 Mitsubishi Electric Corporation Liquid-cooling-type cooler
CN110323273B (zh) * 2018-03-30 2025-02-25 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置
EP3564992B1 (en) * 2018-05-02 2021-07-07 EKWB d.o.o. Fluid-based cooling device for cooling at least two distinct first heat-generating elements of a heat source assembly
JP6921282B1 (ja) * 2020-07-17 2021-08-18 三菱電機株式会社 電力変換装置
JP7366077B2 (ja) * 2021-03-09 2023-10-20 三菱電機株式会社 電力変換装置
JP2023023518A (ja) * 2021-08-05 2023-02-16 日本電産株式会社 液冷ジャケット、および冷却装置
JP2024136789A (ja) * 2023-03-24 2024-10-04 三菱重工業株式会社 電力変換装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19645636C1 (de) 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
US6414867B2 (en) 2000-02-16 2002-07-02 Hitachi, Ltd. Power inverter
JP3982180B2 (ja) * 2000-02-16 2007-09-26 株式会社日立製作所 電力変換装置
JP2001339020A (ja) 2000-05-26 2001-12-07 Hitachi Ltd 半導体モジュール
JP2003125588A (ja) * 2001-10-12 2003-04-25 Mitsubishi Electric Corp 電力変換装置
US6972957B2 (en) * 2002-01-16 2005-12-06 Rockwell Automation Technologies, Inc. Modular power converter having fluid cooled support
DE10317580B4 (de) * 2002-04-18 2010-09-16 Hitachi, Ltd. Elektrische Wechselrichtervorrichtung mit einem Flüssigkeitskanal sowie Elektrofahrzeug mit einer derartigen Wechselrichtervorrichtung
JP2004103936A (ja) * 2002-09-11 2004-04-02 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP4015060B2 (ja) * 2003-05-20 2007-11-28 株式会社日立製作所 直接水冷型パワー半導体モジュール構造
JP2005191502A (ja) * 2003-12-26 2005-07-14 Nichicon Corp 電子部品冷却装置

Also Published As

Publication number Publication date
DE112008000533T5 (de) 2009-12-24
JP2008294069A (ja) 2008-12-04
WO2008142887A1 (ja) 2008-11-27
US7859103B2 (en) 2010-12-28
CN101622709A (zh) 2010-01-06
DE112008000533B4 (de) 2012-12-27
US20080290506A1 (en) 2008-11-27
CN101622709B (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
JP5120605B2 (ja) 半導体モジュール及びインバータ装置
JP5120604B2 (ja) 半導体モジュール及びインバータ装置
JP5099417B2 (ja) 半導体モジュール及びインバータ装置
JP6296888B2 (ja) 電力変換装置
JP4284625B2 (ja) 三相インバータ装置
JP5289348B2 (ja) 車載用電力変換装置
US6822850B2 (en) Laminated bus bar for use with a power conversion configuration
US6885553B2 (en) Bus bar assembly for use with a compact power conversion assembly
CN101281904B (zh) 逆变电路用的半导体模块
EP2908423B1 (en) Power conversion device
US8618585B2 (en) Semiconductor apparatus including cooling base with projections
JP4699820B2 (ja) パワー半導体モジュール
CN107689368B (zh) 具有抑制电位变化的开关元件的半导体装置
JP2018190901A (ja) 電力変換装置
JP2011109740A (ja) 電力変換装置
US6956742B2 (en) Compact liquid converter assembly
JP2015076932A (ja) 電力変換装置
JP2020170826A (ja) 半導体装置
JP2011155207A (ja) インバータモジュールの製造方法及びインバータモジュール
JP4572247B2 (ja) ハイブリッド車両
JP7136139B2 (ja) 電力変換器
JP7078182B2 (ja) 電力変換器および電気自動車
US20180218959A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5120605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees