JP5115346B2

JP5115346B2 - 電源制御用半導体集積回路

Info

Publication number: JP5115346B2
Application number: JP2008153234A
Authority: JP
Inventors: 順司竹下; 貴志武田
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-06-11
Filing date: 2008-06-11
Publication date: 2013-01-09
Anticipated expiration: 2028-06-11
Also published as: JP2009301209A

Description

本発明は、逆流防止回路を内蔵した電源制御用半導体集積回路に関し、例えば充電制御回路を搭載した充電制御用ＩＣ（半導体集積回路）に利用して有効な技術に関する。

二次電池の充電装置には、図３に示すように、ＡＣアダプタなどからの直流電圧が入力される入力端子ＩＮと二次電池が接続される出力端子ＢＡＴとの間に設けられた電流制御用トランジスタＱ１により充電電流を制御する充電制御回路を搭載したＩＣが使用されている。

このような充電制御用ＩＣにおいては、充電中に商用電源の電圧が低下したり、入力直流源として電池を用いるような場合、時間の経過とともに入力電圧が下がることがあるが、入力電圧（ＩＣの電源電圧とされる）が低下すると充電制御用トランジスタをオフしたとしても、ドレインとバックゲート（基板もしくはウェル領域）との間に存在する寄生ダイオードＤｓを通して入力端子ＩＮ側へ逆方向電流（逆流）が流れるおそれがある。

そこで、図４に示すように、入力端子ＩＮと電流制御用トランジスタＱ１との間にＱ１と直列をなすように逆流防止用のトランジスタＱ０を設けるとともに、逆流検出回路を設けてＱ０をオフすることで逆流を防止する逆流防止回路が提案されている。

逆流防止用のトランジスタＱ０は、Ｑ１とは逆にバックゲート（以下、基体と称する）とドレインを同電位とすることで寄生ダイオードＤｓ０がＱ１の寄生ダイオードＤｓ１とは逆向きとなることによって、寄生ダイオードを通して逆流が流れるのを防止することができる。なお、電流制御用トランジスタと直列に逆流防止用のトランジスタを設けるようにした発明としては、例えば特許文献１に開示されているものがある。

しかしながら、かかる逆流防止用のトランジスタを設ける場合、オン抵抗による損失を減らすため素子サイズを電流制御用トランジスタと同様にかなり大きくしなければならず、それによってチップ面積が増加しコストアップをもたらすという課題がある。

また、入力端子と出力端子との間に設けられた電流制御用トランジスタの基体に入力電圧または出力電圧を選択的に印加可能にするためのスイッチＭＯＳＦＥＴを設けて、いずれか高い方の電圧を電流制御用トランジスタの基体に印加することで、寄生ダイオードを通して逆流が流れるのを防止できるようにした発明も提案されている（特許文献２）。
特開平９−２７５６３９号公報特開２００４−２８０７０４号公報

しかしながら、特許文献２に記載の発明においては、電流制御用トランジスタの基体に入力電圧または出力電圧を選択的に印加可能にするスイッチＭＯＳＦＥＴをオン、オフ制御するゲート制御信号を生成するロジック回路が、入力電圧よりもダイオードの順方向電圧分低い電圧で動作させるように構成されている。そのため、入力電圧が下がった場合にはスイッチＭＯＳＦＥＴを十分にオンさせることが困難であるという不具合がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、入力端子と出力端子との間に設けられた電流制御用ＭＯＳＦＥＴを有する電源制御用ＩＣにおいて、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないようにするとともに、回路が確実に動作できるようにすることにある。

上記目的を達成するため、この発明は、電圧入力端子と出力端子との間に接続され前記電圧入力端子から出力端子へ流す電流を制御する電流制御用ＭＯＳトランジスタと、前記電圧入力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第１の逆流防止用のスイッチＭＯＳトランジスタと、前記出力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第２の逆流防止用のスイッチＭＯＳトランジスタと、前記電圧入力端子と出力端子との間の逆流状態を検出する逆流検出回路と、該逆流検出回路の検出信号に基いて前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタをオン、オフ制御する信号を生成する論理回路と、を備えた電源制御用半導体集積回路において、前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは互いに逆向きとなるように構成され、前記電流制御用ＭＯＳトランジスタの基体の電位が前記論理回路の電源電圧端子に電源電圧として供給されるように構成したものである。

上記した手段によれば、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないようにすることができるとともに、逆流防止用のスイッチ素子をオン、オフ制御する信号を生成する論理回路にも高い方の電圧を供給して確実に動作させることができる。

ここで、望ましくは、前記論理回路の初段の論理ゲートの電源電圧端子には、前記電圧入力端子からの電圧が供給されるように構成する。これにより電圧供給開始直後に逆流防止回路の動作が不安定になる状態が生じるのを回避することができる。

また、望ましくは、前記初段の論理ゲートの次段には、該初段の論理ゲートの出力ノードにゲート端子が接続されたＭＯＳトランジスタと、該ＭＯＳトランジスタと電源電圧端子との間に直列に接続された抵抗素子とを有する論理ゲートを接続し、該論理ゲートの電源電圧端子には前記電流制御用ＭＯＳトランジスタの基体の電位を供給する。これにより、入力電圧の供給が遮断されて前段の論理ゲートの出力が不定となったとしても、上記抵抗素子を介して電流制御用ＭＯＳトランジスタの基体電位が次段の論理ゲートに入力され、回路が誤動作するのが回避されることができる。

さらに、望ましくは、前記電流制御用ＭＯＳトランジスタのゲート端子にドレイン端子もしくはコレクタ端子が接続されオープンドレインもしくはオープンコレクタで前記電流制御用ＭＯＳトランジスタを駆動するトランジスタを有し、出力のフィードバック電圧に応じて前記電流制御用ＭＯＳトランジスタを制御する制御回路を備え、前記電流制御用ＭＯＳトランジスタのソース端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第１スイッチ回路が、また前記電流制御用ＭＯＳトランジスタのドレイン端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第２スイッチ回路がそれぞれ設けられ、前記第１スイッチ回路の一対のスイッチＭＯＳトランジスタおよび前記第２スイッチ回路の一対のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは、それぞれ互いに逆向きとなるように構成され、前記第１スイッチ回路は前記論理回路によって前記第１の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされ、前記第２スイッチ回路は前記論理回路によって前記第２の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされるように構成する。これにより、電流制御用トランジスタを、オープンドレインもしくはオープンコレクタで駆動するトランジスタを有する場合においても、逆流が流れるような状況において電流制御用トランジスタを確実にオフ状態にして逆流が流れないようにすることができる。

本発明によると、入力端子と出力端子との間に設けられた電流制御用ＭＯＳＦＥＴを有する電源制御用ＩＣにおいて、入力電圧よりも出力電圧の方が高くなったとしても逆流が流れないようにするとともに、逆流防止用のスイッチ素子をオン、オフ制御する信号を生成する論理回路を確実に動作させることができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用した二次電池の充電制御用ＩＣの一実施形態の概略構成を示す。

図１に示されているように、この実施形態の充電制御用ＩＣ１０には、外部のＡＣアダプタのような直流電源２０からの直流電圧が入力される電圧入力端子ＶＩＮと、充電対象のリチウムイオン電池のような二次電池４０が接続されるバッテリ端子ＢＡＴと、前記電圧入力端子ＶＩＮとバッテリ端子ＢＡＴとの間に設けられたＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）からなる電流制御用ＭＯＳトランジスタＱ１と、定電圧制御を行うためバッテリ電圧Ｖbatと参照電圧Ｖref1とを比較してＱ１のゲート制御電圧を生成する定電圧制御アンプＡＭＰ１とを備えている。

また、前記トランジスタＱ１に流される電流に比例した電流を検出して電流制御を行うため、Ｑ１の１／Ｎの大きさを有しソース端子が前記電圧入力端子ＶＩＮに接続されＱ１と同一の電圧が制御端子（ゲート端子）に印加されたモニタ用ＭＯＳトランジスタＱ２と、Ｑ２のドレイン端子が接続され外部には外付け抵抗Ｒｐが接続可能な外部端子ＰＲＯＧと、定電流制御を行うため該端子ＰＲＯＧの電圧と参照電圧Ｖcrefとを比較してＱ１のゲート制御電圧を生成する定電流制御アンプＡＭＰ２とを備えている。

さらに、この実施形態の充電制御用ＩＣ１０には、外部から前記電圧入力端子ＶＩＮに入力される直流電圧Ｖｉｎからチップを保護するため、例えば５．８Ｖのような参照電圧Ｖref2とＶｉｎとを比較して異常を検出するコンパレータＣＭＰ１と、出力端子としてのバッテリ端子ＢＡＴの電圧と参照電圧Ｖref3とを比較するコンパレータＣＭＰ２と、これらのコンパレータＣＭＰ１，ＣＭＰ２の出力に基いて監視対象の電圧が異常な電圧になっているか否か判定し、異常な電圧の場合には電流制御用ＭＯＳトランジスタＱ１をオフ状態にすべくＱ１のゲートにドレインが接続されたオープンドレイン（オープンコレクタ）のＭＯＳトランジスタＱ３のゲートを制御する電圧を生成して出力する内部制御回路１１を備える。

また、電流制御用ＭＯＳトランジスタＱ１のソースまたはドレインと基体（バックゲート）との間に接続されて、Ｑ１の基体に入力電圧Ｖｉｎまたは出力電圧ＶＢＡＴを選択的に印加するためのスイッチＭＯＳトランジスタＭ１，Ｍ２と、入力電圧Ｖｉｎと出力電圧ＶＢＡＴとを比較して逆流状態を検出し、上記スイッチＭＯＳトランジスタＭ１，Ｍ２を制御して逆流を防止する逆流検出防止回路１３が設けられている。トランジスタＭ１，Ｍ２は、ＰチャネルＭＯＳＦＥＴからなり、その基体はＱ１の基体と同電位とされている。

また、Ｐ−ＭＯＳトランジスタＭ１，Ｍ２の基体は、ソースとドレインにそれぞれ接続されることで、各トランジスタの基体に存在する寄生ダイオードＤｓ１，Ｄｓ２が逆向きになるように構成されている。さらに、これらの共通電位点（基体）に逆流検出防止回路１３の電源電圧端子がラインＬ１を介して接続され、Ｑ１の基体電位が電源電圧として供給されている。なお、この実施形態の充電制御用ＩＣ１０の内部回路は、一部の例外を除きその大部分が、入力電圧Ｖｉｎ（例えば５Ｖ）が電源電圧ＶＤＤとして供給されることで動作するようにされている。

図２には、前記逆流検出防止回路１３の具体的な回路構成例が示されている。

この実施例の逆流検出防止回路１３は、逆流検出回路３１と逆流防止回路３２とからなる。このうち、逆流検出回路３１は、抵抗Ｒ１，Ｒ２を介して出力電圧ＶＢＡＴと入力電圧Ｖｉｎがそれぞれ入力されそれらの電位差を増幅する誤差増幅回路Ｅ−ＡＭＰと、該Ｅ−ＡＭＰの出力電圧と定電圧ＶＺを抵抗Ｒ４，Ｒ５からなる分圧回路で分圧した電圧とを比較して、出力電圧ＶＢＡＴが入力電圧Ｖｉｎよりも高いか低いかを判定するコンパレータＣＭＰ０とから構成されている。コンパレータＣＭＰ０は、出力電圧ＶＢＡＴが入力電圧Ｖｉｎよりも高い場合にハイレベル、低い場合にロウレベルとなる信号ＲＶＳを出力する。

逆流防止回路３２は、前記コンパレータＣＭＰ０の出力を反転するＣＭＯＳインバータＩＮＶ１と、該インバータＩＮＶ１の出力を反転する抵抗Ｒ６を負荷とするインバータＩＮＶ２およびＣＭＯＳインバータＩＮＶ３と、インバータＩＮＶ２の出力を反転するＣＭＯＳインバータＩＮＶ４およびＩＮＶ５と、インバータＩＮＶ４の出力を反転するＣＭＯＳインバータＩＮＶ６を備える。また、逆流防止回路３２は、電流制御用ＭＯＳトランジスタＱ１のソースとゲートとの間に設けられた第１スイッチ回路ＳＷ１と、電流制御用ＭＯＳトランジスタＱ１のドレインとゲートとの間に設けられた第２スイッチ回路ＳＷ２とを備える。

第１スイッチ回路ＳＷ１は、直列形態の抵抗Ｒ１１とＰ−ＭＯＳトランジスタＭ１１，Ｍ１２とからなり、第２スイッチ回路ＳＷ２１は、直列形態の抵抗Ｒ１２とＰ−ＭＯＳトランジスタＭ２１，Ｍ２２とからなる。Ｐ−ＭＯＳトランジスタＭ１１，Ｍ１２のゲート端子には、前記インバータＩＮＶ３の出力が共通に印加され、Ｍ１１の基体はソースに、Ｍ１２の基体はドレインにそれぞれ接続されることで、各トランジスタの基体に存在する寄生ダイオードＤｓ１１，Ｄｓ１２が逆向きになるように構成されている。

同様に、Ｐ−ＭＯＳトランジスタＭ２１，Ｍ２２のゲート端子には、前記インバータＩＮＶ５の出力が共通に印加され、Ｍ２１の基体はソースに、Ｍ２２の基体はドレインにそれぞれ接続されることで、各トランジスタの基体に存在する寄生ダイオードが逆向きになるように構成されている。また、インバータＩＮＶ５の出力がＭＯＳトランジスタＭ２のゲート端子に印加され、インバータＩＮＶ６の出力がＭＯＳトランジスタＭ１のゲート端子に印加されるように構成されている。

さらに、この実施例の逆流防止回路３２は、初段のインバータＩＮＶ１にのみ入力電圧Ｖｉｎが電源電圧ＶＤＤとして供給され、残りのインバータＩＮＶ２〜ＩＮＶ６の電源電圧端子には、前述したように、トランジスタＱ１とＭ１，Ｍ２の共通の基体電位が供給されている。逆流防止回路３２のすべての回路の電源電圧端子に上記基体電位を供給して動作させるように構成すると、電圧供給開始直後における逆流防止回路３２の動作状態が不安定になるおそれがあるが、少なくとも初段のインバータ１に入力電圧Ｖｉｎを電源電圧ＶＤＤとして供給しておくことによって、このような不安定な状態が生じるのを回避することができる。

なお、図２において、符号１５で示されている電流制御回路は、図１における定電圧制御アンプＡＭＰ１と定電流制御アンプＡＭＰ２とオープンドレインのＭＯＳトランジスタＱ３と内部制御回路１１等を１つの回路ブロックで示したものである。

次に、本実施例の逆流検出防止回路の動作を説明する。

本実施例では、入力電圧Ｖｉｎの方が出力電圧ＶＢＡＴよりも高い場合には、コンパレータＣＭＰ０の出力信号ＲＶＳがロウレベルになり、インバータＩＮＶ１の出力がハイ、ＩＮＶ３の出力がロウとなって、Ｐ−ＭＯＳトランジスタＭ１１，Ｍ１２がオン状態とされる。一方、このときインバータＩＮＶ５の出力がハイとなって、Ｐ−ＭＯＳトランジスタＭ２１，Ｍ２２およびＭ２がオフ状態とされる。また、インバータＩＮＶ６の出力がロウとなって、Ｐ−ＭＯＳトランジスタＭ１がオン状態とされる。

これによって、トランジスタＱ１とＭ１，Ｍ２の共通の基体電位には、Ｍ１を介して入力電圧Ｖｉｎが印加される。これとともに、電流制御回路１５が抵抗Ｒ１１、トランジスタＭ１１，Ｍ１２を介して電流を引くことによって電圧降下で生じた電圧が電流制御用トランジスタＱ１のゲート端子に印加されて電圧に応じた充電電流が流される。また、トランジスタＱ１とＭ１，Ｍ２の共通の基体電位である入力電圧Ｖｉｎ（＞ＶＢＡＴ）がインバータＩＮＶ２〜ＩＮＶに電源電圧として供給される。

一方、出力電圧ＶＢＡＴが入力電圧Ｖｉｎよりも高い場合には、コンパレータＣＭＰ０の出力信号ＲＶＳがハイレベルになり、インバータＩＮＶ１の出力がロウ、ＩＮＶ３の出力がハイとなって、Ｐ−ＭＯＳトランジスタＭ１１，Ｍ１２がオフ状態とされる。また、このときインバータＩＮＶ５の出力がロウとなって、Ｐ−ＭＯＳトランジスタＭ２１，Ｍ２２およびＭ２がオン状態とされる。また、インバータＩＮＶ６の出力がハイとなって、Ｐ−ＭＯＳトランジスタＭ１がオフ状態とされる。

これによって、トランジスタＱ１とＭ１，Ｍ２の共通の基体には、Ｍ２を介して出力電圧ＶＢＡＴが印加される。これとともに、電流制御回路１５がオープンドレインのＭＯＳトランジスタＱ３（図１参照）をオフ状態にする。すると、抵抗Ｒ１１、トランジスタＭ２１，Ｍ２２を介して出力電圧ＶＢＡＴが電流制御用トランジスタＱ１のゲート端子に印加されてＱ１はオフ状態にされる。このとき、トランジスタＭ１はオフ状態であり、共通基体電位がＶＢＡＴであると寄生ダイオードＤｓ１は逆バイアス状態で電流を流さないため、出力端子ＢＡＴから入力端子ＩＮに向かう電流のパスは完全に遮断されるようになる。

また、トランジスタＱ１とＭ１，Ｍ２の共通の基体電位である出力電圧ＶＢＡＴ（＞Ｖｉｎ）がインバータＩＮＶ２〜ＩＮＶ６に電源電圧として供給される。仮に、このときインバータＩＮＶ２〜ＩＮＶ６にＶｉｎが電源電圧として供給されＶｉｎがＶＢＡＴに比べてかなり低いとインバータＩＮＶ２〜ＩＮＶ６の出力が低くなって、Ｐ−ＭＯＳトランジスタＭ１，Ｍ１１，Ｍ１２を完全なオフ状態とすることが困難になるが、本実施例ではそのような不具合が回避される。

さらに、この実施例では、インバータＩＮＶ１の電源電圧端子に常時入力電圧Ｖｉｎが供給されるとともに、インバータＩＮＶ２はインバータＩＮＶ１の出力をゲート端子に受けるＭＯＳトランジスタＭ４と抵抗Ｒ６とからなるインバータにより構成され、抵抗Ｒ６の一方にはＶＢＡＴとＶｉｎのうち高い方が常に印加されているＱ１，Ｍ１，Ｍ２の共通基体電位が供給されている。

そのため、何らかの原因でＡＣアダプタなどからの入力電圧Ｖｉｎの供給が遮断されてインバータＩＮＶ２の出力が不定となったとしても、抵抗Ｒ６を介してＱ１，Ｍ１，Ｍ２の共通基体電位が電源電圧としてインバータＩＮＶ３，ＩＮＶ４に供給され、Ｍ１，Ｍ１１，Ｍ１２がオフ、Ｍ２，Ｍ２１，Ｍ２２がオンにされることで、Ｑ１，Ｍ１，Ｍ２の共通基体電位はＶＢＡＴとされ、回路が誤動作するのが回避されるようになるという利点がある。

以上本発明の一実施形態について述べたが、本発明は上記実施形態に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能である。例えば、図２の実施例の前記逆流検出防止回路１３では、インバータＩＮＶ４，ＩＮＶ６を設けてＭＯＳトランジスタＭ１のゲート制御信号を生成しているが、Ｍ１のゲート端子にはインバータＩＮＶ３の出力を供給して制御するようにしてもほぼ同様な動作が行なえる。

また、前記実施形態では、電流制御用トランジスタＱ１をオープンドレインのＭＯＳトランジスタＱ３で駆動するようにしたものを示したが、オープンコレクタのバイポーラ・トランジスタで駆動するように構成した回路にも適用することができる。

さらに、前記実施形態においては、電流制御用トランジスタＱ１の１／Ｎのサイズのモニタ用トランジスタＱ２を設けて電流を検出し定電流制御を行なっているが、電流制御用トランジスタＱ１と直列に電流検出用の抵抗を接続してその抵抗における電圧降下量から電流を検出し定電流制御を行なうことも可能である。その場合、逆流検出防止回路１３は、電流制御用トランジスタＱ１と電流検出用抵抗との接続ノードの電位と入力電圧Ｖｉｎとを比較して、逆流状態を検出するように構成することができる。

以上の説明では、本発明を二次電池の充電制御用ＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、シリーズレギュレータのような直流電源回路の電源制御用ＩＣにも利用することができる。

本発明を適用して好適な電源制御用ＩＣの一例としての充電制御用ＩＣの概略構成を示す説明図である。本発明における逆流検出防止回路の実施例を示す回路構成図である。充電制御回路における従来の逆流検出防止回路の一例を示す回路構成図である。充電制御回路における従来の逆流検出防止回路の他の例を示す回路構成図である。

符号の説明

１０充電制御用ＩＣ
１１内部制御回路
１３逆流検出防止回路
１５電流制御回路
２０直流電源
３１逆流検出回路
３２逆流防止回路
４０二次電池
Ｑ１電流制御用トランジスタ
Ｍ１，Ｍ２逆流防止用スイッチＭＯＳトランジスタ
Ｅ−ＡＭＰ誤差増幅回路
ＣＭＰコンパレータ

Claims

電圧入力端子と出力端子との間に接続され前記電圧入力端子から出力端子へ流す電流を制御する電流制御用ＭＯＳトランジスタと、
前記電圧入力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第１の逆流防止用のスイッチＭＯＳトランジスタと、
前記出力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第２の逆流防止用のスイッチＭＯＳトランジスタと、
前記電圧入力端子と出力端子との間の逆流状態を検出する逆流検出回路と、
該逆流検出回路の検出信号に基いて前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタをオン、オフ制御する信号を生成する論理回路と、
を備えた電源制御用半導体集積回路であって、
前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは互いに逆向きとなるように構成され、前記電流制御用ＭＯＳトランジスタの基体の電位が前記論理回路の電源電圧端子に電源電圧として供給され、
前記論理回路の初段の論理ゲートの電源電圧端子には、前記電圧入力端子からの電圧が供給されるように構成され、
前記初段の論理ゲートの次段には、該初段の論理ゲートの出力ノードにゲート端子が接続されたＭＯＳトランジスタと、該ＭＯＳトランジスタと電源電圧端子との間に直列に接続された抵抗素子と、を有する論理ゲートが接続され、該論理ゲートの電源電圧端子には前記電流制御用ＭＯＳトランジスタの基体の電位が供給されていることを特徴とする電源制御用半導体集積回路。
前記電流制御用ＭＯＳトランジスタのゲート端子にドレイン端子もしくはコレクタ端子が接続されオープンドレインもしくはオープンコレクタで前記電流制御用ＭＯＳトランジスタを駆動するトランジスタを有し、出力のフィードバック電圧に応じて前記電流制御用ＭＯＳトランジスタを制御する制御回路を備え、
前記電流制御用ＭＯＳトランジスタのソース端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第１スイッチ回路が、また前記電流制御用ＭＯＳトランジスタのドレイン端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第２スイッチ回路がそれぞれ設けられ、
前記第１スイッチ回路の一対のスイッチＭＯＳトランジスタおよび前記第２スイッチ回路の一対のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは、それぞれ互いに逆向きとなるように構成され、
前記第１スイッチ回路は前記論理回路によって前記第１の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされ、前記第２スイッチ回路は前記論理回路によって前記第２の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされるように構成されていることを特徴とする請求項１に記載の電源制御用半導体集積回路。
電圧入力端子と出力端子との間に接続され前記電圧入力端子から出力端子へ流す電流を制御する電流制御用ＭＯＳトランジスタと、
前記電圧入力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第１の逆流防止用のスイッチＭＯＳトランジスタと、
前記出力端子と前記電流制御用ＭＯＳトランジスタの基体との間に接続された第２の逆流防止用のスイッチＭＯＳトランジスタと、
前記電圧入力端子と出力端子との間の逆流状態を検出する逆流検出回路と、
該逆流検出回路の検出信号に基いて前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタをオン、オフ制御する信号を生成する論理回路と、
を備えた電源制御用半導体集積回路であって、
前記第１及び第２の逆流防止用のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは互いに逆向きとなるように構成され、前記電流制御用ＭＯＳトランジスタの基体の電位が前記論理回路の電源電圧端子に電源電圧として供給され、
前記電流制御用ＭＯＳトランジスタのゲート端子にドレイン端子もしくはコレクタ端子が接続されオープンドレインもしくはオープンコレクタで前記電流制御用ＭＯＳトランジスタを駆動するトランジスタを有し、出力のフィードバック電圧に応じて前記電流制御用ＭＯＳトランジスタを制御する制御回路を備え、
前記電流制御用ＭＯＳトランジスタのソース端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第１スイッチ回路が、また前記電流制御用ＭＯＳトランジスタのドレイン端子とゲート端子との間には、抵抗と一対のスイッチＭＯＳトランジスタが直列形態に接続された第２スイッチ回路がそれぞれ設けられ、
前記第１スイッチ回路の一対のスイッチＭＯＳトランジスタおよび前記第２スイッチ回路の一対のスイッチＭＯＳトランジスタのソースもしくはドレインと基体との間に存在する寄生ダイオードは、それぞれ互いに逆向きとなるように構成され、
前記第１スイッチ回路は前記論理回路によって前記第１の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされ、前記第２スイッチ回路は前記論理回路によって前記第２の逆流防止用のスイッチＭＯＳトランジスタと同期してオンまたはオフ状態にされるように構成されていることを特徴とする電源制御用半導体集積回路。