JP5113846B2 - Acquisition device, test device, and manufacturing method - Google Patents
Acquisition device, test device, and manufacturing method Download PDFInfo
- Publication number
- JP5113846B2 JP5113846B2 JP2009528015A JP2009528015A JP5113846B2 JP 5113846 B2 JP5113846 B2 JP 5113846B2 JP 2009528015 A JP2009528015 A JP 2009528015A JP 2009528015 A JP2009528015 A JP 2009528015A JP 5113846 B2 JP5113846 B2 JP 5113846B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- value
- flop
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 29
- 230000000630 rising effect Effects 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 9
- 238000012216 screening Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 230000004044 response Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
本発明は、取得装置、試験装置および製造方法に関する。特に本発明は、ストローブ信号のタイミングで信号を取得するフリップフロップを備える取得装置、試験装置および製造方法に関する。 The present invention relates to an acquisition apparatus, a test apparatus, and a manufacturing method. In particular, the present invention relates to an acquisition apparatus, a test apparatus, and a manufacturing method including a flip-flop that acquires a signal at the timing of a strobe signal.
半導体等の試験装置は、被試験デバイスから出力された出力信号の論理値をフリップフロップで取り込む。そして、試験装置は、フリップフロップにより取り込んだ値に基づき被試験デバイスの良否を判定する(例えば、特許文献1参照。)。また、試験装置は、出力信号の論理値の取り込みタイミングを示すストローブ信号をタイミング発生部から発生して、フリップフロップに与える。
ところで、フリップフロップは、観測対象の信号の論理値の変化中のタイミングにおいてストローブ信号が与えられた場合、直前に取得した論理値(すなわち、現在格納している論理値)に応じて異なる論理値を取り込んでしまうという現象が発生する。例えば、フリップフロップは、観測対象信号がL論理からH論理へ変化中の所定タイミングにおいてストローブ信号が与えられた場合、H論理を格納している状態ではH論理を取り込むが、L論理を格納している状態ではL論理を取り込む、という現象が発生する。 By the way, when the strobe signal is given at the timing when the logical value of the signal to be observed is changing, the flip-flop has a different logical value depending on the logical value acquired immediately before (that is, the currently stored logical value). Will occur. For example, when a strobe signal is given at a predetermined timing when the observation target signal is changing from L logic to H logic, the flip-flop captures the H logic when the H logic is stored, but stores the L logic. In such a state, the phenomenon of taking in the L logic occurs.
このような現象が生じる観測対象信号とストローブ信号との相対タイミングの範囲を、デッドバンドと呼ぶ。フリップフロップにおけるデッドバンドは、例えば、製造ばらつき、内部回路の構成、メーカの違い、製造プロセス、製造ロット、内部配線経路、隣接配線の容量等によって異なると考えられる。 The range of the relative timing between the observation target signal and the strobe signal in which such a phenomenon occurs is called a dead band. The dead band in the flip-flop is considered to vary depending on, for example, manufacturing variations, internal circuit configurations, manufacturer differences, manufacturing processes, manufacturing lots, internal wiring paths, adjacent wiring capacities, and the like.
このように、フリップフロップは、デッドバンドが存在するので、観測対象信号の論理値の取得タイミングを微小な時間間隔で制御した場合、精度良く論理値を取り込むことができなかった。また、このようなフリップフロップを用いる試験装置は、被試験デバイスの出力信号の論理値の取得タイミングを微小な時間間隔で制御した場合、被試験デバイスの良否を精度良く判定できなかった。 As described above, since the flip-flop has a dead band, when the acquisition timing of the logical value of the observation target signal is controlled at a minute time interval, the logical value cannot be taken in with high accuracy. Further, a test apparatus using such a flip-flop cannot accurately determine the quality of the device under test when the timing of acquiring the logical value of the output signal of the device under test is controlled at a minute time interval.
そこで本発明は、上記の課題を解決することのできる取得装置、試験装置および製造方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Then, an object of this invention is to provide the acquisition apparatus, test apparatus, and manufacturing method which can solve said subject. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために、本発明の第1の形態においては、観測対象の信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、観測対象信号をストローブ信号のタイミングで取得するフリップフロップと、フリップフロップの出力状態に基づいて、次の観測対象信号を取り込むための次のストローブ信号のタイミングを変更する変更部と、を備える取得装置を提供する。 In order to solve the above-described problem, in the first embodiment of the present invention, a strobe generator that generates a strobe signal that indicates the timing at which a signal to be observed is to be captured, and a flip-flop that acquires the observation target signal at the timing of the strobe signal And a changing unit that changes the timing of the next strobe signal for taking in the next observation target signal based on the output state of the flip-flop.
本発明の第2の形態においては、観測対象の信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、ストローブ信号を、互いに異なる遅延量だけ遅延させて複数の遅延ストローブ信号として出力する複数の遅延部と、複数の遅延部に対応して設けられ、対応する遅延部から出力された遅延ストローブ信号のタイミングで観測対象信号をそれぞれ取得する複数のフリップフロップと、少なくとも1つのフリップフロップにより取得された直前の観測対象信号の値に応じて、複数のフリップフロップのうち、次の観測対象信号を次のストローブ信号に応じて取得した次の観測値を出力すべきフリップフロップを決定する決定部と、複数のフリップフロップの出力信号のうち、決定部が決定したフリップフロップの出力信号を、次の観測対象信号の観測値として出力する出力部と、を備える取得装置を提供する。 In the second embodiment of the present invention, a strobe generator that generates a strobe signal indicating the timing at which a signal to be observed is to be captured, and the strobe signal are delayed by different delay amounts and output as a plurality of delayed strobe signals. A plurality of delay units, a plurality of flip-flops provided corresponding to the plurality of delay units, each acquiring an observation target signal at the timing of the delayed strobe signal output from the corresponding delay unit, and at least one flip-flop Decision to determine the flip-flop to output the next observed value obtained from the next observed signal according to the next strobe signal, among the multiple flip-flops, according to the value of the last observed signal obtained And the output of the flip-flop determined by the determination unit among the output signals of the plurality of flip-flops. Signal, to provide an acquisition device including an output unit for outputting as the observed value of the next observation target signal.
本発明の第3の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号を被試験デバイスに供給する試験信号供給部と、被試験デバイスが試験信号に応じて出力するデバイス出力信号を取得する取得装置と、取得装置が取得したデバイス出力信号に基づいて被試験デバイスの良否を判定する判定部と、を備え、取得装置は、デバイス出力信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、デバイス出力信号をストローブ信号のタイミングで取得するフリップフロップと、フリップフロップの出力状態に基づいて、次のデバイス出力信号を取り込むための次のストローブ信号のタイミングを変更する変更部と、を有する試験装置を提供する。 According to a third aspect of the present invention, there is provided a test apparatus for testing a device under test, a test signal supply unit for supplying a test signal for testing the device under test to the device under test, and the device under test being tested. An acquisition device that acquires a device output signal that is output in response to the signal, and a determination unit that determines pass / fail of the device under test based on the device output signal acquired by the acquisition device. A strobe generator that generates a strobe signal indicating the timing to be fetched, a flip-flop that acquires a device output signal at the timing of the strobe signal, and a next device for fetching the next device output signal based on the output state of the flip-flop There is provided a test apparatus having a change unit that changes the timing of a strobe signal.
本発明の第4の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号を被試験デバイスに供給する試験信号供給部と、被試験デバイスが試験信号に応じて出力するデバイス出力信号を取得する取得装置と、取得装置が取得したデバイス出力信号に基づいて被試験デバイスの良否を判定する判定部と、を備え、取得装置は、デバイス出力信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、ストローブ信号を、互いに異なる遅延量だけ遅延させて複数の遅延ストローブ信号として出力する複数の遅延部と、複数の遅延部に対応して設けられ、対応する遅延部から出力された遅延ストローブ信号のタイミングでデバイス出力信号をそれぞれ取得する複数のフリップフロップと、少なくとも1つのフリップフロップにより取得された直前のデバイス出力信号の値に応じて、複数のフリップフロップのうち、次のデバイス出力信号を次のストローブ信号に応じて取得した次の観測値を出力すべきフリップフロップを決定する決定部と、複数のフリップフロップの出力信号のうち、決定部が決定したフリップフロップの出力信号を、次のデバイス出力信号の観測値として出力する出力部と、を有する試験装置を提供する。 According to a fourth aspect of the present invention, there is provided a test apparatus for testing a device under test, a test signal supply unit for supplying a test signal for testing the device under test to the device under test, and the device under test being tested. An acquisition device that acquires a device output signal that is output in response to the signal, and a determination unit that determines pass / fail of the device under test based on the device output signal acquired by the acquisition device. Provided in correspondence with a plurality of delay units, a strobe generator that generates a strobe signal indicating the timing to be fetched, a plurality of delay units that delay the strobe signals by different delay amounts and output them as a plurality of delayed strobe signals A plurality of free signals that respectively obtain device output signals at the timing of the delayed strobe signals output from the corresponding delay units. According to the value of the previous device output signal acquired by the flop and at least one flip-flop, the next observed value obtained by acquiring the next device output signal according to the next strobe signal among the plurality of flip-flops. A determination unit that determines a flip-flop to be output; and an output unit that outputs the output signal of the flip-flop determined by the determination unit among the output signals of the plurality of flip-flops as an observation value of the next device output signal. A test apparatus is provided.
本発明の第5の形態においては、デバイスを製造する製造方法であって、デバイスを製造する製造段階と、製造されたデバイスを、第3の形態または第4の形態の試験装置により試験して選別する選別段階と、を備える製造方法を提供する。 According to a fifth aspect of the present invention, there is provided a manufacturing method for manufacturing a device, the manufacturing stage for manufacturing the device, and the manufactured device tested by the test apparatus of the third mode or the fourth mode. And a sorting step for sorting.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
10 試験装置
12 試験信号供給部
14 取得装置
16 判定部
18 期待値発生部
22 レベル比較部
24 ストローブ発生部
26 フリップフロップ
28 変更部
32 遅延部
34 選択部
40 スイッチ
42 第1取得処理部
44 第2取得処理部
46 調整部
50 エッジ判定部
52 記憶部
54 決定部
56 出力部
100 被試験デバイス
510 試験信号
520 デバイス出力信号
530 観測対象信号
540 ストローブ信号
550 取得信号
560 第1観測対象信号
570 第2観測対象信号
600 遅延ストローブ信号DESCRIPTION OF
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the claimed invention, and all combinations of features described in the embodiments are invented. It is not always essential to the solution.
図1は、本実施形態に係る試験装置10の構成を被試験デバイス100と共に示す。試験装置10は、半導体メモリ等の被試験デバイス100を試験する。
FIG. 1 shows a configuration of a
試験装置10は、試験信号供給部12と、取得装置14と、判定部16とを備える。試験信号供給部12は、被試験デバイス100を試験するための試験信号510を被試験デバイス100に供給する。取得装置14は、被試験デバイス100が試験信号510に応じて出力するデバイス出力信号520を取得する。試験装置10は、デバイス出力信号520がH論理か否かを判定するためのH論理用取得装置と、デバイス出力信号520がL論理か否かを判定するためのL論理用取得装置とを備えてもよい。判定部16は、取得装置14が取得したデバイス出力信号520に基づいて被試験デバイス100の良否を判定する。
The
図2は、本実施形態に係る取得装置14の構成を示す。取得装置14は、印加された試験信号510に応じて被試験デバイス100から出力された応答信号(デバイス出力信号520)を受けて、指定されたタイミング(ストローブタイミング)において応答信号の論理値を取得する。これにより、取得装置14によれば、ストローブタイミングでの応答信号の論理値を判定することができる。取得装置14は、レベル比較部22と、ストローブ発生部24と、フリップフロップ26と、変更部28とを備える。
FIG. 2 shows a configuration of the
レベル比較部22は、被試験デバイス100により出力されたアナログ波形のデバイス出力信号520を受けて、閾値と比較する。レベル比較部22は、一例として、H論理と判断すべきレベルとH論理ではない判断すべきレベルとの閾値、または、L論理と判断すべきレベルとL論理ではない判断すべきレベルとの閾値と、デバイス出力信号520とを比較する。そして、レベル比較部22は、デバイス出力信号520と閾値との比較結果に応じた論理値を表す論理波形の観測対象信号530を出力する。本実施形態において、レベル比較部22は、デバイス出力信号520が閾値以上の場合にはH論理(又はL論理)となり、観測対象信号530が閾値より小さい場合にはL論理(又はH論理)となる観測対象信号530を出力する。
The
ストローブ発生部24は、観測対象信号530を取り込むべきタイミング(すなわち、デバイス出力信号520を取り込むべきタイミング)を示すストローブ信号540を発生する。ストローブ発生部24により出力されるストローブ信号540のタイミングは、一例として、試験プログラムに応じて動作するコントローラ等に応じて可変制御がされる。ストローブ発生部24は、一例として、観測対象信号530を取り込むべきタイミングにおいてパルス波形を含むストローブ信号540を発生してよい。
The
フリップフロップ26は、論理波形の観測対象信号530を受け、観測対象信号530により表された論理値をストローブ信号540のタイミングでラッチする。そして、フリップフロップ26は、ラッチした論理値を表す取得信号550を出力する。本実施形態において、フリップフロップ26は、入力端(D端)から観測対象信号530を入力する。本実施形態において、フリップフロップ26は、クロック端からストローブ信号540を入力する。
The flip-
フリップフロップ26は、クロック端から入力したストローブ信号540のタイミングで、入力端から入力した観測対象信号530の値(H論理またはL論理)を取得する。フリップフロップ26は、取得した値(H論理またはL論理)を表す取得信号550を出力端(O端)から出力する。なお、フリップフロップ26は、同一タイミングのストローブ信号540であっても、製造ばらつき要因、その他の要因によって、極小な取得タイミングのずれが生じる場合がある。
The flip-
変更部28は、フリップフロップ26の出力状態に基づいてストローブ信号540のタイミングを変更する。すなわち、変更部28は、直前のストローブ信号540に応じてフリップフロップ26により取得された直前の観測対象信号530の値に応じて、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングを変更する。本実施形態において、変更部28は、直前のストローブ信号540に応じて取得された観測対象信号530の値がH論理かL論理かに応じて、次の観測対象信号530の値を取り込むための次のストローブ信号540のタイミングを切り換える。
The changing
変更部28は、一例として、複数の遅延部32と、選択部34とを有してよい。複数の遅延部32のそれぞれは、ストローブ信号540を、互いに異なる遅延量だけ遅延させる。複数の遅延部32のうちの1つは、バッファ回路等の固定遅延量であってもよい。選択部34は、フリップフロップ26の出力信号である取得信号550を受けて、複数の遅延部32により互いに異なる遅延量だけ遅延された複数のストローブ信号540の中から、何れかを選択して、フリップフロップ26のクロック入力端へ供給する。
For example, the changing
ここで、本実施形態においては、変更部28は、H側遅延部32−1と、L側遅延部32−2と、選択部34とを有する。H側遅延部32−1およびL側遅延部32−2は、ストローブ信号540を、互いに異なる遅延量だけ遅延させる。H側遅延部32−1およびL側遅延部32−2は、一方が固定遅延量であってよい。選択部34は、直前の観測対象信号530の値がH論理の場合、H側遅延部32−1により遅延されたストローブ信号540を次のストローブ信号540として選択する。選択部34は、直前の観測対象信号530の値がL論理の場合、L側遅延部32−2により遅延されたストローブ信号540を次のストローブ信号540として選択する。これにより、変更部28は、フリップフロップ26の出力状態に基づき観測対象信号530の取得タイミング(ストローブタイミング)の遅延量を微小に変更することができる。
Here, in the present embodiment, the changing
図3は、観測対象信号530、ストローブ信号540およびフリップフロップ26による取得値の一例を示す。ストローブ発生部24は、一例として、当該試験装置10による試験のための基本となる周期(試験周期)毎に、指定された位相のタイミングでストローブ信号540を発生する。フリップフロップ26は、ストローブ信号540が発生されたタイミングで、観測対象信号530の値(H論理またはL論理)をラッチする。このようにフリップフロップ26は、試験周期毎に観測対象信号530の値を取得することができる。
FIG. 3 shows an example of values obtained by the
図4は、直前のストローブ信号540のタイミングで取得された観測対象信号530の値がH論理の場合における、フリップフロップ26から出力される取得信号550の一例を示す。図5は、直前のストローブ信号540のタイミングで取得された観測対象信号530の値がL論理の場合における、フリップフロップ26から出力される取得信号550の一例を示す。
FIG. 4 shows an example of the
図4の(A)および図5の(A)は、同一波形の観測対象信号530を示す。図4の(B)は、(A)に示された観測対象信号530に対して、時刻t01、時刻t1、時刻t2、時刻t3のタイミングで発生されたストローブ信号540を示す。図5の(B)は、(A)に示された観測対象信号530に対して、時刻t02、時刻t1、時刻t2、時刻t3のタイミングで発生されたストローブ信号540を示す。
4A and 5A show the
図4の(C)、(D)、(E)は、時刻t01のタイミングのストローブ信号540で観測対象信号530の値を取得した後、時刻t1、t2、t3のタイミングのストローブ信号540で観測対象信号530を取得した場合の取得信号550を示す。図5の(C)、(D)、(E)は、時刻t02のタイミングのストローブ信号540で観測対象信号530の値を取得した後、時刻t1、t2、t3のタイミングのストローブ信号540で観測対象信号530を取得した場合の取得信号550を示す。
(C), (D), and (E) in FIG. 4 are obtained by obtaining the value of the
なお、時刻t01は、観測対象信号530がH論理となっている任意のタイミングを示す。時刻t02は、観測対象信号530がL論理となっている任意のタイミングを示す。時刻t1、t2、t3のそれぞれは、時刻t01および時刻t02で発生されたストローブ信号540の次のストローブ信号540の発生範囲であって、観測対象信号530がL論理からH論理への変化中のタイミングを示す。
Note that time t01 indicates an arbitrary timing at which the
ここで、理想的なフリップフロップは、観測対象信号530とストローブ信号540との相対タイミングが同一であれば、フリップフロップ26の出力状態に関わらず、常に同一の再現性で値を取得する。しかし、現実のフリップフロップ26は、製造ばらつき、その他の要因でこの再現性がばらつく場合がある。ここで、再現性がばらつく範囲をデッドバンドという。デッドバンドは、使用する回路素子、製造ばらつき等に依存して変わり、ゼロの場合もあるが、数ピコ秒〜数十ピコ秒程度が見込まれる。
Here, an ideal flip-flop always obtains a value with the same reproducibility regardless of the output state of the flip-
例えば、図4および図5の時刻t1のタイミングにおいて、共にL論理を取得する。また、フリップフロップ26は、例えば、図4および図5の時刻t3のタイミングにおいて、共にH論理を取得する。しかし、フリップフロップ26は、観測対象信号530とストローブ信号540との相対タイミングが当該フリップフロップ26におけるデッドバンドの範囲に含まれる場合、直前に取得した観測対象信号530の値がH論理かまたはL論理かによって、異なる値を取得する。例えば図4に示されるように、直前に取得した値がH論理の場合、フリップフロップ26は、時刻t2のタイミングにおいてH論理を取得する。これに対して、例えば図5に示されるように、直前に取得した値がL論理の場合、フリップフロップ26は、時刻t2のタイミングにおいてL論理を取得する。
For example, at the timing of time t1 in FIGS. 4 and 5, both L logics are acquired. In addition, the flip-
図6は、観測対象信号530が立上りエッジの場合の変更部28によるストローブ信号540のタイミングの変更例を示す。図7は、観測対象信号530が立下りエッジの場合の変更部28によるストローブ信号540のタイミングの変更例を示す。
FIG. 6 shows an example of changing the timing of the
観測対象信号530が立上りエッジの場合、フリップフロップ26のデッドバンドは、図6に示すような範囲となる。すなわちこの場合のデッドバンドは、直前の観測対象信号530の値がH論理だった場合における取得信号550がL論理からH論理へと切り替わる切替タイミング(t11)と、直前の観測対象信号530の値がL論理だった場合における取得信号550がL論理からH論理へと切り替わる切替タイミング(t12)との間となる。なお、立上りエッジの場合のフリップフロップ26のデッドバンドは、直前の観測対象信号530の値がH論理だった場合における切替タイミング(t11)が、直前の観測対象信号530の値がL論理だった場合における切替タイミング(t12)よりも時間的に前の場合、および後の場合のいずれも存在する。
When the
また、観測対象信号530が立下りエッジの場合、フリップフロップ26のデッドバンドは、図7に示すような範囲となる。すなわちこの場合のデッドバンドは、直前の観測対象信号530の値がH論理だった場合における取得信号550がH論理からL論理へと切り替わる切替タイミング(t21)と、直前の観測対象信号530の値がL論理だった場合における取得信号550がH論理からL論理へと切り替わる切替タイミング(t22)との間となる。なお、立下りエッジの場合のフリップフロップ26のデッドバンドは、直前の観測対象信号530の値がH論理だった場合における切替タイミング(t21)が、直前の観測対象信号530の値がL論理だった場合における切替タイミング(t22)よりも時間的に前の場合、および後の場合のいずれも存在する。
When the
ここで、本実施形態において、変更部28は、直前のストローブ信号540に応じてフリップフロップ26により取得された直前の観測対象信号530の値(H論理またはL論理)に応じて、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングを変更する。この場合において、変更部28は、直前のストローブ信号540に応じてフリップフロップ26により取得された直前の観測対象信号530の値がH論理である場合の次のストローブ信号540のタイミングと、直前のストローブ信号540に応じてフリップフロップ26により取得された直前の観測対象信号530の値がL論理である場合の次のストローブ信号540のタイミングとの間に、デッドバンドに対応する時間差を設ける。
Here, in the present embodiment, the changing
例えば、図6に示すように、直前の観測対象信号530の値がL論理だった場合の切替タイミング(t12)が、直前の観測対象信号530の値がH論理だった場合の切替タイミング(t11)よりも時間的に後であるとする。このような場合、変更部28は、一例として、直前の観測対象信号530の値がL論理であれば、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングをデッドバンドに対応する時間差分遅延する。そして、変更部28は、一例として、直前の観測対象信号530の値がH論理であれば、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングを遅延しない。
For example, as shown in FIG. 6, the switching timing (t12) when the value of the immediately preceding
また、例えば、図7に示すように、直前の観測対象信号530の値がH論理だった場合の切替タイミング(t21)が、直前の観測対象信号530の値がL論理だった場合の切替タイミング(t22)よりも時間的に後であるとする。このような場合、変更部28は、一例として、直前の観測対象信号530の値がH論理であれば、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングをデッドバンドに対応する時間差分遅延する。そして、変更部28は、一例として、直前の観測対象信号530の値がL論理であれば、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングを遅延しない。
Also, for example, as shown in FIG. 7, the switching timing (t21) when the value of the immediately preceding
このように、変更部28は、直前の観測対象信号530の値が取得信号550の論理切替タイミングが時間的に後となる論理値の場合、直前の観測対象信号530の値が取得信号550の論理切替タイミングが時間的に前となる論理値の場合よりも、次の観測対象信号530を取り込むための次のストローブ信号540のタイミングを、デッドバンドに対応する時間差分遅延する。これにより、変更部28は、観測対象信号530とストローブ信号540との相対タイミングがデッドバンドの範囲に含まれても、直前に取得した観測対象信号530の値に関わらず、フリップフロップ26に対して同一の値を取得させることができる。従って、取得装置14によれば、観測対象信号530の値を精度良く取り込むことができる。
In this manner, the changing
図8は、本実施形態の第1変形例に係る取得装置14の構成を示す。本変形例に係る試験装置10は、本実施形態に係る試験装置10と略同一の構成および機能を採るので、本実施形態に係る試験装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
FIG. 8 shows a configuration of the
本変形例に係る取得装置14は、更に、スイッチ40と、第1取得処理部42と、第2取得処理部44と、調整部46とを備える。スイッチ40は、通常動作時において、レベル比較部22から出力される観測対象信号530をフリップフロップ26の入力端に入力させる。スイッチ40は、調整時において、レベル比較部22から出力される観測対象信号530に代えて、第1取得処理部42および第2取得処理部44から出力される第1観測対象信号560および第2観測対象信号570を、フリップフロップ26の入力端に入力させる。
The
第1取得処理部42は、フリップフロップ26が第1論理値を取得している第1状態において、調整用の第1観測対象信号560をフリップフロップ26に出力する。そして、第1取得処理部42は、調整用の第1観測対象信号560を第1論理値に応じて選択されたストローブ信号540により取得させる。なお、第1論理値は、H0論理またはL論理のいずれかであってよい。また、第2論理値は、第1論理値がH論理の場合、L論理であり、第1論理値がL論理の場合、H論理であってよい。第1取得処理部42は、一例として、直前のストローブ信号540のタイミングにおいて第1論理値(例えばH論理)となっている波形と、次のストローブ信号540の発生範囲内における予め定められたタイミングにおいて第2論理値(例えばL論理)から第1論理値(例えばH論理)に変化する波形とを有する第1観測対象信号560を、フリップフロップ26に対して出力してよい。
The first
第2取得処理部44は、フリップフロップ26が第2論理値を取得している第2状態において、変更部28によるタイミング変更前のストローブ信号540に対して第1観測対象信号560と同一の波形を有する調整用の第2観測対象信号570をフリップフロップ26に出力する。そして、第2取得処理部44は、調整用の第2観測対象信号570を第2論理値に応じて選択されたストローブ信号540により取得させる。第1取得処理部42は、一例として、直前のストローブ信号540のタイミングにおいて第2論理値(例えばL論理)となっている波形と、次のストローブ信号540の発生範囲内における予め定められたタイミングにおいて第2論理値(例えばL論理)から第1論理値(例えばH論理)に変化する波形とを有する第2観測対象信号570を、フリップフロップ26に対して出力してよい。
The second
調整部46は、第1取得処理部42および第2取得処理部44がフリップフロップ26に取得させた第1観測対象信号560および第2観測対象信号570の値が同一となるように、第1論理値および第2論理値に応じて選択されるH側遅延部32−1およびL側遅延部32−2の遅延量の差を調整する。調整部46は、一例として、ストローブ発生部24を制御して、当該ストローブ発生部24から出力されるストローブ信号540のタイミングを順次変化させながら、H側遅延部32−1およびL側遅延部32−2の遅延量の差を調整する。
The
図9は、図8に示した第1変形例に係る取得装置14による、H側遅延部32−1とL側遅延部32−2との遅延量の差を調整する調整処理フローを示す。まず、取得装置14は、デッドバンドの開始位置を検出する(S1001)。次に、取得装置14は、デッドバンドに対応した時間差となるように、H側遅延部32−1とL側遅延部32−2との遅延量の差を調整する(S1002)。
FIG. 9 shows an adjustment processing flow for adjusting the difference in delay amount between the H-side delay unit 32-1 and the L-side delay unit 32-2 by the
図10は、図9のステップS1001における詳細な処理フローを示す。図11は、ステップS1001の処理中における、第1観測対象信号560(第2観測対象信号570)、遅延ストローブ信号600およびフリップフロップ26の取得値の一例を示す。
FIG. 10 shows a detailed processing flow in step S1001 of FIG. FIG. 11 illustrates an example of acquired values of the first observation target signal 560 (second observation target signal 570), the delayed strobe signal 600, and the flip-
ステップS1001の処理において、まず、調整部46は、H側遅延部32−1およびL側遅延部32−2の遅延量を一致させる(S1011)。すなわち、調整部46は、H側遅延部32−1とL側遅延部32−2との遅延量の差を0とする。
In the process of step S1001, the
次に、調整部46は、ステップS1013〜ステップS1015の処理を、ストローブ信号540のタイミングを順次に変更しながら繰返し実行する(S1012、S1016)。調整部46は、一例として、ストローブ信号540のタイミングをデッドバンドの開始位置よりも十分に前の位置から所定時間間隔で順次に後ろにずらしながら、ステップS1013〜ステップS1015の処理を繰り返し実行する。
Next, the
ステップS1013〜1015の処理において、まず、調整部46は、第1取得処理部42に処理を実行させる(S1013)。ステップS1013において、第1取得処理部42は、一例として、直前のストローブ信号540のタイミングにおいてH論理となっている波形を有する信号をフリップフロップ26に出力して、フリップフロップ26をH論理状態にする。ステップS1013において、続いて、第1取得処理部42は、予め定められたタイミングにおいてL論理からH論理に立ち上がる波形を有する第1観測対象信号560をフリップフロップ26に出力する。これにより、第1取得処理部42は、調整部46によって設定されたストローブ信号540のタイミングで、フリップフロップ26に第1観測対象信号560の論理値を取得させることができる。
In the processing of steps S1013 to 1015, first, the
次に、調整部46は、第2取得処理部44に処理を実行させる(S1014)。ステップS1014において、第2取得処理部44は、一例として、直前のストローブ信号540のタイミングにおいてL論理となっている波形を有する信号をフリップフロップ26に出力して、フリップフロップ26をL論理状態にする。ステップS1014において、続いて、第2取得処理部44は、予め定められたタイミング(ステップS1013と同一タイミング)においてL論理からH論理に立ち上がる波形(ステップS1013と同一波形)を有する第2観測対象信号570をフリップフロップ26に出力する。これにより、第1取得処理部42は、調整部46によって設定されたストローブ信号540のタイミングで、フリップフロップ26に第2観測対象信号570の論理値を取得させることができる。
Next, the
次に、調整部46は、ステップS1013でのフリップフロップ26による第1観測対象信号560の取得結果(H状態取得値)と、ステップS1014でのフリップフロップ26による第2観測対象信号570の取得結果(L状態取得値)とを比較する(S1015)。ここで、図11に示すように、H状態取得値およびL状態取得値は、デッドバンドの範囲以外では同一の値となり、デッドバンドの範囲内では異なる値となる。従って、ストローブ信号のタイミングを、デッドバンドの開始位置よりも十分に前の位置から順次に後ろにずらしていった場合、H状態取得値およびL状態取得値は、最初同一であり、デッドバンドの開始位置に一致すると違いが生じる。
Next, the
次に、調整部46は、ステップS1015においてH状態取得値とL状態取得値とが同一である場合、ステップS1013〜S1015の処理を繰り返す(S1012、S1016)。そして、調整部46は、ステップS1015においてH状態取得値とL状態取得値とが異なると、ステップS1012〜S1016の処理を抜ける(S1016)。このようにして、調整部46は、デッドバンドの開始位置を検出することができる。そして、調整部46は、ステップS1012〜S1016の処理を抜けると、処理を図9のステップS1002に移す。
Next, when the H state acquisition value and the L state acquisition value are the same in step S1015, the
図12は、図9のステップS1002における詳細な処理フローを示す。図13は、ステップS1002の処理中における、第1観測対象信号560(第2観測対象信号570)、遅延ストローブ信号600およびフリップフロップ26の取得値の一例を示す。
FIG. 12 shows a detailed processing flow in step S1002 of FIG. FIG. 13 shows an example of acquired values of the first observation target signal 560 (second observation target signal 570), the delayed strobe signal 600, and the flip-
ステップS1002の処理において、調整部46は、ステップS1022〜ステップS1024の処理を、H側遅延部32−1とL側遅延部32−2との遅延量の差を順次に変更しながら繰返し実行する(S1021、S1025)。調整部46は、一例として、H側遅延部32−1とL側遅延部32−2との遅延量の差を、0から所定量ずつ順次大きくしながら、ステップS1022〜ステップS1024の処理を繰返し実行する。この場合、調整部46は、他方の遅延量を固定としてよい。
In the process of step S1002, the adjusting
なお、ここで、調整部46は、直前の観測対象信号530の値がL論理だった場合における取得信号550の論理値の切替タイミングが、直前の観測対象信号530の値がH論理だった場合における取得信号550の論理値の切替タイミングよりも時間的に後である場合には、L側遅延部32−2の遅延量を順次に大きくしてよい。また、調整部46は、切替タイミングの関係が逆の場合には、H側遅延部32−1の遅延量を順次に大きくしてよい。
Here, the
ステップS1022〜1024において、まず、調整部46は、第1取得処理部42に処理を実行させる(S1022)。ステップS1022において、第1取得処理部42は、一例として、直前のストローブ信号540のタイミングにおいてH論理となっている波形を有する信号をフリップフロップ26に出力して、フリップフロップ26をH論理状態にする。ステップS1022において、続いて、第1取得処理部42は、予め定められたタイミングにおいてL論理からH論理に立ち上がる波形を有する第1観測対象信号560をフリップフロップ26に出力する。これにより、第1取得処理部42は、調整部46によって設定されたストローブ信号540のタイミングで、フリップフロップ26に第1観測対象信号560の論理値を取得させることができる。
In steps S1022 to 1024, the
次に、調整部46は、第2取得処理部44に処理を実行させる(S1023)。ステップS1023において、第2取得処理部44は、一例として、直前のストローブ信号540のタイミングにおいてL論理となっている波形を有する信号をフリップフロップ26に出力して、フリップフロップ26をL論理状態にする。ステップS1023において、続いて、第2取得処理部44は、予め定められたタイミング(ステップS1022と同一タイミング)においてL論理からH論理に立ち上がる波形(ステップS1022と同一波形)を有する第2観測対象信号570をフリップフロップ26に出力する。これにより、第2取得処理部44は、ステップS1022のストローブ信号540のタイミングから遅延量の差分遅延したタイミングで、フリップフロップ26に第2観測対象信号570の論理値を取得させることができる。
Next, the
次に、調整部46は、ステップS1022でのフリップフロップ26による第1観測対象信号560の取得結果(H状態取得値)と、ステップS1023でのフリップフロップ26による第2観測対象信号570の取得結果(L状態取得値)とを比較する(S1024)。ここで、直前の論理値がL論理の場合に選択されるストローブ信号のタイミングを、デッドバンドの開始位置から順次に後ろにずらしていった場合、H状態取得値およびL状態取得値は、最初は相違しているが、デッドバンドの終了位置を超えると同一となる。
Next, the
次に、調整部46は、ステップS1024においてH状態取得値とL状態取得値とが異なる場合、ステップS1022〜S1024の処理を繰り返す(S1021、S1025)。そして、調整部46は、ステップS1024においてH状態取得値とL状態取得値とが同一となると、ステップS1021〜S1025の処理を抜ける(S1025)。この結果、H側遅延部32−1とL側遅延部32−2との遅延量の差は、デッドバンドに対応する値となる。そして、調整部46は、ステップS1021〜S1025の処理を抜けると、図9のステップS1002の処理を終了する。
Next, when the H state acquisition value is different from the L state acquisition value in step S1024, the
以上の処理の結果、調整部46は、デッドバンドに対応した遅延量の差を、H側遅延部32−1とL側遅延部32−2との間に設定することができる。以上のように本変形例に係る取得装置14によれば、H側遅延部32−1とL側遅延部32−2との遅延量の差を、デッドバンドに対応した時間差となるように調整することができる。
As a result of the above processing, the
図14は、本実施形態の第2変形例に係る取得装置14の構成を期待値発生部18とともに示す。本変形例に係る試験装置10は、本実施形態に係る試験装置10と略同一の構成および機能を採るので、本実施形態に係る試験装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
FIG. 14 shows the configuration of the
本変形例に係る試験装置10は、デバイス出力信号520の期待値を発生する期待値発生部18を、更に備える。また、本変形例に係る取得装置14は、エッジ判定部50を更に備える。
The
エッジ判定部50は、観測対象信号530が、ストローブ信号540に応じたタイミングにおいて立上りエッジまたは立下りエッジを有するか否かを判定する。エッジ判定部50は、期待値発生部18により発生される期待値に基づき、立ち上がりエッジまたは立ち下がりエッジを判定してよい。
The
本変形例において、変更部28は、フリップフロップ26により取得された直前の観測対象信号530の値およびエッジ判定部50による判定結果に応じて、次のストローブ信号540のタイミングを変更する。変更部28は、一例として、立上りエッジ用H側遅延部32−3と、立上りエッジ用L側遅延部32−4と、立下りエッジ用H側遅延部32−5と、立下りエッジ用L側遅延部32−6と、選択部34とを有してよい。
In the present modification, the changing
選択部34は、観測対象信号530が立上りエッジを有する場合であって、直前の観測対象信号530の値がH論理の場合に、立上りエッジ用H側遅延部32−3により遅延されたストローブ信号540を選択する。選択部34は、観測対象信号530が立上りエッジを有する場合であって、直前の観測対象信号530の値がL論理の場合に、立上りエッジ用L側遅延部32−4により遅延されたストローブ信号540を選択する。選択部34は、観測対象信号530が立下りエッジを有する場合であって、直前の観測対象信号530の値がH論理の場合に、立下りエッジ用H側遅延部32−5により遅延されたストローブ信号540を選択する。選択部34は、観測対象信号530が立下りエッジを有する場合であって、直前の観測対象信号530の値がL論理の場合に、立下りエッジ用L側遅延部32−6により遅延されたストローブ信号540を選択する。
When the
このような取得装置14によれば、立上りエッジと立下りエッジとでデッドバンドの幅が異なる場合にも、直前に取得した観測対象信号530の値に関わらず、フリップフロップ26に対して同一の値を取得させることができる。これにより、取得装置14によれば、観測対象信号530の値を精度良く取り込むことができる。
According to such an
図15は、本実施形態の第3変形例に係る取得装置14の構成を示す。本変形例に係る試験装置10は、第2変形例に係る試験装置10と略同一の構成および機能を採るので、第2変形例に係る試験装置10が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
FIG. 15 shows a configuration of the
本変形例に係る取得装置14は、レベル比較部22と、ストローブ発生部24と、複数の遅延部32と、複数のフリップフロップ26と、エッジ判定部50と、複数の記憶部52と、決定部54とを備える。複数の遅延部32は、ストローブ信号540を、互いに異なる遅延量だけ遅延させて複数の遅延ストローブ信号600として出力する。取得装置14は、一例として、立上りエッジ用H側遅延部32−3と、立上りエッジ用L側遅延部32−4と、立下りエッジ用H側遅延部32−5と、立下りエッジ用L側遅延部32−6と、選択部34とを有してよい。
The
複数のフリップフロップ26は、複数の遅延部32に対応して設けられる。そして、複数のフリップフロップ26のそれぞれは、対応する遅延部32から出力された遅延ストローブ信号600のタイミングで観測対象信号530を取得する。取得装置14は、一例として、立上りエッジ用H側遅延部32−3に対応した立上りエッジ用H側フリップフロップ26−3と、立上りエッジ用L側遅延部32−4に対応した立上りエッジ用L側フリップフロップ26−4と、立下りエッジ用H側遅延部32−5に対応した立下りエッジ用H側フリップフロップ26−5と、立下りエッジ用L側遅延部32−6に対応した立下りエッジ用L側フリップフロップ26−6とを備えてよい。
The plurality of flip-
エッジ判定部50は、観測対象信号530が、遅延ストローブ信号600に応じたタイミングにおいて立上りエッジまたは立下りエッジを有するか否かを判定する。エッジ判定部50は、一例として、次のストローブ信号540に応じて少なくとも2つのフリップフロップ26により取得された少なくとも2つの次の観測対象信号530の値から、観測対象信号530がストローブ信号540に応じたタイミングにおいて立上りエッジまたは立下りエッジを有するか否かを判定してよい。
The
複数の記憶部52は、複数のフリップフロップ26に対応して設けられる。そして、複数の記憶部52は、対応するフリップフロップ26により直前の遅延ストローブ信号600により取得された直前の観測対象信号530の値を記憶する。取得装置14は、一例として、立上りエッジ用H側フリップフロップ26−3に対応した立上りエッジ用H側記憶部52−3と、立上りエッジ用L側フリップフロップ26−4に対応した立上りエッジ用L側記憶部52−4と、立下りエッジ用H側フリップフロップ26−5に対応した立下りエッジ用H側記憶部52−5と、立下りエッジ用L側フリップフロップ26−6に対応した立下りエッジ用L側記憶部52−6とを備えてよい。
The plurality of storage units 52 are provided corresponding to the plurality of flip-
決定部54は、複数の記憶部52に記憶された値およびエッジ判定部50による判定結果とを入力する。そして、決定部54は、少なくとも1つのフリップフロップ26により取得された直前の観測対象信号530の値と、少なくとも2つのフリップフロップ26により取得された少なくとも2つの次の観測対象信号530の値からエッジ判定部50が判定した判定結果に応じて、複数のフリップフロップ26のうち、次の観測値を出力すべきフリップフロップ26を決定する。
The
出力部56は、複数のフリップフロップ26の出力信号のうち、決定部54が決定したフリップフロップ26の出力信号を、次の観測対象信号530の観測値として出力する。出力部56は、一例として、エッジ判定部50が立上りエッジと判定した場合であって直前に取得された論理値がH論理である場合、立上りエッジ用H側フリップフロップ26−3により取得された値を選択して出力する。また、出力部56は、一例として、エッジ判定部50が立上りエッジと判定した場合であって直前に取得された論理値がL論理である場合、立上りエッジ用L側フリップフロップ26−4により取得された値を選択して出力する。出力部56は、一例として、エッジ判定部50が立下りエッジと判定した場合であって直前に取得された論理値がH論理である場合、立下りエッジ用H側フリップフロップ26−5により取得された値を選択して出力する。また、出力部56は、一例として、エッジ判定部50が立下りエッジと判定した場合であって直前に取得された論理値がL論理である場合、立下りエッジ用L側フリップフロップ26−6により取得された値を選択して出力する。
The
このような取得装置14によれば、立上りエッジと立下りエッジとでデッドバンドの幅が異なる場合にも、直前に取得した観測対象信号530の値に関わらず、フリップフロップ26に対して同一の値を取得させることができる。これにより、取得装置14によれば、観測対象信号530の値を精度良く取り込むことができる。なお、決定部54は、少なくとも1つのフリップフロップ26により取得された直前の観測対象信号530の値と、次の観測対象信号530の期待値とに応じて、複数のフリップフロップ26のうち、次の観測対象信号530を次のストローブ信号540に応じて取得した次の観測値を出力すべきフリップフロップ26を決定してもよい。
According to such an
また、以上説明した本実施形態に係る試験装置10は、デバイスを製造する製造方法に用いることができる。この製造方法は、デバイスを製造する製造段階と、製造されたデバイスを試験装置10により試験して選別する選別段階とを備える。このような製造方法によれば、精度良く選別されたデバイスを製造することができる。
Further, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
Claims (11)
前記観測対象信号を前記ストローブ信号のタイミングで取得するフリップフロップと、
前記フリップフロップの出力状態に基づいて、次の前記観測対象信号を取り込むための次の前記ストローブ信号のタイミングを変更する変更部と、
を備える取得装置。A strobe generator for generating a strobe signal indicating the timing at which the signal to be observed is to be captured;
A flip-flop for acquiring the observation target signal at the timing of the strobe signal;
Based on the output state of the flip-flop, a changing unit that changes the timing of the next strobe signal for capturing the next observation target signal;
An acquisition device comprising:
前記ストローブ信号を、互いに異なる遅延量だけ遅延させる複数の遅延部と、
前記複数の遅延部により互いに異なる遅延量だけ遅延された複数の前記ストローブ信号の中から、直前の前記観測対象信号の値に応じて次の前記ストローブ信号を選択する選択部と、
を有し、
前記フリップフロップは、前記選択部により選択された次の前記ストローブ信号を入力する
請求項1に記載の取得装置。The changing unit is
A plurality of delay units for delaying the strobe signal by different delay amounts;
A selection unit that selects the next strobe signal according to the value of the immediately preceding observation target signal from among the plurality of strobe signals delayed by different delay amounts by the plurality of delay units;
Have
The acquisition apparatus according to claim 1, wherein the flip-flop inputs the next strobe signal selected by the selection unit.
前記フリップフロップが第2論理値を取得している第2状態において、前記変更部によるタイミング変更前の前記ストローブ信号に対して前記第1観測対象信号と同一の波形を有する調整用の第2の前記観測対象信号を前記フリップフロップに出力して、前記第2論理値に応じて選択された前記ストローブ信号により取得させる第2取得処理部と、
前記第1取得処理部および前記第2取得処理部が前記フリップフロップに取得させた前記観測対象信号の値が同一となるように、前記第1論理値および前記第2論理値に応じて選択される前記遅延部の遅延量の差を調整する調整部と、
を更に備える請求項2に記載の取得装置。In the first state in which the flip-flop acquires the first logic value, the first observation target signal for adjustment is output to the flip-flop, and the strobe selected according to the first logic value A first acquisition processing unit to be acquired by a signal;
In the second state in which the flip-flop acquires the second logical value, the second adjustment signal having the same waveform as the first observation target signal with respect to the strobe signal before the timing change by the changing unit. A second acquisition processing unit that outputs the observation target signal to the flip-flop and acquires the observation target signal based on the strobe signal selected according to the second logic value;
The first acquisition processing unit and the second acquisition processing unit are selected according to the first logical value and the second logical value so that the values of the observation target signals acquired by the flip-flops are the same. An adjustment unit for adjusting a difference in delay amount of the delay unit;
The acquisition device according to claim 2, further comprising:
前記変更部は、前記フリップフロップにより取得された直前の前記観測対象信号の値および前記エッジ判定部による判定結果に応じて、次の前記ストローブ信号のタイミングを変更する
請求項3に記載の取得装置。An edge determination unit for determining whether the observation target signal has a rising edge or a falling edge at a timing according to the strobe signal;
The acquisition device according to claim 3, wherein the changing unit changes a timing of the next strobe signal according to a value of the observation target signal acquired immediately before by the flip-flop and a determination result by the edge determination unit. .
前記ストローブ信号を、互いに異なる遅延量だけ遅延させて複数の遅延ストローブ信号として出力する複数の遅延部と、
前記複数の遅延部に対応して設けられ、対応する前記遅延部から出力された前記遅延ストローブ信号のタイミングで前記観測対象信号をそれぞれ取得する複数のフリップフロップと、
少なくとも1つの前記フリップフロップにより取得された直前の前記観測対象信号の値に応じて、前記複数のフリップフロップのうち、次の前記観測対象信号を次の前記ストローブ信号に応じて取得した次の観測値を出力すべきフリップフロップを決定する決定部と、
前記複数のフリップフロップの出力信号のうち、前記決定部が決定した前記フリップフロップの出力信号を、次の前記観測対象信号の観測値として出力する出力部と、
を備える取得装置。A strobe generator for generating a strobe signal indicating the timing at which the signal to be observed is to be captured;
A plurality of delay units that delay the strobe signals by different delay amounts and output a plurality of delayed strobe signals;
A plurality of flip-flops provided corresponding to the plurality of delay units, each acquiring the observation target signal at the timing of the delayed strobe signal output from the corresponding delay unit;
The next observation obtained by acquiring the next observation target signal in accordance with the next strobe signal among the plurality of flip-flops according to the value of the observation target signal immediately before acquired by at least one of the flip-flops. A determination unit for determining a flip-flop to output a value;
Among the output signals of the plurality of flip-flops, an output unit that outputs the output signal of the flip-flop determined by the determination unit as an observation value of the next observation target signal;
An acquisition device comprising:
前記決定部は、少なくとも1つの前記フリップフロップにより取得された直前の前記観測対象信号の値と、少なくとも2つの前記フリップフロップにより取得された少なくとも2つの次の前記観測対象信号の値から前記エッジ判定部が判定した判定結果に応じて、前記複数のフリップフロップのうち、次の前記観測値を出力すべきフリップフロップを決定する請求項6に記載の取得装置。From the value of at least two next observation target signals acquired by at least two flip-flops according to the next strobe signal, the rising edge or the falling edge of the observation target signal at a timing according to the strobe signal An edge determination unit that determines whether or not
The determination unit determines the edge from the value of the observation target signal immediately before acquired by at least one of the flip-flops and the value of at least two next observation target signals acquired by at least two of the flip-flops. The acquisition apparatus according to claim 6, wherein a flip-flop to which the next observation value is to be output is determined among the plurality of flip-flops according to a determination result determined by the unit.
前記被試験デバイスを試験するための試験信号を前記被試験デバイスに供給する試験信号供給部と、
前記被試験デバイスが前記試験信号に応じて出力するデバイス出力信号を取得する取得装置と、
前記取得装置が取得した前記デバイス出力信号に基づいて前記被試験デバイスの良否を判定する判定部と、
を備え、
前記取得装置は、
前記デバイス出力信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、
前記デバイス出力信号を前記ストローブ信号のタイミングで取得するフリップフロップと、
前記フリップフロップの出力状態に基づいて、次の前記デバイス出力信号を取り込むための次の前記ストローブ信号のタイミングを変更する変更部と、
を有する試験装置。A test apparatus for testing a device under test,
A test signal supply unit for supplying a test signal for testing the device under test to the device under test;
An acquisition device that acquires a device output signal that the device under test outputs according to the test signal;
A determination unit that determines pass / fail of the device under test based on the device output signal acquired by the acquisition device;
With
The acquisition device includes:
A strobe generator for generating a strobe signal indicating the timing at which the device output signal should be captured;
A flip-flop that obtains the device output signal at the timing of the strobe signal;
Based on the output state of the flip-flop, a changing unit that changes the timing of the next strobe signal for capturing the next device output signal;
Test equipment with
前記被試験デバイスを試験するための試験信号を前記被試験デバイスに供給する試験信号供給部と、
前記被試験デバイスが前記試験信号に応じて出力するデバイス出力信号を取得する取得装置と、
前記取得装置が取得した前記デバイス出力信号に基づいて前記被試験デバイスの良否を判定する判定部と、
を備え、
前記取得装置は、
前記デバイス出力信号を取り込むべきタイミングを示すストローブ信号を発生するストローブ発生部と、
前記ストローブ信号を、互いに異なる遅延量だけ遅延させて複数の遅延ストローブ信号として出力する複数の遅延部と、
前記複数の遅延部に対応して設けられ、対応する前記遅延部から出力された前記遅延ストローブ信号のタイミングで前記デバイス出力信号をそれぞれ取得する複数のフリップフロップと、
少なくとも1つの前記フリップフロップにより取得された直前の前記デバイス出力信号の値に応じて、前記複数のフリップフロップのうち、次の前記デバイス出力信号を次の前記ストローブ信号に応じて取得した次の観測値を出力すべきフリップフロップを決定する決定部と、
前記複数のフリップフロップの出力信号のうち、前記決定部が決定した前記フリップフロップの出力信号を、次の前記デバイス出力信号の観測値として出力する出力部と、
を有する試験装置。A test apparatus for testing a device under test,
A test signal supply unit for supplying a test signal for testing the device under test to the device under test;
An acquisition device that acquires a device output signal that the device under test outputs according to the test signal;
A determination unit that determines pass / fail of the device under test based on the device output signal acquired by the acquisition device;
With
The acquisition device includes:
A strobe generator for generating a strobe signal indicating the timing at which the device output signal should be captured;
A plurality of delay units that delay the strobe signals by different delay amounts and output a plurality of delayed strobe signals;
A plurality of flip-flops provided corresponding to the plurality of delay units, each of which obtains the device output signal at the timing of the delayed strobe signal output from the corresponding delay unit;
The next observation that the next device output signal is acquired according to the next strobe signal among the plurality of flip-flops according to the value of the previous device output signal acquired by the at least one flip-flop. A determination unit for determining a flip-flop to output a value;
Among the output signals of the plurality of flip-flops, an output unit that outputs the output signal of the flip-flop determined by the determining unit as an observation value of the next device output signal;
Test equipment with
前記決定部は、少なくとも1つの前記フリップフロップにより取得された直前の前記デバイス出力信号の値と、次の前記デバイス出力信号の期待値とに応じて、前記複数のフリップフロップのうち、次の前記デバイス出力信号を次の前記ストローブ信号に応じて取得した次の観測値を出力すべきフリップフロップを決定する
請求項9に記載の試験装置。An expected value generator for generating an expected value of the device output signal;
The determining unit is configured to select a next one of the plurality of flip-flops according to a value of the device output signal immediately before acquired by the at least one flip-flop and an expected value of the next device output signal. The test apparatus according to claim 9, wherein a flip-flop to output a next observation value obtained by obtaining a device output signal in accordance with the next strobe signal is determined.
デバイスを製造する製造段階と、
製造されたデバイスを、請求項8または請求項9に記載の試験装置により試験して選別する選別段階と、
を備える製造方法。A manufacturing method for manufacturing a device, comprising:
A manufacturing stage for manufacturing the device;
A screening step of testing and sorting the manufactured device by the test apparatus according to claim 8 or claim 9;
A manufacturing method comprising:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/065965 WO2009022427A1 (en) | 2007-08-16 | 2007-08-16 | Acquisition device, test device, and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009022427A1 JPWO2009022427A1 (en) | 2010-11-11 |
JP5113846B2 true JP5113846B2 (en) | 2013-01-09 |
Family
ID=40350491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009528015A Expired - Fee Related JP5113846B2 (en) | 2007-08-16 | 2007-08-16 | Acquisition device, test device, and manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5113846B2 (en) |
WO (1) | WO2009022427A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327435A (en) * | 1992-05-20 | 1993-12-10 | Matsushita Electron Corp | Semiconductor integrated circuit device |
JPH0836037A (en) * | 1994-07-20 | 1996-02-06 | Advantest Corp | Circuit for measuring propagation delay time of transmitting route |
JP2001201532A (en) * | 2000-01-18 | 2001-07-27 | Advantest Corp | Method and apparatus for testing semiconductor device |
JP2005285160A (en) * | 2004-03-26 | 2005-10-13 | Advantest Corp | Device and method for testing |
-
2007
- 2007-08-16 WO PCT/JP2007/065965 patent/WO2009022427A1/en active Application Filing
- 2007-08-16 JP JP2009528015A patent/JP5113846B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327435A (en) * | 1992-05-20 | 1993-12-10 | Matsushita Electron Corp | Semiconductor integrated circuit device |
JPH0836037A (en) * | 1994-07-20 | 1996-02-06 | Advantest Corp | Circuit for measuring propagation delay time of transmitting route |
JP2001201532A (en) * | 2000-01-18 | 2001-07-27 | Advantest Corp | Method and apparatus for testing semiconductor device |
JP2005285160A (en) * | 2004-03-26 | 2005-10-13 | Advantest Corp | Device and method for testing |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009022427A1 (en) | 2010-11-11 |
WO2009022427A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003149304A (en) | Test apparatus | |
US7010729B2 (en) | Timing generator and test apparatus | |
JP2011172208A (en) | Output apparatus and test apparatus | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
JPWO2009022691A1 (en) | Test equipment | |
CN102800366A (en) | Test apparatus and test method | |
JP5113846B2 (en) | Acquisition device, test device, and manufacturing method | |
JP2007225554A (en) | Test system, added apparatus, and test method | |
JP4355704B2 (en) | Measuring apparatus, measuring method, and testing apparatus | |
JP7194664B2 (en) | Semiconductor device and burn-in test method for semiconductor device | |
JP5243287B2 (en) | Jitter injection circuit, pattern generator, test apparatus, and electronic device | |
US9197212B2 (en) | Apparatus and method for correcting output signal of FPGA-based memory test device | |
US20080228417A1 (en) | Changing point detecting circuit, jitter measuring apparatus and test apparatus | |
KR101375759B1 (en) | Testing apparatus and testing method | |
US8949062B2 (en) | Test module, test apparatus, and test method | |
JP4469753B2 (en) | Test equipment | |
JP5243340B2 (en) | Test apparatus and test method | |
TWI413778B (en) | Adjustable test pattern results latency | |
JP4340595B2 (en) | Test apparatus and test method | |
JP4219879B2 (en) | Semiconductor test apparatus and calibration method thereof | |
JP2007178387A (en) | Semiconductor integrated circuit device | |
JP5211122B2 (en) | Sampling device and test device | |
JP4917292B2 (en) | Test apparatus and test method | |
US8754667B2 (en) | Semiconductor device test method and semiconductor device | |
JP6530288B2 (en) | Semiconductor device and test method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |