JP5092167B2 - 半導体圧力センサおよびその製造方法 - Google Patents

Description

本発明は半導体圧力センサおよびその製造方法に関し、特に、ブリッジ接続されたゲージ抵抗を備えた半導体圧力センサと、そのような半導体圧力センサの製造方法とに関するものである。

圧力センサの一形態に、半導体基板を利用した半導体圧力センサがある。この半導体圧力センサでは、シリコン基板の表面上にゲージ抵抗となる拡散抵抗が複数形成されて、この拡散抵抗が抵抗値の低い拡散配線層によってブリッジ結線されている。ゲージ抵抗は、たとえば、矩形状のダイヤフラムとなる所定の領域の４辺の各辺の部分にそれぞれ配置されている。一方、シリコン基板の裏面には、その表面の所定の領域に向かって凹んだ凹部が形成されている。この種の半導体圧力センサを開示した特許文献の一つとしては、たとえば特許文献１がある。

特開平３−６８２４号公報

しかしながら、従来の半導体圧力センサでは次のような問題点があった。シリコン基板の裏面に形成される、ダイヤフラムとなる所定の領域に向かって凹んだ凹部は、シリコン基板を所定の厚みにまで研磨した後、さらに、所定のエッチングマスクを介してシリコン基板の裏面にエッチングを施すことによって形成される。

このため、ダイヤフラムの厚みが、エッチングの時間によって制御されることになり、ダイヤフラムとなる領域内においてダイヤフラムの厚みがばらつきやすいという問題があった。また、ダイヤフラムの厚みを薄くしようとしても、シリコン基板の研磨量とエッチング量のシリコン基板面内におけるばらつき量を考慮すると、その厚みは１０μｍ程度が限界であった。また、シリコン基板のエッチングのばらつきにより、ダイヤフラムに形成されるゲージ抵抗に対して凹部の位置がずれてしまうという問題があった。

本発明は、上記、シリコン基板のエッチングに起因する問題点を解決するためになされたものであり、その目的は、厚みが薄く、しかも、その厚みのばらつきが少ないダイヤフラムを備えた半導体圧力センサを提供することであり、他の目的は、そのような半導体圧力センサの製造方法を提供することである。

本発明に係る半導体圧力センサは、基板とダイヤフラムとゲージ抵抗と貫通穴とアンカー部とを備えている。基板は、互いに対向する第１主表面および第２主表面を有している。ダイヤフラムは基板の第１主表面上に形成され、所定の膜からなる。ゲージ抵抗は、ダイヤフラムの歪を電気抵抗の変化として検知する。貫通穴は、ダイヤフラムの裏面を露出する態様で、第２主表面側から第１主表面側にわたり基板を貫通するように形成されている。アンカー部は、貫通穴における第１主表面側の開口端を周方向から取り囲むように形成され、ダイヤフラムを基板の第１主表面に据え付けている。

本発明に係る半導体圧力センサの製造方法は以下の工程を備えている。互いに対向する第１主表面および第２主表面を有する基板の第１主表面上に、基板とはエッチング特性の異なる絶縁膜を形成する。その絶縁膜における所定の領域を周方向から取り囲むように、絶縁膜に基板の第１主表面を露出する開口部を形成する。その開口部を充填するように、絶縁膜上にダイヤフラムとなる所定の膜を形成する。基板の第２主表面の領域に所定のエッチングマスクを形成する。そのエッチングマスクを介して基板にエッチングを施すことにより、所定の領域内に位置する絶縁膜の部分の表面を露出する態様で貫通穴を形成する。所定の領域内に位置する絶縁膜の部分を除去してダイヤフラムとなる所定の膜を露出することにより、ダイヤフラムを形成する。ダイヤフラムに、ダイヤフラムの歪を電気抵抗の変化として検知するゲージ抵抗を形成する。

本発明に係る半導体圧力センサによれば、基板の表面に形成される所定の膜によってダイヤフラムが形成されることになる。これにより、ダイヤフラムの厚みを所定の膜の厚みを変えるだけで高精度に薄くすることができる。

本発明に係る半導体圧力センサの製造方法によれば、まず、基板の表面に形成される所定の膜によってダイヤフラムが形成されることで、ダイヤフラムの厚みを所定の膜の厚みを変えるだけで高精度に薄くすることができる。また、絶縁膜に開口部を形成し、その開口部にアンカー部を形成することによって、そのアンカー部によって取り囲まれた領域がダイヤフラムとなる領域として特定されることで、そのダイヤフラムに形成されるゲージ抵抗のダイヤフラムにおける配置精度を確保することができる。これにより、ダイヤフラムの領域やゲージ抵抗の位置を、基板の第１主表面側の加工によって制御することができ、その結果、厚みの均一な薄いダイヤフラムを所定の領域に精度よく形成することができるとともに、半導体圧力センサの小型化を図ることができる。

本発明の実施の形態１に係る半導体圧力センサの平面図である。 同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける断面図である。 同実施の形態において、ダイヤフラムに形成されるゲージ抵抗の結線の仕方を示す斜視図である。 同実施の形態において、ゲージ抵抗による圧力測定を説明するための回路図である。 同実施の形態において、半導体圧力センサの製造方法の一工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。 本発明の実施の形態２に係る半導体圧力センサの平面図である。 同実施の形態において、図９に示す断面線Ｘ−Ｘにおける断面図である。 同実施の形態において、図９に示す断面線ＸＩ−ＸＩにおける断面図である。 同実施の形態において、ダイヤフラムに形成されるゲージ抵抗の結線の仕方を示す斜視図である。 同実施の形態において、半導体圧力センサの製造方法の一工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行なわれる工程を示す断面図である。 本発明の実施の形態３に係る半導体圧力センサの平面図である。 同実施の形態において、半導体圧力センサの製造方法の一工程を示す平面図である。 本発明の実施の形態４に係る半導体圧力センサの平面図である。 同実施の形態において、図１９に示す断面線ＸＸ−ＸＸにおける断面図である。 本発明の実施の形態５に係る半導体圧力センサの平面図である。 同実施の形態において、図２１に示す断面線ＸＸＩＩ−ＸＸＩＩにおける断面図である。 本発明の実施の形態６に係る半導体圧力センサの部分断面図である。 本発明の実施の形態７に係る半導体圧力センサの部分断面図である。 本発明の実施の形態８に係る半導体圧力センサの平面図である。 同実施の形態において、図２５に示す断面線ＸＸＶＩ−ＸＸＶＩにおける断面図である。 本発明の実施の形態９に係る半導体圧力センサの部分断面図である。 本発明の実施の形態１０に係る半導体圧力センサの部分断面図である。 本発明の実施の形態１１に係る半導体圧力センサの平面図である。 同実施の形態において、半導体圧力センサの製造方法の一工程を示す平面図である。

実施の形態１
ここでは、ドープトポリシリコン膜からなるダイヤフラムの上面側に、ゲージ抵抗を備えた半導体圧力センサについて説明する。

図１および図２に示すように、シリコン基板１の第１主表面上には、ドープトポリシリコン膜５５からなるダイヤフラム５が形成され、そのダイヤフラム５の上面には、ダイヤフラム５の歪を電気抵抗の変化として検知する４つのゲージ抵抗７が形成されている。ダイヤフラム５が位置するシリコン基板１の部分には、ダイヤフラム５の裏面を露出する貫通穴３０が形成されている。ダイヤフラム５とシリコン基板１との間には、ダイヤフラム５をシリコン基板１に据え付けるためのアンカー部２０が、貫通穴３０の第１主表面側の開口端を周方向から取り囲むように形成されている。

ダイヤフラム５とシリコン基板１との間には、第１絶縁膜２、ポリシリコン犠牲膜３および第２絶縁膜４が積層されている。アンカー部２０は、第１絶縁膜２の開口部に充填されるポリシリコン犠牲膜３の部分と第２絶縁膜４の開口部に充填されるポリシリコン膜５５の部分とを含むようにして、ダイヤフラム５からシリコン基板１へ向かって突出する態様で形成されている。

４つのゲージ抵抗７はポリシリコン膜からなり、ダイヤフラム５となるドープトポリシリコン膜５５の上に第３絶縁膜６を介在させて形成されている。各ゲージ抵抗７は、ゲージ抵抗７をなすポリシリコン膜と同じポリシリコン膜から形成されるポリシリコン配線７ａによってブリッジ結線されている。そのゲージ抵抗７およびポリシリコン配線７ａを覆うように、第４絶縁膜８が形成されている。

第４絶縁膜８上の所定の領域には、複数のアルミニウムパッド１２が形成されている。各アルミニウムパッド１２は、コンタクト部１１を介して対応するポリシリコン配線７ａ（ゲージ抵抗７）と電気的に接続されている。そのアルミニウムパッド１２を覆うように、第５絶縁膜９が形成されている。

次に、ゲージ抵抗７の結線について説明する。図３に示すように、ダイヤフラム５の上面に配置された４つのゲージ抵抗７７ａ〜７７ｄはブリッジ結線され、ゲージ抵抗７７ａとゲージ抵抗７７ｂとの接続部分がＶｃｃ端子とされ、ゲージ抵抗７７ｄとゲージ抵抗７７ｃとの接続部分がＧＮＤ端子とされる。ゲージ抵抗７７ｄとゲージ抵抗７７ａとの接続部分およびゲージ抵抗７７ｂとゲージ抵抗７７ｃとの接続部分はＯＵＴ端子とされる。Ｖｃｃ端子とＧＮＤ端子間に所定の電圧を印加し、ＯＵＴ端子間の電圧を検知することによって圧力が検知される。

図４に示すように、そのＯＵＴ端子間の電圧Ｖｏｕｔは、ゲージ抵抗７７ａ〜７７ｄの抵抗をＲ１〜Ｒ４とし、Ｖｃｃ端子とＧＮＤ端子間に印加する電圧をＶｉｎとすると、次の式で算出される。

Ｖｏｕｔ＝（Ｒ２／（Ｒ２＋Ｒ３）−Ｒ１／（Ｒ１＋Ｒ４））・Ｖｉｎ
ここで、初期状態の抵抗を、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝１００Ωとし、Ｖｉｎ＝５Ｖとする。また、半導体圧力センサに、１ａｔｍ（０．０９８ＭＰａ）の圧力が作用した場合の抵抗変化率を、ΔＲ１／Ｒ１＝ΔＲ３／Ｒ３＝＋１％、ΔＲ２／Ｒ２＝ΔＲ４／Ｒ４＝−１％とすると、ＯＵＴ端子間の電圧Ｖｏｕｔは、約５０ｍＶと見積もられる。

次に、上述した半導体圧力センサの製造方法について説明する。まず、シリコン基板として結晶方位（１００）のシリコン基板を用いる。図５に示すように、そのシリコン基板１の表面に、熱酸化法により第１絶縁膜２が形成される。その第１絶縁膜２に、ダイヤフラムを形成する領域およびアンカー部を形成する領域に基づいて、シリコン基板１の表面を露出する所定の開口部が形成される。

次に、その開口部を充填するように、第１絶縁膜２上にドープトポリシリコン膜３３を形成することにより、シリコン基板１をエッチングする際の犠牲膜となるポリシリコン犠牲膜３が形成される。そのポリシリコン犠牲膜３に、アンカー部を形成する領域に基づいて、第１絶縁膜２を露出する所定の開口部が形成される。

次に、そのポリシリコン犠牲膜３を覆うように、たとえばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜などの第２絶縁膜４が形成される。その第２絶縁膜４に、アンカー部を形成する領域に基づいて、ポリシリコン犠牲膜３の表面を露出する開口部が形成される。次に、その開口部を充填するように第２絶縁膜４上に、ダイヤフラムとなる膜厚約０．４〜８μｍ程度のドープトポリシリコン膜５５が形成される。

このとき、ドープトポリシリコン膜の成膜条件とドープトポリシリコン膜を成膜した後のアニール条件によって、ドープトポリシリコン膜の応力を制御することにより、圧力が作用していない状態において、ドープトポリシリコン膜の表面がフラットな面となるようにドープトポリシリコン膜５５が形成される。

こうして、ダイヤフラムとなるドープトポリシリコン膜５５が第２絶縁膜４の開口部に充填されて、ポリシリコン犠牲膜３のドープトポリシリコン膜３３に繋がり、さらに、そのドープトポリシリコン膜３３が第１絶縁膜２の開口部に充填されて、シリコン基板１と繋がることで、ダイヤフラム５をシリコン基板１に据え付けるためのドープトポリシリコン膜からなるアンカー部２０が形成されることになる。

次に、ダイヤフラムとなるドープトポリシリコン膜５５上に、たとえばＣＶＤ（Chemical Vapor Deposition）法によりＨＴＯ（High Temperature Oxide）膜などの第３絶縁膜６が形成される。次に、第３絶縁膜６の上面における、ダイヤフラムとなる領域の所定の位置にゲージ抵抗７とこれを接続するポリシリコン配線７ａが形成される。ゲージ抵抗７は、ポリシリコン（アンドープト）膜に、たとえばボロン（Ｂ）などの不純物を注入することによって形成される。また、ポリシリコン配線７ａ（図１参照）は、ゲージ抵抗７をなすポリシリコン膜により形成されて、ゲージ抵抗７はポリシリコン配線７ａによってブリッジ接続される。

次に、ゲージ抵抗７を覆うように第４絶縁膜８が形成される。その第４絶縁膜８に、ポリシリコン配線７ａの所定の領域を露出する開口部（図示せず）が形成される。その開口部を充填するように、第４絶縁膜８上の所定の領域にアルミニウムパッド１２（図１参照）が形成される。アルミニウムパッド１２における開口部を充填する部分がコンタクト部１１となる。次に、アルミニウムパッド１２を覆うように、第５絶縁膜９が形成される。これにより、シリコン基板１の第１主表面側のパターン形成が完了する。

次に、シリコン基板１の第２主表面側に所定の処理が施される。まず、シリコン基板１の厚みが約２００μｍ程度になるまで、シリコン基板１の第２主表面（裏面）に研磨処理が施される。次に、シリコン基板１の裏面に、ダイヤフラムとなる領域に対応した所定の領域を露出する態様でエッチングマスク１０が形成される。なお、エッチングマスク１０は、写真製版の重ね合わせずれ量と、シリコンエッチングの際のサイドエッチング量とを考慮し、次の工程において基板貫通穴が形成された時点で、ダイヤフラムの直下に位置するポリシリコン犠牲膜３の部分の領域以外の領域を露出させないようにする。

次に、図６に示すように、エッチングマスク１０を介して、シリコン基板１の裏面に、たとえばＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）などのアルカリエッチング溶液を用いてエッチングを施すことにより、基板１を貫通する基板貫通穴３０ａが形成される。次に、図７に示すように、さらに、エッチングを続けることにより、基板貫通穴３０ａが形成されて露出したドープトポリシリコン膜３３が完全に除去される。このとき、アルカリエッチング溶液によるポリシリコン犠牲膜のエッチングレートに対して、第２絶縁膜４のエッチングレートは十分に小さく、第２絶縁膜４がエッチングストッパーとなる。

次に、図８に示すように、ＨＦ（フッ酸）溶液を用いて、露出した第２絶縁膜４と第１絶縁膜２が除去されて、ダイヤフラム５となるポリシリコン膜５５の部分がダイヤフラム底面１０ａとして露出する。こうして、ダイヤフラム底面１０ａを露出する、基板貫通穴３０ａを含む貫通穴３０が形成されるとともに、ポリシリコン膜５５からなるダイヤフラム５が形成される。

上述した半導体圧力センサでは、シリコン基板１の表面に形成されるポリシリコン膜５５によってダイヤフラム５が形成される。これにより、ダイヤフラム５の厚みをポリシリコン膜の厚みを変えるだけで高精度に薄くすることができる。また、第１絶縁膜２や第２絶縁膜４にアンカー部２０のための開口部を形成し、その開口部にアンカー部２０を形成することによって、アンカー部２０によって取り囲まれた領域がダイヤフラム５となる領域として特定されることになる。

また、そのダイヤフラム５となる領域の上に形成されるポリシリコン膜に写真製版処理を行なうことによって、ゲージ抵抗７やポリシリコン配線７ａが形成される。これにより、ダイヤフラム５の領域やゲージ抵抗７等の位置を、シリコン基板１の第１主表面側の加工によって制御することができる。これらの結果、厚みの均一な薄いダイヤフラム５ゲージ抵抗７等を所定の領域に精度よく形成することができるとともに、半導体圧力センサの小型化を図ることができる。こうして、この半導体圧力センサでは、圧力の検知精度を向上させることができる。

実施の形態２
ここでは、ドープトポリシリコン膜からなるダイヤフラムの上面側と下面側に、それぞれゲージ抵抗を備えた半導体圧力センサについて説明する。

図９、図１０および図１１に示すように、シリコン基板１の第１主表面上に、ポリシリコン膜５５からなるダイヤフラム５が形成されている。そのダイヤフラム５の上面側に２つのゲージ抵抗７が形成され、そのゲージ抵抗７の下方のダイヤフラム５の下面側に２つのゲージ抵抗１３が形成されている。ゲージ抵抗７，１３が形成された領域は、ダイヤフラムとなるポリシリコン膜５５を貫通するように形成された分離酸化膜１４によって取り囲まれている。

図１２に示すように、ダイヤフラム５の上面側に配置された２つのゲージ抵抗７７ａ，７７ｄと下面側に配置された２つのゲージ抵抗７７ｂ，７７ｃはブリッジ結線されている。特に、ゲージ抵抗７７ａとゲージ抵抗７７ｂとは、分離酸化膜１４によって取り囲まれたドープトポリシリコン膜５５の部分を介して電気的に接続されている。同様に、ゲージ抵抗７７ｄとゲージ抵抗７７ｃとは、分離酸化膜１４によって取り囲まれたドープトポリシリコン膜５５の部分を介して電気的に接続されている。

ゲージ抵抗７７ａとゲージ抵抗７７ｂとの接続部分がＶｃｃ端子とされ、ゲージ抵抗７７ｄとゲージ抵抗７７ｃとの接続部分がＧＮＤ端子とされる。ゲージ抵抗７７ｄとゲージ抵抗７７ａとの接続部分およびゲージ抵抗７７ｂとゲージ抵抗７７ｃとの接続部分はＯＵＴ端子とされる。前述したように、Ｖｃｃ端子とＧＮＤ端子間に所定の電圧を印加し、ＯＵＴ端子間の電圧を検知することによって圧力が検知されることになる。

特に、このゲージ抵抗では、ダイヤフラム５をなすドープトポリシリコン膜５５を挟んでゲージ抵抗７７ａとゲージ抵抗７７ｂとが配置されるとともに、ゲージ抵抗７７ｄとゲージ抵抗７７ｃとが配置されることで、ゲージ抵抗７７ａ，７７ｄに圧縮（引張り）応力が作用する場合には、ゲージ抵抗７７ｂ，７７ｃに引張り（圧縮）応力が作用することになる。このため、ゲージ抵抗７７ａ，７７ｄとゲージ抵抗７７ｂ，７７ｃとでは、その変化量が、初期の抵抗値に対して一方のゲージ抵抗にはプラスに作用し、他方のゲージ抵抗にはマイナスに作用する。出力端子には、圧力に応じた出力電圧が発生することになる。

なお、これ以外に構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

次に、上述した半導体圧力センサの製造方法について説明する。まず、前述した製造工程と同様の工程を経て、図１３に示すように、シリコン基板１の第１主表面上に第１絶縁膜２、ポリシリコン犠牲膜３および第２絶縁膜４が形成される。次に、その第２絶縁膜４上に、シリコン窒化膜からなる第６絶縁膜１５が形成される。この第６絶縁膜１５は、第２絶縁膜４を除去する際のエッチングストッパーとなる。

次に、その第６絶縁膜１５の上面の所定の領域にポリシリコン膜からなるゲージ抵抗１３とポリシリコン配線１３ａが形成される。そのゲージ抵抗１３およびポリシリコン配線１３ａを覆うように、第７絶縁膜１６が形成される。第７絶縁膜１６の所定の領域に、ポリシリコン配線１３ａを露出する開口部が形成される。その開口部を充填するように、第７絶縁膜１６上にダイヤフラムとなるドープトポリシリコン膜５５が形成される。

このとき、前述したように、成膜条件とアニール条件によって膜応力を制御することにより、圧力が作用していない状態において、ドープトポリシリコン膜の表面がフラットな面となるようにドープトポリシリコン膜５５が形成される。

こうして、ダイヤフラムとなるドープトポリシリコン膜５５が第２絶縁膜４の開口部に充填されて、ポリシリコン犠牲膜３のドープトポリシリコン膜３３に繋がり、さらに、そのドープトポリシリコン膜３３が第１絶縁膜２の開口部に充填されて、シリコン基板１と繋がることで、ダイヤフラム５をシリコン基板１へ据え付けるドープトポリシリコン膜からなるアンカー部２０が形成される。

次に、ドープトポリシリコン膜５５を覆うようにシリコン窒化膜１７が形成される。次に、シリコン窒化膜１７およびドープトポリシリコン膜５５に、ゲージ抵抗７，１３が配置された所定の領域を取り囲むように開口部５５ａが形成される。次に、図１４に示すように、開口部５５ａ内に、分離酸化膜１４が形成される。なお、シリコン窒化膜を形成することなく開口部を形成し、その開口部にＴＥＯＳ膜などを充填するようにしてもよい。分離酸化膜１４によって取り囲まれたドープトポリシリコン膜５５の部分が配線としての機能を有することになる。その後、シリコン窒化膜１７が除去される。

次に、図１５に示すように、ＣＶＤ法によりＨＴＯ等の第３絶縁膜６が形成される。その第３絶縁膜６に、ドープトポリシリコン膜５５の表面を露出する開口部が形成される。その開口部を充填するように、ポリシリコン膜からなるゲージ抵抗７が形成される。ゲージ抵抗７とゲージ抵抗１３とは、ドープトポリシリコン膜５５の部分を介して電気的に接続されることになる。

次に、ゲージ抵抗７を覆うように第４絶縁膜８が形成される。その第４絶縁膜８にドープトポリシリコン膜５５の部分を露出する開口部が形成される。その開口部を充填するように、第４絶縁膜８上の所定の領域にアルミニウムパッド１２が形成される。アルミニウムパッド１２における開口部を充填する部分がコンタクト部１１となる。

次に、シリコン基板１の厚みが約２００μｍ程度になるまで、シリコン基板１の第２主表面（裏面）に研磨処理が施される。次に、シリコン基板１の裏面に、ダイヤフラムとなる領域に対応した所定の領域を露出する態様でエッチングマスク１０が形成される。前述したように、エッチングマスク１０は、写真製版の重ね合わせずれ量と、シリコンエッチングの際のサイドエッチング量とを考慮し、次の工程において基板貫通穴が形成された時点で、ダイヤフラムとなる領域の直下に位置するポリシリコン犠牲膜３（ドープトポリシリコン膜３３）の部分の領域以外の領域を露出させないようにする。

次に、図１６に示すように、エッチングマスク１０を介して、シリコン基板１の裏面に、たとえばＴＭＡＨなどのアルカリエッチング溶液を用いてエッチングを施すことにより、基板１を貫通する基板貫通穴３０ａが形成される。さらに、エッチングを続けることにより、基板貫通穴３０ａが形成されて露出したポリシリコン犠牲膜３が完全に除去される。このとき、前述したように、アルカリエッチング溶液によるポリシリコン犠牲膜のエッチングレートに対して、第３絶縁膜１５のエッチングレートは十分に小さく、第６絶縁膜１５がエッチングストッパーとなる。

次に、ＨＦ（フッ酸）溶液を用いて、露出した第６絶縁膜１５と第１絶縁膜２が除去されて、ダイヤフラム５となるポリシリコン膜５５の部分がダイヤフラム底面１０ａとして露出する。こうして、ダイヤフラム底面１０ａを露出する、基板貫通穴３０ａを含む貫通穴３０が形成されるとともに、ポリシリコン膜５５からなるダイヤフラム５が形成される。

上述した半導体圧力センサでは、前述した厚みの均一な薄いダイヤフラムを所定の領域に精度よく形成することができ、そして、ダイヤフラム５の領域やゲージ抵抗７等の位置を、シリコン基板１の第１主表面側の加工によって制御することができる効果に加えて、次のような効果が得られる。すなわち、ゲージ抵抗を、ダイヤフラム５の上面側と下面側に配置することで、半導体圧力センサの小型化をさらに図ることができる。

実施の形態３
ここでは、ダミーのポリシリコンパターンを備えた半導体圧力センサについて説明する。図１７に示すように、本半導体圧力センサでは、ゲージ抵抗７の幅に対応したダミーのポリシリコンパターン７ｂが、ゲージ抵抗７のパターンとともに形成されている。ダミーのポリシリコンパターン７ｂとゲージ抵抗の幅は約０．６〜１．０μｍ程度とされる。また、ポリシリコン配線７ａの幅は約２〜２００μｍ程度とされる。なお、これ以外の構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

ポリシリコン膜からなるゲージ抵抗のピエゾ抵抗係数を大きくするには、断面積をできるだけ小さくすることが望ましい。ゲージ抵抗の幅を短くしようとすると、写真製版工程においてレジスト（パターン）の幅がばらつきやすく、そのため、エッチング後のゲージ抵抗の仕上がり幅にばらつきが生じてしまい、圧力の検知精度に影響を及ぼすおそれがある。

そこで、本半導体圧力センサでは、図１８に示すように、ゲージ抵抗をパターニングするためのレジストパターン４０ａの幅と同じ幅を有するダミーレジストパターン４０ｂを、レジストパターン４０ａとともにラインアンドスペースパターンとして形成する。こうすることで、幅の短いゲージ抵抗だけのパターンを形成する場合と比較して、ゲージ抵抗をパターニングするレジストパターン４０ａの幅のばらつきを抑えることができる。その結果、エッチング後のゲージ抵抗７の仕上がり幅のばらつきを抑えることができる。

実施の形態４
ここでは、複数のアンカー部を備えた半導体圧力センサについて説明する。図１９および図２０に示すように、本半導体圧力センサでは、ドープトポリシリコン膜５５からなるダイヤフラム５をシリコン基板１に据え付けるアンカー部２０として、複数のアンカー部２０ａ，２０ｂ，２０ｃが形成されている。なお、これ以外の構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

実施の形態１において説明したように、アンカー部２０は、第１絶縁膜２および第２絶縁膜４に設けた開口部に充填されるドープトポリシリコン膜５５の部分等によって形成されることになる。そのため、丸枠５０内に示すように、開口部に充填される部分のドープトポリシリコン膜５５の表面には、段差（凹部）が生じるおそれがある。

このような段差を抑制するには、開口部の開口幅をできるだけ短くする必要がある。ところが、開口部の開口幅を短くすると、アンカー部とシリコン基板との接触面積が減少してしまい、アンカー部としての機能が低下するおそれがある。

そこで、本半導体圧力センサでは、開口部の開口幅をより短くした開口部を複数形成し、そのような複数の開口部にドープトポリシリコン膜５５等を充填することによって複数のアンカー部２０が形成されている。こうすることで、アンカー部２０ａ，２０ｂ，２０ｃとシリコン基板１との接触面積を確保しながら、アンカー部２０ａ，２０ｂ，２０ｃの上方に位置するドープトポリシリコン膜５５の表面に段差（凹部）が生じるのを抑えることができる。段差が抑えられることで、ドープトポリシリコン膜５５上の写真製版の精度を向上させることができる。

なお、このアンカー部２０では、複数のアンカー部２０ａ〜２０ｃのうち、最も内側に位置するアンカー部２０ａによって囲まれる領域によって、ダイヤフラム５としての実質的な領域（面積）が決められることになる。また、アンカー部２０によってダイアフラム５をシリコン基板１に固定することで、アンカー部２０は、圧力から解放されたダイヤフラムをシリコン基板に繋ぎ止めておくためのストッパーとしての機能も有する。

実施の形態５
ここでは、ゲージ抵抗が形成される領域にアンカー部を配置させない半導体圧力センサについて説明する。図２１および図２２に示すように、ゲージ抵抗７は、平面（レイアウト）的にアンカー部２０が形成されている領域以外の領域に形成されている。なお、これ以外の構成については、図２０等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

実施の形態４において説明したように、アンカー部２０の上方に位置するドープトポリシリコン膜５５の表面には段差（凹部）が生じ、写真製版の精度に悪影響を与えるおそれがある。そこで、その改善策として、実施の形態４のように複数のアンカー部を形成する他に、本半導体圧力センサでは、そのような凹部が生じるおそれのある領域を外してゲージ抵抗７が形成されている。こうすることで、ゲージ抵抗７が配置される領域では下地のドープトポリシリコン膜５５は平坦であり、ゲージ抵抗７等を形成する際の写真製版の精度が悪化するのを阻止することができる。

実施の形態６
ここでは、絶縁膜等の膜応力のダイヤフラムへの影響を抑制する半導体圧力センサについて説明する。図２３に示すように、本半導体圧力センサでは、ドープトポリシリコン膜５５の上に形成される第３絶縁膜６、第４絶縁膜８および第５絶縁膜９は、ダイヤフラム５の直上の領域では除去されている。なお、これ以外の構成については、図２０等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

この半導体圧力センサにおけるダイヤフラム５の直上の領域では、第３絶縁膜６、第４絶縁膜８および第５絶縁膜９の積層膜が除去されていることで、ダイヤフラムをなすドープトポリシリコン膜５５が、この積層膜の膜応力の影響を受けるのを抑えることができる。これにより、圧力を検知する際の感度を向上させて、より精度の高い圧力検知を行うことができる。

一方、第３絶縁膜６の上に形成されるゲージ抵抗７等を覆うように、第４絶縁膜８および第５絶縁膜９が形成されていることで、ゲージ抵抗７の抵抗値の変動を抑えることができる。

実施の形態７
ここでは、ポリシリコン犠牲膜をなすドープトポリシリコン膜を配線の一部として利用した半導体圧力センサについて説明する。図２４に示すように、ゲージ抵抗７とアルミニウムパッド１２とは、ドープトポリシリコン膜５５の上に形成されるポリシリコン配線７ａと、ドープトポリシリコン膜５５の下方に位置する、ポリシリコン犠牲膜３をなすドープトポリシリコン膜３３とを介して電気的に接続されている。このドープトポリシリコン膜３３の不純物濃度は、約１×１０¹⁹〜１×１０²¹／ｃｍ³程度とされる。

ゲージ抵抗７と接続されるポリシリコン配線７ａは、ドープトポリシリコン膜５５を貫通するスルーホールを介して、ドープトポリシリコン膜３３に電気的に接続されている。一方、アルミニウムパッド１２と接続されるポリシリコン配線７ａは、ドープトポリシリコン膜５５を貫通する他のスルーホールを介してドープトポリシリコン膜３３に電気的に接続されている。なお、これ以外の構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

ポリシリコン配線７ａは、ゲージ抵抗７のピエゾ抵抗効果が最適になるように設定するために高抵抗になる。一方、ポリシリコン配線７ａだけの抵抗を下げようとして、たとえばボロン（Ｂ）の注入を行うことを想定すると、そのような注入工程が増えてしまったり、また、注入されたボロンの横方向への拡散を制御することが難しく、配線抵抗がばらついてしまうおそれがある。

そこで、本半導体圧力センサでは、ポリシリコン犠牲膜３をなすドープトポリシリコン膜３３が配線の一部として利用される。ドープトポリシリコン膜３３は、ポリシリコン膜に比べて抵抗値が低く、これにより、配線抵抗を低減することができる。

実施の形態８
ここでは、ダイヤフラムをなすドープトポリシリコン膜を配線の一部として利用した半導体圧力センサについて説明する。図２５および図２６に示すように、ゲージ抵抗７とアルミニウムパッド１２とは、ドープトポリシリコン膜５５の上に形成されるポリシリコン配線７ａと、ダイヤフラムをなすドープトポリシリコン膜５５とを介して電気的に接続されている。

ゲージ抵抗７と接続されるポリシリコン配線７ａは、第３絶縁膜６に形成される開口部を介してドープトポリシリコン膜５５に電気的に接続されている。一方、アルミニウムパッド１２と接続されるポリシリコン配線７ａは、第３絶縁膜６に形成される他の開口部を介してドープトポリシリコン膜５５に電気的に接続されている。また、配線の一部となるドープトポリシリコン膜５５の部分の領域を、ドープトポリシリコン膜５５の他の部分の領域と電気的に絶縁するために、この領域を取り囲むように、分離酸化膜１４が形成されている。なお、これ以外の構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

前述したように、ゲージ抵抗７以外のポリシリコン配線７ａの部分の抵抗を下げようとすれば、新たな注入工程が必要になったり、配線抵抗がばらつくおそれがある。そこで、本半導体圧力センサでは、ダイヤフラム５をなすドープトポリシリコン膜５５が配線の一部として利用される。ドープトポリシリコン膜５５は、ポリシリコン膜に比べて抵抗値が低く、これにより、配線抵抗を低減することができる。

実施の形態９
ここでは、ゲージ抵抗をダイヤフラムをなすドープトポリシリコン膜によって覆う態様で配置した半導体圧力センサについて説明する。図２７に示すように、ゲージ抵抗７とポリシリコン配線７ａは、ダイヤフラム５をなすドープトポリシリコン膜５５とポリシリコン犠牲膜３（ドープトポリシリコン膜３３）との間に形成されている。

ポリシリコン犠牲膜３の上に第２絶縁膜４および第６絶縁膜１５が形成され、その第６絶縁膜１５の表面上にゲージ抵抗７とポリシリコン配線７ａが形成されている。ゲージ抵抗７とポリシリコン配線７ａを覆うように第７絶縁膜１６が形成され、さらに、その第７絶縁膜１６を覆うようにドープトポリシリコン膜５５が形成されている。なお、これ以外の構成については、図１等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

この半導体圧力センサでは、絶縁膜１５の表面上に形成されるゲージ抵抗７とポリシリコン配線７ａを覆う態様で、第７絶縁膜１６を介在させて、ダイヤフラムをなすドープトポリシリコン膜５５が形成される。このため、ゲージ抵抗７は、ドープトポリシリコン膜５５の裏面側において、ドープトポリシリコン膜５５の下面よりも上方に位置する部分が存在する態様で配置されることになる。つまり、ゲージ抵抗７がドープトポリシリコン膜５５に一部埋め込まれる態様で配置されることになる。

ゲージ抵抗７がドープトポリシリコン膜５５に埋め込まれることで、単にドープトポリシリコン膜５５の表面上にゲージ抵抗が配置されている場合と比べて、ゲージ抵抗７に作用する応力がより大きくなる。その結果、より精度の高い圧力検知を行うことができる。

実施の形態１０
ここでは、ポリシリコンストッパーを備えた半導体圧力センサについて説明する。図２８に示すように、ダイヤフラム５に対し、貫通穴３０（シリコン基板１）の側に距離を隔ててポリシリコン膜からなるポリシリコンストッパー３ｂが配設されている。ポリシリコンストッパー３ｂはポリシリコン犠牲膜３から形成されて、シリコン基板１の所定の部分（図示せず）に支持されている。なお、これ以外の構成については、図２６等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

ゲージ抵抗をなすポリシリコン膜は、不純物を拡散させることによって形成される拡散ゲージ抵抗よりもピエゾ抵抗係数が小さいため、ダイヤフラムの面積（Ｓ）とダイヤフラムの厚み（Ｔ）との比（Ｓ／Ｔ）の値を大きくする必要がある。たとえば、１気圧仕様の半導体圧力センサにおいて、ダイヤフラムが破壊されない圧力保障値として１０気圧を想定すると、ポリシリコン膜によるゲージ抵抗では、ダイヤフラムの強度が不足する場合がある。

そこで、本半導体圧力センサでは、ポリシリコンストッパー３ｂを設けることで、比較的大きな圧力がダイヤフラム５に作用して、ドープトポリシリコン膜５５からなるダイヤフラム５が変位しても、そのダイヤフラム５がポリシリコンストッパー３ｂに接触し、ダイヤフラムがそれ以上大きく変位するのを阻止することができる。その結果、ダイヤフラムが破壊されるのを防止することができる。

なお、上述した半導体圧力センサでは、ポリシリコンストッパー３ｂを、ダイヤフラム５に対し、貫通穴３０（シリコン基板１）の側に配置した場合を例に挙げて説明したが、半導体圧力センサの仕様態様によって、ダイヤフラム５に対し、シリコン基板１が位置する側とは反対側にポリシリコンストッパーを配置してもよいし、また、双方にストッパを設けるようにしてもよい。

実施の形態１１
ここでは、結晶方位（１１０）のシリコン基板を適用した半導体圧力センサーについて説明する。図２９に示すように、ダイヤフラムが据え付けられるシリコン基板として、結晶方位（１１０）のシリコン基板１が適用されている。なお、これ以外の構成については、図９等に示す半導体圧力センサと同様なので、同一部材には同一符号を付しその説明を省略する。

図３０に示すように、結晶方位（１１０）のシリコン基板１では、シリコン基板１にエッチングを施して基板貫通穴３０ａを形成する際に、開口形状として平行四辺形の開口形状を有するエッチングマスク１０を形成する。このようなエッチングマスク１０を用いることで、基板貫通穴３０ａに露出する特定の端面６１ａ，６１ｂをシリコン基板１の表面に対して垂直に加工することが可能になる。これにより、基板貫通穴３０ａの壁面が傾斜するように形成される場合と比べて、基板貫通穴３０ａを形成するためのエッチングマスクの開口部の領域をより小さくすることができ、その結果、半導体圧力センサの小型化をさらに図ることができる。

なお、上述した各半導体圧力センサでは、ダイヤフラムをなす膜としてドープトポリシリコン膜を例に挙げて説明したが、ドープトポリシリコン膜の他に、たとえば、アンドープトポリシリコン膜、シリコン窒化膜あるいは金属膜等を適用してもよい。また、ゲージ抵抗として、ポリシリコン膜を例に挙げて説明したが、ドープトポリシリコン膜、シリコン、拡散抵抗等を適用してもよい。

さらに、本発明に係る半導体圧力センサとしては、たとえば、実施の形態４において説明した複数のアンカー部を、各実施の形態において説明した半導体圧力センサにも適用することができるように、各実施の形態において説明した半導体圧力センサの特徴部分を相互に適用することが可能である。

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

本発明に係る半導体圧力センサは、圧力を検知する測定装置等に有効に利用される。

１ シリコン基板、２ 第１絶縁膜、３ ポリシリコン犠牲層、３ｂ ポリシリコンストッパ、４ 第２絶縁膜、５ ダイヤフラム、６ 第３絶縁膜、７ ゲージ抵抗、７ａ ポリシリコン配線、７ｂ ダミーポリシリコンパターン、８ 第４絶縁膜、９ 第５絶縁膜、１０ ダイヤフラムエッチングマスク、１０ａ ダイヤフラム底面、１１ コンタクト部、１２ アルミニウムパッド、１３ ゲージ抵抗、１３ａ ポリシリコン配線、１４ 分離酸化膜、１５ 第３絶縁膜、１６ 第４絶縁膜、１７ シリコン窒化膜、２０ アンカー部、２１ ポリシリコンストッパー、３０ 貫通穴、３０ａ 基板貫通穴、３３ ドープトポリシリコン膜、４０ａ レジストパターン、４０ｂ ダミーレジストパターン、５０ 丸枠、５５ ドープトポリシリコン膜、６１ａ，６１ｂ 端面、７７ａ，７７ｂ，７７ｃ，７７ｄ ゲージ抵抗。

Claims (13)

1. 互いに対向する第１主表面および第２主表面を有する基板と、
   前記基板の前記第１主表面上に形成され、所定の膜からなるダイヤフラムと、
   前記ダイヤフラムの歪を電気抵抗の変化として検知するゲージ抵抗と、
   前記ダイヤフラムの裏面を露出する態様で、前記第２主表面側から前記第１主表面側にわたり前記基板を貫通するように形成された貫通穴と、
   前記貫通穴における前記第１主表面側の開口端を周方向から取り囲むように形成され、前記ダイヤフラムを前記基板の前記第１主表面に据え付けるための前記所定の膜と同じ材料からなるアンカー部と
   を備えた、半導体圧力センサ。
2. 前記ゲージ抵抗は、前記ダイヤフラムをなす前記所定の膜における、前記第１主表面とは反対側の表面および前記第１主表面側の裏面の少なくともいずれかに形成された、請求項１記載の半導体圧力センサ。
3. 前記ゲージ抵抗は所定の幅を有して延在するように形成され、
   前記ゲージ抵抗に対し、ラインとスペースパターンを形成する態様で、前記所定の幅と同じ幅を有するダミーパターンが形成された、請求項１または２に記載の半導体圧力センサ。
4. 前記アンカー部は、前記第１主表面側の開口端を周方向から取り囲む第１の部分の外側に第２の部分が位置する態様で複数形成された、請求項１〜３のいずれかに記載の半導体圧力センサ。
5. 前記ゲージ抵抗は前記アンカー部が位置する直上の領域以外の領域に配置された、請求項１〜４のいずれかに記載の半導体圧力センサ。
6. 前記ダイヤフラムにおける前記ゲージ抵抗が位置する領域以外の領域では、前記所定の膜による単層構造とされた、請求項１〜５のいずれかに記載の半導体圧力センサ。
7. 前記ダイヤフラムに対して所定の位置に形成され、前記ゲージ抵抗に所定の電圧を印加するための電極部と、
   前記ダイヤフラムと前記基板との間に形成された導電層と
   を備え、
   前記ゲージ抵抗と前記電極部とは、前記導電層を介して電気的に接続された、請求項１〜６のいずれかに記載の半導体圧力センサ。
8. 前記ダイヤフラムに対して所定の位置に形成され、前記ゲージ抵抗に所定の電圧を印加するための電極部を備え、
   前記ダイヤフラムは導電性であり、
   前記ゲージ抵抗と前記電極部とは、前記ダイヤフラムを介して電気的に接続された、請求項１〜７のいずれかに記載の半導体圧力センサ。
9. 前記ダイヤフラムの裏面から、前記開口部の前記第２主表面側の開口端側に距離を隔てて配設されたストッパー膜を備えた、請求項１〜８のいずれかに記載の半導体圧力センサ。
10. 前記基板として、結晶方位（１１０）のシリコン基板を適用した、請求項１〜９のいずれかに記載の半導体圧力センサ。
11. 互いに対向する第１主表面および第２主表面を有する基板の前記第１主表面上に、前記基板とはエッチング特性の異なる絶縁膜を形成する工程と、
    前記絶縁膜における所定の領域を周方向から取り囲むように、前記絶縁膜に前記基板の前記第１主表面を露出する開口部を形成する工程と、
    前記開口部を充填するように、前記絶縁膜上にダイヤフラムとなる所定の膜を形成する工程と、
    前記基板の前記第２主表面の領域に所定のエッチングマスクを形成する工程と、
    前記エッチングマスクを介して前記基板にエッチングを施すことにより、前記所定の領域内に位置する前記絶縁膜の部分の表面を露出する態様で貫通穴を形成する工程と、
    前記所定の領域内に位置する前記絶縁膜の部分を除去して前記ダイヤフラムとなる所定の膜を露出することにより、ダイヤフラムを形成する工程と、
    前記ダイヤフラムに、前記ダイヤフラムの歪を電気抵抗の変化として検知するゲージ抵抗を形成する工程と
    を備えた、半導体圧力センサの製造方法。
12. 前記ゲージ抵抗を形成する工程では、所定の幅を有して延在する前記ゲージ抵抗に対し、ラインとスペースパターンを形成する態様で、前記所定の幅と同じ幅を有するダミーパターンが形成される、請求項１１記載の半導体圧力センサの製造方法。
13. 前記基板として結晶方位（１１０）のシリコン基板を適用し、
    所定の前記エッチングマスクを形成する工程では、開口形状が平行四辺形のエッチングマスクが形成される、請求項１１または１２に記載の半導体圧力センサの製造方法。

Images