JPH036824A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH036824A JPH036824A JP14180589A JP14180589A JPH036824A JP H036824 A JPH036824 A JP H036824A JP 14180589 A JP14180589 A JP 14180589A JP 14180589 A JP14180589 A JP 14180589A JP H036824 A JPH036824 A JP H036824A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- recess
- depth
- chip
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に係り、詳しくは、エ
ツチングによって半導体ウェハに所要深さの凹部を形成
する方法に関する。
ツチングによって半導体ウェハに所要深さの凹部を形成
する方法に関する。
Ｃ従来の技術〕
従来から、圧力センサや加速度センサなどとして用いら
れる半導体装置を製造する際には、第３図（ａ）〜（ｃ
）で手順を追って示すように、エツチングによって半導
体ウェハ１の表面１ａに所要深さｄの凹部２を形成する
方法が採用されている。
れる半導体装置を製造する際には、第３図（ａ）〜（ｃ
）で手順を追って示すように、エツチングによって半導
体ウェハ１の表面１ａに所要深さｄの凹部２を形成する
方法が採用されている。
そして、この方法においては、圧力センサなどのダイヤ
フラム部となる半導体ウェハｌの裏面１ｂと凹部２の底
面２ａとの間におけるエツチング残り部分の厚みｔを正
確に確保することが重要となっている。
フラム部となる半導体ウェハｌの裏面１ｂと凹部２の底
面２ａとの間におけるエツチング残り部分の厚みｔを正
確に確保することが重要となっている。
すなわち、この方法においては、まず、第３図（ａ）で
示すように、半導体ウェハ１の凹部２が形成されるべき
表面ｌａ上にエツチングマスクとなるレジスト被膜パタ
ーン３を形成したうえ、この半導体ウェハ１をエツチン
グ槽４内に満たされたエツチング液５中に浸漬する。な
お、この半導体ウェハ１の裏面１ｂは、あらかじめ形成
された窒化膜やメツキ膜などによって保護されている。
示すように、半導体ウェハ１の凹部２が形成されるべき
表面ｌａ上にエツチングマスクとなるレジスト被膜パタ
ーン３を形成したうえ、この半導体ウェハ１をエツチン
グ槽４内に満たされたエツチング液５中に浸漬する。な
お、この半導体ウェハ１の裏面１ｂは、あらかじめ形成
された窒化膜やメツキ膜などによって保護されている。
そして、半導体ウェハ１をエツチング液５中に浸漬した
ままにしておくと、この半導体ウェハｌのレジスト被膜
パターン３で覆われていない部分がエツチング液５によ
ってエツチングされることになり、凹部２が徐々に形成
される。そこで、第３図（ｂ）で示すように、所定時間
が経過して凹部２がある程度の深さとなった時点で半導
体ウェハ１をエツチング液５から弓き上げたうえ、ダイ
ヤルゲージなどを用いることによって凹部２ａの深さｄ
】を測定し、この測定値ｄ１を形成すべき凹部２の所要
深さｄから差し引くことによってさらにエツチングすべ
き深さｄ２（＝ｄ−ｄｉ ）を算出する。
ままにしておくと、この半導体ウェハｌのレジスト被膜
パターン３で覆われていない部分がエツチング液５によ
ってエツチングされることになり、凹部２が徐々に形成
される。そこで、第３図（ｂ）で示すように、所定時間
が経過して凹部２がある程度の深さとなった時点で半導
体ウェハ１をエツチング液５から弓き上げたうえ、ダイ
ヤルゲージなどを用いることによって凹部２ａの深さｄ
】を測定し、この測定値ｄ１を形成すべき凹部２の所要
深さｄから差し引くことによってさらにエツチングすべ
き深さｄ２（＝ｄ−ｄｉ ）を算出する。
そののち、第３図（ｃ）で示すように、この半導体ウェ
ハｌを再びエツチングマスク中に浸漬し、浸漬時間を管
理することによって必要な深さｄ２に見合うエツチング
を行う、そして、所定時間が経過したのち、半導体ウェ
ハ１をエツチング液５から引き上げると、この半導体ウ
ェハ１には所要深さｄの凹部２が形成されていることに
なる。そこで、このようにして形成された凹部２の底面
２ａと半導体ウェハｌの裏面１ｂとの間における厚みｔ
のエツチング残り部分が、圧力センサなどのダイヤフラ
ム部として用いられることになる。
ハｌを再びエツチングマスク中に浸漬し、浸漬時間を管
理することによって必要な深さｄ２に見合うエツチング
を行う、そして、所定時間が経過したのち、半導体ウェ
ハ１をエツチング液５から引き上げると、この半導体ウ
ェハ１には所要深さｄの凹部２が形成されていることに
なる。そこで、このようにして形成された凹部２の底面
２ａと半導体ウェハｌの裏面１ｂとの間における厚みｔ
のエツチング残り部分が、圧力センサなどのダイヤフラ
ム部として用いられることになる。
ところで、前記従来方法においては、半導体ウェハ１を
２度にわたってエツチングしなければならないため、エ
ツチング作業に要する手間が増えて生産効率が低下して
しまうことになっていた。
２度にわたってエツチングしなければならないため、エ
ツチング作業に要する手間が増えて生産効率が低下して
しまうことになっていた。
また、半導体ウェハ１に形成された凹部２の深さｄｌを
測定する際にも凹部２の内面に付着したエツチング液に
よってエツチング力（進行すること力）らエツチング精
度の低下を招いてしまい、必ずしも凹部２を精度よく形
成することができなくなる結果、エツチング残り部分の
厚みｔを正確に確保することができないという不都合が
生していた。
測定する際にも凹部２の内面に付着したエツチング液に
よってエツチング力（進行すること力）らエツチング精
度の低下を招いてしまい、必ずしも凹部２を精度よく形
成することができなくなる結果、エツチング残り部分の
厚みｔを正確に確保することができないという不都合が
生していた。
この発明は、このような不都合に鑑みて創案されたもの
であって、生産効率の向上を図りつつ、四部を精度よく
形成することができ、エツチング残り部分の厚みを正確
に確保することができる半導体装置の製造方法を提供す
ることを目的としている。
であって、生産効率の向上を図りつつ、四部を精度よく
形成することができ、エツチング残り部分の厚みを正確
に確保することができる半導体装置の製造方法を提供す
ることを目的としている。
この発明は、半導体ウェハをエツチングすることによっ
て所要深さの凹部を形成する半導体装置の製造方法にお
いて、前記凹部を形成すべき前記半導体ウェハと、あら
かじめ前記凹部の深さと一致する厚みに形成されたエツ
チング終了検知用チップとを並列配置したうえ、これら
のウェハ及びチップを同時にエツチングすることを特徴
とするものであるゆ 〔作用〕 上記方法によれば、半導体ウェハとエツチング終了検知
用チップとが互いに同時的にエツチングされることにな
るので、エツチング終了検知用チップに形成される凹部
の深さを介してエツチングの進行状況を観察しておき、
この凹部が貫通した時点でエツチング作業を終了すれば
、半導体ウェハには必然的にエツチング終了検知用チッ
プの厚みと一致する所要深さの凹部が形成されているこ
とになる。
て所要深さの凹部を形成する半導体装置の製造方法にお
いて、前記凹部を形成すべき前記半導体ウェハと、あら
かじめ前記凹部の深さと一致する厚みに形成されたエツ
チング終了検知用チップとを並列配置したうえ、これら
のウェハ及びチップを同時にエツチングすることを特徴
とするものであるゆ 〔作用〕 上記方法によれば、半導体ウェハとエツチング終了検知
用チップとが互いに同時的にエツチングされることにな
るので、エツチング終了検知用チップに形成される凹部
の深さを介してエツチングの進行状況を観察しておき、
この凹部が貫通した時点でエツチング作業を終了すれば
、半導体ウェハには必然的にエツチング終了検知用チッ
プの厚みと一致する所要深さの凹部が形成されているこ
とになる。
以下、この発明の実施例を図面に基づいて説明する。
第１図（ａ） 、 （ｂ）は本発明に係る半導体装置の
製造方法を示す工程断面図であり、これらの図における
符号１は半導体ウェハ、１ｏはエツチング終了検知用チ
ップである。なお、第１図（ａ） 、 （ｂ）において
、従来例を示す第３図（ａ）〜（ｃ）と互いに同一もし
くは相当する部品、部分については同一符号を付してい
る。
製造方法を示す工程断面図であり、これらの図における
符号１は半導体ウェハ、１ｏはエツチング終了検知用チ
ップである。なお、第１図（ａ） 、 （ｂ）において
、従来例を示す第３図（ａ）〜（ｃ）と互いに同一もし
くは相当する部品、部分については同一符号を付してい
る。
この方法においては、まず、所要深さｄの凹部２を形成
すべき半導体ウェハ１と、あらかじめ凹部２の深さｄと
一致する厚みＴに形成されたエツチング終了検知用チッ
プ１０とを用意したうえ、半導体ウェハｌの表面ｌａ上
及びエツチング終了検知用チップ１０の表面１０ａ上に
エツチングマスクとなるレジスト被膜パターン３．１１
をそれぞれ形成する。そして、レジスト被膜パターン３
１１が形成された半導体ウェハ１とエツチング終了検知
用チップ１０とを互いに並列配置したうえ、第１図（ａ
）で示すように、エツチング槽４内に満たされたエツチ
ング液５中に浸漬する。
すべき半導体ウェハ１と、あらかじめ凹部２の深さｄと
一致する厚みＴに形成されたエツチング終了検知用チッ
プ１０とを用意したうえ、半導体ウェハｌの表面ｌａ上
及びエツチング終了検知用チップ１０の表面１０ａ上に
エツチングマスクとなるレジスト被膜パターン３．１１
をそれぞれ形成する。そして、レジスト被膜パターン３
１１が形成された半導体ウェハ１とエツチング終了検知
用チップ１０とを互いに並列配置したうえ、第１図（ａ
）で示すように、エツチング槽４内に満たされたエツチ
ング液５中に浸漬する。
そして、これらをエツチング液５中に浸漬したままにし
てお（と、半導体ウェハ１のレジスト被膜パターン３で
覆われていない部分と、エツチング終了検知用チップ１
０のレジスト被膜パターン１１で覆われていない部分と
がエツチング液５によって同時的にエツチングされ、半
導体ウェハｌには凹部２が、また、エツチング終了検知
用チップ１０には凹部１２がそれぞれ形成されていくこ
とになる。そこで、作業者が、エツチング終了検知用チ
ップｌＯに形成される凹部Ｉ２の深さを介してエツチン
グの進行状況を観察しておき、第１図（ｂ）で示すよう
に、この凹部１２が貫通した時点でエツチング作業を終
了すれば、半導体ウェハ１には必然的にエツチング終了
検知用チップ１０の厚みＴと一致する所要深さｄの凹部
２が形成されていることになる。
てお（と、半導体ウェハ１のレジスト被膜パターン３で
覆われていない部分と、エツチング終了検知用チップ１
０のレジスト被膜パターン１１で覆われていない部分と
がエツチング液５によって同時的にエツチングされ、半
導体ウェハｌには凹部２が、また、エツチング終了検知
用チップ１０には凹部１２がそれぞれ形成されていくこ
とになる。そこで、作業者が、エツチング終了検知用チ
ップｌＯに形成される凹部Ｉ２の深さを介してエツチン
グの進行状況を観察しておき、第１図（ｂ）で示すよう
に、この凹部１２が貫通した時点でエツチング作業を終
了すれば、半導体ウェハ１には必然的にエツチング終了
検知用チップ１０の厚みＴと一致する所要深さｄの凹部
２が形成されていることになる。
ところで、以上説明したようにして半導体ウェハ１に凹
部２を形成する際には、設定条件などの微妙な相違に基
づいてエツチング量のバラツキが発生することになり、
凹部２の深さｄが互いに少しずつ異なってくることは避
けられない、そこで、このようなエツチング量のバラツ
キ分σをも考慮する場合には、２枚のエツチング終了検
知用チップ１５．１６を用いる本発明方法の変形例を採
用することが考えられる。すなわち、この変形例におい
て用いられるエツチング終了検知用チップ１５の厚みは
、第２図（ａ）で示すように、あらかじめ半導体ウェハ
ｌに形成すべき凹部２の深さｄと一致する厚みからエツ
チング量のバラツキ分σだけ差し引いた厚みＴＩ＜ ＝
ｄ−σ）とされている。
部２を形成する際には、設定条件などの微妙な相違に基
づいてエツチング量のバラツキが発生することになり、
凹部２の深さｄが互いに少しずつ異なってくることは避
けられない、そこで、このようなエツチング量のバラツ
キ分σをも考慮する場合には、２枚のエツチング終了検
知用チップ１５．１６を用いる本発明方法の変形例を採
用することが考えられる。すなわち、この変形例におい
て用いられるエツチング終了検知用チップ１５の厚みは
、第２図（ａ）で示すように、あらかじめ半導体ウェハ
ｌに形成すべき凹部２の深さｄと一致する厚みからエツ
チング量のバラツキ分σだけ差し引いた厚みＴＩ＜ ＝
ｄ−σ）とされている。
また、エツチング終了検知用チップ１６の厚みは、あら
かじめ凹部２の深さｄにバラツキ分σだけ加えた厚みＴ
２（＝ｄ＋σ）と一致させられている。
かじめ凹部２の深さｄにバラツキ分σだけ加えた厚みＴ
２（＝ｄ＋σ）と一致させられている。
そこで、第２図（ａ）で示すように、これらのエツチン
グ終了検知用チップ１５．１６と、凹部２を形成すべき
半導体ウェハｌとを互いに並列配置して同時的にエツチ
ングすれば、第２図（ｂ）で示すように、所定の浸漬時
間が経過した時点でエツチング終了検知用チップ１５に
形成された凹部１７のみが貫通し、エツチング終了検知
用チップ１６に形成された凹部１８は貫通していない状
態が現れることになる。したがって、この時点でエツチ
ング作業を終了すれば、半導体ウェハ１には、必然的に
エツチング終了検知用チップ１５の厚みＴＩを超え、か
つ、エツチング終了検知用チップ１６の厚みＴ２を超え
ない厚みと一致する所要深さｄの凹部２が形成されてい
ることになる。すなわち、このときの凹部２の深さｄは
、エツチング量のバラツキ分σがあらかじめ考慮された
深さとなる。
グ終了検知用チップ１５．１６と、凹部２を形成すべき
半導体ウェハｌとを互いに並列配置して同時的にエツチ
ングすれば、第２図（ｂ）で示すように、所定の浸漬時
間が経過した時点でエツチング終了検知用チップ１５に
形成された凹部１７のみが貫通し、エツチング終了検知
用チップ１６に形成された凹部１８は貫通していない状
態が現れることになる。したがって、この時点でエツチ
ング作業を終了すれば、半導体ウェハ１には、必然的に
エツチング終了検知用チップ１５の厚みＴＩを超え、か
つ、エツチング終了検知用チップ１６の厚みＴ２を超え
ない厚みと一致する所要深さｄの凹部２が形成されてい
ることになる。すなわち、このときの凹部２の深さｄは
、エツチング量のバラツキ分σがあらかじめ考慮された
深さとなる。
以上説明したように、この発明方法によれば、半導体ウ
ェハとエツチング終了検知用チップとが同時的にエツチ
ングされ、これらのそれぞれに凹部が形成されることに
なるので、エツチング終了検知用チップに形成される凹
部の深さを介してエツチングの進行状況を観察しておき
、この凹部が貫通した時点でエツチング作業を終了すれ
ば、半導体ウェハには必然的にエツチング終了検知用チ
ップの厚みと一致する所要深さの凹部が形成されている
ことになる。そこで、従来例のように、半導体ウェハに
形成された凹部の深さを測定することからエツチングを
２度にわたって行ったり、これに伴うエツチング精度の
低下を招いてしまうことがなくなる。
ェハとエツチング終了検知用チップとが同時的にエツチ
ングされ、これらのそれぞれに凹部が形成されることに
なるので、エツチング終了検知用チップに形成される凹
部の深さを介してエツチングの進行状況を観察しておき
、この凹部が貫通した時点でエツチング作業を終了すれ
ば、半導体ウェハには必然的にエツチング終了検知用チ
ップの厚みと一致する所要深さの凹部が形成されている
ことになる。そこで、従来例のように、半導体ウェハに
形成された凹部の深さを測定することからエツチングを
２度にわたって行ったり、これに伴うエツチング精度の
低下を招いてしまうことがなくなる。
したがって、エツチング作業の中断による無駄を省いて
生産効率の向上を図ることが可能となるばかりか、半導
体ウェハの凹部を精度よく形成することが可能となる結
果、エツチング残り部分の厚みを正確に確保することが
できるという優れた効果が得られることになる。
生産効率の向上を図ることが可能となるばかりか、半導
体ウェハの凹部を精度よく形成することが可能となる結
果、エツチング残り部分の厚みを正確に確保することが
できるという優れた効果が得られることになる。
第１図及び第２図は本発明方法に係り、第１図（ａ）
、 （ｂ）は本発明に係る半導体装置の製造方法を示す
工程断面図、第２図（ａ） 、 （ｂ）はその変形例を
示す工程断面図である。また、第３図（ａ）〜（ｃ）は
、従来例に係る半導体装置の製造方法を示す工程断面図
である。 図における符号１は半導体ウェハ、２は凹部、１０はエ
ンチング終了検知用チップ、ｄは凹部の深さ、Ｔはエツ
チング終了検知用チップの厚みである。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
、 （ｂ）は本発明に係る半導体装置の製造方法を示す
工程断面図、第２図（ａ） 、 （ｂ）はその変形例を
示す工程断面図である。また、第３図（ａ）〜（ｃ）は
、従来例に係る半導体装置の製造方法を示す工程断面図
である。 図における符号１は半導体ウェハ、２は凹部、１０はエ
ンチング終了検知用チップ、ｄは凹部の深さ、Ｔはエツ
チング終了検知用チップの厚みである。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
Claims (1)
- （１）半導体ウェハをエッチングすることによって所要
深さの凹部を形成する半導体装置の製造方法において、 前記凹部を形成すべき前記半導体ウェハと、あらかじめ
前記凹部の深さと一致する厚みに形成されたエッチング
終了検知用チップとを並列配置したうえ、これらのウェ
ハ及びチップを同時にエッチングすることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180589A JPH036824A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180589A JPH036824A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036824A true JPH036824A (ja) | 1991-01-14 |
Family
ID=15300541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14180589A Pending JPH036824A (ja) | 1989-06-02 | 1989-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009041502A1 (de) | 2009-03-24 | 2010-10-07 | Mitsubishi Electric Corp. | Halbleiterdrucksensor und Herstellungsverfahren dafür |
| US8516896B2 (en) | 2010-12-17 | 2013-08-27 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of manufacturing the same |
-
1989
- 1989-06-02 JP JP14180589A patent/JPH036824A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009041502A1 (de) | 2009-03-24 | 2010-10-07 | Mitsubishi Electric Corp. | Halbleiterdrucksensor und Herstellungsverfahren dafür |
| US7926354B2 (en) | 2009-03-24 | 2011-04-19 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of producing the same |
| US8516896B2 (en) | 2010-12-17 | 2013-08-27 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003005430A3 (en) | Method and apparatus for controlling a plating process | |
| CN102945802B (zh) | 湿法刻蚀装置及其刻蚀方法 | |
| JPS58110678A (ja) | エツチング方法 | |
| CN104991086B (zh) | 一种mems加速度传感器的加工方法及加速度传感器 | |
| CN104465368B (zh) | 一种接触孔刻蚀装置及刻蚀方法 | |
| JPH04282870A (ja) | 半導体加速度センサの製造方法 | |
| JPH036824A (ja) | 半導体装置の製造方法 | |
| US4222815A (en) | Isotropic etching of silicon strain gages | |
| CN109560002A (zh) | 晶圆翘曲程度的监控方法 | |
| JPS5459083A (en) | Double-sided pattern forming method for semiconductor wafer | |
| JP2576257B2 (ja) | 半導体圧力センサの製造方法 | |
| KR100213759B1 (ko) | 반도체 센서용 마이크로 빔의 제조방법 | |
| JP2666465B2 (ja) | 半導体装置の製造方法 | |
| KR940010171A (ko) | 오버래이 버니어 및 그 제조방법 | |
| JPH0424860B2 (ja) | ||
| JPS58155724A (ja) | 半導体装置の製造方法 | |
| KR100420869B1 (ko) | 플라스마 에칭 프로세스를 실행하기 위한 방법 | |
| JPH03122291A (ja) | シリコン基板の異方性エッチング方法 | |
| JPS60160124A (ja) | 半導体装置の製造方法 | |
| JPS62214622A (ja) | 半導体ウエ−ハへの凹部形成方法 | |
| JPH01175741A (ja) | エッチング方法 | |
| JPS644082A (en) | Manufacture of oscillatory type transducer | |
| KR100188022B1 (ko) | 반도체 구성 막질의 식각률 측정 방법 | |
| JPH06307955A (ja) | 圧力センサ用ダイヤフラム及びその製造方法 | |
| JPH05206051A (ja) | イオン注入モニター方法 |