JP5091720B2 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP5091720B2 JP5091720B2 JP2008048908A JP2008048908A JP5091720B2 JP 5091720 B2 JP5091720 B2 JP 5091720B2 JP 2008048908 A JP2008048908 A JP 2008048908A JP 2008048908 A JP2008048908 A JP 2008048908A JP 5091720 B2 JP5091720 B2 JP 5091720B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- insulating layer
- dielectric constant
- write
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、配線回路基板に関する。 The present invention relates to a printed circuit board.
ハードディスクドライブ装置等のドライブ装置にはアクチュエータが用いられる。このようなアクチュエータは、回転軸に回転可能に設けられるアームと、アームに取り付けられる磁気ヘッド用のサスペンション基板とを備える。サスペンション基板は、磁気ディスクの所望のトラックに磁気ヘッドを位置決めするための配線回路基板である。 An actuator is used in a drive device such as a hard disk drive device. Such an actuator includes an arm rotatably provided on a rotating shaft, and a suspension board for a magnetic head attached to the arm. The suspension board is a printed circuit board for positioning the magnetic head on a desired track of the magnetic disk.
図5は、従来のサスペンション基板の一例を示す縦断面図である。図5のサスペンション基板900においては、金属基板902上に絶縁層903が形成されている。絶縁層903上には、一対の書込用導体W1,W2および一対の読取用導体R1,R2が順に並ぶように形成されている。
FIG. 5 is a longitudinal sectional view showing an example of a conventional suspension board. In the
導体W1,W2,R1,R2の一端はそれぞれ磁気ヘッド(図示せず)に接続される。また、導体W1,W2,R1,R2の他端はそれぞれ書込用および読取用の電気回路(図示せず)に電気的に接続されている。 One end of each of the conductors W1, W2, R1, and R2 is connected to a magnetic head (not shown). The other ends of the conductors W1, W2, R1, and R2 are electrically connected to an electric circuit for writing and reading (not shown), respectively.
このサスペンション基板900において、書込用導体W1,W2に書込み電流が流れると、電磁誘導により読取用導体R1,R2に誘導起電力が発生する。
In the
ここで、書込用導体W1,W2と読取用導体R1との間の距離は、書込用導体W1,W2と読取用導体R2との間の距離よりも小さい。これにより、読取用導体R1,R2に発生する誘導起電力に差が生じる。その結果、読取用導体R1,R2に電流が流れる。すなわち、書込用導体W1,W2と読取用導体R1,R2との間でクロストークが生じる。 Here, the distance between the write conductors W1, W2 and the read conductor R1 is smaller than the distance between the write conductors W1, W2 and the read conductor R2. As a result, a difference occurs in the induced electromotive force generated in the reading conductors R1 and R2. As a result, a current flows through the reading conductors R1 and R2. That is, crosstalk occurs between the write conductors W1 and W2 and the read conductors R1 and R2.
そこで、特許文献1では、書込用導体W1,W2と読取用導体R1,R2との間のクロストークの発生を防止するために、図6に示す配線回路基板が提案されている。
Therefore,
図6は、従来のサスペンション基板の他の例を示す縦断面図である。このサスペンション基板910においては、金属基板902上に第1の絶縁層904が形成されている。第1の絶縁層904上には、書込用導体W2および読取用導体R2が距離L1離間するように形成されている。
FIG. 6 is a longitudinal sectional view showing another example of a conventional suspension board. In the
第1の絶縁層904上には、書込用導体W2および読取用導体R2を覆うように第2の絶縁層905が形成されている。第2の絶縁層905上には、読取用導体R2の上方位置で書込用導体W1が形成され、書込用導体W2の上方位置で読取用導体R1が形成されている。
On the first
上下に位置する読取用導体R1と書込用導体W2との間の距離、および上下に位置する読取用導体R2と書込用導体W1との間の距離は、ともにL2である。 The distance between the reading conductor R1 positioned above and below and the writing conductor W2 and the distance between the reading conductor R2 positioned above and below and the writing conductor W1 are both L2.
上記構成を有する図6のサスペンション基板910においては、書込用導体W1,W2と読取用導体R1との間の距離が、書込用導体W1,W2と読取用導体R2との間の距離とそれぞれほぼ等しい。これにより、書込用導体W1,W2に書込み電流が流れる場合には、読取用導体R1,R2に発生する誘導起電力の大きさがほぼ等しくなると考えられる。
ところで、図5および図6に示すサスペンション基板900,910においては、導体W1,W2,R1,R2のインピーダンスは、導体W1,W2,R1,R2と金属基板902との間の結合容量の大きさによって変化する。
Incidentally, in the
ここで、図6のサスペンション基板910においては、書込用導体W1および金属基板902の間の距離と書込用導体W2および金属基板902の間の距離とが異なる。また、読取用導体R1および金属基板902の間の距離と読取用導体R2および金属基板902の間の距離とが異なる。
Here, in the
この場合、書込用導体W1および金属基板902の間の結合容量と書込用導体W2および金属基板902の間の結合容量とが異なる。また、読取用導体R1および金属基板902の間の結合容量と読取用導体R2および金属基板902の間の結合容量とが異なる。
In this case, the coupling capacitance between the writing conductor W1 and the
そのため、サスペンション基板910の構成では、書込用導体W1と書込用導体W2とでインピーダンスに差が生じ、読取用導体R1と読取用導体R2とでインピーダンスに差が生じる。それにより、書込用導体W1,W2による差動信号の伝送エラーおよび読取用導体R1,R2による差動信号の伝送エラーが発生するおそれがある。
Therefore, in the configuration of the
本発明の目的は、信号の伝送エラーの発生を十分に防止できる配線回路基板を提供することである。 An object of the present invention is to provide a printed circuit board that can sufficiently prevent occurrence of signal transmission errors.
(1)本発明に係る配線回路基板は、導電性基板と、導電性基板上に形成される第1の絶縁層と、第1の絶縁層上に形成される第1の配線パターンと、第1の配線パターンを覆うように第1の絶縁層上に形成される第2の絶縁層と、第2の絶縁層上に形成される第2の配線パターンと、第2の配線パターンを覆うように第2の絶縁層上に形成される第3の絶縁層とを備え、第1の配線パターンと第2の配線パターンとは、第2の絶縁層を挟んで対向するように配置され、第3の絶縁層の比誘電率は第1の絶縁層の比誘電率および第2の絶縁層の比誘電率よりも高く、第1および第2の配線パターンは第1の信号線路対を構成し、導電性基板に対する第1の配線パターンの静電容量と導電性基板に対する第2の配線パターンの静電容量とが略等しくなるように第1〜第3の絶縁層の比誘電率がそれぞれ設定されるものである。 (1) A wired circuit board according to the present invention includes a conductive substrate, a first insulating layer formed on the conductive substrate, a first wiring pattern formed on the first insulating layer, A second insulating layer formed on the first insulating layer so as to cover one wiring pattern, a second wiring pattern formed on the second insulating layer, and a second wiring pattern so as to cover the second wiring pattern And a third insulating layer formed on the second insulating layer, wherein the first wiring pattern and the second wiring pattern are disposed so as to face each other with the second insulating layer interposed therebetween . the dielectric constant of the third insulating layer is higher than the dielectric constant of the dielectric constant of the first insulating layer and the second insulating layer, first and second wiring patterns constitute a first signal line pair The capacitance of the first wiring pattern with respect to the conductive substrate is substantially equal to the capacitance of the second wiring pattern with respect to the conductive substrate. The dielectric constant of the first to third insulating layer is intended to be set respectively for Kunar.
この配線回路基板においては、導電性基板上に第1の絶縁層が形成され、第1の絶縁層上に第1の配線パターンが形成される。また、第1の配線パターンを覆うように第1の絶縁層上に第2の絶縁層が形成され、第2の絶縁層上に第2の配線パターンが形成される。そして、第2の配線パターンを覆うように第2の絶縁層上に第3の絶縁層が形成される。第3の絶縁層の比誘電率は、第1および第2の絶縁層の比誘電率よりも高く設定される。このような構成において、第1および第2の配線パターンにより第1の信号線路対が構成され、導電性基板に対する第1の配線パターンの静電容量と導電性基板に対する第2の配線パターンの静電容量とが略等しくなるように第1〜第3の絶縁層の比誘電率がそれぞれ設定される。 In this wired circuit board, a first insulating layer is formed on a conductive substrate, and a first wiring pattern is formed on the first insulating layer. In addition, a second insulating layer is formed on the first insulating layer so as to cover the first wiring pattern, and a second wiring pattern is formed on the second insulating layer. Then, a third insulating layer is formed on the second insulating layer so as to cover the second wiring pattern. The relative dielectric constant of the third insulating layer is set higher than the relative dielectric constants of the first and second insulating layers. In such a configuration, the first signal line pair is constituted by the first and second wiring patterns, and the capacitance of the first wiring pattern with respect to the conductive substrate and the second wiring pattern with respect to the conductive substrate. The relative dielectric constants of the first to third insulating layers are set so that the capacitance is substantially equal.
上記のような構成において、第2の配線パターンに電位が与えられると、第2の配線パターンの下面と導電性基板との間、第2の配線パターンの側面と導電性基板との間および第2の配線パターンの上面と導電性基板との間に電界が形成される。
In the configuration as described above, when a potential is applied to the second wiring pattern, it is between the lower surface of the second wiring pattern and the conductive substrate, between the side surface of the second wiring pattern and the conductive substrate, and An electric field is formed between the upper surface of the
したがって、導電性基板に対する第2の配線パターンの静電容量は、第2の配線パターンの下面と導電性基板との間に存在する第1および第2の絶縁層の厚さならびに比誘電率だけでなく、第3の絶縁層の比誘電率を含む要素に基づいて与えられる。 Therefore, the capacitance of the second wiring pattern with respect to the conductive substrate is equal to the thickness and relative dielectric constant of the first and second insulating layers existing between the lower surface of the second wiring pattern and the conductive substrate. Rather, it is given based on factors including the dielectric constant of the third insulating layer.
一方、第1の配線パターンに電位が与えられると、第1の配線パターンの下面と導電性基板との間、第1の配線パターンの側面と導電性基板との間および第1の配線パターンの上面と導電性基板との間に電界が形成される。 On the other hand, when a potential is applied to the first wiring pattern, between the lower surface of the first wiring pattern and the conductive substrate, between the side surface of the first wiring pattern and the conductive substrate, and between the first wiring pattern and the conductive substrate. An electric field is formed between the upper surface and the conductive substrate.
したがって、導電性基板に対する第1の配線パターンの静電容量は、第1の絶縁層の厚さおよび比誘電率だけでなく、第2の絶縁層の比誘電率を含む要素に基づいて与えられる。 Accordingly, the capacitance of the first wiring pattern with respect to the conductive substrate is given based on factors including not only the thickness and relative dielectric constant of the first insulating layer but also the relative dielectric constant of the second insulating layer. .
ここで、第3の絶縁層の比誘電率は第1および第2の絶縁層41,42の比誘電率より高い。したがって、導電性基板と第2の配線パターンとの間の距離が導電性基板と第1の配線パターンとの間の距離に比べて短くても、導電性基板に対する第2の配線パターンの静電容量を導電性基板に対する第1の配線パターンの静電容量と同等の値にすることができる。
Here, the relative dielectric constant of the third insulating layer is higher than that of the first and second
また、導電性基板に対する第1の配線パターンの静電容量と導電性基板に対する第2の配線パターンの静電容量とが略等しくなるように第1〜第3の絶縁層の比誘電率がそれぞれ設定される。それにより、第1および第2の配線パターンにより信号を伝送する際に、第1の配線パターンのインピーダンスと第2の配線パターンのインピーダンスとを確実に同等の値にすることができる。それにより、第1の信号線路対の不平衡による信号の伝送エラーが発生することを十分に防止することができる。 The relative dielectric constants of the first to third insulating layers are set so that the capacitance of the first wiring pattern with respect to the conductive substrate is substantially equal to the capacitance of the second wiring pattern with respect to the conductive substrate. Is set. Thereby, when signals are transmitted by the first and second wiring patterns, the impedance of the first wiring pattern and the impedance of the second wiring pattern can be reliably set to the same value. Thereby, it is possible to sufficiently prevent a signal transmission error from occurring due to the unbalance of the first signal line pair.
(2)第1の配線パターンと第2の配線パターンとは、同じ幅を有し、幅方向における同じ位置に配置されてもよい。 (2) The first wiring pattern and the second wiring pattern have the same width and may be arranged at the same position in the width direction .
この場合、導電性基板に対する第1の配線パターンの静電容量と導電性基板に対する第2の配線パターンの静電容量とを容易に同等の値にすることができる。したがって、第1の配線パターンのインピーダンスと第2の配線パターンのインピーダンスとを容易に同等の値にすることができる。 In this case, the capacitance of the first wiring pattern for the conductive substrate and the capacitance of the second wiring pattern for the conductive substrate can be easily set to the same value. Therefore, the impedance of the first wiring pattern and the impedance of the second wiring pattern can be easily set to the same value.
(3)第1の配線パターンのインピーダンスと第2の配線パターンのインピーダンスとが略等しくなるように第1〜第3の絶縁層の比誘電率がそれぞれ設定されてもよい。 ( 3 ) The relative dielectric constants of the first to third insulating layers may be set so that the impedance of the first wiring pattern is substantially equal to the impedance of the second wiring pattern.
この場合、第1の信号線路対の不平衡による信号の伝送エラーが発生することを確実に防止することができる。 In this case, it is possible to reliably prevent a signal transmission error from occurring due to the unbalance of the first signal line pair.
(4)第3の絶縁層は、高誘電率材料を含む樹脂により形成されてもよい。 ( 4 ) The third insulating layer may be formed of a resin containing a high dielectric constant material.
この場合、高誘電率材料の添加量を調整することにより、第3の絶縁層の比誘電率を容易に第1および第2の絶縁層の比誘電率よりも高くすることができる。その結果、配線回路基板の製造が容易となる。 In this case, the relative dielectric constant of the third insulating layer can be easily made higher than the relative dielectric constants of the first and second insulating layers by adjusting the addition amount of the high dielectric constant material. As a result, the printed circuit board can be easily manufactured.
(5)高誘電率材料はチタン酸バリウムを含んでもよい。この場合、チタン酸バリウムを用いることにより、第3の絶縁層の比誘電率を容易に第1および第2の絶縁層の比誘電率よりも高くすることができる。 ( 5 ) The high dielectric constant material may include barium titanate. In this case, by using barium titanate, the relative dielectric constant of the third insulating layer can be easily made higher than that of the first and second insulating layers.
(6)配線回路基板は、第1の配線パターンから間隔をおいて第1の絶縁層上に形成される第3の配線パターンと、第2の配線パターンから間隔をおいて第2の絶縁層上に形成される第4の配線パターンとをさらに備え、第3および第4の配線パターンは第2の信号線路対を構成してもよい。 ( 6 ) The printed circuit board includes a third wiring pattern formed on the first insulating layer spaced from the first wiring pattern, and a second insulating layer spaced from the second wiring pattern. And a fourth wiring pattern formed thereon, and the third and fourth wiring patterns may constitute a second signal line pair.
この場合、第1の信号線路対および第2の信号線路対を用いて異なる情報を示す信号を伝送することができる。 In this case, signals indicating different information can be transmitted using the first signal line pair and the second signal line pair.
また、第1の絶縁層上に第3の配線パターンが形成され、第2の絶縁層上に第4の配線パターンが形成されている。したがって、第1および第2の配線パターンと同様に、導電性基板に対する第4の配線パターンの静電容量を導電性基板に対する第3の配線パターンの静電容量と同等の値にすることができる。それにより、第2の信号線路対の不平衡による信号の伝送エラーが発生することを防止することができる。 A third wiring pattern is formed on the first insulating layer, and a fourth wiring pattern is formed on the second insulating layer. Therefore, similarly to the first and second wiring patterns, the capacitance of the fourth wiring pattern with respect to the conductive substrate can be made equal to the capacitance of the third wiring pattern with respect to the conductive substrate. . Thereby, it is possible to prevent a signal transmission error from occurring due to the unbalance of the second signal line pair.
(7)配線回路基板は、導電性基板に設けられ、信号の読み書きを行うためのヘッド部をさらに備え、第1、第2、第3および第4の配線パターンは、ヘッド部に電気的に接続されてもよい。 ( 7 ) The printed circuit board is further provided with a head portion provided on the conductive substrate for reading and writing signals, and the first, second, third and fourth wiring patterns are electrically connected to the head portion. It may be connected.
この場合、配線回路基板をハードディスクドライブ装置等のドライブ装置のサスペンション基板として用いることができる。 In this case, the wired circuit board can be used as a suspension board for a drive device such as a hard disk drive device.
そして、第1の信号線路対を構成する第1および第2の配線パターン、および第2の信号線路対を構成する第3および第4の配線パターンにより、磁気ディスクに対する情報の書込みおよび読取りを行うことができる。 Then, information is written to and read from the magnetic disk by the first and second wiring patterns constituting the first signal line pair and the third and fourth wiring patterns constituting the second signal line pair. be able to.
この場合、第1の信号線路対の不平衡による信号の伝送エラーおよび第2の信号線路対の不平衡による信号の伝送エラーの発生が十分に防止されているので、書込み時および読取り時にエラーが発生することが確実に防止される。 In this case, signal transmission errors due to unbalance of the first signal line pair and signal transmission errors due to unbalance of the second signal line pair are sufficiently prevented. Occurrence is reliably prevented.
本発明によれば、信号の伝送エラーの発生を防止することができる。 According to the present invention, it is possible to prevent the occurrence of signal transmission errors.
以下、本発明の実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下、本発明の実施の形態に係る配線回路基板の一例として、ハードディスクドライブ装置のアクチュエータに用いられるサスペンション基板の構造およびその作製方法について説明する。 Hereinafter, a printed circuit board and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings. Hereinafter, as an example of a printed circuit board according to an embodiment of the present invention, a structure of a suspension board used for an actuator of a hard disk drive device and a manufacturing method thereof will be described.
(1−1)サスペンション基板の構造
図1は本発明の一実施の形態に係るサスペンション基板の上面図であり、図2は図1のサスペンション基板1のA−A線縦断面図である。
(1-1) Structure of Suspension Board FIG. 1 is a top view of a suspension board according to an embodiment of the present invention, and FIG. 2 is a vertical sectional view of the
図1に示すように、サスペンション基板1は、金属製の長尺状基板により形成されるサスペンション本体部10を備える。サスペンション本体部10上には、太い実線で示すように、書込用配線パターンW1,W2および読取用配線パターンR1,R2が形成されている。
As shown in FIG. 1, the
サスペンション本体部10の先端部には、U字状の開口部11を形成することにより磁気ヘッド搭載部(以下、タング部と呼ぶ)12が設けられている。タング部12は、サスペンション本体部10に対して所定の角度をなすように破線Rの箇所で折り曲げ加工される。タング部12の端部には4つの電極パッド21,22,23,24が形成されている。
A magnetic head mounting portion (hereinafter referred to as a tongue portion) 12 is provided by forming a
サスペンション本体部10の他端部には4つの電極パッド31,32,33,34が形成されている。タング部12上の電極パッド21〜24とサスペンション本体部10の他端部の電極パッド31〜34とは、それぞれ配線パターンW1,W2,R1,R2により電気的に接続されている。また、サスペンション本体部10には複数の孔部Hが形成されている。
Four
サスペンション基板1において、複数の配線パターンW1,W2,R1,R2の形成領域には、各配線パターンW1,W2,R1,R2を覆うように、複数の層からなる絶縁層40が形成されている。
In the
図2に示すように、絶縁層40は、第1、第2および第3の絶縁層41,42,43からなる。サスペンション本体部10上には第1の比誘電率を有する第1の絶縁層41が形成されている。
As shown in FIG. 2, the insulating
第1の絶縁層41上には、図示しない磁気ディスクに対して情報の書込みを行うための書込用配線パターンW1、および磁気ディスクに対して情報の読取りを行うための読取用配線パターンR1が形成されている。書込用配線パターンW1および読取用配線パターンR1は、所定の間隔で互いに平行に並んでいる。
On the first insulating
さらに、第1の絶縁層41上には、書込用配線パターンW1および読取用配線パターンR1を覆うように、第2の比誘電率を有する第2の絶縁層42が形成されている。
Further, a second insulating
第2の絶縁層42上には、書込用配線パターンW1の上方位置に書込用配線パターンW2が形成され、読込用配線パターンR1の上方位置に読込用配線パターンR2が形成されている。
On the second insulating
さらに、第2の絶縁層42上には、書込用配線パターンW2および読取用配線パターンR2を覆うように、第3の比誘電率を有する第3の絶縁層43が形成されている。
Further, a third insulating
サスペンション基板1を備える図示しないハードディスク装置においては、磁気ディスクに対する情報の書込み時に一対の書込用配線パターンW1,W2に電流が流れる。また、磁気ディスクに対する情報の読取り時に一対の読込用配線パターンR1,R2に電流が流れる。
In a hard disk device (not shown) provided with the
本実施の形態においては、第3の比誘電率は第1および第2の比誘電率よりも高い。 In the present embodiment, the third relative dielectric constant is higher than the first and second relative dielectric constants.
(1−2)サスペンション基板の製造
サスペンション基板1の製造方法を説明する。以下では、図1のタング部12、電極パッド21〜24,31〜34、および孔部Hの形成工程についての説明は省略する。
(1-2) Manufacturing Suspension Board A method for manufacturing the
図3および図4は、本実施の形態に係るサスペンション基板1の製造工程を示す縦断面図である。初めに、図3(a)に示すように、ステンレス鋼(SUS)からなる長尺状基板をサスペンション本体部10として用意する。そして、サスペンション本体部10上に主としてポリイミド樹脂からなる第1の絶縁層41を形成する。
3 and 4 are longitudinal sectional views showing the manufacturing process of the
サスペンション本体部10としては、ステンレス鋼に代えてアルミニウム(Al)等の他の金属材料からなる長尺状基板を用いてもよい。サスペンション本体部10の厚みt1は例えば5μm以上50μm以下であり、10μm以上30μm以下であることが好ましい。第1の絶縁層41の厚みt2は例えば3μm以上20μm以下であり、5μm以上15μm以下であることが好ましい。
As the
続いて、図3(b)に示すように、第1の絶縁層41上に銅(Cu)からなる書込用配線パターンW1および読取用配線パターンR1を形成する。書込用配線パターンW1および読取用配線パターンR1は所定の間隔で互いに平行となるように形成する。
Subsequently, as shown in FIG. 3B, a write wiring pattern W1 and a read wiring pattern R1 made of copper (Cu) are formed on the first insulating
書込用配線パターンW1および読取用配線パターンR1は、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。 The write wiring pattern W1 and the read wiring pattern R1 may be formed using a semi-additive method, for example, or may be formed using another method such as a subtractive method.
書込用配線パターンW1および読取用配線パターンR1は、銅に限らず、金(Au)、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いて形成することができる。 The write wiring pattern W1 and the read wiring pattern R1 are not limited to copper, and can be formed using other metals such as gold (Au) and aluminum, or alloys such as a copper alloy and an aluminum alloy.
書込用配線パターンW1および読取用配線パターンR1の厚みt3は例えば3μm以上16μm以下であり、6μm以上13μm以下であることが好ましい。書込用配線パターンW1および読取用配線パターンR1の幅s1,s2は例えば5μm以上40μm以下であり、10μm以上30μm以下であることが好ましい。 The thickness t3 of the write wiring pattern W1 and the read wiring pattern R1 is, for example, 3 μm to 16 μm, and preferably 6 μm to 13 μm. The widths s1, s2 of the write wiring pattern W1 and the read wiring pattern R1 are, for example, 5 μm or more and 40 μm or less, and preferably 10 μm or more and 30 μm or less.
書込用配線パターンW1と読取用配線パターンR1との間の間隔d1は、例えば5μm以上100μm以下であり、10μm以上60μm以下であることが好ましい。 The distance d1 between the write wiring pattern W1 and the read wiring pattern R1 is, for example, 5 μm or more and 100 μm or less, and preferably 10 μm or more and 60 μm or less.
上記構成において、第1の絶縁層41と書込用配線パターンW1との間および第1の絶縁層41と読取用配線パターンR1との間にそれぞれ金属薄膜を形成してもよい。この場合、第1の絶縁層41と書込用配線パターンW1との密着性および第1の絶縁層41と読取用配線パターンR1との密着性が向上される。
In the above configuration, a metal thin film may be formed between the first insulating
その後、図3(c)に示すように、書込用配線パターンW1および読取用配線パターンR1を覆うように第1の絶縁層41上に主としてポリイミド樹脂からなる第2の絶縁層42を形成する。
Thereafter, as shown in FIG. 3C, a second insulating
第2の絶縁層42の厚みt4は例えば4μm以上20μm以下であり、7μm以上17μm以下であることが好ましい。また、書込用配線パターンW1および読取用配線パターンR1の上面から第2の絶縁層42の上面までの厚みh1は、例えば1μm以上5μm以下である。
The thickness t4 of the second insulating
本実施の形態においては、第2の絶縁層42は、第1の絶縁層41と同じ材料により形成される。したがって、第2の絶縁層42の第2の比誘電率は、第1の絶縁層41の第1の比誘電率と同じである。なお、第1の絶縁層41および第2の絶縁層42を互いに異なる材料により形成してもよい。この場合、第1の誘電率と第2の誘電率とが異なっていてもよい。
In the present embodiment, the second insulating
次に、図4(d)に示すように、第2の絶縁層42上に銅からなる書込用配線パターンW2および読取用配線パターンR2を形成する。ここで、書込用配線パターンW2および読取用配線パターンR2は、それぞれ書込用配線パターンW1および読取用配線パターンR1の上方位置に形成する。 Next, as shown in FIG. 4D, a write wiring pattern W2 and a read wiring pattern R2 made of copper are formed on the second insulating layer. Here, the writing wiring pattern W2 and the reading wiring pattern R2 are formed above the writing wiring pattern W1 and the reading wiring pattern R1, respectively.
これにより、書込用配線パターンW1の上面と書込用配線パターンW2の下面とが対向し、読取用配線パターンR1の上面と読取用配線パターンR2の下面とが対向する。 As a result, the upper surface of the write wiring pattern W1 and the lower surface of the write wiring pattern W2 face each other, and the upper surface of the read wiring pattern R1 and the lower surface of the read wiring pattern R2 face each other.
書込用配線パターンW2および読取用配線パターンR2は、配線パターンW1,R1と同様にして形成する。書込用配線パターンW2および読取用配線パターンR2は、銅に限らず、金(Au)、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いて形成することができる。 The write wiring pattern W2 and the read wiring pattern R2 are formed in the same manner as the wiring patterns W1 and R1. The write wiring pattern W2 and the read wiring pattern R2 are not limited to copper, and can be formed using another metal such as gold (Au) or aluminum, or an alloy such as a copper alloy or an aluminum alloy.
書込用配線パターンW2および読取用配線パターンR2の厚みt5は例えば3μm以上16μm以下であり、6μm以上13μm以下であることが好ましい。書込用配線パターンW2および読取用配線パターンR2の幅s3,s4は例えば5μm以上40μm以下であり、10μm以上30μm以下であることが好ましい。 The thickness t5 of the write wiring pattern W2 and the read wiring pattern R2 is, for example, 3 μm or more and 16 μm or less, and preferably 6 μm or more and 13 μm or less. The widths s3 and s4 of the write wiring pattern W2 and the read wiring pattern R2 are, for example, 5 μm or more and 40 μm or less, and preferably 10 μm or more and 30 μm or less.
書込用配線パターンW2と読取用配線パターンR2との間の間隔d2は、例えば5μm以上100μm以下であり、10μm以上60μm以下であることが好ましい。 The distance d2 between the write wiring pattern W2 and the read wiring pattern R2 is, for example, 5 μm or more and 100 μm or less, and preferably 10 μm or more and 60 μm or less.
第2の絶縁層42と書込用配線パターンW2との間および第2の絶縁層42と読取用配線パターンR2との間にそれぞれ金属薄膜を形成してもよい。この場合、第2の絶縁層42と書込用配線パターンW2との密着性および第2の絶縁層42と読取用配線パターンR2との密着性が向上される。
Metal thin films may be formed between the second insulating
最後に、図4(e)に示すように、書込用配線パターンW2および読取用配線パターンR2を覆うように第3の絶縁層43上に主としてポリイミド樹脂からなる第3の絶縁層43を形成する。
Finally, as shown in FIG. 4E, a third insulating
第3の絶縁層43の厚みt6は例えば4μm以上20μm以下であり、7μm以上17μm以下であることが好ましい。また、書込用配線パターンW2および読取用配線パターンR2の上面から第3の絶縁層43の上面までの厚みh2は、例えば1μm以上5μm以下である。
The thickness t6 of the third insulating
第3の絶縁層43は、例えばポリイミド樹脂に高い比誘電率を有するチタン酸バリウムを添加して分散させることにより形成する。ポリイミド樹脂へのチタン酸バリウムの添加量を調整することにより、第3の絶縁層43の第3の比誘電率を調整することができる。これにより、第3の絶縁層43の第3の比誘電率を第1の絶縁層41の第1の比誘電率および第2の絶縁層42の第2の比誘電率よりも高くすることができる。
The third insulating
第3の比誘電率は、8以上40以下であり、10以上30以下であることが好ましい。また、第1の比誘電率および第2の比誘電率は、2.5以上3.8以下であり、2.8以上3.5以下であることが好ましい。 The third relative dielectric constant is 8 or more and 40 or less, and preferably 10 or more and 30 or less. Further, the first relative dielectric constant and the second relative dielectric constant are 2.5 or more and 3.8 or less, and preferably 2.8 or more and 3.5 or less.
上記のように、サスペンション本体部10上に複数の配線パターンW1,W2,R1,R2および絶縁層40を形成することにより、サスペンション基板1が完成する。
As described above, by forming the plurality of wiring patterns W1, W2, R1, R2 and the insulating
サスペンション基板1においては、書込用配線パターンW1,W2の幅s1,s3が互いに等しく、読取用配線パターンR1,R2の幅s2,s4も互いに等しい。
In the
書込用配線パターンW1および読取用配線パターンR1の幅s1,s2は互いに等しくてもよいし、異なってもよい。書込用配線パターンW2と読取用配線パターンR2との幅s3,s4も互いに等しくてもよいし、異なってもよい。 The widths s1 and s2 of the write wiring pattern W1 and the read wiring pattern R1 may be the same or different. The widths s3 and s4 of the write wiring pattern W2 and the read wiring pattern R2 may be equal to each other or may be different.
第1〜第3の絶縁層41〜43には、ポリイミド樹脂に代えてエポキシ樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂等の他の樹脂材料を用いてもよい。
For the first to third insulating
なお、第1〜第3の絶縁層41〜43にそれぞれ異なる絶縁材料を用いてもよく、同じ絶縁材料を用いてもよい。したがって、例えば、第3の絶縁層43を第1および第2の絶縁層41,42と異なる絶縁材料により形成することにより、第3の絶縁層43の比誘電率を第1および第2の絶縁層41,42の比誘電率より高く設定してもよい。
Note that different insulating materials may be used for the first to third insulating
また、第2の絶縁層42と第3の絶縁層43との間に第2および第3の比誘電率と異なる比誘電率を有する他の絶縁層がさらに形成されてもよい。また、サスペンション本体部10と第1の絶縁層41との間に第1の比誘電率と異なる比誘電率を有する絶縁層がさらに形成されてもよい。
Further, another insulating layer having a relative dielectric constant different from the second and third relative dielectric constants may be further formed between the second insulating
また、第3の絶縁層43に添加される高誘電率材料は、チタン酸バリウムに限らず、チタン酸鉛等の他のチタン酸塩、ジルコン酸バリウム等のジルコン酸塩、チタン酸ジルコン酸鉛(PZT)等の他の高誘電率材料であってもよい。
The high dielectric constant material added to the third insulating
(1−3)効果
本実施の形態に係るサスペンション基板1においては、書込用配線パターンW2は、第2の絶縁層42上において第3の絶縁層43に覆われるように形成されている。
(1-3) Effect In the
この場合、書込用配線パターンW2に電位が与えられると、書込用配線パターンW2の下面とサスペンション本体部10との間、書込用配線パターンW2の側面とサスペンション本体部10との間および書込用配線パターンW2の上面とサスペンション本体部10との間に電界が形成される。
In this case, when a potential is applied to the write wiring pattern W2, between the lower surface of the write wiring pattern W2 and the suspension
したがって、サスペンション本体部10に対する書込用配線パターンW2の静電容量は、書込用配線パターンW2の下面とサスペンション本体部10との間に存在する第1および第2の絶縁層41,42の厚さならびに第1および第2の比誘電率だけでなく、第3の絶縁層43の第3の比誘電率を含む要素に基づいて与えられる。
Accordingly, the electrostatic capacitance of the write wiring pattern W2 with respect to the suspension
一方、書込用配線パターンW1は、第1の絶縁層41上において第2の絶縁層42に覆われるように形成されている。
On the other hand, the write wiring pattern W1 is formed on the first insulating
この場合、書込用配線パターンW1に電位が与えられると、書込用配線パターンW1の下面とサスペンション本体部10との間、書込用配線パターンW1の側面とサスペンション本体部10との間および書込用配線パターンW1の上面とサスペンション本体部10との間に電界が形成される。
In this case, when a potential is applied to the write wiring pattern W1, between the lower surface of the write wiring pattern W1 and the suspension
したがって、サスペンション本体部10に対する書込用配線パターンW1の静電容量は、第1の絶縁層41の厚さおよび第1の比誘電率だけでなく、第2の絶縁層42の第2の比誘電率を含む要素に基づいて与えられる。
Therefore, the capacitance of the write wiring pattern W1 with respect to the
ここで、本実施の形態においては、第3の比誘電率が第1および第2の比誘電率より高い。したがって、サスペンション本体部10と書込用配線パターンW2との間の距離がサスペンション本体部10と書込用配線パターンW1との間の距離に比べて短くても、サスペンション本体部10に対する書込用配線パターンW2の静電容量をサスペンション本体部10に対する書込用配線パターンW1の静電容量と同等の値にすることができる。
Here, in the present embodiment, the third relative dielectric constant is higher than the first and second relative dielectric constants. Therefore, even if the distance between the
この場合、書込用配線パターンW1,W2により差動信号を伝送する際に、書込用配線パターンW1のインピーダンスと書込用配線パターンW2のインピーダンスとを同等の値にすることができる。 In this case, when the differential signal is transmitted by the write wiring patterns W1 and W2, the impedance of the write wiring pattern W1 and the impedance of the write wiring pattern W2 can be made equal.
また、読込用配線パターンR2は第2の絶縁層42上において第3の絶縁層43に覆われるように形成され、読込用配線パターンR1は第1の絶縁層41上において第2の絶縁層42に覆われるように形成されている。
The read wiring pattern R2 is formed on the second insulating
この場合、書込用配線パターンW1,W2と同様に、サスペンション本体部10と読込用配線パターンR2との間の距離がサスペンション本体部10と読込用配線パターンR1との間の距離に比べて短くても、サスペンション本体部10に対する読込用配線パターンR2の静電容量をサスペンション本体部10に対する読込用配線パターンR1の静電容量と同等の値にすることができる。
In this case, like the write wiring patterns W1, W2, the distance between the suspension
それにより、読込用配線パターンR1,R2により差動信号を伝送する際に、読込用配線パターンR1のインピーダンスと読込用配線パターンR2のインピーダンスとを同等の値にすることができる。 Thereby, when the differential signal is transmitted by the read wiring patterns R1 and R2, the impedance of the read wiring pattern R1 and the impedance of the read wiring pattern R2 can be made equal.
これらの結果、書込用配線パターンW1,W2の不平衡による差動信号の伝送エラーおよび読取用配線パターンR1,R2の不平衡による差動信号の伝送エラーが発生することを確実に防止することができる。 As a result, it is possible to reliably prevent the occurrence of differential signal transmission errors due to unbalanced write wiring patterns W1, W2 and differential signal transmission errors due to unbalanced read wiring patterns R1, R2. Can do.
また、書込用配線パターンW1の上方に書込用配線パターンW2が配置され、読取用配線パターンR1の上方に読取用配線パターンR2が配置されている。そのため、書込用配線パターンW1,W2と読取用配線パターンR1との間の距離が、書込用配線パターンW1,W2と読取用配線パターンR2との間の距離とそれぞれほぼ等しい。それにより、書込用配線パターンW1,W2に書込み電流が流れる場合に、読取用配線パターンR1,R2に発生する誘導起電力の大きさがほぼ等しくなると考えられる。 In addition, a writing wiring pattern W2 is disposed above the writing wiring pattern W1, and a reading wiring pattern R2 is disposed above the reading wiring pattern R1. Therefore, the distance between the write wiring traces W1, W2 and the read wiring trace R1 is substantially equal to the distance between the write wiring traces W1, W2 and the read wiring trace R2, respectively. Thereby, it is considered that when the write current flows through the write wiring patterns W1, W2, the magnitudes of the induced electromotive forces generated in the read wiring patterns R1, R2 are substantially equal.
これにより、書込用配線パターンW1,W2と読取用配線パターンR1,R2との間のクロストークの発生が防止される。 This prevents the occurrence of crosstalk between the write wiring traces W1, W2 and the read wiring traces R1, R2.
以上の結果、サスペンション基板1を備える図示しないハードディスク装置においては、磁気ディスクに対する情報の書込み時および読取り時にエラーが発生することが確実に防止される。
As a result, in the hard disk device (not shown) provided with the
(1−4)請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
(1-4) Correspondence between each component of claim and each part of embodiment Hereinafter, an example of a correspondence between each component of the claim and each part of the embodiment will be described. It is not limited to examples.
上記実施の形態においては、サスペンション本体部10が導電性基板の例であり、書込用配線パターンW1または読取用配線パターンR1が第1または第3の配線パターンの例であり、書込用配線パターンW2または読取用配線パターンR2が第2または第4の配線パターンの例であり、タング部12がヘッド部の例である。
In the above embodiment, the
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。 As each constituent element in the claims, various other elements having configurations or functions described in the claims can be used.
本発明は、種々の電気機器または電子機器等に利用することができる。 The present invention can be used for various electric devices or electronic devices.
1 サスペンション基板
10 サスペンション本体部
12 タング部
41 第1の絶縁層
42 第2の絶縁層
43 第3の絶縁層
W1,W2 書込用配線パターン
R1,R2 読取用配線パターン
DESCRIPTION OF
Claims (7)
前記導電性基板上に形成される第1の絶縁層と、
前記第1の絶縁層上に形成される第1の配線パターンと、
前記第1の配線パターンを覆うように前記第1の絶縁層上に形成される第2の絶縁層と、
前記第2の絶縁層上に形成される第2の配線パターンと、
前記第2の配線パターンを覆うように前記第2の絶縁層上に形成される第3の絶縁層とを備え、
前記第1の配線パターンと前記第2の配線パターンとは、前記第2の絶縁層を挟んで対向するように配置され、
前記第3の絶縁層の比誘電率は前記第1の絶縁層の比誘電率および前記第2の絶縁層の比誘電率よりも高く、
前記第1および第2の配線パターンは第1の信号線路対を構成し、
前記導電性基板に対する前記第1の配線パターンの静電容量と前記導電性基板に対する前記第2の配線パターンの静電容量とが略等しくなるように前記第1〜第3の絶縁層の比誘電率がそれぞれ設定されることを特徴とする配線回路基板。 A conductive substrate;
A first insulating layer formed on the conductive substrate;
A first wiring pattern formed on the first insulating layer;
A second insulating layer formed on the first insulating layer so as to cover the first wiring pattern;
A second wiring pattern formed on the second insulating layer;
A third insulating layer formed on the second insulating layer so as to cover the second wiring pattern;
The first wiring pattern and the second wiring pattern are disposed so as to face each other with the second insulating layer interposed therebetween,
The relative dielectric constant of the third insulating layer is higher than the relative dielectric constant of the first insulating layer and the relative dielectric constant of the second insulating layer,
The first and second wiring patterns constitute a first signal line pair,
The dielectric constant of the first to third insulating layers so that the capacitance of the first wiring pattern with respect to the conductive substrate is substantially equal to the capacitance of the second wiring pattern with respect to the conductive substrate. A printed circuit board, wherein rates are set respectively .
前記第2の配線パターンから間隔をおいて前記第2の絶縁層上に形成される第4の配線パターンとをさらに備え、
前記第3および第4の配線パターンは第2の信号線路対を構成することを特徴とする請求項1〜5のいずれかに記載の配線回路基板。 A third wiring pattern formed on the first insulating layer at a distance from the first wiring pattern;
A fourth wiring pattern formed on the second insulating layer at a distance from the second wiring pattern,
It said third and fourth wiring pattern is a wiring circuit board according to any one of claims 1 to 5, characterized in that forming the second signal line pair.
前記第1、第2、第3および第4の配線パターンは、前記ヘッド部に電気的に接続されることを特徴とする請求項6記載の配線回路基板。 A head portion provided on the conductive substrate for reading and writing signals;
7. The printed circuit board according to claim 6 , wherein the first, second, third and fourth wiring patterns are electrically connected to the head portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048908A JP5091720B2 (en) | 2008-02-29 | 2008-02-29 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048908A JP5091720B2 (en) | 2008-02-29 | 2008-02-29 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206380A JP2009206380A (en) | 2009-09-10 |
JP5091720B2 true JP5091720B2 (en) | 2012-12-05 |
Family
ID=41148341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008048908A Expired - Fee Related JP5091720B2 (en) | 2008-02-29 | 2008-02-29 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5091720B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5807369B2 (en) * | 2010-04-19 | 2015-11-10 | 大日本印刷株式会社 | Circuit board, suspension board, suspension, suspension with element, and hard disk drive |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5172160U (en) * | 1974-12-03 | 1976-06-07 | ||
JPS62128197A (en) * | 1985-11-28 | 1987-06-10 | 日立コンデンサ株式会社 | Multilayer printed circuit board |
JPH02164098A (en) * | 1988-12-19 | 1990-06-25 | Fujitsu Ltd | How to modify the characteristic impedance of a printed circuit board |
JPH06216501A (en) * | 1993-01-19 | 1994-08-05 | Canon Inc | Printed board and member for it |
JPH10303521A (en) * | 1997-04-23 | 1998-11-13 | Hitachi Ltd | Transmission line board |
JP3625394B2 (en) * | 1999-05-12 | 2005-03-02 | 新光電気工業株式会社 | Wiring circuit board with built-in capacitor |
JP2001233669A (en) * | 2000-02-24 | 2001-08-28 | Ngk Spark Plug Co Ltd | High-permittivity composite material and printed circuit board and multilayer printed circuit board using the same |
JP2002368431A (en) * | 2001-06-08 | 2002-12-20 | Canon Inc | Multilayer printed circuit board and method for wiring as well as electronic device |
JP3742597B2 (en) * | 2002-01-31 | 2006-02-08 | 寛治 大塚 | Signal transmission system |
US7079357B1 (en) * | 2002-04-30 | 2006-07-18 | Magnecomp Corporation | Additive-process suspension interconnect with controlled noise |
JP2004201000A (en) * | 2002-12-18 | 2004-07-15 | Mitsubishi Electric Corp | Printed-wiring board and signaling device |
JP2004207949A (en) * | 2002-12-25 | 2004-07-22 | Toppan Printing Co Ltd | Transmission line |
-
2008
- 2008-02-29 JP JP2008048908A patent/JP5091720B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009206380A (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091719B2 (en) | Printed circuit board | |
US7986495B2 (en) | Printed circuit board having a layered signal line pair, a suspension board | |
JP4960918B2 (en) | Printed circuit board | |
JP2009246092A (en) | Wiring circuit board and method of manufacturing the same | |
US8138427B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5139169B2 (en) | Wiring circuit board and manufacturing method thereof | |
US8367937B2 (en) | Printed circuit board with a signal line pair and method of manufacturing the same | |
JP5140028B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5604840B2 (en) | Suspension board, suspension, suspension with head and hard disk drive | |
JP5174494B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5139102B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5924909B2 (en) | Wiring circuit board and manufacturing method thereof | |
CN108962287A (en) | The circuit block of disk drive suspension | |
JP5091720B2 (en) | Printed circuit board | |
JP2009026909A (en) | Wiring circuit board and production method therefor | |
JP5190291B2 (en) | Wiring circuit board and manufacturing method thereof | |
JP5640600B2 (en) | Flexure substrate for suspension, suspension, suspension with head, hard disk drive, and method for manufacturing suspension flexure substrate | |
JP2017117513A (en) | Suspension substrate, suspension, suspension with head, and hard disk drive | |
JP6145975B2 (en) | Suspension board, suspension, suspension with head, and hard disk drive | |
JP5793897B2 (en) | Suspension substrate, suspension, suspension with element, hard disk drive, and manufacturing method of suspension substrate | |
JP2011048887A (en) | Substrate for suspension, suspension, suspension with head, and hard disk drive | |
JP2010003892A (en) | Wiring circuit board, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5091720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |