[go: up one dir, main page]

JP5072718B2 - 信号受信装置 - Google Patents

信号受信装置 Download PDF

Info

Publication number
JP5072718B2
JP5072718B2 JP2008145054A JP2008145054A JP5072718B2 JP 5072718 B2 JP5072718 B2 JP 5072718B2 JP 2008145054 A JP2008145054 A JP 2008145054A JP 2008145054 A JP2008145054 A JP 2008145054A JP 5072718 B2 JP5072718 B2 JP 5072718B2
Authority
JP
Japan
Prior art keywords
voltage
signal
unit
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008145054A
Other languages
English (en)
Other versions
JP2009296066A (ja
Inventor
俊之 梅田
章二 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008145054A priority Critical patent/JP5072718B2/ja
Priority to US12/359,646 priority patent/US7746120B2/en
Publication of JP2009296066A publication Critical patent/JP2009296066A/ja
Application granted granted Critical
Publication of JP5072718B2 publication Critical patent/JP5072718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は,微弱な電圧信号を入力可能な信号受信装置に関する。
入力した信号を増幅する信号増幅器が用いられている(例えば,特許文献1参照)。特許文献1記載の信号増幅器では,信号入力端子に入力された電圧信号がトランジスタによって電流に変換され,カレントミラーを介して,電流信号として出力される。このとき,入力される信号の電圧がトランジスタの閾電圧よりも低い場合,トランジスタはオフ状態となり,出力される電流はゼロとなる。即ち,入力信号が微弱な場合,信号増幅器からの電流信号の出力が困難となる。
特開2007−129501号公報
本発明は,微弱な信号に対応する信号の出力が可能な信号受信装置を提供することを目的とする。
本発明の一態様に係る信号受信装置は,電圧信号および基準電圧が重畳して入力される第1の入力端と,この第1の入力端に重畳して入力される電圧信号および基準電圧を電圧−電流変換して出力する第1の出力端と,を有する第1の電圧電流変換部と,前記基準電圧が入力される第2の入力端と,この第2の入力端に入力される基準電圧を電圧−電流変換して出力する第2の出力端と,を有する第2の電圧電流変換部と,前記第2の出力端から出力される電流が入力される第3の入力端と,前記第3の入力端に入力される電流と対応する電流を出力する第3の出力端と,を有するカレントミラー回路と,前記第1,第3の出力端の双方に接続される出力部と,を具備する。
本発明によれば,微弱な信号に対応する信号の出力が可能な信号受信装置を提供できる。
以下,図面を参照して,本発明の実施の形態を詳細に説明する。
(第1の実施の形態)
図1は,第1実施形態に係る信号受信装置100を表すブロック図である。信号受信装置100は,信号受信部110,リーク電流補償部120,バイアス電圧発生部130,信号出力部141を有する。
信号受信部110は,信号入力部111,電圧保持部112,電圧電流変換部113から構成される。信号入力部111,電圧保持部112,電圧電流変換部113が順に接続される。また,電圧電流変換部113は接地される。
リーク電流補償部120は,電圧保持部121,ダミー電圧電流変換部122,カレントミラー部123で構成される。電圧保持部121がダミー電圧電流変換部122へ接続される。ダミー電圧電流変換部122はカレントミラー部123へ接続される。電圧保持部121,ダミー電圧電流変換部122はそれぞれ,接地される。カレントミラー部123は,電圧電流変換部113と接続され,この接続点が信号出力部141に接続される。
バイアス電圧発生部130は,基準電圧発生部131,スイッチ部132,133,制御信号入力部134で構成される。基準電圧発生部131が,スイッチ部132を介して,電圧電流変換部113と電圧保持部112との接続点に接続される。基準電圧発生部131が,スイッチ部133を介して,ダミー電圧電流変換部122と電圧保持部121との接続点に接続される。スイッチ部132,133の制御端子は制御信号入力部134に接続される。
信号入力部111は,電圧信号,特に,微弱な電圧信号を入力する入力端である。
電圧保持部112,121は,入力された電圧を保持する素子,例えば,キャパシタ(容量素子)である。
電圧電流変換部113とダミー電圧電流変換部122は,入力される電圧を電流に変換する素子,例えば,トランジスタである。電圧電流変換部113とダミー電圧電流変換部122は,閾電圧,およびリーク電流が近接することが好ましい。このために,電圧電流変換部113とダミー電圧電流変換部122は同一の形状のトランジスタを用いることが好ましい。さらに,電圧電流変換部113とダミー電圧電流変換部122の双方を分割し,交互に均等に配置することで,製造バラツキによる閾電圧値の相違を低減できる。なお,閾電圧は,電圧電流変換部113とダミー電圧電流変換部122が電流に変換可能な電圧の限界である。リーク電流は,閾電圧以下の電圧のときに,電圧電流変換部113(またはダミー電圧電流変換部122)から出力される比較的微弱な電流である。
カレントミラー部123は,入力端に入力された電流とほぼ同じ大きさの電流を出力端に出力する。
制御信号入力部134は,スイッチ部132,133を制御する制御信号を入力する入力端である。スイッチ部132,133は,制御信号(ON信号,OFF信号)に従い,ON/OFFされ,電圧保持部112,121に基準電圧を印加する。制御信号としてパルス信号を利用できる。このパルス信号のデューティ比(ON状態の期間Ton/(ON状態の期間Ton+OFF状態の期間Toff))は,ある程度小さいことが好ましい。パルス信号のデューティ比を小さくすることで,電圧保持部112,121が基準電圧を保持する期間が増加する。この結果,動作の安定性が保持される。
基準電圧発生部131は,基準電圧を発生する。消費電力の関係で,基準電圧は,電圧電流変換部113の閾電圧以下であることが好ましい。また,基準電圧は,電圧電流変換部113とダミー電圧電流変換部122の閾電圧と近接することが好ましい。この場合,電流変換部113と,ダミー電圧電流変換部122,基準電圧発生部131それぞれを構成するトランジスタを同一構成とすることが考えられる。電圧電流変換部113と同一構成のトランジスタを基準電圧発生部131に用いることで,基準電圧と電圧電流変換部113の閾電圧値を近接させることが容易となる。また,同一構成のトランジスタを同時に作成することで,製造時のバラツキの補償が可能となる。
(信号受信装置100の動作)
信号受信装置100の動作について説明する。基準電圧発生部131で発生した基準電圧がスイッチ部132を介して電圧電流変換部113の入力端に供給される。また同一の基準電圧がスイッチ部133を介してダミー電圧電流変換部122の入力端に供給される。それぞれの入力端に供給された電圧は,電圧保持部112,121によって保持される。スイッチ部132,133は制御信号入力部134に入力される制御信号によって間欠的に開閉し,電圧保持部112,121に基準電圧を注入し,保持させる。基準電圧発生部131で発生する基準電圧は,電圧電流変換部113,122の閾電圧と近接するものとする。
無信号入力状態(信号入力部111に信号が入力されない)のとき,電圧電流変換部113の入力端に基準電圧発生部131で発生した基準電圧(閾電圧に近い電圧)のみが印加される。このとき,電圧電流変換部113からリーク電流が出力される。
一方,ダミー電圧電流変換部122の入力端にも基準電圧発生部131で発生した基準電圧が印加される。このとき,ダミー電圧電流変換部122からリーク電流(電圧電流変換部113から出力されるリーク電流とほぼ同一)が出力される。
ダミー電圧電流変換部122から出力されたリーク電流は,カレントミラー部123で折り返され,カレントミラー部123の出力端より出力される。カレントミラー部123の出力電流と電圧電流変換部113の出力電流の差分が,信号出力部141から出力される。この結果,信号無入力時には,信号出力部141から信号が出力されない。
信号入力部111に信号が入力された場合,入力信号は,電圧保持部112を介して,電圧電流変換部113の入力端に入力される。前述のように,電圧電流変換部113の入力端には基準電圧発生部131で発生した基準電圧が印加されている。従って,信号が入力された場合,信号電圧が基準電圧に加算される。従って,電圧電流変換部113から,信号とリーク電流とが加算された電流が出力される。一方,ダミー電圧電流変換部122から出力されるリーク電流は,カレントミラー部123の入力端に入力され,折り返されて,その出力端より出力される。カレントミラー部123の出力電流と電圧電流変換部113の出力電流の差分が,信号出力部141から出力される。このため,信号入力時には,信号電流成分(電圧電流変換部113から出力される電流からリーク電流成分を除去)のみが信号出力部141から出力される。
以上のように,信号受信装置100では,入力信号が微弱な電圧信号であっても,効率よく電流を出力でき,リーク電流による誤差が低減される。
(第2の実施形態)
図2は,第2実施形態に係る信号受信装置200を表すブロック図である。信号受信装置200は,信号受信部210,リーク電流補償部120,バイアス電圧発生部130,信号出力部141を有する。信号受信部210は,信号受信装置100の信号入力部111に代わり,信号検知部214,電流電圧変換部215を有する。一方が接地された信号検知部214の出力端が,電流電圧変換部215を介して,電圧保持部112に接続される。信号検知部214として,電流出力型の信号検知部を利用可能である。電流電圧変換部215は,接地される。電流電圧変換部215として,例えば,キャパシタを利用できる。
信号検知部214で発生した電流信号は電流電圧変換部215で電圧へ変換され,その後に,電圧保持部112を介して,電圧電流変換部113の入力端に入力される。信号受信装置200では,入力信号が微弱な電圧信号であっても,効率よく電流を出力でき,リーク電流による誤差が低減される。
(第3の実施形態)
図3は,第3実施形態に係る信号受信装置300を表すブロック図である。信号受信装置300は,信号受信部110,リーク電流補償部120,バイアス電圧発生部330,信号出力部141を有する。バイアス電圧発生部330では,第1の実施形態でのバイアス電圧発生部130に,スイッチ部335,336,電圧保持部337,338,制御信号入力部339が追加されている。基準電圧発生部131が,スイッチ部335を介して,電圧保持部337へ接続される。電圧保持部337が,スイッチ部132を介して,信号受信部110の電圧電流変換部113と電圧保持部112との接続点に接続される。基準電圧発生部131が,スイッチ部336を介して,電圧保持部338へ接続される。電圧保持部338が,スイッチ部133を介して,ダミー電圧電流変換部122と電圧保持部121との接続点に接続される。スイッチ部132,133の制御端子は,制御信号入力部134に接続される。スイッチ部335,336の制御端子は,制御信号入力部339に接続される。
(信号受信装置300の動作)
次に本実施形態でのバイアス電圧発生部330の動作を説明する。
制御信号入力部134,339にはそれぞれ異なる制御信号が入力される。即ち,制御信号によって,スイッチ部132,133とスイッチ部335,336が同時にはオン状態とならないように制御される。なお,安定性の観点から,制御信号入力部134と制御信号入力部339に入力される制御信号のデューティ比はある程度小さいことが好ましい。
制御信号入力部339にオン信号が入力されたタイミングで,スイッチ部335,336がオンとなる。この結果,基準電圧発生部131で発生した基準電圧が,電圧保持部337,338のそれぞれにコピーされて保持される。このとき,制御信号入力部134へ入力される信号はオフ信号であるため,スイッチ部132,133はオフ状態となる。このため,スイッチ部335,336の動作が,信号受信部110およびリーク電流補償部120に影響を与えることは無い。制御信号入力部134にオン信号が入力されたタイミングで,スイッチ部132,133がオンとなる。この結果,電圧保持部337,338に保持されていた電圧はそれぞれ,電圧保持部112,121にコピーされて,保持される。このとき制御信号入力部339へ入力される信号はオフ信号であるため,スイッチ部335,336はオフ状態であり,基準電圧発生部131へ電圧が抜ける等の影響を与えることは無い。この結果,電圧電流変換部113およびダミー電圧電流変換部122へは基準電圧発生部131で発生した電圧をバイアス電圧として安定して与えられる。
信号入力部111から電圧信号が入力された場合,この電圧信号が基準電圧発生部131で発生した基準電圧に加算されて,電圧保持部112で保持される。このタイミングで制御信号入力部134に入力される信号がオフ信号であれば,電圧保持部112に保持された電圧には変化が無い。一方,制御信号入力部134に入力される信号がオン信号の場合,スイッチ部132がオン状態となる。このため,電圧保持部112に保持された電圧信号の一部が,電圧保持部337にリークする。しかし,電圧保持部112の保持容量(キャパシタンス)に比べ,電圧保持部337の保持容量(キャパシタンス)を十分小さくすることで,リークする電圧信号の低減が可能である。
信号受信装置300では,入力信号が微弱な電圧信号であっても電圧信号のバイアス電圧発生部へのリーク電圧は小さくすることができる。このため,効率よく出力信号を保持することができる。
(第4の実施形態)
図4は,第4実施形態の具体例に係る信号受信装置400を表す回路図である。信号受信装置400は,第3の実施形態に係る信号受信装置300と対応する構成である。信号入力端子411,キャパシタ412,トランジスタ413はそれぞれ,信号入力部111,電圧保持部112,電圧電流変換部113に対応する。キャパシタ421,トランジスタ422,カレントミラー回路423はそれぞれ,電圧保持部121,ダミー電圧電流変換部122,カレントミラー部123に対応する。基準電圧発生部431,トランジスタ432,433,435,436,キャパシタ437,438,パルス信号入力部434,439はそれぞれ,基準電圧発生部131,スイッチ部132,133,335,336,電圧保持部337,338,制御信号入力部134,339に対応する。カレントミラー回路423は,トランジスタ423a,423bから構成される。基準電圧発生部431は,定電流源431aおよびトランジスタ431bから構成される。
信号入力端子411は,キャパシタ412を介して,トランジスタ413のゲート端子へ接続される。トランジスタ413のソース端子は接地される。トランジスタ422のゲート端子は,接地されたキャパシタ421に接続される。トランジスタ422のソース端子は接地される。トランジスタ422のドレイン端子はカレントミラー回路423の入力側のトランジスタ423aのドレイン端子に接続される。トランジスタ423aのゲート端子はドレイン端子とトランジスタ423bのゲート端子に接続され,ソース端子は電源端子VDDに接続される。カレントミラー回路423の出力側のトランジスタ423bのドレイン端子は,トランジスタ413のドレイン端子と接続され,この接続点が信号出力端子441となる。トランジスタ423bのソース端子は電源端子VDDに接続される。
定電流源431aは,電源端子VDD,およびトランジスタ431bのドレイン端子に接続される。トランジスタ431bのドレイン端子はゲート端子と接続され,ソース端子は接地される。トランジスタ431bのドレイン端子にはトランジスタ435,436のドレイン端子が接続される。トランジスタ435,436のソース端子がそれぞれキャパシタ437,438に接続される。キャパシタ437,438のもう一方の端子は接地される。また,トランジスタ435,436のソース端子はそれぞれトランジスタ432,433のドレイン端子に接続される。トランジスタ432,433のソース端子はそれぞれトランジスタ413,422のゲート端子に接続される。トランジスタ435,436のゲート端子はパルス信号入力部439に,トランジスタ432,433のゲート端子はパルス信号入力部434に接続される。
トランジスタ413,422は互いに同一の形状の素子を用いることが好ましい。トランジスタ413,422の閾値およびリーク電流を揃えるためである。トランジスタ423a,423bは互いに同一の形状の素子を用いることが好ましい。カレントミラー回路423の入力端および出力端に入出力される電流を揃えるためである。
キャパシタ437はキャパシタ412と比べ容量値(キャパシタンス)が小さい素子を用いることが好ましい。キャパシタ412からキャパシタ437へのリーク電圧を低減するためである。
トランジスタ431bはトランジスタ413と比べゲート幅もしくはゲート本数の小さい素子を用いることが好ましい。トランジスタ431b,ひいては信号受信装置400全体の低消費電力化のためである。
(信号受信装置400の動作)
次に信号受信装置400の動作を説明する。
定電流源431aから所定の電流が流れ,トランジスタ431bへ供給される。トランジスタ431bは供給される電流値に応じたドレイン電圧を発生する。トランジスタ435,436,432,433はスイッチ回路として機能し,パルス信号入力部439,434に入力される信号がオン信号のときにオン状態,オフ信号のときにオフ状態となる。
パルス信号入力部439,434にはそれぞれ異なる制御信号が入力される。制御信号はトランジスタ435,436とトランジスタ432,433が同時にはオン状態とならないように制御される。なお,パルス信号入力部439,434に入力される制御信号のデューティ比が小さいことが好ましい。
パルス信号入力部439にオン信号が入力されたタイミングでトランジスタ435,436がオンとなる。その結果,トランジスタ431bで発生したドレイン電圧はキャパシタ437,438それぞれにコピーされ保持される。このとき,パルス信号入力部434へ入力される信号はオフ信号であるため,トランジスタ432,433はオフ状態であり,トランジスタ413および422のゲート端子に影響を与えることは無い。パルス信号入力部434にオン信号が入力されたタイミングでトランジスタ432,433がオンとなり,キャパシタ437,438に保持されていた電圧はそれぞれ,キャパシタ412,421にコピーされて保持され,トランジスタ413および422のゲート端子に印加される。このときパルス信号入力部439へ入力される信号はオフ信号であるため,トランジスタ435,436はオフ状態となり,トランジスタ431bへの電圧抜け等が防止される。この結果,トランジスタ413および422のゲート端子に,トランジスタ431bで発生した基準電圧をバイアス電圧として安定して印加される。
信号入力端子411に信号が入力されない無信号状態では,トランジスタ413および422のゲート端子へは等しいバイアス電圧が印加されている。このバイアス電圧はトランジスタ413および422の閾電圧にほぼ等しい値としているため,トランジスタ413および422はオフ状態となっている。このとき,ドレイン電流は実質的には流れないが,僅かなリーク電流が発生する。
トランジスタ422で発生したリーク電流は,カレントミラー回路423の入力端に入力される。カレントミラー回路423の出力端(トランジスタ423bのドレイン端子)から略同値の電流が出力され,トランジスタ413のドレイン端子へ入力される。
信号出力端子441は,トランジスタ423bからの出力電流とトランジスタ413からの出力電流の差分を出力する。従って,トランジスタ413と422のリーク電流が等しい場合,信号出力端子441からリーク電流に対応する信号は出力されない。即ち,無信号入力時には,信号出力端子441からの信号の出力は無い。
信号入力端子411から電圧信号が入力された場合,トランジスタ431bで発生した基準電圧にこの電圧信号の電圧が加算され,トランジスタ413のゲートに印加される。このとき,入力された電圧信号に対応する信号のみが信号出力端子441から出力される。
以上のように,信号受信装置400では,入力信号が微弱な電圧信号であっても,効率よく電流を出力できる。また,リーク電流による誤差が低減される。
なお,定電流源431aで供給する電流値を調整することで,トランジスタ413,422へ与えるバイアス電圧値を自由に調整できる。これにより入力感度を適宜調整可能となる。
(第5の実施形態)
図5は,第4実施形態に係る信号受信装置500を表すブロック図である。信号受信装置500は,正側受信部510,負側受信部520,バイアス電圧発生部530,カレントミラー部541,信号出力部542を有する。正側受信部510,負側受信部520は差動信号受信部となる。正側受信部510は,信号検知部511,電流電圧変換部512,電圧保持部513,電圧電流変換部514で構成される。負側受信部520は,信号検知部521,電流電圧変換部522,電圧保持部523,電圧電流変換部524で構成される。信号検知部511が,電流電圧変換部512と電圧保持部513とを介して,電圧電流変換部514へ接続される。また,電流電圧変換部512および電圧電流変換部514は接地される。一方,信号検知部521が,電流電圧変換部522と電圧保持部523とを介して,電圧電流変換部524へ接続される。また,電流電圧変換部522および電圧電流変換部524は接地される。
(信号受信装置500の動作)
信号受信装置500の動作を説明する。
信号が入力されない無信号入力時では信号検知部511,521の出力端の変化は無い。従って,電流電圧変換部512,522も変化せず,電圧保持部513,523にはバイアス電圧発生部530から供給されたバイアス電圧のみが印加されている。従って,電圧電流変換部514,524から同一の電流値が出力され,両者の差分が出力される信号出力部542では信号出力は無い。
信号が入力された場合,信号検知部511,521は差動信号を出力する。このため信号検知部511がマイナスの信号を出力した場合,信号検知部521はプラスの信号を出力する。これらの信号は電流電圧変換部512,522でそれぞれ正負の電圧信号に変換される。
この電圧信号は,電圧保持部513,523に保持されているバイアス電圧にそれぞれ加算される。このため電圧電流変換部514に,バイアス電圧に信号電圧を加えた電圧が印加され,出力電流は増加する。一方,電圧電流変換部524に,バイアス電圧から信号電圧を減じた電圧が印加され,出力電流は減少する。両者の差分が出力される信号出力部542から2倍の強度の信号が出力される。
また,受信信号に重畳するノイズは,信号検知部511,521それぞれから同相信号として出力され,電流電圧変換部512,522に入力される。信号出力部542では,これら同相信号の差分が出力されるため,出力される信号はノイズを含まない。
信号受信装置500では,入力信号が微弱な信号であっても差動信号として検知することができ,差分を検知して出力することができる。また,ノイズに対しては差分として検知しないためノイズに強い。
(第6の実施形態)
図6は,第6実施形態に係る信号受信装置600を表すブロック図である。図5の信号検知部511,521の具体的実施例として,アンテナ651と,差動出力整流器652とを用いた例を示している。無線信号がアンテナ651へ入力されると,差動出力整流器652によって差動の電流信号が出力される。無線信号を受信し,差動出力整流器652で信号を検出するときに,効率およびノイズへの耐性の双方を確保できる。
(第7の実施形態)
図7は,第7実施形態に係る信号受信装置700を表すブロック図である。信号受信装置700は,電圧電流変換部113の出力電流とダミー電圧電流変換部122の出力電流等にオフセットが生じた場合に補正するオフセット補償部を含む。オフセット補償部は,オフセット調整部761,スイッチ部762,763,調整モード切替信号入力部764で構成される。
信号出力部141とダミー電圧電流変換部122の出力端がそれぞれスイッチ部762を介してオフセット調整部761に接続される。オフセット調整部761はカレントミラー部123,ダミー電圧電流変換部122へも接続される。
オフセット調整部761は次のように機能する。
・信号出力部141でのオフセット電圧の発生を検出する検出部
・カレントミラー部123またはダミー電圧電流変換部122を制御して,オフセット電圧を調節する調節部
スイッチ部763は信号入力部111と電圧保持部112との間に接続され,さらに接地される。スイッチ部763によって,電流電圧変換部113の入力端への電圧信号の入力を続行または停止させることができる。調整モード切替信号入力部764はスイッチ部762,763に接続される。
(信号受信装置700の動作)
次に本実施形態のオフセット補償部の動作を説明する。本構成では受信装置の動作モードとして通常の受信モードと調整モードとに切り替えることができる。
受信モードでは信号受信装置100と同様な動作がなされる。このとき調整モード切替信号入力部764はオフ信号が入力されており,スイッチ部762はオフ状態,スイッチ部763は信号入力部111と電圧保持部112とが接続状態となる。
調整モード時には,調整モード切替信号入力部764にオン信号が入力される。この結果,スイッチ部762はオン状態となり,信号出力部141,ダミー電圧電流変換部122の出力端がそれぞれ,オフセット調整部761に接続される。一方,スイッチ部763は,信号入力部111と電圧保持部112とを切り離し,電圧保持部112を接地する。この状態でオフセット調整部761には無信号入力状態での信号出力部141とダミー電圧電流変換部122の出力端とで発生する電圧を比較する。両者の発生電圧が相違する場合(オフセットの発生),オフセット調整部761はこのオフセットを補正するようにカレントミラー部123もしくは,ダミー電圧電流変換部122のバイアス電圧等を調整する。このとき,あらかじめカレントミラー部123もしくは,ダミー電圧電流変換部122のバイアス電圧等にオフセットを設けておくこともできる。ある程度の誤差での誤動作を防止できる。
信号受信装置700では,信号出力部141に生じるオフセットを調整することができる。例えば,製造バラツキ,温度変化等により,電圧電流変換部113,ダミー電圧電流変換部122,カレントミラー部123を構成する素子の特性が相違すると,オフセットが発生する。
以上のように,信号受信装置700では,微弱な入力信号を効率よく低消費電力で検知し信号出力することができ,かつリーク電流による誤差を低減できる。この結果,無線機等信号受信機の低消費電力化,低コスト化が実現できる。
(応用例1)
以下,信号受信装置の応用例を説明する。図8は,信号受信装置11を含むトリガ信号発生装置10を用いたシステムを表すブロック図である。信号検出部21,トリガ信号発生装置10,電源制御部24,電子機器23が配置される。このトリガ信号発生装置10は,信号受信装置11,電流−電圧変換器12,バッテリ電源13を有する。
信号検知部21は,外部のエネルギーを受けて発電する電圧発生部である。信号検知部21は,例えば,ダイオード素子もしくはMOSトランジスタを用いた整流回路,あるいはPN半導体素子を用いた太陽光発電等の光電変換素子である。すなわち,信号検知部21は,少なくとも,不図示の操作機器からの入力信号(例えば光信号)に対応して直流電圧を発生することが可能な素子を含む。
信号検知部21として,Si半導体のPN接合素子の光電変換素子を用いた場合,P型半導体側が接地電位に接続される。また,P型半導体に接合しているN型半導体側が出力としてトリガ信号発生装置10に接続される。光電変換素子に光信号が入力されると,光電効果によってP型半導体からN型半導体へ電荷が移動し,これによって出力の電位が高くなる。この原理によって,光入力信号を検知し,信号強度に応じた電圧を出力として発生する。光信号が入力されない場合,光電効果は起こらないので電荷の移動は生じない。電荷が移動せず,かつP型,N型の半導体ともに接地電位となっているため,信号検知部21での電力消費は生じない。したがって,電力消費せずに,光信号の受信を待機可能である。
信号受信装置11は,信号受信装置400からトランジスタ435,436,キャパシタ437,438,パルス信号入力部439を除外したものであり,機能的には,信号受信装置100に対応する。即ち,信号受信装置11は,信号受信装置100の具体例と考えることもできる。なお,信号受信装置11に換えて,信号受信装置100〜700を適宜に適用できる。
不図示の操作機器からの入力信号に応じた信号検知部21の電圧発生によってトリガ信号発生装置10は動作し,トリガ信号を出力する。この結果,電源制御部24が制御され,電子機器23が起動する。なお,例えば,光信号の発光,消光による信号列を利用し,起動回路10から信号データを出力することもできる。
(応用例2)
次に,信号受信装置を含むトリガ信号発生装置を用いた他のシステムについて図9を参照して説明する。図9において,すでに説明した図の構成要素と同一物には同一符号を付しその説明を省略する。また,信号受信装置11の内部構成の図示を省略している。この応用例では,トリガ信号によって,バッテリ電源13への充電がなされる。
図9において,電子機器23,電源制御部24へは,バッテリ電源13からではなく,交流電源25から電力が供給される。充電器26もこの交流電源25から電力が供給される。起動回路10から電源制御部24へトリガ信号が入力されると,この電源制御部24により電子機器23の電源がオン制御される。これと同時に,電源制御部24により充電器26の電源もオン制御される。これにより充電器26からバッテリ電源13への充電が開始される。
すなわち,起動回路10より電源制御部24へ電源オンのトリガ信号が入力された場合,電源制御部24の出力によって電子機器23が起動される。また,電源制御部24の出力によって充電器26も起動され,これにより充電器26から適当な電圧が出力されて,バッテリ電源13の正電極に印加される。この結果,バッテリ電源13は充電される。電子機器23,電源制御部24,充電器26は,バッテリ電源13よりも出力容量の大きい,例えば交流電源25(あるいは外部DC電源)から電源が供給されている。
起動回路10の出力トリガ信号がオフ状態の場合,電源制御部24はオフ状態である。したがって,電子機器23,充電器26もオフ状態となり,交流電源25の電力は消費されない。
この応用例2では,バッテリ電源13は電子機器23が電源オン状態のとき充電器26から充電される。この結果,バッテリ電源13は電子機器23が電源オン時に自動的に充電されることになり,バッテリ電源13の電池切れによる交換をほとんど不要とすることができる。
(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
第1実施形態に係る信号受信装置100を表すブロック図である。 第2実施形態に係る信号受信装置200を表すブロック図である。 第3実施形態に係る信号受信装置300を表すブロック図である。 第4実施形態に係る信号受信装置400を表すブロック図である。 第5実施形態に係る信号受信装置500を表すブロック図である。 第6実施形態に係る信号受信装置600を表すブロック図である。 第7実施形態に係る信号受信装置700を表すブロック図である。 信号受信装置の応用例1を表すブロック図である。 信号受信装置の応用例2を表すブロック図である。
符号の説明
100…信号受信装置,110…信号受信部,111…信号入力部,112…電圧保持部,113…電圧電流変換部,120…リーク電流補償部,121…電圧保持部,122…ダミー電圧電流変換部,123…カレントミラー部,130…バイアス電圧発生部,131…基準電圧発生部,132,133,335,336…スイッチ部,134,339…制御信号入力部,141…信号出力部

Claims (10)

  1. 基準電圧を発生する基準電圧発生部と,
    前記基準電圧発生部と接続される一端を有する第1のスイッチと,
    電圧信号が入力される一端と,前記第1のスイッチの他端に接続される他端と,を有し,前記第1のスイッチを介して,前記基準電圧発生部から印加される電圧を保持する第1の電圧保持部と,
    前記第1の電圧保持部の他端に接続されて,前記電圧信号および前記基準電圧が重畳して入力される第1の入力端と,この第1の入力端に重畳して入力される電圧信号および基準電圧を電圧−電流変換して出力する第1の出力端と,を有する第1の電圧電流変換部と,
    前記基準電圧発生部と接続される一端を有する第2のスイッチと,
    グランドに接続される一端と,前記第2のスイッチの他端に接続される他端とを有し,前記第2のスイッチを介して,前記基準電圧発生部から印加される電圧を保持する第2の電圧保持部と,
    前記第2の電圧保持部の他端に接続されて,前記基準電圧が入力される第2の入力端と,この第2の入力端に入力される基準電圧を電圧−電流変換して出力する第2の出力端と,を有する第2の電圧電流変換部と,
    前記第2の出力端から出力される電流が入力される第3の入力端と,前記第3の入力端に入力される電流と対応する電流を出力する第3の出力端と,を有するカレントミラー回路と,
    前記第1,第3の出力端の双方に接続される出力部と,
    を具備することを特徴とする信号受信装置。
  2. 前記基準電圧発生部と前記第1のスイッチの間に接続される第3のスイッチと,
    前記第3のスイッチと前記第1のスイッチの間に接続される第3の電圧保持部と,
    前記基準電圧発生部と前記第2のスイッチの間に接続される第4のスイッチと,
    前記第4のスイッチと前記第2のスイッチの間に接続される第4の電圧保持部と,
    をさらに具備することを特徴とする請求項に記載の信号受信装置。
  3. 前記第1,第3のスイッチがオンとなる期間が重ならない
    ことを特徴とする請求項記載の信号受信装置。
  4. 前記第2,第4のスイッチがオンとなる期間が重ならない
    ことを特徴とする請求項記載の信号受信装置。
  5. 前記基準電圧発生部が発生する基準電圧が可変である,
    ことを特徴とする請求項乃至のいずれか1項に記載の信号受信装置。
  6. 前記基準電圧が,前記第1,第2の電圧電流変換部の閾電圧以下である
    ことを特徴とする請求項1乃至のいずれか1項に記載の信号受信装置。
  7. 前記電圧信号の電圧が所定の電圧より大きいとき,この電圧信号の電圧の変化に対応して,前記出力部から出力される電流が変化する
    ことを特徴とする請求項1乃至のいずれか1項に記載の信号受信装置。
  8. 前記所定の電圧が,前記第1,第2の電圧電流変換部の閾電圧に対応する
    ことを特徴とする請求項記載の信号受信装置。
  9. 前記電圧信号が,一対の差動信号の一方であり,
    前記第2の入力端に,前記一対の差動信号の他方および前記基準電圧が入力される
    ことを特徴とする請求項1乃至のいずれか1項に記載の信号受信装置。
  10. 前記第1の入力端への前記電圧信号の入力を続行または停止させる第5のスイッチと,
    前記第5のスイッチが前記第1の入力端への前記電圧信号の入力を停止しているときに,前記出力部でのオフセット電圧の発生を検出する検出部と,
    前記検出部がオフセット電圧の発生を検出したときに,前記カレントミラー回路または前記第2の電圧電流変換部を制御して,前記オフセット電圧を調節する調節部と,
    をさらに具備することを特徴とする請求項1乃至のいずれか1項に記載の信号受信装置。
JP2008145054A 2008-06-02 2008-06-02 信号受信装置 Expired - Fee Related JP5072718B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008145054A JP5072718B2 (ja) 2008-06-02 2008-06-02 信号受信装置
US12/359,646 US7746120B2 (en) 2008-06-02 2009-01-26 Voltage to current converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145054A JP5072718B2 (ja) 2008-06-02 2008-06-02 信号受信装置

Publications (2)

Publication Number Publication Date
JP2009296066A JP2009296066A (ja) 2009-12-17
JP5072718B2 true JP5072718B2 (ja) 2012-11-14

Family

ID=41379023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145054A Expired - Fee Related JP5072718B2 (ja) 2008-06-02 2008-06-02 信号受信装置

Country Status (2)

Country Link
US (1) US7746120B2 (ja)
JP (1) JP5072718B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8514630B2 (en) * 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8432732B2 (en) 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US20120153934A1 (en) * 2010-12-16 2012-06-21 Hubei Shengjia Electric Apparatus Co., Ltd. Voltage and current sampling device
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
KR20150014681A (ko) * 2013-07-30 2015-02-09 에스케이하이닉스 주식회사 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9659666B2 (en) 2015-08-31 2017-05-23 Sandisk Technologies Llc Dynamic memory recovery at the sub-block level
US9477245B1 (en) 2015-11-16 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. High performance voltage-to-current converter for LTE transmitter
JP2021061482A (ja) * 2019-10-03 2021-04-15 旭化成エレクトロニクス株式会社 整流回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804847A (en) * 1987-01-27 1989-02-14 Medrad, Inc. Radiation detector with an ionizable gas atop an integrated circuit
US5754066A (en) * 1996-06-19 1998-05-19 Maxim Integrated Products Output stage for buffering an electrical signal and method for performing the same
DE19818464A1 (de) * 1998-04-24 1999-10-28 Siemens Ag Referenzspannung-Erzeugungsschaltung
JP4888800B2 (ja) * 2000-12-28 2012-02-29 株式会社東芝 差動増幅回路
JP4316859B2 (ja) * 2001-11-28 2009-08-19 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた電子機器
US7324035B2 (en) * 2004-05-13 2008-01-29 University Of Florida Research Foundation, Inc. Amplifier with pulse coded output and remote signal reconstruction from the pulse output
JP4519713B2 (ja) * 2004-06-17 2010-08-04 株式会社東芝 整流回路とこれを用いた無線通信装置
JP2006279452A (ja) * 2005-03-29 2006-10-12 Sharp Corp サンプルホールド回路および半導体装置
JP2007129501A (ja) 2005-11-04 2007-05-24 Renesas Technology Corp 半導体装置
JP4257377B2 (ja) 2006-10-27 2009-04-22 株式会社東芝 トリガ信号発生装置

Also Published As

Publication number Publication date
US7746120B2 (en) 2010-06-29
US20090295434A1 (en) 2009-12-03
JP2009296066A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5072718B2 (ja) 信号受信装置
US7904121B2 (en) Generating device of trigger signal
US8058855B2 (en) Direct current converter
WO2016029489A1 (zh) 单电感正负电压输出装置
US7906951B2 (en) Switching regulator having reverse current detector
US9083232B1 (en) Input offset control
US8847665B2 (en) Semiconductor device and method of controlling analog switch
JP2011501400A (ja) ソーラー・モジュール用の制御可能な切換装置
US8664918B2 (en) Current control circuit
US10212374B2 (en) Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus
US10140917B2 (en) Power supply circuit, driving method for the same and display device
JP5504782B2 (ja) チャージポンプ
US9395213B2 (en) Sensor signal processing device and readout integrated circuit including the same
US20090184690A1 (en) Charger
KR20110013221A (ko) 계통연계 인버터 장치 및 그 제어 방법
US9000810B2 (en) Quantizer, comparator circuit, and semiconductor integrated circuit
JP2014140269A5 (ja)
US11340674B2 (en) Power supply apparatus and communication apparatus
TWM539182U (zh) 供電裝置
JP5333112B2 (ja) 電力増幅回路
US8648631B2 (en) Detector circuit and method
US20100039159A1 (en) Control device and control method
CN110849472B (zh) 一种光感检测装置及显示终端
TWI445273B (zh) 過電流保護電路
JP2014079047A (ja) Dc/dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120301

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R151 Written notification of patent or utility model registration

Ref document number: 5072718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees