JP5072718B2 - 信号受信装置 - Google Patents
信号受信装置 Download PDFInfo
- Publication number
- JP5072718B2 JP5072718B2 JP2008145054A JP2008145054A JP5072718B2 JP 5072718 B2 JP5072718 B2 JP 5072718B2 JP 2008145054 A JP2008145054 A JP 2008145054A JP 2008145054 A JP2008145054 A JP 2008145054A JP 5072718 B2 JP5072718 B2 JP 5072718B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- unit
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 238000001514 detection method Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
(第1の実施の形態)
図1は,第1実施形態に係る信号受信装置100を表すブロック図である。信号受信装置100は,信号受信部110,リーク電流補償部120,バイアス電圧発生部130,信号出力部141を有する。
電圧保持部112,121は,入力された電圧を保持する素子,例えば,キャパシタ(容量素子)である。
信号受信装置100の動作について説明する。基準電圧発生部131で発生した基準電圧がスイッチ部132を介して電圧電流変換部113の入力端に供給される。また同一の基準電圧がスイッチ部133を介してダミー電圧電流変換部122の入力端に供給される。それぞれの入力端に供給された電圧は,電圧保持部112,121によって保持される。スイッチ部132,133は制御信号入力部134に入力される制御信号によって間欠的に開閉し,電圧保持部112,121に基準電圧を注入し,保持させる。基準電圧発生部131で発生する基準電圧は,電圧電流変換部113,122の閾電圧と近接するものとする。
図2は,第2実施形態に係る信号受信装置200を表すブロック図である。信号受信装置200は,信号受信部210,リーク電流補償部120,バイアス電圧発生部130,信号出力部141を有する。信号受信部210は,信号受信装置100の信号入力部111に代わり,信号検知部214,電流電圧変換部215を有する。一方が接地された信号検知部214の出力端が,電流電圧変換部215を介して,電圧保持部112に接続される。信号検知部214として,電流出力型の信号検知部を利用可能である。電流電圧変換部215は,接地される。電流電圧変換部215として,例えば,キャパシタを利用できる。
図3は,第3実施形態に係る信号受信装置300を表すブロック図である。信号受信装置300は,信号受信部110,リーク電流補償部120,バイアス電圧発生部330,信号出力部141を有する。バイアス電圧発生部330では,第1の実施形態でのバイアス電圧発生部130に,スイッチ部335,336,電圧保持部337,338,制御信号入力部339が追加されている。基準電圧発生部131が,スイッチ部335を介して,電圧保持部337へ接続される。電圧保持部337が,スイッチ部132を介して,信号受信部110の電圧電流変換部113と電圧保持部112との接続点に接続される。基準電圧発生部131が,スイッチ部336を介して,電圧保持部338へ接続される。電圧保持部338が,スイッチ部133を介して,ダミー電圧電流変換部122と電圧保持部121との接続点に接続される。スイッチ部132,133の制御端子は,制御信号入力部134に接続される。スイッチ部335,336の制御端子は,制御信号入力部339に接続される。
次に本実施形態でのバイアス電圧発生部330の動作を説明する。
制御信号入力部134,339にはそれぞれ異なる制御信号が入力される。即ち,制御信号によって,スイッチ部132,133とスイッチ部335,336が同時にはオン状態とならないように制御される。なお,安定性の観点から,制御信号入力部134と制御信号入力部339に入力される制御信号のデューティ比はある程度小さいことが好ましい。
図4は,第4実施形態の具体例に係る信号受信装置400を表す回路図である。信号受信装置400は,第3の実施形態に係る信号受信装置300と対応する構成である。信号入力端子411,キャパシタ412,トランジスタ413はそれぞれ,信号入力部111,電圧保持部112,電圧電流変換部113に対応する。キャパシタ421,トランジスタ422,カレントミラー回路423はそれぞれ,電圧保持部121,ダミー電圧電流変換部122,カレントミラー部123に対応する。基準電圧発生部431,トランジスタ432,433,435,436,キャパシタ437,438,パルス信号入力部434,439はそれぞれ,基準電圧発生部131,スイッチ部132,133,335,336,電圧保持部337,338,制御信号入力部134,339に対応する。カレントミラー回路423は,トランジスタ423a,423bから構成される。基準電圧発生部431は,定電流源431aおよびトランジスタ431bから構成される。
次に信号受信装置400の動作を説明する。
定電流源431aから所定の電流が流れ,トランジスタ431bへ供給される。トランジスタ431bは供給される電流値に応じたドレイン電圧を発生する。トランジスタ435,436,432,433はスイッチ回路として機能し,パルス信号入力部439,434に入力される信号がオン信号のときにオン状態,オフ信号のときにオフ状態となる。
図5は,第4実施形態に係る信号受信装置500を表すブロック図である。信号受信装置500は,正側受信部510,負側受信部520,バイアス電圧発生部530,カレントミラー部541,信号出力部542を有する。正側受信部510,負側受信部520は差動信号受信部となる。正側受信部510は,信号検知部511,電流電圧変換部512,電圧保持部513,電圧電流変換部514で構成される。負側受信部520は,信号検知部521,電流電圧変換部522,電圧保持部523,電圧電流変換部524で構成される。信号検知部511が,電流電圧変換部512と電圧保持部513とを介して,電圧電流変換部514へ接続される。また,電流電圧変換部512および電圧電流変換部514は接地される。一方,信号検知部521が,電流電圧変換部522と電圧保持部523とを介して,電圧電流変換部524へ接続される。また,電流電圧変換部522および電圧電流変換部524は接地される。
信号受信装置500の動作を説明する。
信号が入力されない無信号入力時では信号検知部511,521の出力端の変化は無い。従って,電流電圧変換部512,522も変化せず,電圧保持部513,523にはバイアス電圧発生部530から供給されたバイアス電圧のみが印加されている。従って,電圧電流変換部514,524から同一の電流値が出力され,両者の差分が出力される信号出力部542では信号出力は無い。
図6は,第6実施形態に係る信号受信装置600を表すブロック図である。図5の信号検知部511,521の具体的実施例として,アンテナ651と,差動出力整流器652とを用いた例を示している。無線信号がアンテナ651へ入力されると,差動出力整流器652によって差動の電流信号が出力される。無線信号を受信し,差動出力整流器652で信号を検出するときに,効率およびノイズへの耐性の双方を確保できる。
図7は,第7実施形態に係る信号受信装置700を表すブロック図である。信号受信装置700は,電圧電流変換部113の出力電流とダミー電圧電流変換部122の出力電流等にオフセットが生じた場合に補正するオフセット補償部を含む。オフセット補償部は,オフセット調整部761,スイッチ部762,763,調整モード切替信号入力部764で構成される。
・信号出力部141でのオフセット電圧の発生を検出する検出部
・カレントミラー部123またはダミー電圧電流変換部122を制御して,オフセット電圧を調節する調節部
次に本実施形態のオフセット補償部の動作を説明する。本構成では受信装置の動作モードとして通常の受信モードと調整モードとに切り替えることができる。
以下,信号受信装置の応用例を説明する。図8は,信号受信装置11を含むトリガ信号発生装置10を用いたシステムを表すブロック図である。信号検出部21,トリガ信号発生装置10,電源制御部24,電子機器23が配置される。このトリガ信号発生装置10は,信号受信装置11,電流−電圧変換器12,バッテリ電源13を有する。
次に,信号受信装置を含むトリガ信号発生装置を用いた他のシステムについて図9を参照して説明する。図9において,すでに説明した図の構成要素と同一物には同一符号を付しその説明を省略する。また,信号受信装置11の内部構成の図示を省略している。この応用例では,トリガ信号によって,バッテリ電源13への充電がなされる。
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。
Claims (10)
- 基準電圧を発生する基準電圧発生部と,
前記基準電圧発生部と接続される一端を有する第1のスイッチと,
電圧信号が入力される一端と,前記第1のスイッチの他端に接続される他端と,を有し,前記第1のスイッチを介して,前記基準電圧発生部から印加される電圧を保持する第1の電圧保持部と,
前記第1の電圧保持部の他端に接続されて,前記電圧信号および前記基準電圧が重畳して入力される第1の入力端と,この第1の入力端に重畳して入力される電圧信号および基準電圧を電圧−電流変換して出力する第1の出力端と,を有する第1の電圧電流変換部と,
前記基準電圧発生部と接続される一端を有する第2のスイッチと,
グランドに接続される一端と,前記第2のスイッチの他端に接続される他端とを有し,前記第2のスイッチを介して,前記基準電圧発生部から印加される電圧を保持する第2の電圧保持部と,
前記第2の電圧保持部の他端に接続されて,前記基準電圧が入力される第2の入力端と,この第2の入力端に入力される基準電圧を電圧−電流変換して出力する第2の出力端と,を有する第2の電圧電流変換部と,
前記第2の出力端から出力される電流が入力される第3の入力端と,前記第3の入力端に入力される電流と対応する電流を出力する第3の出力端と,を有するカレントミラー回路と,
前記第1,第3の出力端の双方に接続される出力部と,
を具備することを特徴とする信号受信装置。 - 前記基準電圧発生部と前記第1のスイッチの間に接続される第3のスイッチと,
前記第3のスイッチと前記第1のスイッチの間に接続される第3の電圧保持部と,
前記基準電圧発生部と前記第2のスイッチの間に接続される第4のスイッチと,
前記第4のスイッチと前記第2のスイッチの間に接続される第4の電圧保持部と,
をさらに具備することを特徴とする請求項1に記載の信号受信装置。 - 前記第1,第3のスイッチがオンとなる期間が重ならない
ことを特徴とする請求項2記載の信号受信装置。 - 前記第2,第4のスイッチがオンとなる期間が重ならない
ことを特徴とする請求項2記載の信号受信装置。 - 前記基準電圧発生部が発生する基準電圧が可変である,
ことを特徴とする請求項1乃至4のいずれか1項に記載の信号受信装置。 - 前記基準電圧が,前記第1,第2の電圧電流変換部の閾電圧以下である
ことを特徴とする請求項1乃至5のいずれか1項に記載の信号受信装置。 - 前記電圧信号の電圧が所定の電圧より大きいとき,この電圧信号の電圧の変化に対応して,前記出力部から出力される電流が変化する
ことを特徴とする請求項1乃至6のいずれか1項に記載の信号受信装置。 - 前記所定の電圧が,前記第1,第2の電圧電流変換部の閾電圧に対応する
ことを特徴とする請求項7記載の信号受信装置。 - 前記電圧信号が,一対の差動信号の一方であり,
前記第2の入力端に,前記一対の差動信号の他方および前記基準電圧が入力される
ことを特徴とする請求項1乃至8のいずれか1項に記載の信号受信装置。 - 前記第1の入力端への前記電圧信号の入力を続行または停止させる第5のスイッチと,
前記第5のスイッチが前記第1の入力端への前記電圧信号の入力を停止しているときに,前記出力部でのオフセット電圧の発生を検出する検出部と,
前記検出部がオフセット電圧の発生を検出したときに,前記カレントミラー回路または前記第2の電圧電流変換部を制御して,前記オフセット電圧を調節する調節部と,
をさらに具備することを特徴とする請求項1乃至9のいずれか1項に記載の信号受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145054A JP5072718B2 (ja) | 2008-06-02 | 2008-06-02 | 信号受信装置 |
US12/359,646 US7746120B2 (en) | 2008-06-02 | 2009-01-26 | Voltage to current converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145054A JP5072718B2 (ja) | 2008-06-02 | 2008-06-02 | 信号受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296066A JP2009296066A (ja) | 2009-12-17 |
JP5072718B2 true JP5072718B2 (ja) | 2012-11-14 |
Family
ID=41379023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145054A Expired - Fee Related JP5072718B2 (ja) | 2008-06-02 | 2008-06-02 | 信号受信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7746120B2 (ja) |
JP (1) | JP5072718B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8514630B2 (en) * | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
US20120153934A1 (en) * | 2010-12-16 | 2012-06-21 | Hubei Shengjia Electric Apparatus Co., Ltd. | Voltage and current sampling device |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US8730722B2 (en) | 2012-03-02 | 2014-05-20 | Sandisk Technologies Inc. | Saving of data in cases of word-line to word-line short in memory arrays |
KR20150014681A (ko) * | 2013-07-30 | 2015-02-09 | 에스케이하이닉스 주식회사 | 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템 |
US9165683B2 (en) | 2013-09-23 | 2015-10-20 | Sandisk Technologies Inc. | Multi-word line erratic programming detection |
US9460809B2 (en) | 2014-07-10 | 2016-10-04 | Sandisk Technologies Llc | AC stress mode to screen out word line to word line shorts |
US9514835B2 (en) | 2014-07-10 | 2016-12-06 | Sandisk Technologies Llc | Determination of word line to word line shorts between adjacent blocks |
US9443612B2 (en) | 2014-07-10 | 2016-09-13 | Sandisk Technologies Llc | Determination of bit line to low voltage signal shorts |
US9484086B2 (en) | 2014-07-10 | 2016-11-01 | Sandisk Technologies Llc | Determination of word line to local source line shorts |
US9202593B1 (en) | 2014-09-02 | 2015-12-01 | Sandisk Technologies Inc. | Techniques for detecting broken word lines in non-volatile memories |
US9240249B1 (en) | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
US9449694B2 (en) | 2014-09-04 | 2016-09-20 | Sandisk Technologies Llc | Non-volatile memory with multi-word line select for defect detection operations |
US9659666B2 (en) | 2015-08-31 | 2017-05-23 | Sandisk Technologies Llc | Dynamic memory recovery at the sub-block level |
US9477245B1 (en) | 2015-11-16 | 2016-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | High performance voltage-to-current converter for LTE transmitter |
JP2021061482A (ja) * | 2019-10-03 | 2021-04-15 | 旭化成エレクトロニクス株式会社 | 整流回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4804847A (en) * | 1987-01-27 | 1989-02-14 | Medrad, Inc. | Radiation detector with an ionizable gas atop an integrated circuit |
US5754066A (en) * | 1996-06-19 | 1998-05-19 | Maxim Integrated Products | Output stage for buffering an electrical signal and method for performing the same |
DE19818464A1 (de) * | 1998-04-24 | 1999-10-28 | Siemens Ag | Referenzspannung-Erzeugungsschaltung |
JP4888800B2 (ja) * | 2000-12-28 | 2012-02-29 | 株式会社東芝 | 差動増幅回路 |
JP4316859B2 (ja) * | 2001-11-28 | 2009-08-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びそれを用いた電子機器 |
US7324035B2 (en) * | 2004-05-13 | 2008-01-29 | University Of Florida Research Foundation, Inc. | Amplifier with pulse coded output and remote signal reconstruction from the pulse output |
JP4519713B2 (ja) * | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
JP2006279452A (ja) * | 2005-03-29 | 2006-10-12 | Sharp Corp | サンプルホールド回路および半導体装置 |
JP2007129501A (ja) | 2005-11-04 | 2007-05-24 | Renesas Technology Corp | 半導体装置 |
JP4257377B2 (ja) | 2006-10-27 | 2009-04-22 | 株式会社東芝 | トリガ信号発生装置 |
-
2008
- 2008-06-02 JP JP2008145054A patent/JP5072718B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-26 US US12/359,646 patent/US7746120B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7746120B2 (en) | 2010-06-29 |
US20090295434A1 (en) | 2009-12-03 |
JP2009296066A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072718B2 (ja) | 信号受信装置 | |
US7904121B2 (en) | Generating device of trigger signal | |
US8058855B2 (en) | Direct current converter | |
WO2016029489A1 (zh) | 单电感正负电压输出装置 | |
US7906951B2 (en) | Switching regulator having reverse current detector | |
US9083232B1 (en) | Input offset control | |
US8847665B2 (en) | Semiconductor device and method of controlling analog switch | |
JP2011501400A (ja) | ソーラー・モジュール用の制御可能な切換装置 | |
US8664918B2 (en) | Current control circuit | |
US10212374B2 (en) | Pixel circuit, driving method thereof, image sensor, and image acquisition apparatus | |
US10140917B2 (en) | Power supply circuit, driving method for the same and display device | |
JP5504782B2 (ja) | チャージポンプ | |
US9395213B2 (en) | Sensor signal processing device and readout integrated circuit including the same | |
US20090184690A1 (en) | Charger | |
KR20110013221A (ko) | 계통연계 인버터 장치 및 그 제어 방법 | |
US9000810B2 (en) | Quantizer, comparator circuit, and semiconductor integrated circuit | |
JP2014140269A5 (ja) | ||
US11340674B2 (en) | Power supply apparatus and communication apparatus | |
TWM539182U (zh) | 供電裝置 | |
JP5333112B2 (ja) | 電力増幅回路 | |
US8648631B2 (en) | Detector circuit and method | |
US20100039159A1 (en) | Control device and control method | |
CN110849472B (zh) | 一种光感检测装置及显示终端 | |
TWI445273B (zh) | 過電流保護電路 | |
JP2014079047A (ja) | Dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5072718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |