JP4519713B2 - 整流回路とこれを用いた無線通信装置 - Google Patents

Description

本発明は、整流回路とこれを用いた無線通信装置に関する。

整流回路は、ダイオードの整流特性を利用することにより、交流信号を直流信号に変換する。整流回路を半導体集積回路によって実現する場合、通常、ダイオードとして、ソース端子とゲート端子とを互いに接続した、いわゆるダイオード接続のＭＯＳトランジスタを用いる。例えば、トリプルウェルによって基板とアイソレーションが取られているＮＭＯＳトランジスタをダイオードとして用いる場合、ドレイン端子およびソース端子はそれぞれＮウェルに接続されており、ソース端子は、トランジスタ下部のＰウェルに接続されたバックゲートにも接続される。これにより、ソース端子とドレイン端子との間にＰＮ接合が形成されたダイオード素子が実現される。

近年、その応用分野の広さから、無線通信装置の一形態としてＲＦＩＤ（Radio Frequency Identification）タグが注目されているが、このＲＦＩＤタグにおいては整流回路が必須である。ＲＦＩＤタグは、ループアンテナに誘起された交流電流から、ＲＦＩＤタグ内の集積回路を駆動する直流の電源電圧の生成と、データ信号の復調とを行なう。これら処理の際に整流回路が必要となる。

ＲＦＩＤタグに用いられる整流回路として、例えば、特許文献１や非特許文献１に開示の構成が知られているが、これら構成も、上記したダイオード接続のＭＯＳトランジスタを利用することに変わりはない。

特開２００２−１５２０８０号公報 M. Usami et al., "Powder LSI: An ultra small RF identification chip for individual recognition applications", ISSCC Dig. Tech. Papers, Feb 2003, pp.398-399

しかしながら、ダイオードにおいて整流特性を発現させるためには、ＰＮ接合端子間、すなわちソース端子とドレイン端子との間にＭＯＳトランジスタの閾値（約０．７Ｖ）以上の電圧が印加される必要がある。このため、従来の整流回路は、閾値電圧未満の実効値を有する交流信号を整流することができなかった。これは、ＲＦＩＤタグにとっては、リーダ／ライタから送信された微弱な信号を受信することができないことを意味する。実際、この受信できる信号パワーの下限によって、リーダ／ライタとＲＦＩＤタグとの間の通信可能な距離は高々３０ｃｍ程度であった。この距離は、ＲＦＩＤタグ所持者またはＲＦＩＤタグ添付物に対して、リーダ／ライタへの接近を強制することになり、結果的に利便性を妨げていた。また、この距離は、一つのリーダ／ライタによる複数のＲＦＩＤタグの同時認識を困難にさせ、ＲＦＩＤタグの応用範囲を狭める原因ともなっていた。

本発明は、上記に鑑みてなされたものであって、ダイオードの閾値電圧以下の微弱信号に対しても整流を行なうことができる整流回路およびそれを用いた無線通信装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる整流回路は、交流信号が入力される結合キャパシタと、前記結合キャパシタにソース端子が接続され、前記交流信号を整流する第１ＭＯＳトランジスタと、前記結合キャパシタにドレイン端子が接続され、前記交流信号を整流する第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタのゲート端子とソース端子の間に直流電圧を印加するバイアス回路と、を備え、前記バイアス回路は、クロック信号に基づいて供給される電圧を、前記直流電圧として蓄積するキャパシタを備える。
また、本発明にかかる整流回路は、交流信号が入力される結合キャパシタと、前記結合キャパシタにソース端子が接続され、前記交流信号を整流する第１ＭＯＳトランジスタと、前記結合キャパシタにドレイン端子が接続され、前記交流信号を整流する第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタのゲート端子とソース端子の間に直流電圧を印加するバイアス回路と、を備え、前記バイアス回路は、周期的に供給される電圧を、前記直流電圧として蓄積するキャパシタを備える。

本発明にかかる整流回路は、制御ゲート端子とソース端子とが互いに接続され、第１フローティングゲートに所定の電位が保持された第１フローティングゲートトランジスタと、制御ゲート端子とソース端子とが互いに接続され、ドレイン端子が前記第１フローティングゲートトランジスタのソース端子に接続され、第２フローティングゲートに所定の電位が保持された第２フローティングゲートトランジスタと、一端が前記第１フローティングゲートトランジスタのソース端子と前記第２フローティングゲートトランジスタのドレイン端子との接続ラインに接続され、他端から交流信号が入力される結合キャパシタと、を備え、前記第１フローティングゲートおよび前記第２フローティングゲートは、クロック信号に基づいて供給される電圧を、前記直流電圧として蓄積する。
また、本発明にかかる整流回路は、制御ゲート端子とソース端子とが互いに接続され、第１フローティングゲートに所定の電位が保持された第１フローティングゲートトランジスタと、制御ゲート端子とソース端子とが互いに接続され、ドレイン端子が前記第１フローティングゲートトランジスタのソース端子に接続され、第２フローティングゲートに所定の電位が保持された第２フローティングゲートトランジスタと、一端が前記第１フローティングゲートトランジスタのソース端子と前記第２フローティングゲートトランジスタのドレイン端子との接続ラインに接続され、他端から交流信号が入力される結合キャパシタと、を備え、前記第１フローティングゲートおよび前記第２フローティングゲートは、周期的に供給される電圧を、前記直流電圧として蓄積する。

また、本発明にかかる無線通信装置は、上記した整流回路を備える。

本発明にかかる整流回路および無線通信装置は、従来において整流対象となり得なかった実効値を有する微小な交流信号をも整流することができる。

以下に、本発明にかかる整流回路およびこれを用いた無線通信装置の実施の形態を図面に基づいて詳細に説明する。ここでは、特に、無線通信装置の一例としてＲＦＩＤタグを説明する。

（実施の形態１）
本発明の実施の形態１にかかる整流回路は、ダイオード接続されるＭＯＳトランジスタのソースとゲートとの間に、このＭＯＳトランジスタが整流特性を発現するのに要する閾値電圧未満であって好ましくはその閾値電圧近傍の定電圧を印加することを特徴としている。

図１は、実施の形態１にかかる整流回路の一部（以下、ダイオード回路と称する）を示す回路図である。図１において、ＮＭＯＳトランジスタＭ１は、バックゲート端子とソース端子とが接続され、ドレイン端子がプラス端子Ｔ１に接続されている。また、ゲート端子とソース端子との間に、所定の電圧を発生することができるバイアス回路１０ａが接続されている。このような接続により、ＮＭＯＳトランジスタＭ１は、ドレイン側のＰＮ接合を利用したダイオード素子として機能する。さらに、バイアス回路１０ａによって、ＮＭＯＳトランジスタＭ１のゲート端子とソース端子との間には上記した所定の電圧が印加される。バイアス回路１０ａは、所定の電圧として、ＮＭＯＳトランジスタＭ１が整流特性を示すのに必要な閾値電圧未満の電圧（以下、ダイオードバイアス電圧と称する）を発生することができる。このダイオードバイアス電圧は、例えば、０Ｖ〜１．０Ｖの範囲であるが、好ましくは、閾値電圧近傍の値（例えば、０．６Ｖ）である。換言すれば、ＮＭＯＳトランジスタＭ１は、閾値電圧以下の実効値を有する交流信号をも整流することができるように、ゲート端子とソース端子との間がダイオードバイアス電圧でバイアスされている。このダイオード回路は、例えば、ダイオードバイアス電圧が０．６Ｖである場合、実効値が１００ｍＶ程度の交流信号を整流することができる。

同様に、ＮＭＯＳトランジスタＭ２は、バックゲート端子とソース端子とが接続され、ソース端子がマイナス端子Ｔ２に接続されている。また、ゲート端子とソース端子との間に、バイアス回路１０ｂが接続されている。このＮＭＯＳトランジスタＭ２もまた、ＮＭＯＳトランジスタＭ１と同様に機能し、バイアス回路１０ｂによって、ゲート端子とソース端子との間がダイオードバイアス電圧でバイアスされている。

ＮＭＯＳトランジスタＭ１のソース端子とＮＭＯＳトランジスタＭ２のドレイン端子とは互いに接続されており、その接続ラインに、キャパシタＣ１の一端が接続されている。キャパシタＣ１の他端は、信号入力端子ＴＡに接続されている。このキャパシタＣ１は、結合容量として機能する。本実施の形態にかかる整流回路をＲＦＩＤタグにおいて使用する場合には、キャパシタＣ１は、ループアンテナに接続され、直列共振キャパシタとしても機能する。

ＮＭＯＳトランジスタＭ１のドレイン端子とＮＭＯＳトランジスタＭ２のソース端子との間には、キャパシタＣ２が接続されている。ＮＭＯＳトランジスタＭ１およびＭ２によって半波整流された信号は、このキャパシタＣ２によって平滑される。この平滑により、キャパシタＣ２の両端、すなわちプラス端子Ｔ１とマイナス端子Ｔ２との間から直流電圧を取り出すことができる。

また、ＮＭＯＳトランジスタＭ１およびＭ２は、トリプルウェル構造で形成され、基板とアイソレーションされている。よって、各ソース端子は、ＮＭＯＳトランジスタ下部のＰウェルに接続され、各ドレイン端子はＮウェルに接続されており、ダイオード素子は、ＭＯＳトランジスタ内部にＰＮ接合によって形成されている。

図２は、図１に示したバイアス回路１０ａ，１０ｂの構成例を示す回路図である。図２において、バイアス回路１００は、バイアス回路１０ａまたは１０ｂに相当する。バイアス回路１００は、直列に接続された２つのＮＭＯＳトランジスタＭ１１，Ｍ１２を備えている。これらＮＭＯＳトランジスタＭ１１，Ｍ１２は、それぞれトランスファゲートとして機能し、プラスラインＬ１上に配置されている。同様に、バイアス回路１００は、マイナスラインＬ２上に、直列に接続され且つそれぞれトランスファゲートとして機能する２つのＮＭＯＳトランジスタＭ２１，Ｍ２２を備えている。ＮＭＯＳトランジスタＭ１１のゲート端子とＮＭＯＳトランジスタＭ２１のゲート端子は互いに接続され、ＮＭＯＳトランジスタＭ１２のゲート端子とＮＭＯＳトランジスタＭ２２のゲート端子もまた互いに接続されている。ＮＭＯＳトランジスタＭ１１のドレイン端子とＮＭＯＳトランジスタＭ１２のソース端子とを接続するラインと、ＮＭＯＳトランジスタＭ２１のドレイン端子とＮＭＯＳトランジスタＭ２２のソース端子とを接続するラインとの間には、キャパシタＣ１１が接続されている。さらに、ＮＭＯＳトランジスタＭ１２のドレイン端子とＮＭＯＳトランジスタＭ２２のドレイン端子との間にはキャパシタＣ１２が接続されている。

バイアス回路１００には、周辺回路として、ＤＣ発生回路１１０とインバータＩＮＶ１とインバータＩＮＶ２とが接続されている。ＤＣ発生回路１１０は、本実施の形態にかかる整流回路が搭載される装置の主電源から上記したダイオードバイアス電圧に相当する直流電圧を生成する。ＤＣ発生回路１１０の具体例については後述する。ＤＣ発生回路１１０によって生成された直流電圧は、バイアス回路１００のプラスラインＬ１とマイナスラインＬ２との間に印加される。ＮＭＯＳトランジスタＭ１０は、図１に示したＮＭＯＳトランジスタＭ１，Ｍ２を代表するものであるが、このＮＭＯＳトランジスタＭ１０はＧＨｚの高周波で動作するため、寄生容量をできる限り小さくする必要がある。ＤＣ発生回路１１０は、直流電圧を安定して発生するために大きな容量を備えている。この理由により、ＤＣ発生回路１１０から得られるダイオードバイアス電圧を直接、ＮＭＯＳトランジスタＭ１０のゲート−ソース間に並列に印加せずに、図２に示すようなバイアス回路１００を設けている。

インバータＩＮＶ１の入力端子は、クロック入力端子ＴＣに接続されており、一定の周波数のクロック信号が入力される。このクロック信号は、例えば、後述するクロック発生回路によって生成される。インバータＩＮＶ１の出力端子は、ＮＭＯＳトランジスタＭ１１およびＭ２１の各ゲートに接続され、インバータＩＮＶ２の入力端子にも接続されている。インバータＩＮＶ２の出力端子は、ＮＭＯＳトランジスタＭ１２およびＭ２２の各ゲートに接続されている。

クロック入力端子ＴＣから入力されたクロック信号が、論理レベル“Ｌ”である場合、インバータＩＮＶ１は論理レベル“Ｈ”を出力し、インバータＩＮＶ２は論理レベル“Ｌ”を出力する。従って、ＮＭＯＳトランジスタＭ１１およびＭ２１はＯＮとなり、キャパシタＣ１１は、ＤＣ発生回路１１０から供給される直流電圧によって充電される。また、ＮＭＯＳトランジスタＭ１２およびＭ２２はＯＦＦとなり、キャパシタＣ１２にはどの直流電圧も印加されない。

一方、クロック入力端子ＴＣから入力されたクロック信号が、論理レベル“Ｈ”である場合、インバータＩＮＶ１は論理レベル“Ｌ”を出力し、インバータＩＮＶ２は論理レベル“Ｈ”を出力する。従って、ＮＭＯＳトランジスタＭ１１およびＭ２１はＯＦＦとなり、ＮＭＯＳトランジスタＭ１２およびＭ２２はＯＮとなるので、キャパシタＣ１１に充電された電荷は、キャパシタＣ１２に供給される。キャパシタＣ１２の両端は、バイアス回路１００の出力端子に接続されているため、このキャパシタＣ１２の両端の電圧が、ダイオードバイアス電圧として、ダイオード接続されたＮＭＯＳトランジスタＭ１０のゲート端子とソース端子との間に印加される。

最終的に、キャパシタＣ１２の両端の電圧がＮＭＯＳトランジスタＭ１０のダイオードバイアス電圧となればよく、ＤＣ発生回路１１０によって供給される直流電圧がダイオードバイアス電圧と同じである必要はない。例えば、ＮＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２のスイッチング動作をＰＷＭ（Pulse Wide Modulation：パルス幅変調）制御によって行なうことで、キャパシタＣ１２の電圧を任意の値に固定することもできる。この場合、ＤＣ発生回路１１０を排除し、プラスラインＬ１とマイナスラインＬ２との間に主電源を接続してもよい。

図３は、実施の形態１にかかる整流回路のブロック図である。図３に示す整流回路１２０は、図２に示したバイアス回路１００およびその周辺回路（ＤＣ発生回路１１０およびインバータＩＮＶ１，ＩＮＶ２）を、図１に示すダイオード回路に適用した回路である。図３において、バイアス回路１００ａおよび１００ｂは、それぞれ図２に示したバイアス回路１００に相当する。図３に示すように、ダイオード接続されたＮＭＯＳトランジスタＭ１，Ｍ２は、それぞれ個別に図２に示したバイアス回路１００を必要とする。その一方、周辺回路であるＤＣ発生回路１１０とインバータＩＮＶ１，ＩＮＶ２は、バイアス回路１００ａおよび１００ｂにおいて共有される。

上述した例では、ダイオード回路として、ダイオード接続されるＮＭＯＳトランジスタを用いたが、ＰＭＯＳトランジスタを用いても良い。また、バイアス回路１００を構成するトランスファゲートとしてＮＭＯＳトランジスタを用いたがＰＭＯＳトランジスタでもよい。さらに、図２において、インバータＩＮＶ２を排除し、ＮＭＯＳトランジスタＭ１２およびＭ２２のみをＰＭＯＳトランジスタに変えてもよい。

図４は、整流回路１２０のクロック入力端子ＴＣに入力されるクロック信号を生成するクロック発生回路１３０を示す回路図である。クロック発生回路１３０は、ダミー整流部とダミースイッチング部と誤差増幅部３１０とから構成される。ダミー整流部は、整流回路１２０の整流部の一部を複製した回路からなり、ＮＭＯＳトランジスタＭ１またはＭ２と同じ形状のＮＭＯＳトランジスタＭｄ５で構成される。ＮＭＯＳトランジスタＭｄ５は、バックゲート端子とソース端子とが接続され、ソース端子とドレイン端子はともにマイナスラインに接続されていると共に、所定の電位Ｖ₃に吊られている。また、ＮＭＯＳトランジスタＭｄ５のゲート端子とソース端子との間に、キャパシタＣｄ２が接続されている。すなわち、ダミー整流部は、整流回路１２０の整流部を構成する整流素子のうちの一つを模擬している。

ダミースイッチング部は、ＮＭＯＳトランジスタＭｄ１〜Ｍｄ４と、キャパシタＣｄ１，Ｃｄ２と、インバータＩＮＶ１１，ＩＮＶ１２とで構成される。ＮＭＯＳトランジスタＭｄ１〜Ｍｄ４およびキャパシタＣｄ１，Ｃｄ２は、整流回路２００のバイアス回路１００ａまたは１００ｂのスイッチング部と同じ構成である。

具体的には、ＮＭＯＳトランジスタＭｄ１，Ｍｄ２は、直列に接続され、それぞれトランスファゲートとして機能し、プラスライン上に配置されている。ＮＭＯＳトランジスタＭｄ３，Ｍｄ４もまた、直列に接続され、それぞれトランスファゲートとして機能し、マイナスライン上に配置されている。ＮＭＯＳトランジスタＭｄ１のゲート端子とＮＭＯＳトランジスタＭｄ３のゲート端子はともに、インバータＩＮＶ１２の出力端子に接続される。インバータＩＮＶ１２の入力端子は、インバータＩＮＶ１１の出力端子に接続されている。ＮＭＯＳトランジスタＭｄ２のゲート端子とＮＭＯＳトランジスタＭｄ４のゲート端子はともに、インバータＩＮＶ１１の出力端子に接続されている。ＮＭＯＳトランジスタＭｄ１のドレイン端子とＮＭＯＳトランジスタＭｄ２のソース端子とを接続するラインと、ＮＭＯＳトランジスタＭｄ３のドレイン端子とＮＭＯＳトランジスタＭｄ４のソース端子とを接続するラインとの間には、キャパシタＣｄ１が接続されている。さらに、ＮＭＯＳトランジスタＭｄ２のドレイン端子とＮＭＯＳトランジスタＭｄ４のドレイン端子との間にはキャパシタＣｄ２が接続されている。

ＮＭＯＳトランジスタＭｄ１のソース端子とＮＭＯＳトランジスタＭｄ３のソース端子は、図２に示したバイアス回路１００と同様に、それぞれＤＣ発生回路１１０のプラス端子とマイナス端子に接続されている。誤差増幅部３１０は、キャパシタＣｄ２の両端の電圧と参照電圧との差電圧を適当な利得で増幅したベースクロック電圧Ｖ_Eを出力する。この参照電圧は、ＤＣ発生回路１１０から供給される直流電圧Ｖ_Tから所定の電圧Ｖ_X（例えば５０ｍＶ）だけ低いの電圧Ｖ_T−Ｖ_Xとして表される。換言すれば、誤差増幅部３１０は、キャパシタＣｄ２の電圧を監視し、その監視結果に基づいてベースクロック電圧Ｖ_Eを生成する。

誤差増幅部３１０の出力端子は、インバータＩＮＶ１１の入力端子に接続されている。インバータＩＮＶ１１の出力端子はまた、クロック発生回路１３０の出力端子ＢＣに接続されている。この出力端子ＢＣが整流回路１２０のクロック入力端子ＴＣに接続される。これにより、誤差増幅部３１０から出力されたベースクロック電圧Ｖ_Eが所定レベル以上になった際に、インバータＩＮＶ１１から論理レベル“Ｌ”の信号が出力され、ベースクロック電圧Ｖ_Eが所定レベル未満になった際に、インバータＩＮＶ１１から論理レベル“Ｈ”の信号が出力される。

図５は、キャパシタＣｄ２の一端の電位Ｖ₀と、誤差増幅部３１０から出力される差電圧Ｖ_Eと、インバータＩＮＶ１１の出力電位Ｖ₁と、インバータＩＮＶ１２出力電位Ｖ₂との各タイミングチャートを示す図である。

電位Ｖ₀が参照電圧Ｖ_T−Ｖ_Xよりも大きい期間（時間ｔ₀まで）においては、誤差増幅部３１０は所定値に飽和した正の差電圧Ｖ_Eを出力する（第１フェーズ）。この正の差電圧Ｖ_Eは、インバータＩＮＶ１１にとって論理レベル“Ｈ”の入力信号である。よって、その期間においては、インバータＩＮＶ１１の出力電位Ｖ₁は論理レベル“Ｌ”を示し、インバータＩＮＶ１２の出力電位Ｖ₂は論理レベル“Ｈ”を示す。これにより、ＮＭＯＳトランジスタＭｄ１およびＭｄ３がＯＮとなり、ＤＣ発生回路１１０の直流電圧Ｖ_TがキャパシタＣｄ１に印加される。

キャパシタＣｄ２はＮＭＯＳトランジスタＭｄ５のリーク電流によって放電されるため、その電位Ｖ₀は徐々に低下し、ついには参照電圧Ｖ_T−Ｖ_Xよりも小さくなる（第２フェーズ）。すなわち、誤差増幅部３１０から出力される差電圧Ｖ_Eは、正に飽和した値から徐々に低下し、最終的にインバータＩＮＶ１１にとって論理レベル“Ｌ”の入力信号となる（時間ｔ₁：第３フェーズ）。これにより、インバータＩＮＶ１１の出力電位Ｖ₁は論理レベル“Ｈ”を示し、インバータＩＮＶ１２の出力電位Ｖ₂は論理レベル“Ｌ”を示す。これにより、ＮＭＯＳトランジスタＭｄ２およびＭｄ４がＯＮとなり、キャパシタＣｄ１の電荷がキャパシタＣｄ２に与えられる。すなわち、キャパシタＣｄ２の電位Ｖ₀は、参照電圧Ｖ_T−Ｖ_Xよりも大きい電位Ｖ_Tにほぼ一致し、上記した第１フェーズの状態となる。以降、上記第１〜第３フェーズが繰り返される。

この繰り返しフェーズにおいて、出力電位Ｖ_１は、定期的に発生するパルスとなっている。整流回路１２０は、この出力電位Ｖ_１をクロック信号として入力する。特に、このクロック信号は、上述したようにクロック発生回路１３０が整流回路１２０の一部を模擬していることから、整流回路１２０のバイアス回路１００ａ，１００ｂ内のキャパシタ（図２のキャパシタＣ１１およびＣ１２に相当する）に無駄なく充電することができる最適なタイミングを示す。換言すれば、これにより、整流部を構成するＮＭＯＳトランジスタＭ１およびＭ２が常に一定値以上の電圧でバイアスされ、整流回路１２０の利得は常に一定値以上に維持される。

なお、クロック発生回路１３０に使用するＭＯＳトランジスタとして、ＰＭＯＳトランジスタを用いても良い。

整流回路１２０およびクロック発生回路１３０はともに、ＤＣ発生回路１１０から供給される一定の直流電圧を利用している。ところが、この直流電圧は、ＤＣ発生回路１１０を構成する電子素子の製造ばらつきなどによって所望の値を示さない可能性がある。しかしながら、本実施の形態にかかるＤＣ発生回路１１０は、そのような製造ばらつきに依存しない直流電圧を生成することができる。

図６は、ＤＣ発生回路１１０の一例を示す回路図である。図６に示すＤＣ発生回路１１０ａは、ゲート端子とドレイン端子とが接続されたＮＭＯＳトランジスタＭ１０１と、電源電圧Ｖ_DDから定電流を生成する定電流源１１１とを備える。定電流源１１１の出力端子とＮＭＯＳトランジスタＭ１０１のドレイン端子とは、スイッチＳＷを介して接続されている。ＮＭＯＳトランジスタＭ１０１のソース端子は接地されており、ＮＭＯＳトランジスタＭ１０１のゲート−ソース間電圧がこのＤＣ発生回路１１０ａが出力する直流電圧Ｖ_Tに相当する。

スイッチＳＷがＯＮとなっている場合、定電流源１１１からある一定の電流がＮＭＯＳトランジスタＭ１０１へ供給され、ＮＭＯＳトランジスタＭ１０１はこの電流値に応じてゲート−ソース間に電圧を発生する。定電流源１１１から供給される電流が非常に微小な場合、例えば１μＡ以下の場合、ＮＭＯＳトランジスタＭ１０１は、ＯＮとＯＦＦとの境の状態となっている。すなわち、ＮＭＯＳトランジスタＭ１０１のゲート−ソース間電圧は閾値電圧と同等な電圧を示す。これは、一般に、ＭＯＳトランジスタの特性がＩ_D＝β（Ｖ_GS−Ｖ_th）²と表され、電流Ｉ_Dを小さくすると、ゲート−ソース間電圧Ｖ_GSはほぼ閾値電圧Ｖ_thとなるという理論に基いている。よって、この電圧を、整流回路１２０のダイオードバイアス電圧として利用することができる。

ＤＣ発生回路１１０ａは、スイッチＳＷによって間欠的に動作される。ＤＣ発生回路１１０ａから直流電圧を出力する必要の無い時間帯は、スイッチＳＷをＯＦＦとして電流の消費を少なくする。このスイッチＳＷのＯＮ／ＯＦＦ制御のために、上記したクロック発生回路１３０から出力されるクロック信号を利用することができる。例えば、図４に示すクロック発生回路１３０の出力端子ＢＣにスイッチＳＷの制御端子を接続し、且つスイッチＳＷが論理レベル“Ｌ”の入力に対してＯＮとなる場合に、バイアス回路１００ａ，１００ｂおよびクロック発生回路１３０が一定の直流電圧Ｖ_Tを要求するタイミングに合わせて、ＤＣ発生回路１１０ａはその直流電圧Ｖ_Tを出力することができる。

なお、スイッチＳＷは、そこに入力されるクロック信号が論理レベル“Ｈ”の間中、常にＯＮとなっている必要は必ずしも無い。クロック信号が論理レベル“Ｈ”を示す期間中のある期間のみスイッチＳＷがＯＮとなってもよい。

図７は、ＤＣ発生回路１１０の他の例を示す回路図である。図７に示すＤＣ発生回路１１０ｂは、ゲート端子とドレイン端子とが接続された２つのＮＭＯＳトランジスタＭ１１１およびＭ１１２と、図６と同様に定電流を生成する定電流源１１１とを備えている。ＮＭＯＳトランジスタＭ１１１およびＭ１１２は縦続接続されている。また、定電流源１１１の出力端子とＮＭＯＳトランジスタＭ１１１のドレイン端子とは、スイッチＳＷを介して接続されている。ＮＭＯＳトランジスタＭ１１２のゲート−ソース間電圧とＮＭＯＳトランジスタＭ１１１のゲート−ソース間電圧との和が、このＤＣ発生回路１１０ｂが出力する直流電圧Ｖ_Tに相当する。

ＤＣ発生回路１１０ｂでは、ＮＭＯＳトランジスタＭ１１１およびＭ１１２の各閾値電圧は、整流回路１２０のＮＭＯＳトランジスタＭ１およびＭ２やクロック発生回路１３０のＮＭＯＳトランジスタＭｄ５の各閾値電圧よりも小さく、上記したゲート−ソース間電圧の和が直流電圧Ｖ_Tと一致するような値である。このように、ＮＭＯＳトランジスタＭ１，Ｍ２，Ｍｄ５よりも閾値電圧が小さいＭＯＳトランジスタを用いた電圧源であっても、製造ばらつきに影響されないＤＣ発生回路１１０として利用することができる。

以上のように形成されたＤＣ発生回路１１０は、整流回路１２０で用いるＮＭＯＳトランジスタＭ１，Ｍ２と同一のチップ内に集積化することが望ましい。一般にＭＯＳトランジスタの閾値電圧のばらつきはロット間、ウェハ間では＋／−１００ｍＶ程度あり、異なるチップでＤＣ発生回路１１０と整流回路１２０を形成すると、ＤＣ発生回路１１０で発生する閾値電圧と整流回路１２０内のＭＯＳトランジスタの閾値電圧とでは１００ｍＶずれる可能性がある。これに対して、同一チップ内でのＭＯＳトランジスタの閾値電圧のばらつきは＋／−１０ｍＶ程度であり、ＤＣ発生回路１１０で発生する閾値電圧と整流回路１２０のＭＯＳトランジスタの閾値電圧との差はほとんど無くなる。

また、ＤＣ発生回路１１０は、整流回路１２０内のＭＯＳトランジスタ（特に、ダイオード回路のＭＯＳトランジスタＭ１，Ｍ２）と同一の形状のトランジスタを用いるのが望ましい。同一形状で無い場合でもゲート幅／ゲート長の比にスケーリングが可能な形状のトランジスタを用いることが望ましい。

以上に説明したように、実施の形態１にかかる整流回路によれば、バイアス回路によって、ダイオード接続されたＭＯＳトランジスタのゲートとソースとの間に、このＭＯＳトランジスタが整流特性を発現するのに要する閾値電圧未満であって好ましくはその閾値電圧近傍の定電圧を印加することができるので、閾値電圧未満の実効値を有する交流信号をも整流することができる。

（実施の形態２）
図８は、実施の形態２にかかる整流回路の一部（ダイオード回路）を示す図である。図８に示すダイオード回路は、図１に示すダイオード回路を２つ縦積みしたものであり、ＮＭＯＳトランジスタＭ４１およびＭ５１はＮＭＯＳトランジスタＭ１に対応し、ＮＭＯＳトランジスタＭ４２およびＭ５２はＮＭＯＳトランジスタＭ２に対応し、キャパシタＣ４１およびＣ５１はキャパシタＣ１に対応し、キャパシタＣ４２およびＣ５２はキャパシタＣ２に対応する。また、バイアス回路５０ａ，５０ｂ，５０ｃ，５０ｄのそれぞれは、図１のバイアス回路１０ａ（または１０ｂ）と同じ回路である。

キャパシタＣ４１の一端に接続されたプラス信号入力端子ＴＡ１とキャパシタＣ５１の一端に接続されたマイナス信号入力端子ＴＡ２との間には、差動交流信号が入力される。特に、本実施の形態にかかる整流回路をＲＦＩＤタグにおいて使用する場合には、これらプラス信号入力端子ＴＡ１とマイナス信号入力端子ＴＡ２とは、ループアンテナの両端に接続される。

図８に示したバイアス回路５０ａ，５０ｂ，５０ｃ，５０ｄとして、実施の形態１と同様に、図２に示したバイアス回路１００を適用することができる。それを用いた整流回路もまた図３と同様に構成することができる。なお、図８は、図１に示すダイオード回路を２つ縦積みにした例を示すが、図１に示すダイオード回路を３つ以上縦積みした構成を採用することもできる。

よって、この実施の形態２にかかる整流回路においても、実施の形態１にかかる整流回路によって得られる効果を享受することができる。

（実施の形態３）
実施の形態３にかかる整流回路は、整流素子として、ダイオード接続されたフローティングゲート電界効果トランジスタを使用し、そのフローティングゲートに、このフローティングゲート電界効果トランジスタが整流特性を発現するのに要する閾値電圧未満であって好ましくはその閾値電圧近傍の定電圧がチャージされていることを特徴としている。

図９は、実施の形態３にかかる整流回路を示す回路図である。図９において、フローティングゲート電界効果トランジスタＭ７１は、制御ゲート端子とドレイン端子とが接続され、ドレイン端子がプラス端子Ｔ７１に接続されている。また、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートには、フローティングゲート電界効果トランジスタＭ７１が整流特性を示すのに必要な電圧（ダイオードバイアス電圧）がチャージされている。ここでは、このダイオードバイアス電圧は、フローティングゲート電界効果トランジスタＭ７１の閾値電圧と一致しているものとする。これにより、フローティングゲート電界効果トランジスタＭ７１の閾値電圧を等価的にゼロとすることができ、閾値電圧以下の実効値を有する交流信号を含めたすべての交流信号を整流することができる。

同様に、フローティングゲート電界効果トランジスタＭ７２は、制御ゲート端子とドレイン端子とが接続され、ドレイン端子がマイナス端子Ｔ７２に接続されている。また、フローティングゲート電界効果トランジスタＭ７２のフローティングゲートには、ダイオードバイアス電圧がチャージされている。このフローティングゲート電界効果トランジスタＭ７２もまた、フローティングゲート電界効果トランジスタＭ７１と同様に機能な整流特性を有する。

フローティングゲート電界効果トランジスタＭ７１のソース端子とフローティングゲート電界効果トランジスタＭ７２のドレイン端子とは互いに接続されており、その接続ラインに、キャパシタＣ７１の一端が接続されている。キャパシタＣ７１の他端は、信号入力端子ＴＡに接続されている。このキャパシタＣ７１は、結合容量として機能する。本実施の形態にかかる整流回路２００をＲＦＩＤタグにおいて使用する場合には、キャパシタＣ７１は、ループアンテナに接続され、直列共振キャパシタとしても機能する。

フローティングゲート電界効果トランジスタＭ７１のドレイン端子とフローティングゲート電界効果トランジスタＭ７２のソース端子との間には、キャパシタＣ７２が接続されている。フローティングゲート電界効果トランジスタＭ７１およびＭ７２によって半波整流された信号は、このキャパシタＣ７２によって平滑される。この平滑により、キャパシタＣ７２の両端、すなわちプラス端子Ｔ７１とマイナス端子Ｔ７２との間から直流電圧を取り出すことができる。

特に、これらフローティングゲート電界効果トランジスタＭ７１およびＭ７２とキャパシタＣ７１およびＣ７２とからなるダイオード回路は、従来整流が困難であった振幅１００ｍＶ程度の小信号の交流信号も整流することができる。したがって、この整流回路２００をＲＦＩＤタグへ用いた場合、微弱な電波を整流することが可能となる。即ち、基地局から距離が離れたタグでも整流が可能となり、長距離通信が可能となる。

整流回路２００はまた、スイッチＳＷ１，ＳＷ２，ＳＷ３と、制御回路２１０と、ＤＣ電圧源２２０ａ，２２０ｂ，２２０ｃとを備えている。これら構成要素は、フローティングゲート電界効果トランジスタＭ７１およびＭ７２に対するチャージおよびディスチャージを行うためのものである。スイッチＳＷ１の一端は、フローティングゲート電界効果トランジスタＭ７１のドレイン端子に接続され、他端はＤＣ電圧源２２０ａの出力端子に接続されている。スイッチＳＷ２の一端は、フローティングゲート電界効果トランジスタＭ７２のドレイン端子に接続され、他端はＤＣ電圧源２２０ｂの出力端子に接続されている。スイッチＳＷ３の一端は、フローティングゲート電界効果トランジスタＭ７２のソース端子に接続され、他端はＤＣ電圧源２２０ｃの出力端子に接続されている。スイッチＳＷ１，ＳＷ２，ＳＷ３は、制御回路２１０にも接続されており、この制御回路２１０によって、ＯＮ／ＯＦＦ制御される。ＤＣ電圧源２２０ａ，２２０ｂ，２２０ｃもまた制御回路２１０に接続されており、この制御回路２１０から出力される制御信号に従って、各種動作モードの選択や出力電位を決定する。

図１０は、ＤＣ電圧源２２０ａ，２２０ｂ，２２０ｃの代表として示されたＤＣ電圧源２２０の回路図である。図１０において、ＤＣ電圧源２２０は、２つの動作モード、電圧設定モードと電流検査モードとの間の切換を行うスイッチＳＷ２００を備えている。また、ＤＣ電圧源２２０は、電圧計２２１、昇圧回路２２２、電流計２２３、可変電圧源２２４、および制御回路２２５を備えている。電圧設定モードに対応するスイッチＳＷ２００の端子には、電圧計２２１と昇圧回路２２２とが接続され、電流検査モードに対応するスイッチＳＷ２００の端子には電流計２２３を介して可変電圧源２２４が電気的に接続されている。制御回路２２５は、整流回路２００の制御回路２１０から出力される制御信号に従って、スイッチＳＷ２００と、昇圧回路２２２および可変電圧源２２４に設定される電圧とを制御するとともに、電圧計２２１および電流計２２３でそれぞれ検出された電圧値および電流値を示す信号を制御回路２１０に送信する。

図１１は、ＤＣ電圧源２００の昇圧回路２２２の一例を示す回路図である。この昇圧回路２２２は、一般的なチャージポンプ回路を示している。トランジスタＭｃ１とＭｃ２との間のキャパシタＣｃ１を介してクロック信号ＣＫが入力され、トランジスタＭｃ２とＭｃ３との間のキャパシタＣｃ２を介して逆相のクロック信号／ＣＫが入力される。点線で記載した部分はこれら構成の繰り返しを意味する。クロック信号の入力によって電源電圧Ｖ_DDは出力端子Ｖ_OUT側に昇圧しながら移動して行く。トランジスタがＮ個ある場合、出力端子Ｖ_OUTに出力される電圧は（Ｎ＋１）（Ｖ_DD−Ｖ_th）で表わされる。Ｖ_thは、トランジスタＭｃ１〜Ｍｃ３の閾値電圧である。この昇圧回路２２２によって１０Ｖ程度の電圧をフローティングゲート設定用に供給することができる。

以下に、フローティングゲート電界効果トランジスタＭ７１およびＭ７２のフローティングゲートの制御方法を説明する。図１２は、フローティングゲートの制御方法を示すフローチャートである。まず、フローティングゲート電界効果トランジスタＭ７１およびＭ７２の各フローティングゲートのチャージ量を検出する（ステップＳ１０１）。図１３は、チャージ量検出工程を示すフローチャートである。整流回路２００の制御回路２１０は、チャージ量の検出に先がけ、ＤＣ電圧源２２０ａ〜２２０ｃの各制御回路２２５に対し、動作モードを電流検査モードに切り替えることと各可変電圧源２２４に設定する電圧とが示された制御信号を送信する（ステップＳ２０１〜Ｓ２０３）。また、整流回路２００の制御回路２１０は、スイッチＳＷ１〜ＳＷ３をＯＮにする（ステップＳ２０４）。

図１４は、ＤＣ電圧源２２０の電流検査モードの動作を示すフローチャートである。ＤＣ電圧源２２０の制御回路２２５は、整流回路２００の制御回路２１０から上記制御信号を受けて、スイッチＳＷ２００を電流検査モードに切り替え（ステップＳ４０１）、可変電圧源２２４に上記電圧を設定する（ステップＳ４０２）。例えば、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートのチャージ量を調べる場合、ＤＣ電圧源２２０ａの可変電圧源２２４を１Ｖに設定し、ＤＣ電圧源２２０ｂの可変電圧源２２４を０Ｖに設定する。続いて、各ＤＣ電圧源２２０の電流計２２３によって電流値が測定される（ステップＳ４０３）。なお、この電流値の測定は実際には、上記したステップＳ２０４の後に行われる。

整流回路２００の制御回路２１０は、ＤＣ電圧源２２０ａ，２２０ｂ，２２０ｃにおいて測定された各電流値を受け取ると、それら電流値からチャージ量に相当する電圧Ｖ_Cを算出し（ステップＳ２０５）、スイッチＳＷ１〜ＳＷ３をＯＦＦにする（ステップＳ２０６）。

続いて、制御回路２１０は、算出された電圧Ｖ_Cが閾値電圧Ｖ_th以上であるかを判定する（ステップＳ１０２）。この判定は、上記した電圧の設定例（ＤＣ電圧源２２０ａの可変電圧源２２４：１Ｖ，ＤＣ電圧源２２０ｂの可変電圧源２２４：０Ｖ）のように、フローティングゲート電界効果トランジスタのソース端子に与える電圧をドレイン端子に与える電圧よりも高く設定することにより可能となる。例えば、フローティングゲート電界効果トランジスタＭ７１のソース−ドレイン間に電流が流れた場合、すなわち、ＤＣ電圧源２２０ａから得られた電流値が大きな値を示す場合、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートの電圧Ｖ_Cはフローティングゲート電界効果トランジスタＭ７１の閾値電圧Ｖ_th以上であると判定される。電圧Ｖ_Cが閾値電圧Ｖ_th未満である場合、すなわち、ＤＣ電圧源２２０ａから得られた電流値がゼロか十分に小さい値を示す場合には（ステップＳ１０２：Ｎｏ）、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートをチャージする（ステップＳ１０３）。このチャージ設定に先駆けて、フローティングゲートの電圧と閾値電圧との差電圧を算出する。この差電圧の算出は、上記したチャージ量検出処理を繰り返すことにより行う。例えば、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートの電圧と閾値電圧との差電圧を算出する場合、ＤＣ電圧源２２０ａの可変電圧源２２４を０Ｖに設定し、ＤＣ電圧源２２０ｂの可変電圧源２２４を０．５Ｖに設定する。次にスイッチＳＷ１，ＳＷ２をＯＮとし、ＤＣ電圧源２２０ｂから得られた電流値を調べる。

この場合、フローティングゲート電界効果トランジスタＭ７１のチャネルに印加されるゲート電圧Ｖ_gはフローティングゲートの電圧値をＶ_fとするとＶg＝Ｖ_f＋０．５と表される。この状態のとき、ＤＣ電圧源２２０ｂに流れる電流値は（Ｖ_g−Ｖ_th）²＝（Ｖ_f＋０．５−Ｖ_th）²に比例する。このときの電流値が、大きな値を示す場合にはＤＣ電圧源２２０ｂの可変電圧源２２４を０．５Ｖより低く設定し、電流値がゼロか小さい値を示す場合にはＤＣ電圧源２２０ｂの可変電圧源２２４を０．５Ｖより高く設定する。こうして電流の境界状態の電圧値を読取ることでフローティングゲートの電圧値と閾値電圧との電圧差が求められる。この電圧差に基づいて、電圧設定モードで与えられる電圧、すなわちＤＣ電圧源２００の昇圧回路２２２に設定する電圧を決定する。

図１５は、チャージ量設定工程を示すフローチャートである。整流回路２００の制御回路２１０は、ＤＣ電圧源２２０ａ〜２２０ｃの各制御回路２２５に対し、動作モードを電圧設定モードに切り替えることと、各昇圧回路２２２に設定する電圧とが示された制御信号を送信する（ステップＳ３０１〜Ｓ３０３）。また、整流回路２００の制御回路２１０は、スイッチＳＷ１〜ＳＷ３をＯＮにする（ステップＳ３０４）。

図１６は、ＤＣ電圧源２２０の電圧設定モードの動作を示すフローチャートである。ＤＣ電圧源２２０の制御回路２２５は、整流回路２００の制御回路２１０から上記制御信号を受けて、スイッチＳＷ２００を電圧設定モードに切り替え（ステップＳ５０１）、昇圧回路２２２に上記電圧を設定する（ステップＳ５０２）。例えば、フローティングゲート電界効果トランジスタＭ７１のフローティングゲートをチャージする場合、ＤＣ電圧源２２０ａの昇圧回路２２２を高電圧に設定し、ＤＣ電圧源２２０ｂの昇圧回路２２２を０Ｖに設定する。フローティングゲート電界効果トランジスタＭ７１のフローティングゲートの電圧値は、各ＤＣ電圧源２２０の電圧計２２１によって測定される（ステップＳ５０３）。なお、この電圧値の測定は実際には、上記したステップＳ３０４の後に行われる。

整流回路２００の制御回路２１０は、昇圧回路２２２によってフローティングゲート電界効果トランジスタＭ７１のフローティングゲートに高電圧を、所定の時間Δｔの間印加した後（ステップＳ３０５）、スイッチＳＷ１〜ＳＷ３をＯＦＦにする（ステップＳ３０６）。この時間Δｔは、フローティングゲートへチャージができ、かつ飽和しない程度の時間を選択する。

上記したステップＳ１０２において、電圧Ｖ_Cが閾値電圧Ｖ_th以上である場合、すなわち、ＤＣ電圧源２２０ａから得られた電流値が大きい値を示す場合には（ステップＳ１０２：Ｙｅｓ）、電圧Ｖ_Cが閾値電圧Ｖ_thより大きいか否かが判定される（ステップＳ１０４）。電圧Ｖ_Cが閾値電圧Ｖ_thより大きい場合には（ステップＳ１０４：Ｙｅｓ）、フローティングゲート電界効果トランジスタＭ７１は常にオン状態となっているため、整流効率が低下する。これを避けるため、フローティングゲートをディスチャージする（ステップＳ１０５）。

ディスチャージの設定は、図１５に示したチャージ量設定工程と同様な処理により実現できる。具体的には、例えばフローティングゲート電界効果トランジスタＭ７１のフローティングゲートをディスチャージする場合、ＤＣ電圧源２２０ａを０Ｖに設定し、ＤＣ電圧源２２０ｂを高電圧に設定した後、スイッチＳＷ１，ＳＷ２をＯＮとする。これにより、フローティングゲート電界効果トランジスタＭ７１のソース端子に存在する電子はフローティングゲート中に注入され、フローティングゲートのチャージを減らすことができる。

ステップＳ１０４において、電圧Ｖ_Cが閾値電圧Ｖ_thより大きくない場合（ステップＳ１０４：Ｎｏ）、すなわち、電圧Ｖ_Cと閾値電圧Ｖ_thとが等しい場合には、フローティングゲートの制御を終了する。

以上の説明では、フローティングゲート電界効果トランジスタＭ７１を例示したが、フローティングゲート電界効果トランジスタＭ７２についても同様である。なお、各フローティングゲート電界効果トランジスタの閾値電圧を高い電位に設定することも可能である。この場合、微弱な無線信号は整流できなくなる。特に、本整流回路２００をＲＦＩＤタグに適用した場合、基地局の近くにあるＲＦＩＤタグだけが整流動作ができることになる。このように、フローティングゲートへのチャージの量で通信距離を制御することも可能であり、セキュリティやプライバシーが問題となる条件と長距離での通信が必要な場合で、ＲＦＩＤタグの性能を変えることが可能となる。

以上に説明したように、実施の形態３にかかる整流回路によれば、ダイオード接続されたフローティングゲート電界効果トランジスタのフローティングゲートに、このフローティングゲート電界効果トランジスタが整流特性を発現するのに要する閾値電圧程度の定電圧が保持されているので、閾値電圧未満の実効値を有する交流信号をも整流することができる。

（実施の形態４）
実施の形態４にかかる整流回路は、実施の形態３にかかる整流回路２００の変形例であり、スイッチＳＷ１〜ＳＷ３と、制御回路２１０と、ＤＣ電圧源２２０ａ〜２２０ｃからなる構成が外部装置として提供されることを特徴としている。図１７は、実施の形態４にかかる整流回路を示す回路図である。図１７に示す整流回路３００において、図９と共通する部分には同一の符号を付しており、ここではそれらの説明を省略する。

整流回路３００は、図９に示した整流回路２００の構成要素のうち、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２と、キャパシタＣ７１，Ｃ７２のみを備えている。整流回路３００は、ＩＣチップとして提供され、フローティングゲート電界効果トランジスタＭ７１のドレイン端子に接続された電極パッドＰ１と、フローティングゲート電界効果トランジスタＭ７２のドレイン端子に接続された電極パッドＰ２と、フローティングゲート電界効果トランジスタＭ７２のソース端子に接続された電極パッドＰ３とを備えている。電極パッドＰ１，Ｐ２，Ｐ３は、それぞれ上記したスイッチＳＷ１，ＳＷ２，ＳＷ３の一端に接続することができる。

これにより、整流回路３００は、例えば、工場出荷時に一度だけ、電極パッドＰ１〜Ｐ３を介して、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２のフローティングゲートに対して上記したフローティングゲートの制御方法（図１２参照）を実行する。フローティングゲートは絶縁体で覆われているため、通常一度設定したチャージは長い間放出されることなく，同じ状態を保持することが可能である。例えば、フローティングゲートを用いたＥＥＰＲＯＭのメモリセルの場合、記憶保持期間は１０年間が保証されている。したがって、本実施の形態４の場合も、一度フローティングゲートにチャージを設定すれば数年に渡る使用に再調整なしで用いることが可能である。

すなわち、この整流回路３００をＲＦＩＤタグに適用する場合、工場出荷時に一度フローティングゲートへのチャージを設定すれば、ユーザは一般的なＲＦＩＤタグと同様な使用方法で利用ができ、かつ長距離通信が可能なＲＦＩＤタグを供給することができる。

（実施の形態５）
実施の形態５にかかる整流回路もまた、実施の形態３にかかる整流回路２００の変形例であり、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２の制御ゲート端子とソース端子との間にそれぞれキャパシタを設け、このキャパシタの保持電圧を制御することができることを特徴としている。

図１８は、実施の形態５に整流回路を示す回路図である。図１８に示す整流回路４００において、図９と共通する部分には同一の符号を付しており、ここではそれらの説明を省略する。図１８において、整流回路４００は、図９に示す整流回路２００の構成要素に対して、フローティングゲート電界効果トランジスタＭ７１の制御ゲート端子とソース端子との間に接続されたキャパシタＣ８１と、フローティングゲート電界効果トランジスタＭ７２の制御ゲート端子とソース端子との間に接続されたキャパシタＣ８２と、ＤＣ電圧源２２０ｄ，２２０ｅとをさらに備えている。また、フローティングゲート電界効果トランジスタＭ７１の制御ゲート端子とＤＣ電圧源２２０ｄの出力端子との間にはスイッチＳＷ４が接続され、フローティングゲート電界効果トランジスタＭ７２の制御ゲート端子とＤＣ電圧源２２０ｅの出力端子との間にはスイッチＳＷ５が接続されている。ＤＣ電圧源２２０ｄ，２２０ｅおよびスイッチＳＷ４，ＳＷ５は、他のＤＣ電圧源２２０ａ〜２２０ｃおよびスイッチＳＷ４，ＳＷ５と同様に制御回路２１０によって制御される。また、ＤＣ電圧源２２０ｄ，２２０ｅは、図１０に示したＤＣ電圧源２２０と同じ構成である。

この構成によって、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２の各制御ゲート端子に、様々な入力電圧を個別に与えることができ、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２がＯＮとなるのに必要な入力信号電圧、換言すれば、フローティングゲート電界効果トランジスタＭ７１，Ｍ７２が整流特性を示すのに必要な入力信号電圧を任意の大きさに調整することができる。

（実施の形態６）
実施の形態６は、実施の形態１〜５のいずれか一つにかかる整流回路を用いて構成された無線通信装置を示すものである。特に、無線通信装置としてＲＦＩＤタグを例に挙げる。図１９は、実施の形態６にかかるＲＦＩＤタグのブロック図である。図１９に示すＲＦＩＤタグ５００は、ループアンテナ５１０と、実施の形態１〜５のいずれか一つに示した整流回路と同じ構成の整流回路５２０と、逆流防止回路５３０と、信号処理回路５４０と、メモリ５５０と、二次電池であるバッテリ５６０とを備えて構成される。特に、このＲＦＩＤタグ５００は、バッテリ５６０による電源電圧によって駆動するＲＦＩＤタグであり、その動作において、整流回路２００から電源電圧を生成することを必須要件としない。すなわち、整流回路５２０と、逆流防止回路５３０と、信号処理回路５４０と、メモリ５５０は、バッテリ５６０から引き伸ばされた電源ラインＰＬおよび接地ラインＧＬにそれぞれ接続されている。

ループアンテナ５１０は、リーダ／ライタ（図示せず）によって与えられる磁束変化に応じて、そのアンテナ線に交流電流を誘起する。この交流電流は、整流回路５２０の信号入力端子に入力される。整流回路５２０は、バッテリ５６０から供給される電源電圧によって駆動する。よって、整流回路５２０内のＤＣ発生回路は、バッテリ５６０から供給される電源電圧によって駆動するとともに、バッテリ５６０から供給される電源電圧から所望の直流電圧を生成する。すなわち、整流回路５２０は、ループアンテナ５１０から交流電流が入力されるか否かに関係なく、ダイオード回路を構成するＭＯＳトランジスタのゲートとソースとの間には常に上記したダイオードバイアス電圧が印加されている。あるいは、外部トリガによってダイオードバイアス電圧が印加される。よって、整流回路５２０は、実施の形態１〜５に示したように、ループアンテナ５１０において誘起された０．７Ｖ程度未満の実効値を有する微弱な交流電流をも整流することができる。すなわち、ループアンテナ５１０が受け取った微弱なデータ信号を復調することができる。この復調されたデータ信号は、信号処理回路５４０へと入力される。また、整流回路５２０によって得られた直流電圧は、充電用電力として、逆流防止回路５３０を介して、バッテリ５６０にも供給される。

信号処理回路５４０は、整流回路５２０から受け取ったデータ信号に基づき、メモリ５５０に格納されたデータ（代表的なものとしてはタグ識別情報）の取り出しやメモリ５５０へのデータの書き込みを行なう。信号処理回路５４０は、ループアンテナ５１０に接続された負荷変調部５４１を備えており、メモリ５５０から取り出されたデータは、この負荷変調部５４１によるループアンテナ５１０の電流の変調によって、リーダ／ライタに送信される。具体的には、負荷変調部５４１は、ループアンテナ５１０に反磁界を発生させ、この反磁界は、リーダ／ライタのアンテナを流れる電流を微小に変化させる。この微小な変化が、リーダ／ライタによって検出され、データ信号として認識される。なお、図４に示したようなクロック発生回路１３０は、信号処理回路５４０に設けてもよいし、整流回路５２０内に設けてもよい。

図２０は、本実施の形態にかかるＲＦＩＤタグの整流特性（実線）と、従来のＲＦＩＤタグの整流特性（破線）を示したグラフである。本実施の形態にかかるＲＦＩＤタグでは、−１０ｄＢｍの微小な交流信号（ＡＣ入力パワー）が入力された場合であっても１．５Ｖの直流電圧（ＤＣ出力電圧）を発生することができる。この−１０ｄＢｍの信号は、リーダ／ライタとＲＦＩＤタグとの間の距離に換算すると、１０ｍ程度に相当する。なお、グラフにおいて、ＡＣ入力パワーが大きくなるとＤＣ出力電圧が一定値となるのは回路内部の電圧リミッタが働いているためである。一方で、従来のＲＦＩＤタグでは−１０ｄＢｍのＡＣ信号に対して０．０５Ｖの直流電圧しか発生することができず、整流回路として機能していないことがわかる。

以上に説明したように、実施の形態６にかかるＲＦＩＤタグによれば、実施の形態１〜５のいずれか一つにかかる整流回路を搭載しているので、従来において整流対象となり得なかった微小信号をも認識することができる。これは、ＲＦＩＤタグの認識に必要なＲＦＩＤタグとリーダ／ライタとの間の距離を大幅に拡大させることを意味し、そのＲＦＩＤシステムの応用分野を格段に広げることができる。例えば、一つのリーダ／ライタによって、数十ｍ〜数１００ｍの範囲に分散された多数のＲＦＩＤタグをほぼ同時に認識することができる。これにより、ＲＦＩＤタグを家畜に付与することによって放牧状態の家畜を管理したり、ＲＦＩＤタグを幼児や徘徊老人に付与することによって迷子を防止することができる。

また、本実施の形態にかかるＲＦＩＤタグは、バッテリを備えているために、ＲＦＩＤタグに温度センサ、スピーカ、マイク、発光素子などの種々の入出力デバイス５７０を搭載することも容易である。その場合、ＲＦＩＤタグのさらなる応用の拡大を図ることが可能となる。例えば、ＲＦＩＤタグにセンサを搭載する場合は、図２１のような構成になる。図２１に示すＲＦＩＤタグ６００おいて、図１９と同一の構成には同一の参照符号を附している。入出力デバイス５７０の電源系はバッテリ５６０からのＰＬラインとＧＬラインに接続されている。入出力デバイス５７０への信号の送受は信号処理回路５４０との間で行う。入出力デバイス５７０の一例として、温度センサを搭載したＲＦＩＤタグの例を説明する。リーダ／ライタ（図示せず）からの送信が無いとき、温度センサはスリープ状態であり、電流を消費しない。リーダ／ライタから送信信号があり、当該センサ付ＲＦＩＤタグへの信号送信の指令が有った場合、温度センサは起動し、温度を検知、データを信号処理回路へ送出する。この信号データと、ＲＦＩＤタグの固有データを合わせた信号データをＲＦＩＤタグからリーダ／ライタへ返信する。他の温度センサの実施方法として、ある一定時間ごとに信号処理回路が温度センサへ温度データの出力の指令を行い、温度センサからのデータはメモリブロックへ蓄積される。リーダライタからの指令が有った場合、蓄積された温度データは、記録時間データと共に送出される。また、温度センサの起動手段として、振動、音、光等の刺激があった場合に温度センサが起動し、データをメモリに蓄積する方法もある。

以上、本発明を詳述したが、本発明は、上述したような特定の実施形態に限定されるものではなく、さらなる効果や変形例は、当業者によって容易に導き出すことができる。すなわち、本発明にかかる実施の形態は、添付の特許請求の範囲およびその均等物にかかる発明の要旨を逸脱しない範囲で様々な変更が可能である。

以上のように、本発明にかかる整流回路は、微小信号の整流に有用であり、特に、ＲＦＩＤタグに搭載される整流回路として適している。

実施の形態１にかかる整流回路の一部を示す回路図である。 バイアス回路の構成例を示す回路図である。 実施の形態１にかかる整流回路のブロック図である。 実施の形態１にかかる整流回路で用いられるクロック発生回路の回路図である。 実施の形態１にかかる整流回路のクロック発生回路の動作を説明するためのタイミングチャートを示す図である。 ＤＣ発生回路の一例の回路図である。 ＤＣ発生回路の別の例の回路図である。 実施の形態２にかかる整流回路の一部を示す図である。 実施の形態３にかかる整流回路を示す回路図である。 実施の形態３にかかる整流回路のＤＣ電圧源のブロック図である。 ＤＣ電圧源内の昇圧回路の回路図である。 フローティングゲートの制御方法を示すフローチャートである。 チャージ量検出工程を示すフローチャートである。 ＤＣ電圧源の電流検査モードの動作を示すフローチャートである。 チャージ量設定工程を示すフローチャートである。 ＤＣ電圧源の電圧設定モードの動作を示すフローチャートである。 実施の形態４にかかる整流回路を示す回路図である。 実施の形態５にかかる整流回路を示す回路図である。 実施の形態６にかかるＲＦＩＤタグのブロック図である。 実施の形態６にかかるＲＦＩＤタグの整流特性（実線）と、従来のＲＦＩＤタグの整流特性（破線）を示したグラフである。 実施の形態６にかかるＲＦＩＤタグに入出力デバイスを搭載した構成を示すブロック図である。

符号の説明

１０ａ，１０ｂ，５０ａ，５０ｂ，５０ｃ，５０ｄ，１００，１００ａ，１００ｂ バイアス回路
１１０，１１０ａ，１１０ｂ ＤＣ発生回路
１２０，２００，３００，４００，５２０ 整流回路
１３０ クロック発生回路
２１０，２２５ 制御回路
２２０，２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅ ＤＣ電圧源
２２１ 電圧計
２２２ 昇圧回路
２２３ 電流計
２２４ 可変電圧源
５００，６００ ＲＦＩＤタグ
５３０ 逆流防止回路
５４０ 信号処理回路
５４１ 負荷変調部
５５０ メモリ
５６０ バッテリ
５７０ 入出力デバイス

Claims (25)

1. 交流信号が入力される結合キャパシタと、
   前記結合キャパシタにソース端子が接続され、前記交流信号を整流する第１ＭＯＳトランジスタと、
   前記結合キャパシタにドレイン端子が接続され、前記交流信号を整流する第２ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタのゲート端子とソース端子の間に直流電圧を印加するバイアス回路と、を備え、
   前記バイアス回路は、クロック信号に基づいて供給される電圧を、前記直流電圧として蓄積するキャパシタを備えることを特徴とする整流回路。
2. 交流信号が入力される結合キャパシタと、
   前記結合キャパシタにソース端子が接続され、前記交流信号を整流する第１ＭＯＳトランジスタと、
   前記結合キャパシタにドレイン端子が接続され、前記交流信号を整流する第２ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタのゲート端子とソース端子の間に直流電圧を印加するバイアス回路と、を備え、
   前記バイアス回路は、周期的に供給される電圧を、前記直流電圧として蓄積するキャパシタを備えることを特徴とする整流回路。
3. 前記バイアス回路は、
   所定の電圧源と接続され、クロック信号に基づいて周期的にＯＮ／ＯＦＦ動作を行う第１スイッチング部と、
   前記クロック信号に基づいて、周期的かつ前記第１スイッチング部と相補的にＯＮ／ＯＦＦ動作する第２スイッチング部と、
   前記第１スイッチング部と接続され、前記第１スイッチング部がＯＮ動作したときに、前記第１スイッチング部を介して供給される電圧を蓄積する第１キャパシタと、
   前記第２スイッチング部がＯＮ動作したときに、前記第２スイッチング部を介して供給される電圧を前記直流電圧として蓄積する第２キャパシタと、
   を備えることを特徴とする請求項１に記載の整流回路。
4. 前記クロック信号を発生させるクロック信号発生部をさらに備え、
   前記クロック信号発生部は、
   前記所定の電源に接続され、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタと同一構成の第３トランジスタと、
   前記第３トランジスタのゲート端子とソース端子との間に接続された第３キャパシタと、
   前記第３キャパシタの電圧を監視し、監視結果に基づいてベースクロック電圧を生成する誤差増幅部と、
   前記誤差増幅部と接続され、前記誤差増幅部で生成されたベースクロック電圧に応じて周期的にＯＮ／ＯＦＦ動作を行う第３スイッチング部と、
   前記第２スイッチング部と相補的かつ周期的にＯＮ／ＯＦＦ動作して、ＯＮ／ＯＦＦ動作に伴う出力を前記クロック信号として前記バイアス回路に出力する第４スイッチング部とを備えたことを特徴とする請求項１または３に記載の整流回路。
5. 前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタは、半導体基板上にトリプルウェル構造で形成されたことを特徴とする請求項１に記載の整流回路。
6. 前記第１ＭＯＳトランジスタのソース端子とバックゲート端子は互いに接続され、
   前記第２ＭＯＳトランジスタのソース端子とバックゲート端子は互いに接続されている、ことを特徴とする請求項１に記載の整流回路。
7. 前記第１ＭＯＳトランジスタのドレイン端子と前記第２ＭＯＳトランジスタのソース端子との間に接続された平滑キャパシタを備えることを特徴とする請求項１または５に記載の整流回路。
8. 前記バイアス回路は、
   前記第１ＭＯＳトランジスタのゲート端子とソース端子との間に前記直流電圧を印加する第１バイアス回路と、
   前記第２ＭＯＳトランジスタのゲート端子とソース端子との間に前記直流電圧を印加する第２バイアス回路と、
   を備えることを特徴とする請求項１〜７のいずれか一つに記載の整流回路。
9. 基準の直流電圧を生成する直流電圧発生回路をさらに備え、
   前記第１バイアス回路および前記第２バイアス回路は前記直流電圧発生回路によって生成された基準の直流電圧に基づいて前記直流電圧を出力することを特徴とする請求項８に記載の整流回路。
10. 前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタと前記直流電圧発生回路とは同一のＩＣチップ上に形成され、
    前記直流電圧発生回路の前記基準の直流電圧は、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの少なくとも一方の閾値電圧と実質的に等しいことを特徴とする請求項９に記載の整流回路。
11. 前記直流電圧発生回路は、ドレイン端子とゲート端子とが互いに接続された第３ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタのドレイン端子に接続された定電流源を備えることを特徴とする請求項１０に記載の整流回路。
12. 前記直流電圧発生回路は、前記第３ＭＯＳトランジスタのドレイン端子とソース端子との間に定電流を流すことによって生じる該第３ＭＯＳトランジスタのゲート−ソース間電圧を、前記基準の直流電圧として使用することを特徴とする請求項１１に記載の整流回路。
13. 前記第３ＭＯＳトランジスタは、前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタの少なくとも一方のゲート長とゲート幅の比にスケーリングされたことを特徴とする請求項１１または１２に記載の整流回路。
14. 前記直流電圧発生回路は、前記定電流を供給する定電流源と前記第３ＭＯＳトランジスタとの間に接続されたスイッチング手段を備え、間欠的にＯＮ／ＯＦＦすることを特徴とする請求項１１〜１３のいずれか一つに記載の整流回路。
15. 請求項１に記載の整流回路と同じ構成の第１の整流回路および第２の整流回路を備え、
    前記第１の整流回路と前記第２の整流回路は、たて積みに接続されていることを特徴とする整流回路。
16. 前記直流電圧は、可変であることを特徴とする請求項１〜１３のいずれか一つに記載の整流回路。
17. 前記バイアス回路は、前記直流電圧を保持したキャパシタを有することを特徴とする請求項１〜１６のいずれか一つに記載の整流回路。
18. 制御ゲート端子とソース端子とが互いに接続され、第１フローティングゲートに所定の電位が保持された第１フローティングゲートトランジスタと、
    制御ゲート端子とソース端子とが互いに接続され、ドレイン端子が前記第１フローティングゲートトランジスタのソース端子に接続され、第２フローティングゲートに所定の電位が保持された第２フローティングゲートトランジスタと、
    一端が前記第１フローティングゲートトランジスタのソース端子と前記第２フローティングゲートトランジスタのドレイン端子との接続ラインに接続され、他端から交流信号が入力される結合キャパシタと、を備え、
    前記第１フローティングゲートおよび前記第２フローティングゲートは、クロック信号に基づいて供給される電圧を、前記直流電圧として蓄積することを特徴とする整流回路。
19. 制御ゲート端子とソース端子とが互いに接続され、第１フローティングゲートに所定の電位が保持された第１フローティングゲートトランジスタと、
    制御ゲート端子とソース端子とが互いに接続され、ドレイン端子が前記第１フローティングゲートトランジスタのソース端子に接続され、第２フローティングゲートに所定の電位が保持された第２フローティングゲートトランジスタと、
    一端が前記第１フローティングゲートトランジスタのソース端子と前記第２フローティングゲートトランジスタのドレイン端子との接続ラインに接続され、他端から交流信号が入力される結合キャパシタと、を備え、
    前記第１フローティングゲートおよび前記第２フローティングゲートは、周期的に供給される電圧を、前記直流電圧として蓄積することを特徴とする整流回路。
20. 前記第１フローティングゲートの電位は、該第１フローティングゲートトランジスタの閾値電圧に実質的に等しく、前記第２フローティングゲートの電位は、該第２フローティングゲートトランジスタの閾値電圧に実質的に等しいことを特徴とする請求項１８または１９に記載の整流回路。
21. 前記第１フローティングゲートトランジスタのドレイン端子に接続された第１ＤＣ電圧源と、
    前記第２フローティングゲートトランジスタのドレイン端子に接続された第２ＤＣ電圧源と、
    前記第２フローティングゲートトランジスタのソース端子に接続された第３ＤＣ電圧源と、
    前記第１ＤＣ電圧源、前記第２ＤＣ電圧源、および前記第３ＤＣ電圧源の各出力電圧を制御することによって前記第１フローティングゲートトランジスタおよび前記第２フローティングゲートトランジスタの各フローティングゲートに対してチャージおよびディスチャージを行う制御手段と、をさらに備えることを特徴とする請求項１８〜２０のいずれか一つに記載の整流回路。
22. ループアンテナと、
    前記ループアンテナに誘導された電流を整流する、請求項１〜２１のいずれか一つに記載の整流回路と、
    少なくともタグ識別情報が格納されたメモリと、
    前記整流回路によって整流された直流電流に基づいて、少なくとも前記タグ識別情報を、前記ループアンテナを介して送受信する信号処理回路と、
    を備えたことを特徴とする無線通信装置。
23. 前記整流回路によって整流された直流電流によって充電されるバッテリをさらに備え、前記整流回路、前記メモリ、および前記信号処理回路は、前記バッテリと接続されていることを特徴とする請求項２２に記載の無線通信装置。
24. センサをさらに備え、
    前記信号処理回路は、前記センサによって検出された信号を前記ループアンテナを介して送信することを特徴とする請求項２３に記載の無線通信装置。
25. 出力デバイスをさらに備え、
    前記信号処理回路は、前記ループアンテナを介して受信した受信信号に応じて、前記出力デバイスを動作させることを特徴とする請求項２３または２４に記載の無線通信装置。

Images