JP5071042B2 - 磁気センサ及びその製造方法 - Google Patents
磁気センサ及びその製造方法 Download PDFInfo
- Publication number
- JP5071042B2 JP5071042B2 JP2007275682A JP2007275682A JP5071042B2 JP 5071042 B2 JP5071042 B2 JP 5071042B2 JP 2007275682 A JP2007275682 A JP 2007275682A JP 2007275682 A JP2007275682 A JP 2007275682A JP 5071042 B2 JP5071042 B2 JP 5071042B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- axis
- magnetic
- substrate
- gmr element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、磁気センサ及びその製造方法に関し、特に１つの基板に複数の巨大磁気抵抗効果素子を配置して二軸方向や三軸方向の磁界の強さを検知する磁気センサ及びその製造方法に関する。
従来から、磁気センサに使用される素子として、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル効果素子（ＴＭＲ素子）等が知られている。これらの磁気抵抗効果素子は、磁化の向きが所定の向きにピン（固定）されたピン層と、磁化の向きが外部磁界に応じて変化するフリー層とを備えており、ピン層の磁化の向きとフリー層の磁化の向きの相対関係に応じた抵抗値を出力として示すものである。このような磁気抵抗効果素子を用いた磁気センサとしては、例えば、特許文献１にて提案されている。
そして、特許文献１の磁気センサにおいては、同一の基板の表面に平坦面及び平坦面に対して傾斜する斜面が形成されると共に、これら平坦面上及び斜面上に前述の磁気抵抗効果素子がそれぞれ形成されており、これによって、二軸方向や三軸方向の磁界の強さを測定する磁気センサを構成することができる。
そして、特許文献１の磁気センサにおいては、同一の基板の表面に平坦面及び平坦面に対して傾斜する斜面が形成されると共に、これら平坦面上及び斜面上に前述の磁気抵抗効果素子がそれぞれ形成されており、これによって、二軸方向や三軸方向の磁界の強さを測定する磁気センサを構成することができる。
ところで、この構造の磁気センサのＧＭＲ素子は、例えば特許文献１に記載されるように、基板の上に形成した配線等のための複数のバイアス磁石部間を磁気抵抗効果を有する帯状の磁性膜が直列に接続した構成とされている。この場合、磁性膜は、基板上に先にバイアス磁石部が形成されることから、磁性膜の両端部がバイアス磁石部の上に積層状態に形成される。
特開２００６−２６１４００号公報
このような従来の磁気センサでは、バイアス磁石部の上に積層されている磁性膜の両端部に、バイアス磁石膜の上面と基板の上面との間で鋭利な段差が生じて、断線を生じ易いとともに、その段差の部分で磁区が生じて、ヒステリシス特性を損なう原因となり易い。
この場合、その段差を低減するために、バイアス磁石膜をパターニングする際に、レジストマスクを加熱することで、軟化したレジストマスクの周縁部をテーパ状にした後、そのレジストマスクのテーパを転写させるようにミリング処理すると、バイアス磁石膜の周縁の角がとれてテーパ状になり、磁区が生じにくくなると考えられる。しかしながら、三軸方向の磁界の強さを検知する磁気センサの場合、ＧＭＲを斜面上にも形成する必要があるが、この斜面は相対する二つの斜面により形成される溝の両側面であるため、この溝の中にレジストが溜められるようにして形成されるため、平坦面とはレジストの厚さが異なるとともに、軟化させたときに斜面に沿ってだれ易いため、バイアス磁石膜のテーパ角が平坦面のものとは異なってしまい、その結果、ＧＭＲ形成部位によってテーパ角が異なり、全体としてのヒステリシス特性にばらつきが生じる原因となる。
この場合、その段差を低減するために、バイアス磁石膜をパターニングする際に、レジストマスクを加熱することで、軟化したレジストマスクの周縁部をテーパ状にした後、そのレジストマスクのテーパを転写させるようにミリング処理すると、バイアス磁石膜の周縁の角がとれてテーパ状になり、磁区が生じにくくなると考えられる。しかしながら、三軸方向の磁界の強さを検知する磁気センサの場合、ＧＭＲを斜面上にも形成する必要があるが、この斜面は相対する二つの斜面により形成される溝の両側面であるため、この溝の中にレジストが溜められるようにして形成されるため、平坦面とはレジストの厚さが異なるとともに、軟化させたときに斜面に沿ってだれ易いため、バイアス磁石膜のテーパ角が平坦面のものとは異なってしまい、その結果、ＧＭＲ形成部位によってテーパ角が異なり、全体としてのヒステリシス特性にばらつきが生じる原因となる。
近年では、耐強磁界性（強い磁界を浴びたときの特性）の劣化を防止することを目的として、ピン層の磁性層にＲｕ層を挟み込んだＳＡＦ（Synthetic antiferromagnetic）構造の磁性膜をリード膜によって直列に接続した構成の巨大磁気抵抗効果素子（ＧＭＲ素子）を用いた磁気センサが知られているが、このＳＡＦ構造の巨大磁気抵抗効果素子は、リード膜との接合部において特に磁区が発生し易い。
本発明は、前記事情に鑑みてなされたもので、磁気抵抗効果を有する磁性膜の断線を防止するとともに、ヒステリシス特性を改善して、均一な品質の磁気センサを得ることを目的とする。
本発明の磁気センサは、基板上に形成された磁気抵抗効果を有する磁性膜の抵抗値から磁界の大きさを検出する磁気センサであって、前記基板上に、非磁性かつ導電性材料からなる複数のリード膜が形成されるとともに、これらリード膜の間を直列に接続する複数の前記磁性膜が、各々の両端部において前記リード膜と積層状態をなすように形成され、該磁性膜が積層されている部分の前記リード膜の周縁に、該リード膜の側面と基板上面との間の隅部を埋める非磁性かつ導電性材料からなるサイドスペーサが設けられ、前記磁性膜は、該サイドスペーサ及び前記リード膜の上に形成されていることを特徴とする。
すなわち、導電性材料のサイドスペーサがリード膜の側面と基板上面との間を埋めて、磁性膜に段差が発生しないようにしているとともに、ＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）等の成膜技術を採用することができ、平坦面や斜面の成膜の形成部位にかかわらず膜厚を適切に制御することができる。
すなわち、導電性材料のサイドスペーサがリード膜の側面と基板上面との間を埋めて、磁性膜に段差が発生しないようにしているとともに、ＣＶＤ（Chemical Vapor Deposition）やＰＶＤ（Physical Vapor Deposition）等の成膜技術を採用することができ、平坦面や斜面の成膜の形成部位にかかわらず膜厚を適切に制御することができる。
この場合、前記サイドスペーサは、リード膜の上面から基板上面にかけて凸円弧面に形成されている形状とするとよく、リード膜の上面から基板上面まで滑らかな表面に形成される。
また、本発明の磁気センサにおいては、前記基板の表面に、前記基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とが形成され、前記リード膜及び前記磁性膜は、前記平坦面上及び前記斜面上にそれぞれ配置されている構成としてもよい。
この磁気センサでは、相互に交差する軸方向の磁気を検出することができるため、ニ軸方向あるいは三軸方向の磁気を検出することが可能であり、平坦面も斜面もほぼ一定の厚さのサイドスペーサとし得て、各部位における磁性膜のヒステリシス特性を均一にすることができる。
この磁気センサでは、相互に交差する軸方向の磁気を検出することができるため、ニ軸方向あるいは三軸方向の磁気を検出することが可能であり、平坦面も斜面もほぼ一定の厚さのサイドスペーサとし得て、各部位における磁性膜のヒステリシス特性を均一にすることができる。
そして、このような磁気センサを製造する方法は、基板の上面に非磁性かつ導電性材料からなるリード膜を形成する工程と、該リード膜の上面に被さるようにして基板の上面を覆う非磁性かつ導電性材料からなる導電層を形成する工程と、該導電層に前記基板の上面を露出させるまで異方性エッチングを施すことにより、リード膜の周縁に前記導電層の一部が残ってなるサイドスペーサを形成する工程とを有することを特徴とする。
この製造方法によれば、リード膜を含んで基板上面に導電層を形成することにより、リード膜の周縁位置に相当する導電層の上面がなだらかな凸テーパ面となり、これを異方性エッチングすることにより、その表面形状のままエッチングされ、基板の上面までエッチングすることにより、該リード膜の周縁になだらかなテーパ面のサイドスペーサが形成される。この場合、導電層を厚く積層するほど、なだらかになる。この場合、導電層にパターニングのためのマスク形成は不要である。また、導電性材料の成膜であるので、ＣＶＤやＰＶＤ等の成膜技術を採用することができ、平面部や斜面部の成膜の部位に合わせて膜圧を適切に制御することができる。
なお、導電層の異方性エッチングは基板の表面を露出させるまで行われるが、リード膜の上面にわずかに導電層が残ったとしても、リード膜の機能には影響しない。
なお、導電層の異方性エッチングは基板の表面を露出させるまで行われるが、リード膜の上面にわずかに導電層が残ったとしても、リード膜の機能には影響しない。
本発明によれば、サイドスペーサの存在により磁性膜に段差が生じないようになるので、その断線が防止されるとともに、その形成部位にかかわらずにサイドスペーサのテーパ角を一定に形成することができ、その結果、磁性膜の厚さも形成部位にかかわらずに一定にし得てヒステリシス特性を改善することができ、均一な品質の磁気センサとすることができる。
以下、図１から図５を参照して本発明の一実施形態に係る磁気センサの構成について説明する。
図１に示すように、本実施形態の三軸磁気センサ１０は、平面視で互いに直交するＸ軸、及びＹ軸に沿った辺を有する正方形状であって、Ｘ軸及びＹ軸に直交するＺ軸方向に小さな厚みを有する石英やシリコンからなる基板１１を備えている。そして、この基板１１の上に、それぞれ４個ずつのＸ軸ＧＭＲ素子１２ａ〜１２ｄ、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈ（図１（ａ）の後述するＧＭＲバーを示す実線の部分）、Ｙ２軸ＧＭＲ素子１２ｉ〜１２ｌ（図１（ａ）の後述するＧＭＲバーを示す破線の部分）からなる合計で１２個のＧＭＲ素子と、パッド部（配線から外部に出力を取り出す部分：図示せず）及びビア部（ＧＭＲ素子から配線に接続する部分を指すが、このビア部は最終的には露出されない：図示せず）ならびに配線（図示せず）が作り込まれている。なお、基板１１内には、ＬＳＩや配線層が作り込まれており、ＬＳＩが作り込まれた基板を用いたものにおいてはデジタル出力の磁気センサとなされており、配線層のみが作り込まれた基板を用いたものにおいてはアナログ出力の磁気センサとなされている。
図１に示すように、本実施形態の三軸磁気センサ１０は、平面視で互いに直交するＸ軸、及びＹ軸に沿った辺を有する正方形状であって、Ｘ軸及びＹ軸に直交するＺ軸方向に小さな厚みを有する石英やシリコンからなる基板１１を備えている。そして、この基板１１の上に、それぞれ４個ずつのＸ軸ＧＭＲ素子１２ａ〜１２ｄ、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈ（図１（ａ）の後述するＧＭＲバーを示す実線の部分）、Ｙ２軸ＧＭＲ素子１２ｉ〜１２ｌ（図１（ａ）の後述するＧＭＲバーを示す破線の部分）からなる合計で１２個のＧＭＲ素子と、パッド部（配線から外部に出力を取り出す部分：図示せず）及びビア部（ＧＭＲ素子から配線に接続する部分を指すが、このビア部は最終的には露出されない：図示せず）ならびに配線（図示せず）が作り込まれている。なお、基板１１内には、ＬＳＩや配線層が作り込まれており、ＬＳＩが作り込まれた基板を用いたものにおいてはデジタル出力の磁気センサとなされており、配線層のみが作り込まれた基板を用いたものにおいてはアナログ出力の磁気センサとなされている。
ここで、Ｘ軸ＧＭＲ素子は第１Ｘ軸ＧＭＲ素子１２ａと、第２Ｘ軸ＧＭＲ素子１２ｂと、第３Ｘ軸ＧＭＲ素子１２ｃと、第４Ｘ軸ＧＭＲ素子１２ｄとにより構成されている。そして、基板１１のＸ軸（この場合、図１（ａ）の左側端部をＸ軸の基準点とし、この基準点から図の右側へ向かう方向をＸ軸正方向とし、その反対側へ向かう方向をＸ軸負方向とする。以下においても同様である。）の右側端部近傍で、Ｙ軸（この場合、図１（ａ）の下側端部をＹ軸の基準点とし、この基準点から図の上側へ向かう方向をＹ軸正方向とし、その反対側へ向かう方向をＹ軸負方向とする。以下においても同様である。）の略中央部（以下ではＹ軸中央部という）上方に第１Ｘ軸ＧＭＲ素子１２ａが配置され、その下方に第２Ｘ軸ＧＭＲ素子１２ｂが配置されている。また、基板１１のＸ軸の左側端部近傍で、Ｙ軸中央部上方に第３Ｘ軸ＧＭＲ素子１２ｃが配置され、その下方に第４Ｘ軸ＧＭＲ素子１２ｄが配置されている。
また、Ｙ１軸ＧＭＲ素子は第１Ｙ１軸ＧＭＲ素子１２ｅと、第２Ｙ１軸ＧＭＲ素子１２ｆと、第３Ｙ１軸ＧＭＲ素子１２ｇと、第４Ｙ１軸ＧＭＲ素子１２ｈとにより構成されている。そして、基板１１のＹ軸の上側端部近傍で、Ｘ軸中央部の左方に第１Ｙ１軸ＧＭＲ素子１２ｅが配置され、その右方に第２Ｙ１軸ＧＭＲ素子１２ｆが配置されている。また、基板１１のＹ軸の下側端部近傍で、Ｘ軸中央部の左方に第３Ｙ１軸ＧＭＲ素子１２ｇが配置され、その右方に第４Ｙ１軸ＧＭＲ素子１２ｈが配置されている。
さらに、Ｙ２軸ＧＭＲ素子は第１Ｙ２軸ＧＭＲ素子１２ｉと、第２Ｙ２軸ＧＭＲ素子１２ｊと、第３Ｙ２軸ＧＭＲ素子１２ｋと、第４Ｙ２軸ＧＭＲ素子１２ｌとにより構成されている。そして、基板１１のＹ軸の下側端部近傍で、Ｘ軸中央部の左方に第１Ｙ２軸ＧＭＲ素子１２ｉが配置され、その右方に第２Ｙ２軸ＧＭＲ素子１２ｊが配置されている。また、基板１１のＹ軸の上側端部近傍で、Ｘ軸中央部の左方に第３Ｙ２軸ＧＭＲ素子１２ｋが配置され、その右方に第４Ｙ２軸ＧＭＲ素子１２ｌが配置されている。
ここで、各ＧＭＲ素子１２ａ〜１２ｄ、１２ｅ〜１２ｈ、１２ｉ〜１２ｌは、互いに平行で帯状に隣接配置された複数個（この場合は、例えば４個とするが、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄについては偶数個とすることが好ましい。）のＧＭＲバー（本発明でいう磁気抵抗効果を有する磁性膜）を備えており、これらのＧＭＲバーがリード膜により直列接続され、これらの端部に端子部となるリード膜が接続されて形成されている。例えば、図２（なお、図２においては第１Ｘ軸ＧＭＲ素子１２ａについてのみ示しているが、他のＧＭＲ素子においても同様の構成である）に示すように、４個のＧＭＲバー１２ａ−１，１２ａ−２，１２ａ−３，１２ａ−４がリード膜１２ａ−６，１２ａ−７，１２ａ−８により直列接続され、これらの端部に端子部となるリード膜１２ａ−５，１２ａ−９が接続されて形成されている。この場合、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの各ＧＭＲバー（１２ａ−１，１２ａ−２，１２ａ−３，１２ａ−４等）は、基板１１の表面と平行な平坦面上に形成されており、その長手方向がＹ軸に対して平行（Ｘ軸に直交する）になるように配列されている。
また、図１（ｂ），図４（ｂ）に示すように、Ｙ１軸ＧＭＲ素子とＹ２軸ＧＭＲ素子は、基板１１の上に形成された断面形状が台形状の複数の突部（堤部）１５の各斜面上に形成されているとともに、Ｙ１軸ＧＭＲ素子のＧＭＲバー１２ｅ−１，１２ｅ−２，１２ｅ−３，１２ｅ−４は突部（堤部）１５の第１斜面１５ａ上に形成されており、Ｙ２軸ＧＭＲ素子のＧＭＲバー１２ｋ−１，１２ｋ−２，１２ｋ−３，１２ｋ−４は突部（堤部）１５の第２斜面１５ｂ上に形成されている。また、これらＧＭＲバー１２ｅ−１〜１２ｅ−４，１２ｋ−１〜１２ｋ−４は、その長手方向が突部（堤部）１５の稜線の走行方向に平行となるように配されている。なお、各斜面１５ａ，１５ｂの傾斜角度は等しく、基板１１の平坦面に対してθ（２０°＜θ＜６０°）となるように形成されている。
そして、Ｙ１軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｅ−２）とＹ２軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｋ−２）とが１つの突部１５で互に背中合わせになるように配置されている。この場合、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈの各ＧＭＲバーおよびＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの各ＧＭＲバーは、その長手方向がＸ軸に対して平行（Ｙ軸と垂直）になるように配列されている。
そして、Ｙ１軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｅ−２）とＹ２軸ＧＭＲ素子の各ＧＭＲバー（例えば、１２ｋ−２）とが１つの突部１５で互に背中合わせになるように配置されている。この場合、Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈの各ＧＭＲバーおよびＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの各ＧＭＲバーは、その長手方向がＸ軸に対して平行（Ｙ軸と垂直）になるように配列されている。
ついで、ＧＭＲバーの構成について、第１Ｘ軸ＧＭＲ素子１２ａのＧＭＲバー１２ａ−２を例にして、図２，３に基づいて説明する。なお、他のＧＭＲバー１２ａ−１，１２ａ−３，１２ａ−４についてはこれと等しいため、ここではＧＭＲバー１２ａ−２について説明する。また、他のＸ軸ＧＭＲ素子１２ｂ〜１２ｄおよびＹ１軸ＧＭＲ素子１２ｅ〜１２ｈおよびＹ２軸ＧＭＲ素子１２ｉ〜１２ｌのそれぞれのＧＭＲバーの構成についてもこれと等しいので、その説明は省略する。
ここで、第１Ｘ軸ＧＭＲ素子１２ａのＧＭＲバー１２ａ−２は、図２（ｂ）に示すように、その長手方向がＸ軸に対して垂直（Ｙ軸に対して平行）になるように配列されたスピンバルブ膜ＳＶからなり、この両端部下方に形成されたリード膜１２ａ−６，１２ａ−７に接続されている。ここで、リード膜１２ａ−６，１２ａ−７はＣｒ等の非磁性金属膜からなり、その膜厚は例えば１３０ｎｍ（１３００Å）に設定されている。また、各リード膜１２ａ−６，１２ａ−７は、図示例の場合は平面視で四角形に形成されており、その周縁を囲む枠状にサイドスペーサ２１が形成されている。このサイドスペーサ２１は、リード膜１２ａ−６，１２ａ−７と同様にＣｒ等の非磁性金属膜からなり、リード膜１２ａ−６，１２ａ−７の周縁を形成している側面と基板１１の上面との間の隅部を埋めるように形成され、その上面はリード膜１２ａ−６，１２ａ−７の上面から基板１１の上面にかけてなだらかに盛り上がる凸円弧状のテーパ面２１ａに形成されている。ＧＭＲバー１２ａ−２は、リード膜１２ａ−６，１２ａ−７の上面から、このサイドスペーサ２１の上面に架け渡されるようにして基板１１の上面に形成されている。
そして、スピンバルブ膜ＳＶは、図３（ａ）に示すように、基板１１の上に順次積層されたフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層（導電層）Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃによって構成されている。
そして、スピンバルブ膜ＳＶは、図３（ａ）に示すように、基板１１の上に順次積層されたフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層（導電層）Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃによって構成されている。
フリー層Ｆは、外部磁界の向きに応じて磁化の向きが変化する層であり、基板１１の直上に形成された膜厚が８ｎｍ（８０Å）のＣｏＺｒＮｂアモルファス磁性層１２ａ−２１と、ＣｏＺｒＮｂアモルファス磁性層１２ａ−２１の上に形成されて膜厚が３．３ｎｍ（３３Å）のＮｉＦｅ磁性層１２ａ−２２と、ＮｉＦｅ磁性層１２ａ−２２の上に形成されて膜厚が１．２ｎｍ（１２Å）のＣｏＦｅ層１２ａ−２３とからなる。
ここで、ＣｏＺｒＮｂアモルファス磁性層１２ａ−２１、ＮｉＦｅ磁性層１２ａ−２２及びＣｏＦｅ層１２ａ−２３は軟質強磁性体薄膜層を構成している。また、ＣｏＦｅ層１２ａ−２３はＮｉＦｅ層１２ａ−２２のＮｉ、及び、スペーサ層ＳをなすＣｕ層１２ａ−２４の拡散を防止するために設けられている。
ここで、ＣｏＺｒＮｂアモルファス磁性層１２ａ−２１、ＮｉＦｅ磁性層１２ａ−２２及びＣｏＦｅ層１２ａ−２３は軟質強磁性体薄膜層を構成している。また、ＣｏＦｅ層１２ａ−２３はＮｉＦｅ層１２ａ−２２のＮｉ、及び、スペーサ層ＳをなすＣｕ層１２ａ−２４の拡散を防止するために設けられている。
ピン層Ｐは、Ｃｕ層１２ａ−２４の上に形成されて膜厚が３．２ｎｍ（３２Å）の第１ＣｏＦｅ磁性層１２ａ−２５と、第１ＣｏＦｅ磁性層１２ａ−２５の上に形成されて膜厚が０．５ｎｍ（５Å）のＲｕ層１２ａ−２６と、Ｒｕ層１２ａ−２６の上に形成されて膜厚が２．２ｎｍ（２２Å）の第２ＣｏＦｅ磁性層１２ａ−２７と、第２ＣｏＦｅ磁性層１２ａ−２７の上に形成されてＰｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の反強磁性膜（反強磁性層）１２ａ−２８とにより構成されている。
なお、上述したフリー層Ｆ及びピン層Ｐを構成する各層や、スペーサ層Ｓ、キャッピング層Ｃの膜厚は、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの場合のものであり、斜面１５ａ，１５ｂに形成されるＹ１軸ＧＭＲ素子１２ｅ〜１２ｈ及びＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの場合には、これらを構成する各層がＸ軸ＧＭＲ素子１２ａ〜１２ｄの場合の７０〜８０％程度の膜厚となる。
なお、上述したフリー層Ｆ及びピン層Ｐを構成する各層や、スペーサ層Ｓ、キャッピング層Ｃの膜厚は、Ｘ軸ＧＭＲ素子１２ａ〜１２ｄの場合のものであり、斜面１５ａ，１５ｂに形成されるＹ１軸ＧＭＲ素子１２ｅ〜１２ｈ及びＹ２軸ＧＭＲ素子１２ｉ〜１２ｌの場合には、これらを構成する各層がＸ軸ＧＭＲ素子１２ａ〜１２ｄの場合の７０〜８０％程度の膜厚となる。
そして、前述した第２ＣｏＦｅ磁性層１２ａ−２７は、図３（ｂ）に示すように、反強磁性膜１２ａ−２８に交換結合的に裏打されており、その磁化（磁化ベクトル）の向きがＸ軸負方向にピン（固定）されている。また、第１ＣｏＦｅ磁性層１２ａ−２５は、第２ＣｏＦｅ磁性層１２ａ−２７との間で反強磁性的に結合されており、その磁化の向きがＸ軸正方向にピン（固定）されている。すなわち、これら２つのＣｏＦｅ磁性層１２ａ−２５，１２ａ−２７によってピン層Ｐにおける磁化の向きが定められている。
そして、図２（ａ）、図３（ｂ）及び図４（ａ）に示すように、上述のように構成された第１Ｘ軸ＧＭＲ素子１２ａにおける磁界の感度方向は、基板１１の平坦面に平行な方向かつフリー層Ｆの磁化の向きに垂直な方向となっており、第１ＣｏＦｅ磁性層１２ａ−２５の磁化の向きに等しくなっており、ＧＭＲバーの長手方向の垂直方向、かつ、Ｘ軸正方向（図４（ａ）の矢印ａ１方向）となっている。また、第２Ｘ軸ＧＭＲ素子１２ｂにおける磁界の感度方向は、第１Ｘ軸ＧＭＲ素子１２ａと同様にＸ軸正方向（図４（ａ）の矢印ｂ１方向）となっている。
したがって、図４（ａ）の矢印ａ１，ｂ１方向に磁界が印加された場合には、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ａ１，ｂ１方向と反対方向に磁界が印加された場合に、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して増大することとなる。
したがって、図４（ａ）の矢印ａ１，ｂ１方向に磁界が印加された場合には、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ａ１，ｂ１方向と反対方向に磁界が印加された場合に、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂの抵抗値が磁界の大きさに比例して増大することとなる。
一方、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおける磁界の感度方向は、図４（ａ）に示すように、これらの各ＧＭＲバーの長手方向の垂直方向で、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂと１８０°反対方向となっている。すなわち、これら第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおいては、磁化（磁化ベクトル）の向きがＸ軸負方向（図４（ａ）の矢印ｃ１，ｄ１方向で、第１Ｘ軸ＧＭＲ素子１２ａ及び第２Ｘ軸ＧＭＲ素子１２ｂのピン層の磁化の向きと１８０°反対の方向）にピン（固定）されるようにピン層が形成されている。
したがって、図４（ａ）の矢印ｃ１，ｄ１方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｃ１，ｄ１と反対方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値が磁界の大きさに比例して増大することとなる。
したがって、図４（ａ）の矢印ｃ１，ｄ１方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｃ１，ｄ１と反対方向に磁界が印加された場合には、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄの抵抗値が磁界の大きさに比例して増大することとなる。
また、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆにおける磁界の感度方向は、図４（ｂ）に示すように、これらの各ＧＭＲバー（例えば、１２ｅ−２，１２ｅ−３および１２ｆ−２，１２ｆ−３等）の長手方向の垂直方向で、突部（堤部）１５の第１斜面（傾斜角度はθ）１５ａに沿うＹ軸正方向かつＺ軸負方向（図４（ａ），（ｂ）の矢印ｅ１，ｆ１方向）となっている。
したがって、図４（ａ），（ｂ）の矢印ｅ１，ｆ１方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して減少し、図４（ａ），（ｂ）の矢印ｅ１，ｆ１と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して増大することとなる。
したがって、図４（ａ），（ｂ）の矢印ｅ１，ｆ１方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して減少し、図４（ａ），（ｂ）の矢印ｅ１，ｆ１と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆの抵抗値が磁界の大きさに比例して増大することとなる。
一方、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈにおける磁界の感度方向は、図４（ｃ）に示すように、これらの各ＧＭＲバー（例えば、１２ｅ−２，１２ｅ−３および１２ｆ−２，１２ｆ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第１斜面１５ａに沿うＹ軸負方向かつＺ軸負方向（図４（ａ），（ｃ）の矢印ｇ１，ｈ１方向）となっている。すなわち、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの磁界の感度方向は、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆと１８０°反対方向となっている
したがって、図４（ａ），（ｃ）の矢印ｇ１，ｈ１方向に成分を持つ磁界が印加された場合には、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して減少し、図４（ａ），（ｃ）の矢印ｇ１，ｈ１と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して増大することとなる。
したがって、図４（ａ），（ｃ）の矢印ｇ１，ｈ１方向に成分を持つ磁界が印加された場合には、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して減少し、図４（ａ），（ｃ）の矢印ｇ１，ｈ１と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈの抵抗値は磁界の大きさに比例して増大することとなる。
また、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊにおける磁界の方向は、図４（ｃ）に示すように、これらの各ＧＭＲバー（例えば、１２ｉ−２，１２ｉ−３および１２ｊ−２，１２ｊ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第２斜面（傾斜角度はθ）１５ｂに沿うＹ軸負方向かつＺ軸正方向（図４（ａ），（ｃ）の矢印ｉ１，ｊ１方向）となっている。
したがって、図４（ａ）の矢印ｉ１（ｊ１）方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ｉ１（ｊ１）と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して増大することとなる。
したがって、図４（ａ）の矢印ｉ１（ｊ１）方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して減少し、図４（ａ）の矢印ｉ１（ｊ１）と反対方向に成分を持つ磁界が印加された場合には、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊの抵抗値が磁界の大きさに比例して増大することとなる。
一方、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌにおける磁界の感度方向は、図４（ｂ）に示すように、これらの各ＧＭＲバー（例えば、１２ｋ−２，１２ｋ−３および１２ｌ−２，１２ｌ−３等）の長手方向に対して垂直な方向で、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸正方向かつＺ軸正方向（図４（ａ），（ｂ）の矢印ｋ１，ｌ１方向）となっている。すなわち、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの磁界の感度方向は、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊと１８０°反対方向となっている。
したがって、図４（ａ）の矢印ｋ１（ｌ１）方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｋ１（ｌ１）と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して増大することとなる。
したがって、図４（ａ）の矢印ｋ１（ｌ１）方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して減少し、図４（ａ）の矢印ｋ１（ｌ１）と反対方向に成分を持つ磁界が印加された場合に、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌの抵抗値は磁界の大きさに比例して増大することとなる。
以上のように構成された三軸磁気センサ１０のうちＸ軸方向（図４（ａ）の矢印ａ１，ｂ１方向）の磁気を検出するＸ軸磁気センサは、図５（ａ）（なお、図５（ａ）〜（ｃ）において、各矢印は各ＧＭＲ素子のピン層ＰがＹ軸負方向にピンされたときの磁化の向きが上向きとなるように示している。）に等価回路を示したように、第１〜第４Ｘ軸ＧＭＲ素子１２ａ〜１２ｄがフルブリッヂ接続されることにより構成されている。このような構成において、パッド１３ａおよびパッド１３ｂは定電圧源１４の正極，負極に接続され、電位Ｖｘｉｎ+（本例では３Ｖ）と電位Ｖｘｉｎ-（本例では０（Ｖ））が付与される。そして、パッド１３ｃとパッド１３ｄの電位がそれぞれ電位Ｖｘｏｕｔ+と電位Ｖｘｏｕｔ-として取り出され、その電位差（（Ｖｘｏｕｔ+）−（Ｖｘｏｕｔ-））がセンサ出力Ｖｘｏｕｔとして取り出される。
また、三軸磁気センサ１０のうちＹ１軸方向（図４の矢印ｅ１，ｆ１，ｇ１，ｈ１方向）の磁気を検出するＹ１軸磁気センサは、図５（ｂ）に等価回路を示したように、第１〜第４Ｙ１軸ＧＭＲ素子１２ｅ〜１２ｈがフルブリッヂ接続されることにより構成されている。そして、パッド１３ｅおよびパッド１３ｆは定電圧源１４の正極，負極に接続され、電位Ｖｙ１ｉｎ+（本例では３Ｖ）と電位Ｖｙ１ｉｎ-（本例では０（Ｖ））が付与され、パッド１３ｇとパッド１３ｈの電位差がセンサ出力Ｖｙ１ｏｕｔとして取り出される。
さらに、三軸磁気センサ１０のうちＹ２軸方向（図４の矢印ｉ１，ｊ１，ｋ１，ｌ１方向）の磁気を検出するＹ２軸磁気センサは、図５（ｃ）に等価回路を示したように、第１〜第４Ｙ２軸ＧＭＲ素子１２ｉ〜１２ｌがフルブリッヂ接続されることにより構成されている。そして、パッド１３ｉおよびパッド１３ｊは定電圧源１４の正極，負極に接続され、電位Ｖｙ２ｉｎ+（本例では３Ｖ）と電位Ｖｙ２ｉｎ-（本例では０（Ｖ））が付与され、パッド１３ｋとパッド１３ｌの電位差がセンサ出力Ｖｙ２ｏｕｔとして取り出される。
そして、得られた出力Ｖｘｏｕｔ，Ｖｙ１ｏｕｔおよびＶｙ２ｏｕｔに基づいて、Ｘ軸方向の磁界の成分Ｈｘを下記の（１）式により求めることができる。同様に、Ｙ軸方向の磁界の成分Ｈｙを下記の（２）式により求めることができ、Ｚ軸方向の磁界の成分Ｈｚを下記の（３）式により求めることができる。なお、これらの演算は、例えば基板１１に予め形成されたＬＳＩや、三軸磁気センサ１０に電気接続された別個のＬＳＩチップ等において行われることとなる。
Ｈｘ＝２ｋｘ×Ｖｘｏｕｔ・・・（１）
Ｈｙ＝ｋｙ（Ｖｙ１ｏｕｔ−Ｖｙ２ｏｕｔ）／ｃｏｓθ・・・（２）
Ｈｚ＝ｋｚ（Ｖｙ１ｏｕｔ＋Ｖｙ２ｏｕｔ）／ｓｉｎθ・・・（３）
ただし、θは突部（堤部）１５の各斜面１５ａ，１５ｂの傾斜角度であって、この場合のθは２０°＜θ＜６０°の関係を有する。また、ｋｘ，ｋｙ，ｋｚは比例定数であって、各センサの感度が等しければ、ｋｘ＝ｋｙ＝ｋｚとなる。
Ｈｘ＝２ｋｘ×Ｖｘｏｕｔ・・・（１）
Ｈｙ＝ｋｙ（Ｖｙ１ｏｕｔ−Ｖｙ２ｏｕｔ）／ｃｏｓθ・・・（２）
Ｈｚ＝ｋｚ（Ｖｙ１ｏｕｔ＋Ｖｙ２ｏｕｔ）／ｓｉｎθ・・・（３）
ただし、θは突部（堤部）１５の各斜面１５ａ，１５ｂの傾斜角度であって、この場合のθは２０°＜θ＜６０°の関係を有する。また、ｋｘ，ｋｙ，ｋｚは比例定数であって、各センサの感度が等しければ、ｋｘ＝ｋｙ＝ｋｚとなる。
次に、上述のような構成となる三軸磁気センサ１０の製造方法について、図６〜図１６の断面模式図に基づいて以下に説明する。なお、図６〜図１６において、（ａ）はビア部を示し、（ｂ）はパッド部を示し、（ｃ）はＹ１軸ＧＭＲ部およびＹ２軸ＧＭＲ部を示している。この場合、上述したように、基板１１としては、ＣＭＯＳプロセスにより予めＬＳＩが作り込まれた基板や、予め配線層のみが作り込まれた基板を用いることが望ましい。
この三軸磁気センサ１０の製造方法においては、はじめに、図６に示すように、配線層１１ａが形成された基板（石英基板またはシリコン基板）１１の上に層間絶縁膜（ＳＯＧ：Spin On Glass）１１ｂを塗布することにより平坦化する。次いで、図７に示すように、ビア部とパッド部の上の層間絶縁膜１１ｂをエッチングで取り除き、配線層１１ａを外方に露出させる開口部１１ｃ，１１ｄを作製する。その後、図８に示すように、これらの表面に、例えばＳｉＯ2膜等からなる酸化膜（ＳｉＯｘ、厚み：１５００Å）１１ｅと、例えばＳｉ3Ｎ4膜等からなる窒化膜（ＳｉＮｘ、厚み：５０００Å）１１ｆとをプラズマＣＶＤにより成膜する。そして、これらの上にレジストを塗布した後、ビア部とパッド部に開口を形成するようなパターンにカットする。
次いで、ビア部上およびパッド部上の窒化膜１１ｆをエッチングにより除去した後、レジストを除去すると、図９に示すように、窒化膜１１ｆにはビア部上およびパッド部上に酸化膜１１ｅを外方に露出させる開口部１１ｇ，１１ｈが形成されることになる。なお、この開口部１１ｇ，１１ｈの形成に際しては、酸化膜１１ｅはエッチングしきらずに残存させるようにし、また、開口部１１ｇ，１１ｈの開口幅（径）は開口部１１ｃ，１１ｄの開口幅（径）よりも小さくなるようにする。これは、開口部１１ｃ，１１ｄで層間絶縁膜１１ｂが露出して、水分が配線層やＬＳＩに浸入するのを防止するためである。
その後、図１０に示すように、これら窒化膜１１ｆ、酸化膜１１ｅの上に、例えばＳｉＯ2膜等からなる上層酸化膜（ＳｉＯｘ、厚み：５μｍ）１１ｉをプラズマＣＶＤにより成膜する。次いで、この上層酸化膜１１ｉの上にレジストを塗布してレジスト膜（厚み：５μｍ）１１ｊを形成する。そして、このレジスト膜１１ｊにビア部とパッド部に開口を形成するためのパターンをカットするとともに、Ｙ１軸ＧＭＲ素子およびＹ２軸ＧＭＲ素子の配列用の突部（堤部）１５を形成するためのパターンをカットする。このカット後には、１５０℃の温度で１〜１０分間の熱処理を行って、図１１に示すように、レジスト膜１１ｊのカド部をテーパ状に形成（テーパ化）する。
その後、上層酸化膜１１ｉ及びレジスト膜１１ｊをほぼ同じ比率でエッチングする条件、かつ、このエッチング後に上層酸化膜１１ｉの残存する厚さが最大で約０．５μｍ（約５０００Åとなる条件でドライエッチングを行う。なお、このドライエッチングに際しては、ビア部およびパッド部において上層酸化膜１１ｉの開口幅（径）が窒化膜１１ｆの開口幅（径）よりも大きくならないようにする。
そして、このドライエッチングの終了後に残存するレジスト膜１１ｊを除去することで、図１２に示すように、ＧＭＲ部に上層酸化膜１１ｉからなる突部（堤部）１５が形成されることになる。
そして、このドライエッチングの終了後に残存するレジスト膜１１ｊを除去することで、図１２に示すように、ＧＭＲ部に上層酸化膜１１ｉからなる突部（堤部）１５が形成されることになる。
さらに、この上層酸化膜１１ｉの上にレジストを塗布して、レジストをビア部に開口を形成するためのパターンにカットした後、エッチングを行う。そして、このエッチングで残存したレジストを除去することにより、図１３に示すように、ビア部に開口１１ｋが形成されて、基板１１の最上層の配線層１１ａが外方に露出することになる。なお、このエッチングにおいては、図示例のようにパッド部における配線層１１ａ上の下層シリコン酸化膜１１ｅ及び上層シリコン酸化膜１１ｉを残存させてもよいが、例えば、ビア部と同様に、これら下層シリコン酸化膜１１ｅ及び上層シリコン酸化膜１１ｉも同時に除去してパッド部における配線層１１ａを外方に露出させるとしても構わない。
その後、図１４に示すように、Ｃｒ等の材質からなるリード膜１１ｍ（後に、例えば、図２（ａ）に示すリード膜１２ａ−５，１２ａ−６，１２ａ−７，１２ａ−８，１２ａ−９等をなす）をスパッタリング法、真空蒸着法、イオンプレーティング法などによって、上層酸化膜１１ｉ上およびビア部において露出する配線層１１ａ上に形成する。そして、これらの上層酸化膜１１ｉおよびリード膜１１ｍの上にレジストを塗布して、このレジストをリード膜１１ｍのパターンにカットした後、リード膜１１ｍのエッチングを行う。このエッチング終了後には上層酸化膜１１ｉ上に残存するレジストを除去する。
次いで、このリード膜１１ｍの周囲に前記サイドスペーサ２１を形成するのであるが、その工程の詳細を図１６により説明する。
図１６（ａ）に示すように上層酸化膜１１ｉ上に形成されているリード膜１１ｍに対して、これを覆うようにして、これら上層酸化膜１１ｉおよびリード膜１１ｍの上に図１６（ｂ）に示すようにＣｒ等の非磁性金属からなる導電層２２をＣＶＤ法によって形成する。その後、図１６（ｃ）に示すように、この導電層２２に表面から異方性エッチバックを施して、リード膜１１ｍ及び上層酸化膜１１ｉ上の導電層２２を除去する。このようにして導電層２２に異方性エッチバックを施すと、図１６（ｄ）に示すように、リード膜１１ｍ及び上層酸化膜１１ｉ上の導電層２２は除去されるとともに、リード膜１１ｍの周縁付近の導電層２２は、リード膜１１ｍと上層酸化膜１１ｉとの間の隅部に枠状に残され、この導電層２２の残った部分が前記サイドスペーサ２１となる。
このサイドスペーサ２１を形成する一連の工程のうち、図１６（ｂ）に鎖線で示すように導電層２２の膜厚を厚くしておき、これをエッチバックしてリード膜１１ｍの周縁にのみ残すと、図１６（ｄ）に鎖線で示すように、サイドスペーサ２１の凸円弧面２１ａもよりなだらかなものになる。
このサイドスペーサ２１の凸円弧面２１ａの上層酸化膜１１ｉに対する勾配は、４５度よりもなだらかとすることが好ましい。このように形成するためには、導電層２２の膜厚は、少なくともリード膜１１ｍの厚さの１．２倍から３．０倍とすればよい。導電層２２の膜厚が、リード膜１１ｍの厚さの１．２倍より薄くなるとサイドスペーサ２１の凸円弧面２１ａが急勾配となり、ＧＭＲ素子の膜厚制御が困難となる。導電層２２の膜厚が、リード膜１１ｍの厚さの３．０倍よりも厚くなると製造コストの観点から好ましくない。さらに、サイドスペーサ２１の凸円弧面２１ａの勾配は、２５度から３５度となるように形成するのが好ましく、この場合の導電層２２の膜厚は、リード膜１１ｍの厚さの１．７倍から２．０倍とすればよい。例えば、膜厚３０００Åのリード膜１１ｍを形成した場合には、導電層２２の膜厚は５１００Åから６０００Åとすることで好ましい勾配のサイドスペーサが得られる。
このように形成することで、後述のＧＭＲ多層膜をなだらかな斜面に形成することができ、ＧＭＲ多層膜の膜厚を適切に制御することができる。特に斜面に形成するＧＭＲ多層膜は、斜面にスパッタリングを行うことから膜厚の制御が難しく、サイドスペーサを形成することで膜厚の制御を容易に行うことができるようになる。
図１６（ａ）に示すように上層酸化膜１１ｉ上に形成されているリード膜１１ｍに対して、これを覆うようにして、これら上層酸化膜１１ｉおよびリード膜１１ｍの上に図１６（ｂ）に示すようにＣｒ等の非磁性金属からなる導電層２２をＣＶＤ法によって形成する。その後、図１６（ｃ）に示すように、この導電層２２に表面から異方性エッチバックを施して、リード膜１１ｍ及び上層酸化膜１１ｉ上の導電層２２を除去する。このようにして導電層２２に異方性エッチバックを施すと、図１６（ｄ）に示すように、リード膜１１ｍ及び上層酸化膜１１ｉ上の導電層２２は除去されるとともに、リード膜１１ｍの周縁付近の導電層２２は、リード膜１１ｍと上層酸化膜１１ｉとの間の隅部に枠状に残され、この導電層２２の残った部分が前記サイドスペーサ２１となる。
このサイドスペーサ２１を形成する一連の工程のうち、図１６（ｂ）に鎖線で示すように導電層２２の膜厚を厚くしておき、これをエッチバックしてリード膜１１ｍの周縁にのみ残すと、図１６（ｄ）に鎖線で示すように、サイドスペーサ２１の凸円弧面２１ａもよりなだらかなものになる。
このサイドスペーサ２１の凸円弧面２１ａの上層酸化膜１１ｉに対する勾配は、４５度よりもなだらかとすることが好ましい。このように形成するためには、導電層２２の膜厚は、少なくともリード膜１１ｍの厚さの１．２倍から３．０倍とすればよい。導電層２２の膜厚が、リード膜１１ｍの厚さの１．２倍より薄くなるとサイドスペーサ２１の凸円弧面２１ａが急勾配となり、ＧＭＲ素子の膜厚制御が困難となる。導電層２２の膜厚が、リード膜１１ｍの厚さの３．０倍よりも厚くなると製造コストの観点から好ましくない。さらに、サイドスペーサ２１の凸円弧面２１ａの勾配は、２５度から３５度となるように形成するのが好ましく、この場合の導電層２２の膜厚は、リード膜１１ｍの厚さの１．７倍から２．０倍とすればよい。例えば、膜厚３０００Åのリード膜１１ｍを形成した場合には、導電層２２の膜厚は５１００Åから６０００Åとすることで好ましい勾配のサイドスペーサが得られる。
このように形成することで、後述のＧＭＲ多層膜をなだらかな斜面に形成することができ、ＧＭＲ多層膜の膜厚を適切に制御することができる。特に斜面に形成するＧＭＲ多層膜は、斜面にスパッタリングを行うことから膜厚の制御が難しく、サイドスペーサを形成することで膜厚の制御を容易に行うことができるようになる。
そして、図１６（ｅ）に示すように、スパッタリング法によって、ＧＭＲ素子をなすＧＭＲ多層膜１１ｎ（後に、１２ａ〜１２ｄ，１２ｅ〜１２ｈ，１２ｉ〜１２ｌ等をなす）をこれら上層酸化膜１１ｉおよびリード膜１１ｍ、該リード膜１１ｍの周縁のサイドスペーサ２１のテーパ面２１ａの全面を覆うように形成する（素子形成工程）。
この素子形成工程においては、図２（ｃ）に示したように、基板１１の上にフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃを順次積層することで、前記ＧＭＲ多層膜１１ｎが形成されることになる。
この素子形成工程においては、図２（ｃ）に示したように、基板１１の上にフリー層（自由層、自由磁化層）Ｆ、膜厚が２．８ｎｍ（２８Å）のＣｕからなる導電性のスペーサ層Ｓ、ピン層（固着層、固定磁化層）Ｐ、及び、膜厚が２．５ｎｍ（２５Å）のタンタル（Ｔａ）又はチタン（Ｔｉ）からなるキャッピング層Ｃを順次積層することで、前記ＧＭＲ多層膜１１ｎが形成されることになる。
また、この工程におけるフリー層Ｆは、基板１１の直上に形成された膜厚が８ｎｍ（８０Å）のＣｏＺｒＮｂアモルファス磁性層１２ａ−２１、膜厚が３．３ｎｍ（３３Å）のＮｉＦｅ磁性層１２ａ−２２、及び、膜厚が１．２ｎｍ（１２Å）のＣｏＦｅ層１２ａ−２３を順次積層することで形成される。
さらに、この工程におけるピン層Ｐは、膜厚が３．２ｎｍ（３２Å）の第１ＣｏＦｅ磁性層１２ａ−２５、膜厚が０．５ｎｍ（５Å）のＲｕ層１２ａ−２６、膜厚が２．２ｎｍ（２２Å）の第２ＣｏＦｅ磁性層１２ａ−２７、及び、Ｐｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の反強磁性膜１２ａ−２８を順次積層することで形成される。
さらに、この工程におけるピン層Ｐは、膜厚が３．２ｎｍ（３２Å）の第１ＣｏＦｅ磁性層１２ａ−２５、膜厚が０．５ｎｍ（５Å）のＲｕ層１２ａ−２６、膜厚が２．２ｎｍ（２２Å）の第２ＣｏＦｅ磁性層１２ａ−２７、及び、Ｐｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の反強磁性膜１２ａ−２８を順次積層することで形成される。
その後、ＧＭＲ多層膜１１ｎを形成した基板１１に永久棒磁石アレー１６（図１７参照）を近接させて、後述する規則化熱処理（ピニング処理）を行い、ピン層Ｐの磁化の向きを固定させる（規則化熱処理工程）。
そして、ＧＭＲ多層膜１１ｎの表面上に、任意の厚さ、例えば平坦部で２μｍの厚みとなるようにレジストを塗布し、このレジストの表面にマスクを配置して、焼き付け、現像処理を行って不必要なレジストを取り除き、後に得られるＧＭＲ多層膜１１ｎと同じパターンを有するレジスト膜を形成する。その際、突部（堤部）１５でのエッチングを適切に行い、突部（堤部）１５の断面形状を整えるためにレジストをテーパ化する。この後、レジスト膜で保護されていない部分のＧＭＲ多層膜１１ｎを、イオンミリングにより除去し、ＧＭＲ多層膜１１ｎを所定の形状（例えば、複数の狭幅の帯状体の形状）に形成する。なお、このイオンミリングでは、ビア部においてＧＭＲ多層膜１１ｎ及びリード膜１１ｍの双方が残るようにしており、これによってビア部の縁におけるリード膜１１ｍの断線を予防することができる。
そして、ＧＭＲ多層膜１１ｎの表面上に、任意の厚さ、例えば平坦部で２μｍの厚みとなるようにレジストを塗布し、このレジストの表面にマスクを配置して、焼き付け、現像処理を行って不必要なレジストを取り除き、後に得られるＧＭＲ多層膜１１ｎと同じパターンを有するレジスト膜を形成する。その際、突部（堤部）１５でのエッチングを適切に行い、突部（堤部）１５の断面形状を整えるためにレジストをテーパ化する。この後、レジスト膜で保護されていない部分のＧＭＲ多層膜１１ｎを、イオンミリングにより除去し、ＧＭＲ多層膜１１ｎを所定の形状（例えば、複数の狭幅の帯状体の形状）に形成する。なお、このイオンミリングでは、ビア部においてＧＭＲ多層膜１１ｎ及びリード膜１１ｍの双方が残るようにしており、これによってビア部の縁におけるリード膜１１ｍの断線を予防することができる。
次に、レジスト膜を除去し、図１５に示すように、外方に露出する酸化膜１１ｅ、上層酸化膜１１ｉ、リード膜１１ｍ及びＧＭＲ多層膜１１ｎの上に、例えばＳｉＯ２膜等の酸化膜（厚み：１５００Å）およびＳｉ3Ｎ4膜等の窒化膜（厚み：５０００Å）からなるシリコン保護膜１１ｏをプラズマＣＶＤで成膜し、さらにシリコン保護膜１１ｏの上にポリイミド膜１１ｐを成膜する。これにより、これらポリイミド膜１１ｐおよび前述したシリコン保護膜１１ｏによって保護膜が形成されることになる。
そして、パッド部上のポリイミド膜１１ｐをマスクとして、パッド部の配線層１１ａ上のシリコン保護膜１１ｏおよび酸化膜１１ｅをエッチングにより除去してパッド部を開口して、露出する配線層１１ａからなる電極パッドを形成し、最後に基板１１を切断する。以上により、図１に示した三軸磁気センサ１０の製造が完了する。
そして、パッド部上のポリイミド膜１１ｐをマスクとして、パッド部の配線層１１ａ上のシリコン保護膜１１ｏおよび酸化膜１１ｅをエッチングにより除去してパッド部を開口して、露出する配線層１１ａからなる電極パッドを形成し、最後に基板１１を切断する。以上により、図１に示した三軸磁気センサ１０の製造が完了する。
なお、上述した保護膜および電極パッドの形成は、上記実施形態の手順に限ることはない。すなわち、例えばシリコン保護膜１１ｏを成膜した後に、パッド部上のシリコン保護膜１１ｏをエッチングにより除去してパッド部を開口してパッド部の配線層１１ａを露出させる。次いで、これらシリコン保護膜１１ｏおよび配線層１１ａの上にポリイミド膜１１ｐを成膜して保護膜を形成する。最後に、パッド部上のポリイミド膜１１ｐをエッチングにより除去してパッド部の配線層１１ａを再度露出させて、この配線層１１ａからなる電極パッドを形成するとしてもよい。
そして、前述した規則化熱処理（ピニング処理）は、図１７，１８（なお、図１７においては永久棒磁石片を５個だけ図示している）に示すように、ＧＭＲ多層膜１１ｎを形成した表面とは反対側となる基板１１の裏面側に永久棒磁石アレー（マグネットアレー）１６を配置し、これら基板１１および永久棒磁石アレー１６を真空中で２６０℃〜２９０℃に加熱し、その状態で４時間ほど放置することにより行う。
すなわち、はじめに、隣接する永久棒磁石片の下端の極性が互いに異なるように格子状に配列された永久棒磁石アレー（マグネットアレー）１６を用意する。この後、基板１１の中心部で永久棒磁石片１６ａ（下端部がＮ極となる）が配列されるように、かつ、基板１１の外側で永久棒磁石片１６ａの上下左右の領域上に永久棒磁石片１６ｂ，１６ｃ，１６ｄ，１６ｅ（下端部がＳ極となる）が配列されるように永久棒磁石アレー１６を配置する。
すなわち、はじめに、隣接する永久棒磁石片の下端の極性が互いに異なるように格子状に配列された永久棒磁石アレー（マグネットアレー）１６を用意する。この後、基板１１の中心部で永久棒磁石片１６ａ（下端部がＮ極となる）が配列されるように、かつ、基板１１の外側で永久棒磁石片１６ａの上下左右の領域上に永久棒磁石片１６ｂ，１６ｃ，１６ｄ，１６ｅ（下端部がＳ極となる）が配列されるように永久棒磁石アレー１６を配置する。
これにより、基板１１の中心部の上に配置された永久棒磁石片１６ａのＮ極から、このＮ極に隣接して基板１１の外側に配置された永久棒磁石片１６ｂ，１６ｃ，１６ｄ，１６ｅのＳ極に向かう９０°ずつ方向が異なる磁界Ｈ（図１７の点線矢印）が形成され、磁界Ｈは、永久棒磁石片１６ａのＮ極から各ＧＭＲ素子（例えば、図１７のＸ軸ＧＭＲ素子１２ａ〜１２ｄ）に到達することになる。
そして、磁界Ｈを利用して、真空中で２６０℃〜２９０℃に加熱し、その状態で４時間ほど放置した後には、例えば図３（ｂ）に示すように、第２ＣｏＦｅ磁性層１２ａ−２７の磁化の向きが、磁界Ｈと逆向きの状態で反強磁性膜１２ａ−２８に交換結合的に裏打ちされて固定されることになる。また、第１ＣｏＦｅ磁性層１２ａ−２５の磁化の向きは、第２ＣｏＦｅ磁性層１２ａ−２７との反強磁性的な結合によって磁界Ｈと同じ向きの状態で固定されることになる。
この結果、図４に示したように、第１Ｘ軸ＧＭＲ素子１２ａおよび第２Ｘ軸ＧＭＲ素子１２ｂにおいては、Ｘ軸正方向、すなわち、図４（ａ）のａ１，ｂ１方向にピン層Ｐの磁化の向きが固定され、第３Ｘ軸ＧＭＲ素子１２ｃおよび第４Ｘ軸ＧＭＲ素子１２ｄにおいては、Ｘ軸負方向、すなわち、図４（ａ）のｃ１，ｄ１方向にピン層Ｐの磁化の向きが固定されることとなる。
一方、第１Ｙ１軸ＧＭＲ素子１２ｅおよび第２Ｙ１軸ＧＭＲ素子１２ｆにおいては、突部（堤部）１５の第１斜面１５ａに沿うＹ軸正方向、すなわち、図４（ｂ）の矢印ｅ１，ｆ１方向にピン層Ｐの磁化の向きが固定されることとなる。また、第３Ｙ１軸ＧＭＲ素子１２ｇおよび第４Ｙ１軸ＧＭＲ素子１２ｈにおいては、突部（堤部）１５の第１斜面１５ａに沿うＹ軸負方向、すなわち、図４（ｃ）の矢印ｇ１，ｈ１方向にピン層Ｐの磁化の向きが固定されることとなる。
さらに、第１Ｙ２軸ＧＭＲ素子１２ｉおよび第２Ｙ２軸ＧＭＲ素子１２ｊにおいては、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸負方向、すなわち、図４（ｃ）の矢印ｉ１，ｊ１方向にピン層Ｐの磁化の向きが固定されることとなる。
また、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌにおいては、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸正方向、すなわち、図４（ｂ）の矢印ｋ１，ｌ１方向にピン層Ｐの磁化の向きが固定されることとなる。
また、第３Ｙ２軸ＧＭＲ素子１２ｋおよび第４Ｙ２軸ＧＭＲ素子１２ｌにおいては、突部（堤部）１５の第２斜面１５ｂに沿うＹ軸正方向、すなわち、図４（ｂ）の矢印ｋ１，ｌ１方向にピン層Ｐの磁化の向きが固定されることとなる。
ここで、本実施形態のようにリード膜の側面と基板上面との隅部を埋めるようにサイドスペーサ２１を設けた場合と、従来のようにサイドスペーサがないためにＧＭＲに段差が生じる場合とで、Ｘ軸ＧＭＲ素子、Ｙ１軸ＧＭＲ素子、Ｙ２軸ＧＭＲ素子の各ＧＭＲ素子のヒステリシス特性を比較する試験を行った。
図１９，２０のグラフは、各ＧＭＲ素子のヒステリシス特性を示し、その横軸は各ＧＭＲ素子のヒステリシス値［μＴ］を示している。また、グラフの縦軸は各ＧＭＲ素子の全体の試験数を１００とした場合の度数［％］を示している。ここで、ヒステリシス値とは、外部の磁場の強さを変化させた時の出力を示すヒステリシス曲線において、出力が０となる時の正の磁場と負の磁場との強さの差とする。
図１９，２０のグラフは、各ＧＭＲ素子のヒステリシス特性を示し、その横軸は各ＧＭＲ素子のヒステリシス値［μＴ］を示している。また、グラフの縦軸は各ＧＭＲ素子の全体の試験数を１００とした場合の度数［％］を示している。ここで、ヒステリシス値とは、外部の磁場の強さを変化させた時の出力を示すヒステリシス曲線において、出力が０となる時の正の磁場と負の磁場との強さの差とする。
そして、従来の場合のヒステリシス値の分布は、図２０に示すように、Ｘ軸ＧＭＲ素子、Ｙ１軸ＧＭＲ素子、Ｙ２軸ＧＭＲ素子の各ＧＭＲ素子のいずれにおいても３．５〜４．０［μＴ］の付近で１０〜１１［％］と集中している。また、この分布にはバラツキ（分布の広がり）があり、分布範囲は少なくとも０．５［μＴ］から１３．０［μＴ］まで広がっている。
一方、本実施形態の場合のヒステリシス値の分布は、図２９に示すように、各ＧＭＲ素子のいずれにおいても、２．０〜２．５[μＴ]の付近で１２〜１４［％］と従来の場合よりも高い度数で集中している。また、ヒステリシス値の分布範囲も０．５［μＴ］から９［μＴ］までの間にほぼ収まっており、従来の場合と比較して分布のバラツキが少ない。
以上のように、この三軸磁気センサ１０によれば、各ＧＭＲ素子において、リード膜の周縁に、該リード膜の側面と基板の上層酸化膜の上面との間の隅部を埋めるようにサイドスペーサ２１が形成されているので、その上に積層されるＧＭＲバーは、リード膜２１の上面から上層酸化膜の上面に至る間がサイドスペーサ２１の上面に沿って形成されることになり、該サイドスペーサ２１の上面形状がリード膜の上面からなだらかな凸円弧面２１ａに形成されていることから、その上のＧＭＲバーもリード膜の上面から上層酸化膜の上面に至るまでなだらかな凸円弧面で形成されることになる。したがって、ＧＭＲバーに断線等の原因となる鋭利な段差が発生することが防止される。
この場合、サイドスペーサ２１は、ＣＶＤ法によって化学的に形成されていることから、リード膜と上層酸化膜との間の段差の部分の形状被覆性に優れており、このＣＶＤ法による膜形成と異方性エッチングとを組み合わせることにより、サイドスペーサ２１の膜厚を適宜のものに制御することができ、その膜厚制御によってサイドスペーサ２１のテーパ角を各リード膜の周縁でほぼ等しく制御することができる。これにより、平坦面及び斜面のいずれにもほぼ同じテーパ角でサイドスペーサ２１を形成することができ、その上に積層されるＧＭＲバーの磁気特性をほぼ一定にして、ヒステリシス特性のばらつきの発生を抑制することができる。したがって、このサイドスペーサ２１の存在により、ヒステリシス特性に優れた磁気センサを得ることができるものである。
なお、上記実施形態では、サイドスペーサとなる導電層をＣＶＤ法によって形成したが、スパッタリング等のＰＶＤ法によって成膜してもよい。
また、上記実施形態のサイドスペーサ２１は、リード膜１１ｍと同じ非磁性材料のＣｒにより形成したが、これに限らない。例えば、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｚｎ、Ａｌ、Ｃｕなどが挙げられる。この中で半導体プロセスとのマッチングの観点を考慮すると、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）が好ましい非磁性金属として挙げられる。さらに、リード膜１１ｍと接続することから、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）またはこれらの合金から形成される電気抵抗の低い材料がより好ましく、特にＡｌ（アルミニウム）が好ましい。また、サイドスペーサとして用いる材料は、リード膜１１ｍと同程度の電気抵抗を有する導電性材料で形成されることが好ましい。
このように非磁性金属でサイドスペーサを形成することで、リード膜に磁区が発生することを抑えることもでき、ヒステリシス特性が改善する。なお、非磁性とは、外部磁界を取り去ったときに磁化せず、かつ磁気センサとして機能できるようにＧＭＲバーに磁気的な影響を与えにくい性質をいい、強磁性及び反強磁性の物質を除く意味で用いている。すなわち、反磁性、常磁性の物質ならば非磁性となり得る。
また、上記実施形態のサイドスペーサ２１は、リード膜１１ｍと同じ非磁性材料のＣｒにより形成したが、これに限らない。例えば、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｚｎ、Ａｌ、Ｃｕなどが挙げられる。この中で半導体プロセスとのマッチングの観点を考慮すると、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）が好ましい非磁性金属として挙げられる。さらに、リード膜１１ｍと接続することから、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）またはこれらの合金から形成される電気抵抗の低い材料がより好ましく、特にＡｌ（アルミニウム）が好ましい。また、サイドスペーサとして用いる材料は、リード膜１１ｍと同程度の電気抵抗を有する導電性材料で形成されることが好ましい。
このように非磁性金属でサイドスペーサを形成することで、リード膜に磁区が発生することを抑えることもでき、ヒステリシス特性が改善する。なお、非磁性とは、外部磁界を取り去ったときに磁化せず、かつ磁気センサとして機能できるようにＧＭＲバーに磁気的な影響を与えにくい性質をいい、強磁性及び反強磁性の物質を除く意味で用いている。すなわち、反磁性、常磁性の物質ならば非磁性となり得る。
また、上記実施形態においては、ピン層Ｐを構成する第１ＣｏＦｅ磁性層の磁化の向きは、規則化熱処理において付与する磁界Ｈと同じ向きの状態で固定されるとしたが、例えば逆向きに固定されるとしても構わない。
さらに、上記実施形態において、Ｙ１軸ＧＭＲ素子およびＹ２軸ＧＭＲ素子のＧＭＲバーは、同一の突部１５に配置されるとしたが、少なくとも相互に異なる方向に傾斜する斜面に配置されていればよく、例えば別個の突部に配置されるとしても構わない。
また、上記実施形態においては、基板１１の平坦面上、相互に異なる方向に傾斜する第１斜面１５ａ及び第２斜面１５ｂにそれぞれＧＭＲ素子を配置して三軸方向の磁気を検出する磁気センサについて述べたが、これに限ることはなく、例えば二軸方向あるいは一軸方向の磁気を検出する磁気センサにも適用することができる。
さらに、上記実施形態において、Ｙ１軸ＧＭＲ素子およびＹ２軸ＧＭＲ素子のＧＭＲバーは、同一の突部１５に配置されるとしたが、少なくとも相互に異なる方向に傾斜する斜面に配置されていればよく、例えば別個の突部に配置されるとしても構わない。
また、上記実施形態においては、基板１１の平坦面上、相互に異なる方向に傾斜する第１斜面１５ａ及び第２斜面１５ｂにそれぞれＧＭＲ素子を配置して三軸方向の磁気を検出する磁気センサについて述べたが、これに限ることはなく、例えば二軸方向あるいは一軸方向の磁気を検出する磁気センサにも適用することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上記実施形態においては、ピン層Ｐを構成する２つのＣｏＦｅ磁性層にＲｕ層を挟み込んだＳＡＦ（Synthetic antiferromagnetic）構造のＧＭＲ素子について説明したが、これに限ることはなく、例えば、リード膜となるバイアス磁石膜に、Ｒｕ層を有しない構成のＧＭＲ素子を積層したものにも適用することができる。また、ＧＭＲ多層膜の上に、ＳｉＯ２膜等の酸化膜およびＳｉ3Ｎ4膜等の窒化膜からなるシリコン保護膜１１ｏを形成した後に、その上にポリイミド膜１１ｐを設けたが、シリコン保護膜１１ｃをなくして、ポリイミド膜１１ｐのみ設ける構成としてもよい。
１０…三軸磁気センサ、１１…基板、１２ａ〜１２ｄ…Ｘ軸ＧＭＲ素子、１２ｅ〜１２ｈ…Ｙ１軸ＧＭＲ素子、１２ｉ〜１２ｌ…Ｙ２軸ＧＭＲ素子、１２ａ−１〜１２ａ−４…ＧＭＲバー（磁性膜）、１２ａ−５〜１２ａ−９…リード膜、１２ａ−２５…第１ＣｏＦｅ磁性層（第１磁性層）、１２ａ−２６…Ｒｕ層、１２ａ−２７…第２ＣｏＦｅ磁性層（第２磁性層）、１２ａ−２８…反強磁性膜（反強磁性層）、１５ａ…第１斜面、１５ｂ…第２斜面、１６…永久棒磁石アレー（マグネットアレー）、２１…サイドスペーサ、２１ａ…凸円弧面、２２…導電層、Ｆ…フリー層、Ｈ…磁界、Ｐ…ピン層、Ｓ…スペーサ層（導電層）
Claims (4)
- 基板上に形成された磁気抵抗効果を有する磁性膜の抵抗値から磁界の大きさを検出する磁気センサであって、
前記基板上に、非磁性かつ導電性材料からなる複数のリード膜が形成されるとともに、
これらリード膜の間を直列に接続する複数の前記磁性膜が、各々の両端部において前記リード膜と積層状態をなすように形成され、
該磁性膜が積層されている部分の前記リード膜の周縁に、該リード膜の側面と基板上面との間の隅部を埋める非磁性かつ導電性材料からなるサイドスペーサが設けられ、
前記磁性膜は、該サイドスペーサ及び前記リード膜の上に形成されていることを特徴とする磁気センサ。
- 前記サイドスペーサは、リード膜の上面から基板上面にかけて凸円弧面に形成されていることを特徴とする請求項１記載の磁気センサ。
- 前記基板の表面に、前記基板の厚さ方向に直交する平坦面と該平坦面に対して傾斜する斜面とが形成され、
前記リード膜及び前記磁性膜は、前記平坦面上及び前記斜面上にそれぞれ配置されていることを特徴とする請求項１又は２記載の磁気センサ。 - 請求項１から請求項３のいずれか一項に記載の磁気センサを製造する方法であって、
基板の上面に非磁性かつ導電性材料からなるリード膜を形成する工程と、該リード膜の上面に被さるようにして基板の上面を覆う非磁性かつ導電性材料からなる導電層を形成する工程と、該導電層に前記基板の上面を露出させるまで異方性エッチングを施すことにより、リード膜の周縁に前記導電層の一部が残ってなるサイドスペーサを形成する工程とを有することを特徴とする磁気センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275682A JP5071042B2 (ja) | 2007-10-23 | 2007-10-23 | 磁気センサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275682A JP5071042B2 (ja) | 2007-10-23 | 2007-10-23 | 磁気センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009105225A JP2009105225A (ja) | 2009-05-14 |
| JP5071042B2 true JP5071042B2 (ja) | 2012-11-14 |
Family
ID=40706624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007275682A Expired - Fee Related JP5071042B2 (ja) | 2007-10-23 | 2007-10-23 | 磁気センサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5071042B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8836327B2 (en) | 2011-12-07 | 2014-09-16 | Texas Instruments Incorporated | Micro-fabricated atomic magnetometer and method of forming the magnetometer |
| JP7107330B2 (ja) * | 2020-03-27 | 2022-07-27 | Tdk株式会社 | 磁気センサおよびその製造方法 |
| CN118696626A (zh) * | 2022-02-09 | 2024-09-24 | Tdk株式会社 | 传感器元件及其制造方法 |
| JP2023125569A (ja) * | 2022-02-28 | 2023-09-07 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置、電子機器及び記憶装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224218A (ja) * | 1984-04-20 | 1985-11-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6146051A (ja) * | 1984-08-10 | 1986-03-06 | Sony Corp | 配線方法 |
| JP2969764B2 (ja) * | 1990-04-03 | 1999-11-02 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP4085859B2 (ja) * | 2002-03-27 | 2008-05-14 | ヤマハ株式会社 | 磁気センサおよびその製造方法 |
| JP5089853B2 (ja) * | 2004-07-16 | 2012-12-05 | ヤマハ株式会社 | 磁気センサの製造方法 |
| JP4961736B2 (ja) * | 2005-12-05 | 2012-06-27 | ヤマハ株式会社 | 磁気センサの製造方法 |
-
2007
- 2007-10-23 JP JP2007275682A patent/JP5071042B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009105225A (ja) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5292726B2 (ja) | 磁気センサ及びその製造方法 | |
| JP2008270471A (ja) | 磁気センサ及びその製造方法 | |
| JP5686635B2 (ja) | 磁気センサ及びその製造方法 | |
| JP4614061B2 (ja) | 巨大磁気抵抗効果素子を用いた磁気センサ及び同磁気センサの製造方法 | |
| JP5298404B2 (ja) | 三軸磁気センサおよびその製造方法 | |
| JP2009085953A (ja) | 磁気デバイスの製造方法および磁場角度センサの製造方法 | |
| JP2008286739A (ja) | 磁界検出器及び回転角度検出装置 | |
| JP5071042B2 (ja) | 磁気センサ及びその製造方法 | |
| JP5476518B2 (ja) | 磁気センサの製造方法 | |
| JP4735305B2 (ja) | 三軸磁気センサおよびその製造方法 | |
| JP5045273B2 (ja) | 磁気センサの製造方法 | |
| JP4946591B2 (ja) | 磁気センサ | |
| JP2008309633A (ja) | 磁気センサ | |
| JPWO2017221896A1 (ja) | トンネル磁気抵抗素子及びその製造方法 | |
| JP2008309634A (ja) | 磁気センサ | |
| JP2011007801A (ja) | 磁気センサ | |
| JP6594806B2 (ja) | 磁気センサ | |
| JP4735304B2 (ja) | 三軸磁気センサおよびその製造方法 | |
| JP2008309567A (ja) | 磁気センサ及びその製造方法 | |
| JP5633384B2 (ja) | スピン伝導素子 | |
| JP2009014448A (ja) | 磁気センサ及びその製造方法 | |
| JP2007064692A (ja) | 巨大磁気抵抗効果素子を用いた磁気センサ及び同磁気センサの製造方法 | |
| JP2012195373A (ja) | 磁気デバイス及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5071042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |