JP5061951B2 - Manufacturing method of optical semiconductor device - Google Patents
Manufacturing method of optical semiconductor device Download PDFInfo
- Publication number
- JP5061951B2 JP5061951B2 JP2008044782A JP2008044782A JP5061951B2 JP 5061951 B2 JP5061951 B2 JP 5061951B2 JP 2008044782 A JP2008044782 A JP 2008044782A JP 2008044782 A JP2008044782 A JP 2008044782A JP 5061951 B2 JP5061951 B2 JP 5061951B2
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- film
- etching
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体装置の製造方法に関し、特に、リッジ(又はメサ)を熱硬化性樹脂で埋め込んだ光半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing an optical semiconductor device, and more particularly to a method for manufacturing an optical semiconductor device in which a ridge (or mesa) is embedded with a thermosetting resin.
「リッジ」又は「メサ」状の半導体層を、ベンゾサイクロブテン等の熱硬化性樹脂で埋め込んだ光半導体装置(発光素子、受光素子、及び光変調器等)がある。 There is an optical semiconductor device (a light emitting element, a light receiving element, an optical modulator, or the like) in which a “ridge” or “mesa” semiconductor layer is embedded with a thermosetting resin such as benzocyclobutene.
このような光半導体装置は、電極を担持する埋め込み層が誘電率の低い熱硬化性樹脂で形成されているため寄生容量が小さく、高速動作に適している。 Such an optical semiconductor device has a small parasitic capacitance and is suitable for high-speed operation because the buried layer supporting the electrode is formed of a thermosetting resin having a low dielectric constant.
光半導体装置の製造に用いられる熱硬化性樹脂は、加熱により分子構造が網状又は三次元構造に変化して硬化するが、最初は低分子量の液体である。従って、リッジ等が形成され凹凸の激しい基板表面に、液状の熱硬化性樹脂を塗布し、その後、加熱するだけで、容易に、光半導体装置を平坦化することができる。 A thermosetting resin used in the manufacture of an optical semiconductor device is cured by heating to change the molecular structure into a network or a three-dimensional structure, but is initially a low molecular weight liquid. Therefore, the optical semiconductor device can be easily flattened simply by applying a liquid thermosetting resin to the substrate surface having ridges and the like where the unevenness is severe and then heating.
特に、ベンゾサイクロブテン(Benzocyclobutene;以下、BCBと略す)で埋め込まれた光半導体装置は、長期信頼性が高く又埋め込み層の平坦性に優れている(特許文献1及び2)。 In particular, an optical semiconductor device embedded with benzocyclobutene (hereinafter abbreviated as BCB) has high long-term reliability and excellent flatness of the embedded layer (Patent Documents 1 and 2).
尚、「リッジ」及び「メサ」とは、半導体基板上に設けられた凸部が半導体基板に平行に伸びている構造体のことを意味する。そして、「リッジ」とは、発光素子の活性層や受光素子の光吸収層等の能動層を含まない半導体積層構造によって形成された凸部のことである。一方、「メサ」とは、このような能動層を含む半導体積層構造によって形成された凸部のことである。
図1乃至図6は、ベンゾサイクロブテン(BCB)で埋め込まれた半導体レーザ装置の製造手順を説明する工程断面図である。 1 to 6 are process cross-sectional views for explaining a manufacturing procedure of a semiconductor laser device embedded with benzocyclobutene (BCB).
まず、有機金属気相成長法等により、半導体基板2の上に、バッファー層(図示せず)と、活性層4と、上部クラッド6と、コンタクト層8からなる半導体積層構造を成長する。ここで、バッファー層は、下部クラッド層としても機能する。
First, a semiconductor multilayer structure including a buffer layer (not shown), an
次に、この半導体積層構造の表面に、リッジ12となることが予定されている領域の両側で開口した、例えば、SiO2製のエッチングマスク10を形成する。
Next, an
このエッチングマスク10を保護膜として、例えば、誘導結合型反応性イオンエッチング(ICP-RIE:Inductive Coupled Plasma-Reactive Ion Etching)によって、上記半導体積層構造を活性層の近傍までエッチングして、一対の凹部14を形成する(図1(a)参照)。この一対の凹部14によって挟まれた領域が、リッジ12となる。尚、図1乃至図6は、このリッジ12に平行な方向から見た工程断面図である。
Using this
次に、エッチングマスク10を除去し、リッジ12が形成された半導体基板2の全面にSiO2製のパッシベーション膜16を形成する。このパッシベーション膜16は、半導体の表面リーク電流を低減させるためのものである。
Next, the
その後、パッシベーション膜16で覆われた半導体基板2の全面に、液状のBCB(ベンゾサイクロブテン)を塗布し、その後250℃に加熱して硬化させ、BCB層18を形成する(図1(b)参照)。
Thereafter, liquid BCB (benzocyclobutene) is applied to the entire surface of the
次に、このBCB層18の上に、リッジ12及び凹部14からなる領域の上部で開口するフォトレジスト膜20を形成する(図2(a)参照)。
Next, a
次に、このフォトレジスト膜20を保護膜として、CF4とO2の混合ガスを反応ガスとする反応性イオンエッチング(RIE; Reactive Ion Etching)によって、リッジ12及び凹部14の上部に配置されたBCB層18をエッチングして、リッジ12の頂上を覆うパッシベーション膜16を露出させる。(図2(b)参照)。
Next, the
次に、フォトレジスト膜20を除去する(図3(a)参照)。
Next, the
次に、10:1バッファーフッ酸(半導体用40%含有フッ化アンモニウム水溶液(ダイキン工業社製)と半導体用50%含有フッ酸水溶液(ダイキン工業社製)を、10対1の体積比で混合した薬液;以下、10:1BHFと呼ぶ)によって、リッジ12の頂上すなわちコンタクト層8を覆うパッシベーション膜16を除去し、コンタクトホール17を完成する(図3(b)参照)。
Next, 10: 1 buffer hydrofluoric acid (40% ammonium fluoride aqueous solution for semiconductor (manufactured by Daikin Industries) and 50% hydrofluoric acid aqueous solution for semiconductor (manufactured by Daikin Industries) are mixed at a volume ratio of 10: 1. The
次に、コンタクトホール17を形成した半導体基板2の全面に、P−CVD法(Plasma-enhanced Chemical Vapor Deposition)によりSiN膜28を形成する。その後、このSiN膜28の上に、コンタクト層8を中心に含む領域の上部が開口しているフォトレジスト膜20´を形成する(図4(a)参照)。
Next, a
尚、SiN膜28は、後述するパッド電極32とBCB層18の密着をよくするためのものである。
The SiN
次に、このフォトレジスト膜20´をエッチングマスクとして、上記SiN膜28をエッチングして、コンタクト層8を露出させる。その後、このフォトレジスト膜20´を再利用して、コンタクト層8の上に(コンタクト電極となる)金属膜22(例えば、P型のコンタクト層に対してはAu/Zn/Au)を、リフトオフ法によって形成する。この際、金属膜22をBCB層18から食み出すように形成して、コンタクト層8の全面が金属膜22によって確実に覆われるようにする。(図4(b)参照)。
Next, using the
更に、半導体基板2の裏面に、裏面電極(図示せず)となる金属膜(例えば、N型の基板にはAuGe/Ni/Au)を堆積する。その後、例えば、半導体基板2を350℃に加熱して夫々の金属膜と半導体層を反応させて、コンタクト電極26及び裏面電極27を形成する(図5(a))。
Further, a metal film (for example, AuGe / Ni / Au for an N-type substrate) to be a back electrode (not shown) is deposited on the back surface of the
次に、コンタクト電極26と絶縁膜28が形成された半導体基板2の全面に、例えばAuからなる金属膜(図示せず)を堆積し、鍍金用電極とする。その後、パッド電極の形成予定領域で開口した鍍金用フォトレジスト膜30を、この鍍金用電極の上に形成する(図5(b))。
Next, a metal film (not shown) made of, for example, Au is deposited on the entire surface of the
このパッド電極32には、半導体レーザ装置の完成後、駆動電流が流れるリード線が接続される。
The
次に、鍍金用フォトレジスト膜30で覆われていない鍍金用電極の上に、例えば、Auを鍍金して、パッド電極32を形成する。その後、鍍金用フォトレジスト膜30とパッド電極32から食み出した鍍金用電極を除去する(図6)。
Next, for example, Au is plated on the plating electrode not covered with the plating
最後に、半導体基板2を劈開して、光共振器の端面を形成し、半導体レーザ装置を完成する。
Finally, the
以上のような手順に従って、リッジ(又はメサ)を熱硬化性樹脂で埋め込んだ光半導体装置は製造される。 According to the above procedure, an optical semiconductor device in which a ridge (or mesa) is embedded with a thermosetting resin is manufactured.
ところで、図2(b)を参照して説明したBCB層18のエッチング工程では、以後の工程で支障が生じないように、パッシベーション膜16が露出した後も暫時エッチングを継続してリッジ12の頂上を覆うパッシベーション膜16を完全に露出させる。すなわち、オーバーエッチングを実施する。このため、リッジ12に隣接するBCB層18の表面は、図3(a)に示すように、リッジ12の頂上19(コンタクト層8の表面)より少し低くなる。
By the way, in the etching process of the
その後、図3(b)を参照して説明したように、リッジ12の頂上19を覆うパッシベーション膜16を10:1BHF等のエッチング液で除去するが、この時もコンタクト層8の表面が完全に露出するように、パッシベーション膜16をオーバーエッチングする。
Thereafter, as described with reference to FIG. 3B, the
上述したBCB層18のオーバーエッチングにより、図3(a)に示すようにリッジ12の側面を覆うパッシベーション膜16の上端が、BCB層18の上に露出する。この露出したパッシベーション膜16は、その後の10:1BHF等によるオーバーエッチングにより完全に除去され、更には、BCB層18に埋もれた部分も一部除去される。このため、リッジ12の上部側面34が裸になる(図3(b)参照)。
Due to the overetching of the
この裸になった上部側面34は、その後の工程で、種々の薬液に晒される。例えば、図4(a)乃至図5(a)を参照して説明した、コンタクト電極26を形成する工程では、金属膜22を堆積する前に、コンタク層8の表面を塩酸や硫酸等の薬液によって洗浄する。この際、裸になったリッジ12の上部側面34も、これらの薬液に晒される。
The naked
また、図5(b)を参照して説明した鍍金用フォトレジスト膜30を形成する工程では、リッジ12の上部側面34が、アルカリ性のフォトレジスト除去液に晒される。
Further, in the step of forming the
リッジ12の上部側面34は、これら薬液によって除々に侵食され、最終的には、図5(b)のように、コンタクト層8を含むリッジ12の先端部(頂上及びその近傍)が痩せ細ってしまう(所謂、エッチオフ現象)。従って、装置抵抗が増大する等の装置特性の劣化が生じる。
The
このような、エッチオフ現象は、GaAsを主成分とする半導体材料によって形成された光半導体装置(GaAs系光半導体装置)で特に顕著である。但し、InPを主成分とする半導体材料によって形成された光半導体装置(InP系光半導体装置)等、他の半導体を主成分とする半導体材料によって形成された光半導体装置でも、このエッチオフ現象は発現する。 Such an etch-off phenomenon is particularly remarkable in an optical semiconductor device (GaAs optical semiconductor device) formed of a semiconductor material containing GaAs as a main component. However, even in an optical semiconductor device formed of a semiconductor material containing other semiconductor as a main component such as an optical semiconductor device (InP-based optical semiconductor device) formed of a semiconductor material containing InP as a main component, this etch-off phenomenon is To express.
尚、図2(b)乃至図3(a)を参照して説明した工程で、BCB層18及びパッシベーション膜16をオーバーエッチングした理由は、これらがコンタクト層8の表面に残留すると、コンタクト電極26の形成が阻害され、装置抵抗が増大する原因となるからである。
2B to FIG. 3A, the reason that the
上記説明から明らかなように、これらオーバーエッチングに起因する、リッジ12の上部側面34を覆うパッシベーション膜16の消失が回避できれば、上述したエッチオフ現象を阻止できる。従って、装置抵抗の増大を回避することができる。
As is clear from the above description, if the disappearance of the
リッジ上部側面34に於けるパッシベーション膜16のエッチングを阻止するには、プラズマ化された反応ガス中のイオンが電界で加速されてエッチング対象に入射するドライエッチング法が有効である。このようなドライエッチング法によれば、上記電界に垂直なリッジ12の頂上19でパッシベーション膜16が優先的にエッチングされ、その上部側面34では、パッシベーション膜16は殆どエッチングされない。
In order to prevent the etching of the
多くのドライエッチング法では、エッチング対象物は、プラズマ化により活性化された反応ガスによって化学的にエッチングされると伴に、プラズマ中のイオンが電界によって加速されエッチング対象物に衝突することによっても物理的にエッチングされる。このため、プラズマ中のイオンが加速される方向、すなわち半導体基板2に垂直な方向でエッチングが顕著になり、実質的に、リッジ12の頂上19のみでパッシベーション膜16がエッチングされる。
In many dry etching methods, an etching target is chemically etched by a reaction gas activated by plasmatization, and ions in the plasma are accelerated by an electric field and collide with the etching target. It is physically etched. Therefore, etching becomes significant in the direction in which ions in the plasma are accelerated, that is, in the direction perpendicular to the
このような異方性エッチングが可能なドライエッチング法としては、エッチング対象物の電位がプラズマに対してマイナスとなる、例えば、反応性イオンエッチングがある。 As a dry etching method capable of such anisotropic etching, there is, for example, reactive ion etching in which the potential of an etching target is negative with respect to plasma.
従って、このようなドライエッチング法によれば、リッジ12の上部側面を覆うパッシベーション膜16のエッチングを回避しつつ、リッジ12の頂上からパッシベーション膜16を除去することが可能になる。
Therefore, according to such a dry etching method, it is possible to remove the
しかしながら、ドライエッチング法によってパッシベーション膜16をエッチングすると、リッジ12の頂上に配置されたコンタクト層8が、プラズマから受けるイオン衝撃によってダメージを受け変質する事がある。このため、コンタクト層8の上に堆積された金属膜22とコンタクト層8が加熱処理によって適正に反応し、オーミック電極となることが妨げられるので、コンタクト電極の低抵抗化が阻害される。従って、リッジ頂上を覆うパッシベーション膜16の除去すなわちコンタクトホール17を形成する最終手順に、ドライエッチング法を適用することは懸念される。
However, when the
尚、図4(a)乃至図5(a)を参照して説明したコンタクト電極26を形成する工程に於いて、リッジ12の上部側面34が金属膜22で覆われれば、以後の工程では、各種薬液によるリッジ12の上部側面34の侵食が緩和され得る。しかし、図3(b)に示すように、リッジの上部側面34は、隣接するBCB層18に対して垂直に切り立ち、段差を形成している。従って、リッジ12の上部側面34が、金属膜22によって覆われることは困難である。故に、金属膜22によるリッジ上部側面の保護は期待できない。
If the
そこで、本発明の目的は、リッジ(又はメサ)を熱硬化性樹脂で埋め込んだ光半導体装置の製造方法に於いて、リッジ12の先端部(頂上及びその近傍)が薬液により侵食され痩せ細ることを阻止して、装置抵抗が増大する等の装置特性の劣化を回避する光半導体装置の製造方法を提供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to make an optical semiconductor device manufacturing method in which a ridge (or mesa) is embedded with a thermosetting resin so that the tip portion (the top and the vicinity thereof) of the
上記の目的を達成するために、本製造方法は、半導体基板上に形成された半導体積層構造を、第1の絶縁膜からなるマスクを用いてエッチングして、半導体基板上に設けられた凸部が前記半導体基板に平行に伸びた構造体を形成する第1の工程と、前記第1の絶縁膜を残したまま、前記構造体が形成された前記半導体基板の表面に第2の絶縁膜を形成して、前記構造体の頂上と側面を前記第2の絶縁膜で覆う第2の工程と、前記第2の絶縁膜が形成された前記半導体基板の表面を、熱硬化性樹脂で覆う第3の工程と、前記構造体の上部を覆う前記熱硬化性樹脂をエッチングして、前記頂上を覆う前記第2の絶縁体の表面を露出させる第4の工程と、ドライエッチング法によって、前記頂上を覆う前記第1の絶縁膜を露出させる第5の工程と、エッチング液によって、前記第2の絶縁膜に対して前記第1の絶縁膜を選択的にエッチングして、前記頂上を露出させる第6の工程と、露出した前記頂上にコンタクト電極を形成する第7の工程を具備することを特徴とする。 In order to achieve the above object, the present manufacturing method etches a semiconductor laminated structure formed on a semiconductor substrate using a mask made of a first insulating film, thereby providing a convex portion provided on the semiconductor substrate. Forming a structure extending in parallel with the semiconductor substrate, and forming a second insulating film on the surface of the semiconductor substrate on which the structure is formed, leaving the first insulating film. Forming a second step of covering the top and side surfaces of the structure with the second insulating film; and covering the surface of the semiconductor substrate on which the second insulating film is formed with a thermosetting resin. 3, a fourth step of etching the thermosetting resin covering the top of the structure to expose the surface of the second insulator covering the top, and the top by the dry etching method. A fifth step of exposing the first insulating film covering the substrate; A sixth step of selectively etching the first insulating film with respect to the second insulating film with a etching solution to expose the top, and a seventh step of forming a contact electrode on the exposed top. The process is comprised.
本製造方法では、ドライエッチング法によって前記構造体(リッジ又はメサ)を覆う第2の絶縁膜をエッチングするので、前記構造体の側面を覆う第2の絶縁体を消失させることなく、前記構造体の頂上を覆う第1の絶縁体を露出させることができる。その後、この第1の絶縁体を、エッチング液によって選択的に除去するので、前記構造体に含まれる前記半導体層(コンタクト層)にダメージを与えることなく、前記頂上を露出させることができる。 In the present manufacturing method, since the second insulating film covering the structure (ridge or mesa) is etched by a dry etching method, the structure without losing the second insulator covering the side surface of the structure. A first insulator covering the top of the substrate can be exposed. Thereafter, the first insulator is selectively removed by an etching solution, so that the top can be exposed without damaging the semiconductor layer (contact layer) included in the structure.
すなわち、本製造方法によれば、コンタクト層にダメージを与えることなく、且つ前記構造体の側面を第2の絶縁膜で保護しながら、第1の絶縁体の除去後の工程を実施することができる。 That is, according to the present manufacturing method, the step after the removal of the first insulator can be performed without damaging the contact layer and protecting the side surface of the structure with the second insulating film. it can.
従って、本製造方法によれば、前記構造体(リッジ又はメサ)を熱硬化性樹脂で埋め込んだ光半導体装置の製造方法に於いて、製造工程で使用する薬液による前記構造体先端部の痩せ細りを阻止することができるので、装置抵抗が増大する等の装置特性の劣化を回避することができる。 Therefore, according to this manufacturing method, in the method of manufacturing an optical semiconductor device in which the structure (ridge or mesa) is embedded with a thermosetting resin, the thinning of the tip of the structure with the chemical used in the manufacturing process is performed. Therefore, it is possible to avoid deterioration of device characteristics such as increase in device resistance.
開示の製造方法では、ドライエッチング法によって、リッジ(又はメサ)の頂上に配置された第1の絶縁体を覆う第2の絶縁膜をエッチングするので、リッジ(又はメサ)の側面を覆う第2の絶縁体を消失させることなく、リッジ(又はメサ)の頂上に、第1の絶縁体を露出させることができる。その後、第1の絶縁体を、化学的エッチング液によって選択的に除去するので、リッジ(又はメサ)に含まれるコンタクト層にダメージを与えることなく、リッジ(又はメサ)の頂上を露出させることができる。 In the disclosed manufacturing method, the second insulating film covering the first insulator disposed on the top of the ridge (or mesa) is etched by the dry etching method, so that the second surface covering the side surface of the ridge (or mesa) is etched. The first insulator can be exposed on the top of the ridge (or mesa) without losing the insulator. Thereafter, since the first insulator is selectively removed by a chemical etching solution, the top of the ridge (or mesa) can be exposed without damaging the contact layer included in the ridge (or mesa). it can.
すなわち、開示の製造方法によれば、リッジ(又はメサ)に含まれるコンタクト層にダメージを与えることなく、しかもリッジ(又はメサ)の側面を第2の絶縁膜で保護した状態で、第1の絶縁膜除去後の製造工程を実施することができる。従って、開示の製造方法によれば、第1の絶縁体除去後の工程に於いて、薬液によるリッジ(又はメサ)の先端部の痩せ細りを阻止できる。 That is, according to the disclosed manufacturing method, the first insulating layer is not damaged in the contact layer included in the ridge (or mesa) and the side surface of the ridge (or mesa) is protected by the second insulating film. The manufacturing process after removing the insulating film can be performed. Therefore, according to the disclosed manufacturing method, the thinning of the tip of the ridge (or mesa) due to the chemical can be prevented in the step after the first insulator removal.
故に、開示の製造方法によれば、リッジ(又はメサ)を熱硬化性樹脂で埋め込んだ光半導体装置の製造方法に於いて、装置抵抗が増大する等の装置特性の劣化を回避することが可能になる。 Therefore, according to the disclosed manufacturing method, it is possible to avoid degradation of device characteristics such as increase in device resistance in a method of manufacturing an optical semiconductor device in which a ridge (or mesa) is embedded with a thermosetting resin. become.
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
(実施の形態1)
本実施の形態は、リッジを熱硬化性樹脂で埋め込んだ光半導体装置の製造方法に於いて、コンタクト層8を含むリッジ12の先端部(頂上及びその近傍)が痩せ細ることを防止し、装置抵抗が増大する等の装置特性の劣化を回避した、光半導体装置の製造方法に係るものである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.
(Embodiment 1)
In the method of manufacturing an optical semiconductor device in which the ridge is embedded with a thermosetting resin, the present embodiment prevents the tip portion (the top and the vicinity thereof) of the
本実施の形態に従って製造される光半導体装置は、図13(b)に示すように、上部クラッド6とコンタクト層8からなるリッジ12と、このリッジ12を埋め込むベンゾサイクロブテン層(BCB層18)からなる。
As shown in FIG. 13B, the optical semiconductor device manufactured according to the present embodiment has a
以下、図7乃至図13を参照して、本実施の形態に従う光半導体装置の製造方法について説明する。図7は、本実施の形態に従う光半導体装置の製造手順を説明するフロー図である。一方、図8乃至図13は、本実施の形態に従う半導体レーザ装置の製造手順を説明する工程断面図である。 A method for manufacturing the optical semiconductor device according to the present embodiment will be described below with reference to FIGS. FIG. 7 is a flowchart illustrating the manufacturing procedure of the optical semiconductor device according to the present embodiment. On the other hand, FIGS. 8 to 13 are process cross-sectional views illustrating the manufacturing procedure of the semiconductor laser device according to the present embodiment.
まず、有機金属気相成長法等により、半導体基板2の上に、バッファー層(図示せず)と、活性層4と、上部クラッド6と、コンタクト層8からなる半導体積層構造を成長する(ステップS1)。尚、バッファー層は、下部クラッド層としても機能する。
First, a semiconductor multilayer structure including a buffer layer (not shown), an
その後、この半導体積層構造の表面に、例えば、プラズマCVD法(P−CVD法)によって、厚さ400nmのSiN膜を約300℃で堆積する。 Thereafter, a SiN film having a thickness of 400 nm is deposited on the surface of the semiconductor laminated structure at about 300 ° C. by, for example, a plasma CVD method (P-CVD method).
更に、リッジ12となる予定領域の両側が開口したフォトレジスト膜をこのSiN膜の上に形成する。その後、100:1BHFによって上記SiN膜をエッチングして、リッジ12となる予定領域の両側が開口したSiN製のエッチングマスク10´を形成する(ステップS2)。
Further, a photoresist film having openings on both sides of the region to be the
その後、このSiN製のエッチングマスク10´を保護膜として、例えば、誘導結合型反応性イオンエッチング(ICP−RIE)によって、上記半導体積層構造を活性層の近傍までエッチングして一対の凹部14を形成する。この一対の凹部14によって挟まれた領域が、リッジ12となる(ステップS3;図8(a)参照)。
Thereafter, using the SiN etching mask 10 'as a protective film, the semiconductor stacked structure is etched to the vicinity of the active layer by, for example, inductively coupled reactive ion etching (ICP-RIE) to form a pair of
尚、図8乃至図13は、このリッジ12に対して垂直な断面からなる工程断面である。
8 to 13 are process cross sections each having a cross section perpendicular to the
次に、SiN製の上記エッチングマスク10´を残したまま、リッジ12の形成された半導体基板2の表面に厚さ400nmのSiO2製のパッシベーション膜16´を形成し、リッジ12の頂上及びその側面を覆う(ステップS4)。
Next, a SiO 2 passivation film 16 ′ having a thickness of 400 nm is formed on the surface of the
このSiO2は、例えば、熱CVD法(Thermal Chemical Vapor Deposition)によって堆積する。ここでパッシベーション膜16´は、半導体の表面リーク電流を低減するためのものである。 This SiO 2 is deposited by, for example, a thermal CVD method (Thermal Chemical Vapor Deposition). Here, the passivation film 16 'is for reducing the surface leakage current of the semiconductor.
その後、パッシベーション膜16´で覆われた半導体基板2の全面に、液状のBCB(ベンゾサイクロブテン)を塗布する。その後、このBCBを250℃に加熱し硬化させて、BCB層18を形成する(ステップS5;図8(b)参照)。
Thereafter, liquid BCB (benzocyclobutene) is applied to the entire surface of the
次に、このBCB層18の上に、リッジ12及び凹部14を有する領域の上部で開口するフォトレジスト膜20を形成する(図9(a)参照)。
Next, a
次に、このフォトレジスト膜20を保護膜として、CF4とO2の混合ガスを反応ガスとする反応性イオンエッチング(RIE)によって、リッジ12及び凹部14の上部に配置されたBCB層18をエッチングして、リッジ12の頂上を覆うパッシベーション膜16´を露出させる。(ステップS6;図9(b)参照)。
Next, the
次に、フォトレジスト膜20を除去する(図10(a)参照)。その後、SiO2製のパッシベーション膜16´を、ドライエッチング法、例えば、CF4を反応ガスとするRIEによってエッチングして、リッジ12の頂上を覆うSiN製のエッチングマスク10´を露出させる(ステップS7;図10(b)参照)。
Next, the
上述したように、ドライエッチング法では、半導体基板2の主面に垂直な方向のエッチング速度が、上記主面に水平な方向のエッチング速度より大きい。従って、図3(b)を参照して説明した関連技術とは異なり、本実施の形態によれば、リッジ12の側面全体がパッシベーション膜16´で覆われたままの状態を保つことができる。
As described above, in the dry etching method, the etching rate in the direction perpendicular to the main surface of the
しかも、本実施の形態では、リッジ12の頂上がSiN製のエッチングマスク10´で保護されているので、SiO2製のパッシベーション膜16´をドライエッチングによって除去しても、イオン衝撃によってコンタク層8がダメージを受けることはない。
In addition, in this embodiment, since the top of the
尚、上記RIEによるSiO2のエッチング速度は、SiNのエッチング速度と略同じである。従って、図10(b)を参照して説明したエッチング膜10´を露出させる上記工程では、エッチング時間を調整して、パッシベーション膜16´だけをエッチングするようにする。
Note that the etching rate of SiO 2 by RIE is substantially the same as the etching rate of SiN. Accordingly, in the above-described step of exposing the
次に、100:1BHFを用いて、SiN製のエッチングマスク10´を選択的にエッチングして、コンタクトホール17を完成する(ステップS8;図11(a)参照)。 Next, the etching mask 10 'made of SiN is selectively etched using 100: 1 BHF to complete the contact hole 17 (step S8; see FIG. 11A).
100:1BHFに対する、プラズマCVDで堆積した上記SiN膜のエッチング速度は、成膜方法により、室温(25℃)に於いて200nm/分に出来る。一方、熱CVDで堆積した上記SiO2膜のエッチング速度(室温)も成膜方法によって、SiN膜のエッチング速度の1/10でしかない20nm/分に出来る。従って、上述したような選択的エッチングが可能になる。 The etching rate of the SiN film deposited by plasma CVD with respect to 100: 1 BHF can be 200 nm / min at room temperature (25 ° C.) by the film forming method. On the other hand, the etching rate (room temperature) of the SiO 2 film deposited by thermal CVD can be made 20 nm / min, which is only 1/10 of the etching rate of the SiN film, by the film forming method. Therefore, the selective etching as described above is possible.
図10(a)に示すように、上記工程(ステップS6乃至ステップS8)によれば、リッジ12の側面全体が、パッシベーション膜16´によって覆われ保護される。従って、関連技術とは異なり(図5(b)参照)、以後の工程に用いる薬液によって、リッジ12の先端部が侵食されて細くなることはない。
As shown in FIG. 10A, according to the above steps (steps S6 to S8), the entire side surface of the
次に、コンタクトホール17を形成した半導体基板2の全面に、P−CVD法によりSiN膜28を形成する。その後、このSiN膜28の上に、コンタクト層8を中心に含む領域の上部で開口しているフォトレジスト膜20´を形成する(図11(b)参照)。
Next, a
尚、SiN膜28は、後述するパッド電極32とBCB層18との密着をよくするためのものである。
The
次に、このフォトレジスト膜20´をエッチングマスクとして、上記SiN膜28をエッチングして、コンタクト層8を露出させる。その後、このフォトレジスト膜20´を再利用して、コンタクト層8の上に(コンタクト電極となる)金属膜22(例えば、P型コンタクト層に対してはAu/Zn)を、リフトオフ法によって形成する。この際、金属膜22はBCB層18に食み出すように形成して、コンタクト層8の表面全体が金属膜22によって確実に覆われるようにする。(図12(a)参照)。
Next, using the
更に、半導体基板2の裏面に、裏面電極(図示せず)となる金属膜(例えば、N型基板に対してはAuGe/Ni/Au)を堆積する。その後、例えば、半導体基板2を350℃に加熱して夫々の金属膜と半導体層を反応させて、コンタクト電極26及び裏面電極27を形成する(ステップS9;図12(b))。
Further, a metal film (for example, AuGe / Ni / Au for an N-type substrate) to be a back electrode (not shown) is deposited on the back surface of the
次に、コンタクト電極26及び絶縁膜28の形成された半導体基板2の全面に、例えばAuからなる金属膜(図示せず)を堆積し、鍍金用電極を形成する。その後、パッド電極の形成予定領域が開口した鍍金用フォトレジスト膜30を形成する(図13(a)参照)。尚、半導体レーザ装置の完成後、パッド電極32にはリード線が接続され、このリード線を介して、駆動電流が半導体レーザ装置に供給される。
Next, a metal film (not shown) made of, for example, Au is deposited on the entire surface of the
次に、上記鍍金用電極を電極として、鍍金用フォトレジスト膜30で覆われていない領域に、例えばAuを鍍金して、パッド電極32を形成する。その後、鍍金用フォトレジスト膜30を除去し、更に、パッド電極32の形成されていない部分から、上記鍍金用電極を除去してパッド電極32を完成する(ステップS10;図13(b)参照)。
Next, using the plating electrode as an electrode, for example, Au is plated in a region not covered with the
その後、半導体基板2を劈開して、光共振器の端面を形成し、半導体レーザ装置を完成する(ステップS11)。
Thereafter, the
図11(a)に示しように、本実施の形態に従う光半導体装置の製造方法によれば、リッジ12の側面全体が、パッシベーション膜16´で覆われているので、コンタクト電極26やパッド電極32の形成に使用する薬液によって、リッジ12の先端部が侵食されることはない。従って、リッジ12の先端が先細り、光半導体装置の装置抵抗が高くなることはない。
As shown in FIG. 11A, according to the method for manufacturing the optical semiconductor device according to the present embodiment, the entire side surface of the
以下、図7乃至図13を参照して説明した光半導体装置の製造方法の要部を纏めると以下のようになる。 The main parts of the method of manufacturing the optical semiconductor device described with reference to FIGS. 7 to 13 are summarized as follows.
すなわち、本実施の形態では、まず、半導体基板2の上に形成され、コンタクト電極26と電気的に接触することが予定されている半導体層(コンタクト層8)を含む半導体積層構造(活性層4と、上部クラッド6と、コンタクト層8からなる半導体積層構造)を、第1の絶縁膜(SiN膜;エッチングマスク10´)からなるマスクを用いてエッチングして、前記半導体基板上に設けられた凸部が上記半導体基板に平行に伸びた構造体(リッジ12)を形成する(図8(a)参照)。
That is, in the present embodiment, first, a semiconductor stacked structure (active layer 4) including a semiconductor layer (contact layer 8) formed on the
次に、本実施の形態では、上記第1の絶縁膜(SiN膜;エッチングマスク10´)を残したまま、上記構造体(リッジ12)が形成された上記半導体基板2の表面に第2の絶縁膜(SiO2膜;パッシベーション膜16´)を形成して、上記構造体(リッジ12)の頂上と側面を上記第2の絶縁膜(SiO2膜;パッシベーション膜16´)で覆う。
Next, in the present embodiment, the second insulating film (SiN film; etching mask 10 ') is left on the surface of the
更に、本実施の形態では、上記第2の絶縁体(SiO2膜;パッシベーション膜16´)が形成された上記半導体基板2の表面を、上記熱硬化性樹脂(BCB;BCB層18)で覆う(図8(b)参照)。
Further, in the present embodiment, the surface of the
次に、本実施の形態では、上記構造体(リッジ12)の上部を覆う上記熱硬化性樹脂(BCB;BCB層18)をエッチングして、上記頂上を覆う上記第2の絶縁体(SiO2膜;パッシベーション膜16´)の表面を露出させる(図9(a)乃至図10(a)参照)。 Next, in the present embodiment, the thermosetting resin (BCB; BCB layer 18) covering the upper portion of the structure (ridge 12) is etched, and the second insulator (SiO 2 ) covering the top. The surface of the film (passivation film 16 ') is exposed (see FIGS. 9A to 10A).
次に、本実施の形態では、上記半導体基板2の主面に垂直な方向のエッチング速度が、上記主面に水平な方向のエッチング速度より大きいドライエッチング法によって、上記第2の絶縁膜(SiO2膜;パッシベーション膜16´)をエッチングして、上記構造体(リッジ12)の側面を覆う上記第2の絶縁膜(SiO2膜;パッシベーション膜16´)を損なうことなく、上記頂上を覆う上記第1の絶縁膜(SiN膜;エッチングマスク10´)を露出させる(図10(b)参照)。
Next, in the present embodiment, the second insulating film (SiO 2) is etched by a dry etching method in which the etching rate in the direction perpendicular to the main surface of the
次に、本実施の形態では、エッチング液によって、上記第2の絶縁膜(SiO2膜;パッシベーション膜16´)に対して上記第1の絶縁膜(SiN膜;エッチングマスク10´)を選択的にエッチングして、上記頂上を露出させる(図11(a)乃至図13(a)参照)。
Next, in the present embodiment, the first insulating film (SiN film; etching
そして、本実施の形態では、露出した上記頂上にコンタクト電極26を形成する(図11(b)参照)。
In this embodiment, the
このように、本実施の形態では、第1の絶縁膜(SiN膜)すなわちエッチングマスク10´をリッジ12の頂上に残したまま、リッジ12の頂上及び側面を、第2の絶縁膜(SiO2膜)すなわちパッシベーション膜16´で覆う。
As described above, in this embodiment, the top and side surfaces of the
従って、ドライエッチングによってリッジ12の頂上を覆う第2の絶縁膜(SiO2膜)をエッチングしても、第1の絶縁膜(SiN膜)が保護層となって、リッジ12の頂上に配置されたコンタクト層8にダメージが及ぶことはない。
Therefore, even if the second insulating film (SiO 2 film) covering the top of the
更に、ドライエッチングを用いて第2の絶縁膜(SiO2膜)をエッチングするので、リッジ12の側面を覆う第2の絶縁膜(SiO2膜)が損なわれることはない(図10(b)参照)。 Furthermore, since the second insulating film (SiO 2 film) is etched by dry etching, never second insulating film covering the side surfaces of the ridge 12 (SiO 2 film) is impaired (Fig. 10 (b) reference).
更に、上記ドライエッチングよって露出した第1の絶縁膜(SiN膜)だけを化学的エッチング液によって選択的にエッチングして、コンタクトホール17を完成する(図11(a)参照)。 Further, only the first insulating film (SiN film) exposed by the dry etching is selectively etched with a chemical etching solution to complete the contact hole 17 (see FIG. 11A).
従って、リッジの側面は全て第2の絶縁膜(SiO2膜)で覆われたままなので、以後の工程で先端部が薬液によって侵食され細くなることはない。 Therefore, since all the side surfaces of the ridge are still covered with the second insulating film (SiO 2 film), the tip portion is not eroded by the chemical solution and thinned in the subsequent steps.
故に、本実施の形態によれば、リッジ12の先端部が侵食されて細くなることはないので、光半導体装置のコンタクト抵抗(すなわち、装置抵抗)が増大して、その装置特性が劣化することはない。
(実施の形態2)
本実施の形態は、実施の形態1に従う光半導体装置の製造方法において、BCB層18の表面をリッジ12の頂上と略同一面上に整列させて、コンタクト電極26の分断(段切れ)をなくした、光半導体装置の製造方法に係るものである。
Therefore, according to the present embodiment, the tip of the
(Embodiment 2)
In the present embodiment, in the method of manufacturing an optical semiconductor device according to the first embodiment, the surface of the
実施の形態1に従う製造方法のステップS6すなわちBCB層18をエッチングしてリッジ12の頂上を覆うパッシベーション膜16´を露出させる工程(図9(b)参照)では、BCB層18をオーバーエッチングする。これは、BCB層18がパッシベーション膜16´の上に残存しないようにして、以後の工程に支障を来たさないようにするためである。しかし、このオーバーエッチングにより、リッジ12に隣接する領域で、BCB層18の表面が、リッジ12の頂上より低くなる(図9(b)参照)。
In step S6 of the manufacturing method according to the first embodiment, that is, the step of etching the
この時に形成されたBCB層18の表面とリッジ12の頂上の間の段差によって、コンタクト電極26等を形成する工程(スッテプS9)で堆積した金属膜22が、リッジ12とBCB層18の間で分断されてしまう(図12(a)参照)。従って、(金属膜22をコンタクト層8と反応させて形成する)コンタクト電極26も分断されその幅が狭くなり(図12(b)参照)、その結果、装置抵抗が高くなることがある。
Due to the step between the surface of the
そこで、本実施の形態では、リッジ12の頂上とパッシベーション膜16´の間に配置されるエッチングマスク10´を厚くして(図15(b)参照)、オーバーエッチング後の(リッジ12に隣接する領域に於ける)BCB層18の表面が、リッジ12の頂上と略同一平面上に整列ようにする。このようにすると、コンタクト電極26は分断されず(図19(b)参照)、装置抵抗が高くなることはない。
Therefore, in the present embodiment, the
以下、図14乃至図20を参照して、本実施の形態に従う光半導体装置の製造方法について説明する。但し、実施の形態1と重複する工程については、詳細な説明は省略する。 Hereinafter, a method for manufacturing an optical semiconductor device according to the present embodiment will be described with reference to FIGS. However, detailed description of the same steps as those in Embodiment 1 is omitted.
図14は、本実施の形態に従う光半導体装置の製造手順を説明するフロー図である。一方、図15乃至図20は、本実施の形態に従う半導体レーザ装置の製造手順を説明する工程断面図である。 FIG. 14 is a flowchart illustrating the manufacturing procedure of the optical semiconductor device according to the present embodiment. On the other hand, FIGS. 15 to 20 are process cross-sectional views illustrating the manufacturing procedure of the semiconductor laser device according to the present embodiment.
まず、実施の形態1と同様にして、有機金属成長法を用いて半導体積層構造を成長する(ステップS1)。 First, in the same manner as in the first embodiment, a semiconductor multilayer structure is grown using an organic metal growth method (step S1).
次に、実施の形態1と同様に、活性層4等からなる半導体積層構造の上にSiN膜を堆積する。その後、フォトリソグラフィー技術とウェットエッチングによってこのSiN膜を加工して、エッチングマスク10´を形成する(ステップS2)。
Next, as in the first embodiment, a SiN film is deposited on the semiconductor multilayer structure including the
但し、SiN膜の厚さは、実施の形態1で堆積するSiN膜より厚い800nmとする。 However, the thickness of the SiN film is set to 800 nm which is thicker than the SiN film deposited in the first embodiment.
次に、このエッチングマスク10´を保護膜として、ICP−RIEによって、上記半導体積層構造をエッチングして、リッジ12を形成する(ステップS3;図15(a)参照)。 Next, using the etching mask 10 'as a protective film, the semiconductor stacked structure is etched by ICP-RIE to form the ridge 12 (step S3; see FIG. 15A).
次に、SiN膜製のエッチングマスク10´を残したまま、リッジ12の形成された半導体基板2の表面に、厚さ400nmのSiO2製のパッシベーション膜16´を形成する(ステップS4)。
Next, a
次に、パッシベーション膜16´で覆われた半導体基板2の表面に、BCB層18を形成する(ステップS5;図15(b)参照)。
Next, the
次に、BCB層18の表面にリッジ12及び凹部14からなる領域の上部で開口するフォトレジスト膜20を形成する(図16(a)参照)。その後、このフォトレジスト膜20を保護膜としてBCB層18をRIEでエッチングして、リッジ12の頂上を覆うパッシベーション膜16´を露出させる(ステップS6;図16(b)参照)。
Next, a
この際、パッシベーション膜16´が現れた後も、BCB層18のエッチングを継続して、BCB層18を1200nm余分にエッチングする。
At this time, even after the
ところで、上述したようにリッジ12の頂上(コンタクト層8の表面)には、厚さ800nmのエッチングマスク10´と厚さ400nmのパッシベーション膜16´が積層されている(図16(b)参照)。従って、パッシベーション膜16´の表面は、リッジ12の頂上より1200nm(=400nm+800nm)上方に位置する。故に、オーバーエッチング後のBCB層18の表面は、リッジ12に隣接する領域で、リッジ12の頂上19(コンタクト層8の表面)と同一平面上に整列する(図17(a)参照)。
Incidentally, as described above, an etching mask 10 'having a thickness of 800 nm and a passivation film 16' having a thickness of 400 nm are stacked on the top of the ridge 12 (the surface of the contact layer 8) (see FIG. 16B). . Therefore, the surface of the
次に、SiO2製のパッシベーション膜16´を、ドライエッチング法よってエッチングして、リッジ12の頂上を覆うSiN製のエッチングマスク10´を露出させる(ステップS7;図17(b)参照)。
Next, the
次に、100:1BHFを用いて、SiN製のエッチングマスク10´を選択的に除去する。更に、例えば、10:1BHFを用いて、エッチング時間を調整したパシベーション膜16’の追加エッチングを行う事によって、段差のないコンタクトホール17を完成する(ステップS8;図18(a)参照)。
Next, the
次に、実施の形態1と同様にして、SiN膜28、金属膜22、及び裏面電極用金属膜(図示せず)を形成する(図18(b)乃至図19(a)参照)。その後、金属膜22等が形成された半導体基板2を加熱処理して、金属コンタクト電極26と裏面電極27を形成する(ステップS9;図19(b)参照)。
Next, in the same manner as in the first embodiment, the
次に、実施の形態1と同様にして、鍍金用電極(図示せず)と鍍金用フォトレジスト膜30を形成する(図20(a)参照)。その後、Auを鍍金して、パッド電極32を形成する(ステップS10;図20(b)参照)。
Next, in the same manner as in the first embodiment, a plating electrode (not shown) and a
次に、半導体基板2を劈開して、光共振器の端面を形成し、半導体レーザ装置を完成する(ステップS11)。
Next, the
図15(a)を参照して説明したように、本実施の形態に従う光半導体装置の製造方法では、エッチングマスク10´を厚く堆積する。従って、BCB層18をオーバーエッチングしても、リッジ12に隣接するBCB層12の表面を、リッジ12の頂上と略同一平面上に整列させることができる。故に、コンタクト電極26が分断されその幅が狭くなることはないので、光半導体装置の装置抵抗が高くなることはない(図20(b)参照)。
As described with reference to FIG. 15A, in the method of manufacturing the optical semiconductor device according to the present embodiment, the
以上、図14乃至図20を参照して説明した光半導体装置の製造方法の要部を纏めると以下のようになる。 The main parts of the method of manufacturing the optical semiconductor device described with reference to FIGS. 14 to 20 are summarized as follows.
すなわち、本実施の形態では、実施の形態1で説明した光半導体装置の製造方法に於いて、 上記半導体積層構造を形成する工程(ステップS1)で、コンタクト電極26等を形成する工程(ステップS9)で形成するコンタクト電極26を、上記構造体(リッジ12)に隣接する熱硬化性樹脂18の表面に延在させても、コンタクト電極26が上記表面と上記構造体(リッジ12)の頂上19の間で分断されることのないように、上記頂上を覆うパッシベーション膜16´を露出させる工程(ステップS4)によってエッチングされた後の熱硬化性樹脂18の表面と、上記頂上が同一平面上に整列し得るように膜厚を設定した上記第1の絶縁膜(エッチングマスク10´)を用いる。
That is, in the present embodiment, in the method of manufacturing the optical semiconductor device described in the first embodiment, the step of forming the
従って、本実施の形態によれば、コンタクト電極26が、リッジ12とBCB層18の間で分断されることがないので、装置抵抗が高くなることはない。
Therefore, according to this embodiment, since the
ところで、上述した実施の形態1及び2では、半導体レーザ装置を例として、熱硬化性樹脂で埋め込まれた光半導体装置の製造方法について説明した。しかし、本発明が適用可能な光半導体装置は、半導体レーザ装置に限られるものではなく、例えば、他の半導体発光装置(端面発光型発光ダイオード装置や進行波型半導体光増幅器)、半導体光検出器(導波路型半導体光検出器等)、及び半導体光変調器に適用することも可能である。 In the first and second embodiments described above, the method for manufacturing an optical semiconductor device embedded with a thermosetting resin has been described using the semiconductor laser device as an example. However, the optical semiconductor device to which the present invention can be applied is not limited to a semiconductor laser device. For example, other semiconductor light emitting devices (edge-emitting light emitting diode devices and traveling wave semiconductor optical amplifiers), semiconductor photodetectors It is also possible to apply to (waveguide type semiconductor photodetector, etc.) and semiconductor optical modulator.
実施の形態1及び2では、光半導体装置を形成する半導体材料に関しては、特に言及しなかった。しかし、GaAsを主成分とする半導体材料やInPを主成分とする半導体材料等、種々の半導体材料で形成された光半導体装置に対して、上記実施の形態1及び2は適用可能である。 In the first and second embodiments, no particular reference is made to the semiconductor material forming the optical semiconductor device. However, the first and second embodiments can be applied to optical semiconductor devices formed of various semiconductor materials such as a semiconductor material containing GaAs as a main component and a semiconductor material containing InP as a main component.
また、以上の例では、半導体基板上に形成された凸部が能動層を含まない所謂リッジからなる光半導体装置の製造方法について説明した。しかし、本発明の適用範囲は、このような光半導体装置の製造方法に限られるものではない。例えば、上記凸部が能動層を含む所謂メサからなる光半導体装置の製造方法にも、本発明は適用できる。 Moreover, in the above example, the manufacturing method of the optical semiconductor device which the convex part formed on the semiconductor substrate consists of what is called a ridge without an active layer was demonstrated. However, the scope of application of the present invention is not limited to such an optical semiconductor device manufacturing method. For example, the present invention can also be applied to a method of manufacturing an optical semiconductor device in which the convex portion is a so-called mesa including an active layer.
また、以上の例では、リッジ(又はメサ)を覆う熱硬化性樹脂としてBCBを取り上げて説明したが、他の熱硬化性樹脂、例えば、ポリイミド等によって、リッジ(又はメサ)を埋め込んでもよい。 In the above example, BCB has been described as a thermosetting resin covering the ridge (or mesa). However, the ridge (or mesa) may be embedded with another thermosetting resin such as polyimide.
また、以上の例では、リッジ12を形成する半導体積層構造の最上部がコンタクト層8で形成されている場合について説明したが、コンタクト層8の上に、例えば、汚染防止用の薄い半導体層が積層されていてもよい。この場合には、コンタクト電極となる金属膜を堆積する前に、この半導体層をエッチング液によって除去するようにすればよい。
In the above example, the case where the uppermost portion of the semiconductor multilayer structure forming the
また、第1の絶縁膜としてはSiN膜を、第2の絶縁膜としてはSiO2を例示したが、第1及び第2の絶縁膜はこれらに限られない。同じ組成のエッチング液(例えば、BHF)に対して、第1の絶縁膜のエッチングレート>第2の絶縁膜のエッチングレートとの条件を満たす絶縁膜の組合せであれば、他の絶縁膜の組合せを用いてもよい。 Further, although the SiN film is exemplified as the first insulating film and the SiO 2 is exemplified as the second insulating film, the first and second insulating films are not limited to these. If the combination of the insulating films satisfies the condition that the etching rate of the first insulating film> the etching rate of the second insulating film with respect to an etching solution (for example, BHF) having the same composition, a combination of other insulating films May be used.
また、上述した例では、リッジ12(又はメサ)となる領域の両脇の近傍をエッチングして、一対の凹部14によって両脇が囲まれたリッジ12(又はメサ)を形成する(図8(a)参照)。しかし、リッジ(又はメサ)の形態は、このようなものに限られない。例えば、図21のように、リッジ12(又はメサ)となる領域を残し他の領域を全てエッチングして、半導体基板2の上に突出したリッジ12´(又はメサ)を形成してもよい。
In the above-described example, the vicinity of both sides of the region to be the ridge 12 (or mesa) is etched to form the ridge 12 (or mesa) surrounded by the pair of recesses 14 (FIG. 8 ( a)). However, the shape of the ridge (or mesa) is not limited to this. For example, as shown in FIG. 21, a
また、上述した例では、コンタクト層8及び半導体基板2が、夫々p型半導体及びn型半導体で形成されている場合について説明した。しかし、コンタクト層8及び半導体基板2が、夫々n型半導体で及びp型半導体で形成さていてもよい(この場合、n型コンタクト層の上には、例えばAuGe/Ni/Au等の金属膜を堆積する。一方、p型基板の上には、例えばAu/Zn等の金属膜を堆積する)。
In the above-described example, the case where the
2・・・半導体基板 4・・・活性層 6・・・上部クラッド
8・・・コンタクト層 10,10´・・・エッチングマスク
12,12´・・・リッジ 14・・・凹部 16, 16´・・・パッシベーション膜
17・・・コンタクトホール
18・・・BCB層 19・・・リッジの頂上
20・・・フォトレジスト膜
22・・・金属膜 26・・・コンタクト電極
27・・・裏面電極
28・・・SiN膜 30・・・鍍金用フォトレジスト膜
32・・・パッド電極 34・・・リッジの上部側面
2 ...
Claims (4)
第1の絶縁膜からなるマスクを用いてエッチングして、
前記半導体基板上に設けられた凸部が前記半導体基板に平行に伸びた構造体を形成する第1の工程と、
前記第1の絶縁膜を残したまま、前記構造体が形成された前記半導体基板の表面に第2の絶縁膜を形成して、前記構造体の頂上と側面を前記第2の絶縁膜で覆う第2の工程と、
前記第2の絶縁膜が形成された前記半導体基板の表面を、熱硬化性樹脂で覆う第3の工程と、
前記構造体の上部を覆う前記熱硬化性樹脂をエッチングして、前記頂上を覆う前記第2の絶縁体の表面を露出させる第4の工程と、
ドライエッチング法によって、前記第2の絶縁膜をエッチングして、
前記頂上を覆う前記第1の絶縁膜を露出させる第5の工程と、
前記第2の絶縁膜に対して前記第1の絶縁膜を選択的にエッチングして、前記頂上を露出させる第6の工程と、
露出した前記頂上にコンタクト電極を形成する第7の工程を、
具備することを特徴とする光半導体装置の製造方法。 A semiconductor laminated structure formed on a semiconductor substrate
Etching using a mask made of the first insulating film,
A first step of forming a structure in which convex portions provided on the semiconductor substrate extend parallel to the semiconductor substrate;
A second insulating film is formed on the surface of the semiconductor substrate on which the structure is formed, leaving the first insulating film, and the top and side surfaces of the structure are covered with the second insulating film. A second step;
A third step of covering the surface of the semiconductor substrate on which the second insulating film is formed with a thermosetting resin;
Etching the thermosetting resin covering the top of the structure to expose the surface of the second insulator covering the top; and
Etching the second insulating film by dry etching,
A fifth step of exposing the first insulating film covering the top;
A sixth step of selectively etching the first insulating film with respect to the second insulating film to expose the top;
A seventh step of forming a contact electrode on the exposed top;
A method of manufacturing an optical semiconductor device, comprising:
前記熱硬化性樹脂が、ベンゾサイクロブテンからなることを、
特徴とする光半導体装置の製造方法。 In the manufacturing method of the optical semiconductor device according to claim 1,
The thermosetting resin is made of benzocyclobutene,
A method for manufacturing an optical semiconductor device.
前記半導体積層構造は、活性層を含むことを特徴とする光半導体装置。 In the manufacturing method of the optical semiconductor device according to claim 1 or 2,
The optical semiconductor device, wherein the semiconductor multilayer structure includes an active layer.
前記光半導体装置が、半導体発光装置、半導体光検出器、及び半導体光変調器の何れか一つであることを、
特徴とする光半導体装置の製造方法。 In the manufacturing method of the optical semiconductor device according to any one of claims 1 to 3,
The optical semiconductor device is any one of a semiconductor light emitting device, a semiconductor photodetector, and a semiconductor optical modulator,
A method for manufacturing an optical semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044782A JP5061951B2 (en) | 2008-02-26 | 2008-02-26 | Manufacturing method of optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044782A JP5061951B2 (en) | 2008-02-26 | 2008-02-26 | Manufacturing method of optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206177A JP2009206177A (en) | 2009-09-10 |
JP5061951B2 true JP5061951B2 (en) | 2012-10-31 |
Family
ID=41148184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008044782A Expired - Fee Related JP5061951B2 (en) | 2008-02-26 | 2008-02-26 | Manufacturing method of optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061951B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5724284B2 (en) * | 2010-10-19 | 2015-05-27 | 住友電気工業株式会社 | Method for fabricating a semiconductor optical device |
JP5598297B2 (en) * | 2010-12-08 | 2014-10-01 | 住友電気工業株式会社 | Semiconductor light modulation device and manufacturing method thereof |
JP5949292B2 (en) * | 2012-08-03 | 2016-07-06 | 日亜化学工業株式会社 | Manufacturing method of semiconductor laser device |
JP2014093393A (en) * | 2012-11-02 | 2014-05-19 | Canon Inc | Method for manufacturing optical semiconductor element having ridge type optical waveguide structure, and optical semiconductor element |
CN103746289A (en) * | 2013-12-24 | 2014-04-23 | 武汉电信器件有限公司 | Manufacturing method of high-speed semiconductor laser and chip |
JP6416553B2 (en) * | 2014-09-02 | 2018-10-31 | 住友電気工業株式会社 | Semiconductor device and method for manufacturing semiconductor device |
CN109326955A (en) * | 2018-09-25 | 2019-02-12 | 中国科学院半导体研究所 | High-frequency electrode device and manufacturing method of semiconductor laser device |
JP6809655B1 (en) * | 2020-03-16 | 2021-01-06 | 三菱電機株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
CN112038218A (en) * | 2020-09-04 | 2020-12-04 | 武汉敏芯半导体股份有限公司 | Preparation process of ridge waveguide DFB laser based on double-glue-layer structure |
JP7684166B2 (en) * | 2021-09-17 | 2025-05-27 | 日機装株式会社 | Light emitting device and method for manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63122187A (en) * | 1986-11-11 | 1988-05-26 | Omron Tateisi Electronics Co | Semiconductor laser |
JPH01298784A (en) * | 1988-05-27 | 1989-12-01 | Mitsubishi Electric Corp | Manufacture of semiconductor laser |
JPH05110204A (en) * | 1991-06-21 | 1993-04-30 | Nec Corp | Production of semiconductor laser |
JP2002164622A (en) * | 2000-11-22 | 2002-06-07 | Toshiba Electronic Engineering Corp | Semiconductor optical element |
JP4609830B2 (en) * | 2003-06-04 | 2011-01-12 | 古河電気工業株式会社 | Manufacturing method of semiconductor device |
JP4664742B2 (en) * | 2005-06-16 | 2011-04-06 | 日本オプネクスト株式会社 | Semiconductor optical device and manufacturing method thereof |
-
2008
- 2008-02-26 JP JP2008044782A patent/JP5061951B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009206177A (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5061951B2 (en) | Manufacturing method of optical semiconductor device | |
US20080197377A1 (en) | Photonic semiconductor device and manufacturing method | |
CN104022441A (en) | Etched-facet lasers having windows with single-layer optical coatings | |
JP6206247B2 (en) | Manufacturing method of semiconductor device | |
KR100912564B1 (en) | Semiconductor optical device and manufacturing method therefor | |
JP6205826B2 (en) | Semiconductor optical device manufacturing method | |
US11735888B2 (en) | Semiconductor optical device and method for producing semiconductor optical device | |
JP4640752B2 (en) | Gallium nitride semiconductor laser and manufacturing method thereof | |
US20060094141A1 (en) | Method for manufacturing semiconductor laser device | |
CN110731035A (en) | Semiconductor device and method of manufacturing the same | |
JP7056440B2 (en) | Manufacturing method of optical semiconductor device | |
JP2018139264A (en) | Optical semiconductor element and method for manufacturing the same | |
JP2017034080A (en) | Semiconductor light-emitting element | |
JPWO2019026943A1 (en) | Optical semiconductor device manufacturing method and optical semiconductor device | |
JP2013044803A (en) | Manufacturing method of optical semiconductor element | |
JP2013041978A (en) | Nitride semiconductor light-emitting element and nitride semiconductor light-emitting element manufacturing method | |
JP3987029B2 (en) | Semiconductor optical device manufacturing method and semiconductor optical device | |
JP2013250527A (en) | Semiconductor mach-zehnder modulator and manufacturing method of semiconductor mach-zehnder modulator | |
JP3911003B2 (en) | Semiconductor device | |
US20170294365A1 (en) | Semiconductor device | |
JP2006013331A (en) | Semiconductor laser element | |
JP4609830B2 (en) | Manufacturing method of semiconductor device | |
US20230060877A1 (en) | Semiconductor optical device and method of manufacturing the same | |
JP2007335564A (en) | Manufacturing method of semiconductor element with ridge section | |
JP2010067763A (en) | Semiconductor light element and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5061951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |