[go: up one dir, main page]

JP2006013331A - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP2006013331A
JP2006013331A JP2004191508A JP2004191508A JP2006013331A JP 2006013331 A JP2006013331 A JP 2006013331A JP 2004191508 A JP2004191508 A JP 2004191508A JP 2004191508 A JP2004191508 A JP 2004191508A JP 2006013331 A JP2006013331 A JP 2006013331A
Authority
JP
Japan
Prior art keywords
layer
contact
ohmic electrode
pad electrode
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004191508A
Other languages
Japanese (ja)
Inventor
Tsutomu Yamaguchi
勤 山口
Hiroki Daiho
広樹 大保
Hiroaki Izu
博昭 伊豆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004191508A priority Critical patent/JP2006013331A/en
Publication of JP2006013331A publication Critical patent/JP2006013331A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor laser element, wherein deterioration of element characteristics and deterioration of element lifetime are controlled, while restraining lifting of a pad electrode and an ohmic electrode, while the increase in the operating voltage of the element can be restrained. <P>SOLUTION: The semiconductor laser element is provided with a p-type cladding layer 6 and a contact layer 7, which are formed on an active layer 3 and constitute a protruded ridge 8; the p-side ohmic electrode 9 formed on the ridge 8; a current block layer 10 which is formed on the p-type clad layer 6 formed at least on the part of the side surface of the ridge 8; a Ti layer 11 which is formed on the current block layer 10, in contact with the surface of the current block layer 10; and the p-side pad electrode 12 which is in contact with surfaces of the p-side ohmic electrode 9 and the Ti layer 11. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体レーザ素子に関し、特に、発光層を有する半導体レーザ素子に関する。   The present invention relates to a semiconductor laser device, and more particularly to a semiconductor laser device having a light emitting layer.

従来、基板上に、発光層を含む半導体各層が形成された半導体レーザ素子が知られている(たとえば、特許文献1参照)。   2. Description of the Related Art Conventionally, a semiconductor laser element in which semiconductor layers including a light emitting layer are formed on a substrate is known (see, for example, Patent Document 1).

図33は、従来の半導体レーザ素子の構造を示した断面図である。図33を参照して、従来の半導体レーザ素子では、サファイア基板101上に、n型クラッド層102、発光層103およびp型クラッド層104が順次形成されている。p型クラッド層104は、凸部と、凸部以外の平坦部とを有する。p型クラッド層104の凸部上には、p型コンタクト層105が形成されている。このp型コンタクト層105とp型クラッド層104の凸部とによって、リッジ部106が構成されている。また、p型クラッド層104の平坦部の表面からn型クラッド層102の途中の深さまでの所定領域が除去されることにより、n型クラッド層102の表面の一部が露出されている。なお、n型クラッド層102、発光層103、p型クラッド層104およびp型コンタクト層105は、窒化物系半導体層からなる。   FIG. 33 is a cross-sectional view showing the structure of a conventional semiconductor laser device. Referring to FIG. 33, in a conventional semiconductor laser element, an n-type cladding layer 102, a light emitting layer 103, and a p-type cladding layer 104 are sequentially formed on a sapphire substrate 101. The p-type cladding layer 104 has a convex part and a flat part other than the convex part. A p-type contact layer 105 is formed on the convex portion of the p-type cladding layer 104. The p-type contact layer 105 and the convex portion of the p-type cladding layer 104 constitute a ridge portion 106. Further, by removing a predetermined region from the surface of the flat portion of the p-type cladding layer 104 to a depth in the middle of the n-type cladding layer 102, a part of the surface of the n-type cladding layer 102 is exposed. The n-type cladding layer 102, the light emitting layer 103, the p-type cladding layer 104, and the p-type contact layer 105 are made of a nitride-based semiconductor layer.

また、リッジ部106を構成するp型コンタクト層105上には、下層のNi層と上層のPt層とからなるp側オーミック電極107が形成されている。また、p型クラッド層104上には、p側オーミック電極107の上面に対応する領域に開口部108aを有するSiO層からなる電流ブロック層108が形成されている。電流ブロック層108上には、開口部108aを介してp側オーミック電極107の上面に接触するように、p側パッド電極109が形成されている。このp側パッド電極109は、下層から上層に向かって、Ti層、Pt層およびAu層により構成されている。すなわち、p側パッド電極109を構成する最下層のTi層が、電流ブロック層108およびp側オーミック電極107の表面に接触している。また、n型クラッド層102の露出した表面上には、n側電極110が形成されている。 On the p-type contact layer 105 constituting the ridge portion 106, a p-side ohmic electrode 107 composed of a lower Ni layer and an upper Pt layer is formed. On the p-type cladding layer 104, a current blocking layer 108 made of a SiO 2 layer having an opening 108a in a region corresponding to the upper surface of the p-side ohmic electrode 107 is formed. A p-side pad electrode 109 is formed on the current blocking layer 108 so as to be in contact with the upper surface of the p-side ohmic electrode 107 through the opening 108a. The p-side pad electrode 109 is composed of a Ti layer, a Pt layer, and an Au layer from the lower layer to the upper layer. That is, the lowermost Ti layer constituting the p-side pad electrode 109 is in contact with the surfaces of the current blocking layer 108 and the p-side ohmic electrode 107. An n-side electrode 110 is formed on the exposed surface of the n-type cladding layer 102.

ここで、p側パッド電極109を構成する最下層のTi層は、電流ブロック層108を構成するSiO層に対する付着力が強いことが知られている(たとえば、非特許文献1参照)。このため、図33に示した従来の半導体レーザ素子では、電流ブロック層108からp側パッド電極109が剥離するのを抑止することが可能となる。また、p側パッド電極109が電流ブロック層108から剥離するのを抑止することができるので、上面がp側パッド電極109に接触するp側オーミック電極107が、p側パッド電極109とともにp型コンタクト層105から剥離するのを抑止することが可能となる。
特開2000−299528号公報 真下正夫、吉田政次編「薄膜工学ハンドブック」講談社、1998年10月20日、p.386
Here, the lowermost Ti layer constituting the p-side pad electrode 109, adhesion to the SiO 2 layer constituting the current blocking layer 108 is known to stronger (e.g., see Non-Patent Document 1). For this reason, in the conventional semiconductor laser device shown in FIG. 33, it is possible to prevent the p-side pad electrode 109 from peeling from the current blocking layer 108. Further, since the p-side pad electrode 109 can be prevented from being peeled off from the current blocking layer 108, the p-side ohmic electrode 107 whose upper surface is in contact with the p-side pad electrode 109 is connected to the p-type contact together with the p-side pad electrode 109. It is possible to suppress peeling from the layer 105.
JP 2000-299528 A Masao Masashita, Masaji Yoshida, “Thin Film Engineering Handbook” Kodansha, October 20, 1998, p. 386

しかしながら、図33に示した従来の半導体レーザ素子のp側パッド電極109を構成する最下層のTi層は、熱伝導率(約0.22W/(cm・K))が低いので、高出力動作時に発光層103で発生した熱がp側オーミック電極107に伝達された場合に、p側オーミック電極107の上面に接触するp側パッド電極109において放熱を十分に行うのが困難になる。これにより、放熱特性が低下するので、素子特性が劣化するとともに、素子寿命が低下するという不都合がある。また、p側パッド電極109を構成する最下層のTi層は、電気抵抗率(約39.0×10−8Ω・m)が高いので、p側パッド電極109を介してp側オーミック電極107に注入される電流に対する抵抗が高くなるという不都合がある。これにより、素子の動作電圧が増大するという不都合もある。したがって、図33に示した従来の半導体レーザ素子では、p側パッド電極109の電流ブロック層108からの剥離が抑止されたとしても、素子特性が劣化するとともに、素子寿命が低下し、かつ、素子の動作電圧が増大するという問題点がある。 However, since the lowermost Ti layer constituting the p-side pad electrode 109 of the conventional semiconductor laser device shown in FIG. 33 has a low thermal conductivity (about 0.22 W / (cm · K)), a high output operation is achieved. When heat generated in the light emitting layer 103 is sometimes transmitted to the p-side ohmic electrode 107, it is difficult to sufficiently dissipate heat at the p-side pad electrode 109 that contacts the upper surface of the p-side ohmic electrode 107. As a result, the heat dissipation characteristics are deteriorated, so that the element characteristics are deteriorated and the element life is shortened. Further, since the lowermost Ti layer constituting the p-side pad electrode 109 has a high electric resistivity (about 39.0 × 10 −8 Ω · m), the p-side ohmic electrode 107 is interposed via the p-side pad electrode 109. There is an inconvenience that the resistance to the current injected into the capacitor becomes high. This also has the disadvantage that the operating voltage of the element increases. Therefore, in the conventional semiconductor laser element shown in FIG. 33, even if the separation of the p-side pad electrode 109 from the current blocking layer 108 is suppressed, the element characteristics are deteriorated, the element lifetime is reduced, and the element There is a problem that the operating voltage increases.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、パッド電極およびオーミック電極の剥離を抑止しながら、素子特性の劣化および素子寿命の低下を抑制し、かつ、素子の動作電圧の増大を抑制することが可能な半導体レーザ素子を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to reduce element characteristics and device lifetime while suppressing the peeling of the pad electrode and ohmic electrode. It is an object of the present invention to provide a semiconductor laser device that can suppress and increase the operating voltage of the device.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

上記目的を達成するために、この発明の一の局面による半導体レーザ素子は、発光層上に形成され、凸状のリッジ部を有する半導体層と、半導体層のリッジ部上に形成されたオーミック電極と、半導体層上に形成され、少なくともリッジ部の側面の一部に形成された絶縁層と、絶縁層上に形成され、絶縁層の表面に接触する金属および半導体の少なくともいずれか一方を含む付着層と、オーミック電極および付着層の表面に接触するパッド電極とを備えている。   In order to achieve the above object, a semiconductor laser device according to one aspect of the present invention includes a semiconductor layer formed on a light emitting layer and having a convex ridge portion, and an ohmic electrode formed on the ridge portion of the semiconductor layer. And an insulating layer formed on the semiconductor layer and formed on at least a part of the side surface of the ridge portion, and an adhesion layer formed on the insulating layer and including at least one of a metal and a semiconductor contacting the surface of the insulating layer And a pad electrode in contact with the surface of the ohmic electrode and the adhesion layer.

この一の局面による半導体レーザ素子では、上記のように、絶縁層の表面に接触するように付着層を形成するとともに、その付着層の表面にパッド電極を接触させることによって、付着層を絶縁層に対する付着力が強い材料により構成すれば、絶縁層から付着層が剥離するのを抑止することができる。これにより、付着層の表面に接触するパッド電極が、付着層とともに剥離するのを抑止することができる。また、パッド電極の剥離を抑止することができるので、表面がパッド電極に接触するオーミック電極が、パッド電極とともにリッジ部を構成する半導体層から剥離するのを抑止することができる。また、付着層を絶縁層に対する付着力が強い材料により構成すれば、パッド電極を絶縁層に対する付着力が強いTiなどの材料により構成する必要がないので、パッド電極を構成する材料の選択の自由度を向上させることができる。これにより、パッド電極を熱伝導率の高い材料により構成することができるので、高出力動作時に発光層で発生した熱がオーミック電極に伝達された場合に、良好な熱伝導性を有するパッド電極を介して放熱することができる。その結果、放熱特性の低下を抑制することができるので、素子特性の劣化および素子寿命の低下を抑制することができる。また、パッド電極を電気抵抗率の低い材料により構成すれば、パッド電極を介してオーミック電極に注入される電流に対する抵抗が低くなるので、素子の動作電圧が増大するのを抑制することができる。また、パッド電極を内部応力の小さい材料により構成すれば、電極形成や素子分離(劈開)などの素子組み立て工程の際に、パッド電極の変形を抑制することができるので、表面がパッド電極に接触するオーミック電極が変形するのを抑制することができる。これにより、リッジ部を構成する半導体層とオーミック電極との間の付着力を安定させることができる。このように、一の局面では、パッド電極およびオーミック電極の剥離を抑止しながら、素子特性の劣化および素子寿命の低下を抑制し、かつ、素子の動作電圧の増大を抑制することができる。   In the semiconductor laser device according to the one aspect, as described above, the adhesion layer is formed so as to be in contact with the surface of the insulating layer, and the pad electrode is brought into contact with the surface of the adhesion layer, whereby the adhesion layer is formed into the insulating layer. If the material is made of a material having a strong adhesion force to the insulating layer, the adhesion layer can be prevented from peeling off from the insulating layer. Thereby, it can suppress that the pad electrode which contacts the surface of an adhesion layer peels with an adhesion layer. In addition, since the peeling of the pad electrode can be suppressed, the ohmic electrode whose surface is in contact with the pad electrode can be prevented from peeling from the semiconductor layer constituting the ridge portion together with the pad electrode. In addition, if the adhesion layer is made of a material having a strong adhesion to the insulating layer, the pad electrode does not need to be made of a material such as Ti having a strong adhesion to the insulation layer, so the choice of the material constituting the pad electrode is free. The degree can be improved. As a result, since the pad electrode can be made of a material having high thermal conductivity, when heat generated in the light emitting layer during high output operation is transferred to the ohmic electrode, a pad electrode having good thermal conductivity can be obtained. It is possible to dissipate heat. As a result, it is possible to suppress a decrease in heat dissipation characteristics, and thus it is possible to suppress a deterioration in element characteristics and a decrease in element life. Further, if the pad electrode is made of a material having a low electrical resistivity, the resistance against the current injected into the ohmic electrode through the pad electrode is reduced, so that it is possible to suppress an increase in the operating voltage of the element. In addition, if the pad electrode is made of a material having a low internal stress, deformation of the pad electrode can be suppressed during element assembly processes such as electrode formation and element separation (cleavage), so that the surface contacts the pad electrode. It is possible to suppress deformation of the ohmic electrode. Thereby, the adhesive force between the semiconductor layer which comprises a ridge part, and an ohmic electrode can be stabilized. As described above, in one aspect, it is possible to suppress deterioration of element characteristics and a decrease in element lifetime while suppressing peeling of the pad electrode and ohmic electrode, and it is possible to suppress an increase in operating voltage of the element.

上記一の局面による半導体レーザ素子において、好ましくは、付着層は、パッド電極よりも絶縁層に対する付着力が強い。このように構成すれば、パッド電極を絶縁層に対して付着性の弱い材料により形成した場合にも、付着層により、付着層の表面に接触するパッド電極が、付着層とともに絶縁層から剥離するのを抑止することができる。   In the semiconductor laser device according to the aforementioned aspect, the adhesion layer preferably has a stronger adhesion to the insulating layer than the pad electrode. According to this structure, even when the pad electrode is formed of a material having low adhesion to the insulating layer, the pad electrode contacting the surface of the adhesion layer is peeled off from the insulating layer together with the adhesion layer by the adhesion layer. Can be suppressed.

上記一の局面による半導体レーザ素子において、好ましくは、絶縁層の表面に接触する付着層は、オーミック電極と接触しないように形成されている。このように構成すれば、付着層の構成材料として、絶縁層に対する付着力が強い一方、熱伝導率が低い材料を用いたとしても、高出力動作時に発光層で発生した熱がオーミック電極に伝達された場合に、付着層を介さずにパッド電極側に放熱することができるので、放熱特性の低下を容易に抑制することができる。また、付着層の構成材料として、絶縁層に対する付着力が強い一方、電気抵抗率が高い材料を用いたとしても、付着層を介さずにオーミック電極に電流が注入されるので、オーミック電極に注入される電流に対する抵抗が高くなるのを容易に抑制することができる。   In the semiconductor laser device according to the aforementioned aspect, the adhesion layer that contacts the surface of the insulating layer is preferably formed so as not to contact the ohmic electrode. With this configuration, the heat generated in the light-emitting layer during high-power operation is transferred to the ohmic electrode even when a material with a low thermal conductivity is used as the constituent material of the adhesive layer. In this case, heat can be radiated to the pad electrode side without going through the adhesion layer, so that deterioration of the heat radiation characteristics can be easily suppressed. In addition, even if a material with high electrical resistivity is used as the constituent material of the adhesion layer, current is injected into the ohmic electrode without going through the adhesion layer. It is possible to easily suppress an increase in resistance to the applied current.

上記一の局面による半導体レーザ素子において、好ましくは、オーミック電極の下面は、半導体層のリッジ部の上面にのみ接触するように形成されている。このように構成すれば、オーミック電極の下面がリッジ部の上面および絶縁層の表面の両方に接触する場合と異なり、オーミック電極を絶縁層との付着性の強い材料により形成する必要がないので、より良好なオーミック接触を得ることが可能な材料を選択してオーミック電極を形成することができる。   In the semiconductor laser device according to the aforementioned aspect, the lower surface of the ohmic electrode is preferably formed so as to contact only the upper surface of the ridge portion of the semiconductor layer. With this configuration, unlike the case where the lower surface of the ohmic electrode is in contact with both the upper surface of the ridge portion and the surface of the insulating layer, it is not necessary to form the ohmic electrode with a material having strong adhesion to the insulating layer. A material capable of obtaining better ohmic contact can be selected to form an ohmic electrode.

上記一の局面による半導体レーザ素子において、好ましくは、パッド電極は、リッジ部の側面およびオーミック電極の側面に接触している。このように構成すれば、パッド電極を熱伝導率の高い材料により構成することにより、良好な熱伝導性を有するパッド電極とオーミック電極との接触面積を増大させることができるので、放熱特性をより向上させることができる。これにより、素子特性の劣化および素子寿命の低下をより抑制することができる。また、パッド電極をリッジ部を構成する半導体層に対して良好なオーミック接触を得ることが可能な材料により構成することにより、半導体層と、パッド電極およびオーミック電極を含む電極の半導体層に対して良好なオーミック接触を得ることが可能な層との接触面積を増大させることができるので、コンタクト抵抗をより低くすることができる。これにより、素子の動作電圧の増大をより抑制することができる。   In the semiconductor laser device according to the aforementioned aspect, the pad electrode is preferably in contact with the side surface of the ridge portion and the side surface of the ohmic electrode. If comprised in this way, the contact area of the pad electrode and ohmic electrode which has favorable thermal conductivity can be increased by comprising a pad electrode with a material with high thermal conductivity, so that heat dissipation characteristics can be improved. Can be improved. Thereby, deterioration of element characteristics and reduction in element life can be further suppressed. Further, by configuring the pad electrode with a material capable of obtaining good ohmic contact with the semiconductor layer constituting the ridge portion, the semiconductor layer and the semiconductor layer of the electrode including the pad electrode and the ohmic electrode are formed. Since the contact area with the layer capable of obtaining a good ohmic contact can be increased, the contact resistance can be further reduced. Thereby, an increase in the operating voltage of the element can be further suppressed.

上記一の局面による半導体レーザ素子において、好ましくは、半導体層は、窒化物系半導体層を含み、オーミック電極は、Pt層およびPd層の少なくとも1つを含む。このように構成すれば、Pt層およびPd層は、窒化物系半導体層に対して良好なオーミック接触を得ることができるので、リッジ部を構成する窒化物系半導体層とオーミック電極との間のコンタクト抵抗が高くなることに起因する素子の動作電圧の増大を抑制することができる。また、Pt層およびPd層は、窒化物系半導体層に対する付着力が強いので、オーミック電極がリッジ部を構成する窒化物系半導体層から剥離するのを容易に抑止することができる。   In the semiconductor laser device according to the aforementioned aspect, the semiconductor layer preferably includes a nitride-based semiconductor layer, and the ohmic electrode includes at least one of a Pt layer and a Pd layer. With this configuration, the Pt layer and the Pd layer can obtain a good ohmic contact with the nitride-based semiconductor layer, so that the gap between the nitride-based semiconductor layer that forms the ridge portion and the ohmic electrode can be obtained. An increase in the operating voltage of the element due to the increase in contact resistance can be suppressed. In addition, since the Pt layer and the Pd layer have strong adhesion to the nitride semiconductor layer, it is possible to easily prevent the ohmic electrode from peeling from the nitride semiconductor layer constituting the ridge portion.

上記一の局面による半導体レーザ素子において、好ましくは、付着層は、Ti層、Cr層、Ni層、Si層およびGe層の少なくとも1つを含む。このように構成すれば、Ti層、Cr層、Ni層、Si層およびGe層は、絶縁層に対する付着力が強いので、容易に、絶縁層から付着層が剥離するのを抑止することができる。   In the semiconductor laser device according to the aforementioned aspect, the adhesion layer preferably includes at least one of a Ti layer, a Cr layer, a Ni layer, a Si layer, and a Ge layer. If comprised in this way, since Ti layer, Cr layer, Ni layer, Si layer, and Ge layer have strong adhesive force with respect to an insulating layer, it can suppress that an adhesive layer peels from an insulating layer easily. .

上記一の局面による半導体レーザ素子において、好ましくは、パッド電極は、Au層、Ag層、Cu層、Rh層、Pd層およびPt層の少なくとも1つを含む。このように構成すれば、Au層、Ag層、Cu層、Rh層、Pd層およびPt層は、Ti層に比べて電気抵抗率が低いので、容易に、パッド電極を介してオーミック電極に注入される電流に対する抵抗を低くすることができる。また、Au層、Ag層、Cu層、Rh層、Pd層およびPt層は、Ti層に比べて熱伝導率が高いので、パッド電極に伝達された熱を容易に放熱することができる。   In the semiconductor laser device according to the aforementioned aspect, the pad electrode preferably includes at least one of an Au layer, an Ag layer, a Cu layer, a Rh layer, a Pd layer, and a Pt layer. With this configuration, the Au layer, the Ag layer, the Cu layer, the Rh layer, the Pd layer, and the Pt layer have a lower electrical resistivity than the Ti layer, so that they can be easily injected into the ohmic electrode via the pad electrode. The resistance to the current that is generated can be reduced. Further, since the Au layer, the Ag layer, the Cu layer, the Rh layer, the Pd layer, and the Pt layer have higher thermal conductivity than the Ti layer, the heat transferred to the pad electrode can be easily dissipated.

上記一の局面による半導体レーザ素子において、好ましくは、オーミック電極は、Pt層を含み、付着層は、Ti層を含み、パッド電極は、Au層を含む。このように構成すれば、Pt層は、半導体層に対する付着力が強いので、リッジ部を構成する半導体層に対するオーミック電極の付着力を容易に強くすることができる。また、Ti層は、絶縁層に対する付着力が強いので、絶縁層に対する付着層の付着力を容易に強くすることができる。また、Au層は、硬度が小さい(軟らかい)ので、パッド電極の内部応力を容易に小さくすることができる。   In the semiconductor laser device according to the aforementioned aspect, preferably, the ohmic electrode includes a Pt layer, the adhesion layer includes a Ti layer, and the pad electrode includes an Au layer. If comprised in this way, since the Pt layer has a strong adhesive force to the semiconductor layer, the adhesive force of the ohmic electrode to the semiconductor layer constituting the ridge portion can be easily increased. Further, since the Ti layer has a strong adhesion to the insulating layer, the adhesion of the adhesion layer to the insulating layer can be easily increased. Moreover, since the Au layer has a small hardness (soft), the internal stress of the pad electrode can be easily reduced.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。まず、図1を参照して、第1実施形態による窒化物系半導体レーザ素子の構造について説明する。
(First embodiment)
FIG. 1 is a sectional view showing the structure of a nitride-based semiconductor laser device (blue-violet laser device) according to the first embodiment of the present invention. First, the structure of the nitride-based semiconductor laser device according to the first embodiment will be described with reference to FIG.

第1実施形態による窒化物系半導体レーザ素子では、図1に示すように、約150μmの厚みを有するn型GaN基板1上に、約1.5μmの厚みを有するn型AlGaN層からなるn型クラッド層2が形成されている。n型クラッド層2上には、活性層(発光層)3が形成されている。この活性層3は、約3.5nmの厚みを有するアンドープのInGaN層からなる3つの井戸層(図示せず)と、約20nmの厚みを有するアンドープのInGaN層からなる3つの障壁層とが交互に積層された多重量子井戸(MQW)構造を有する。なお、活性層3は、本発明の「発光層」の一例である。   In the nitride-based semiconductor laser device according to the first embodiment, as shown in FIG. 1, an n-type composed of an n-type AlGaN layer having a thickness of about 1.5 μm is formed on an n-type GaN substrate 1 having a thickness of about 150 μm. A clad layer 2 is formed. An active layer (light emitting layer) 3 is formed on the n-type cladding layer 2. The active layer 3 includes three well layers (not shown) made of an undoped InGaN layer having a thickness of about 3.5 nm and three barrier layers made of an undoped InGaN layer having a thickness of about 20 nm. Have a multiple quantum well (MQW) structure. The active layer 3 is an example of the “light emitting layer” in the present invention.

活性層3上には、約50nmの厚みを有するアンドープのInGaN層からなる光ガイド層4が形成されている。光ガイド層4上には、約20nmの厚みを有するアンドープのAlGaN層からなるキャップ層5が形成されている。キャップ層5上には、凸部と、凸部以外の平坦部とを有するp型AlGaN層からなるp型クラッド層6が形成されている。このp型クラッド層6の平坦部の厚みは、約80nmであり、凸部の平坦部の上面からの高さは、約320nmである。p型クラッド層6の凸部上には、約3nmの厚みを有するアンドープのInGaN層からなるコンタクト層7が形成されている。このコンタクト層7とp型クラッド層6の凸部とによって、約1.5μmの幅を有するストライプ状(細長状)のリッジ部8が構成されている。なお、光ガイド層4、キャップ層5、p型クラッド層6およびコンタクト層7は、本発明の「半導体層」および「窒化物系半導体層」の一例である。   On the active layer 3, a light guide layer 4 made of an undoped InGaN layer having a thickness of about 50 nm is formed. A cap layer 5 made of an undoped AlGaN layer having a thickness of about 20 nm is formed on the light guide layer 4. On the cap layer 5, a p-type cladding layer 6 made of a p-type AlGaN layer having a convex portion and a flat portion other than the convex portion is formed. The thickness of the flat portion of the p-type cladding layer 6 is about 80 nm, and the height from the upper surface of the flat portion of the convex portion is about 320 nm. A contact layer 7 made of an undoped InGaN layer having a thickness of about 3 nm is formed on the convex portion of the p-type cladding layer 6. The contact layer 7 and the convex portion of the p-type cladding layer 6 constitute a striped (elongated) ridge portion 8 having a width of about 1.5 μm. The light guide layer 4, the cap layer 5, the p-type cladding layer 6 and the contact layer 7 are examples of the “semiconductor layer” and “nitride-based semiconductor layer” of the present invention.

ここで、第1実施形態では、リッジ部8を構成するコンタクト層7上に、約1nmの厚みを有する下層のPt層(図示せず)と、約10nmの厚みを有する上層のPd層(図示せず)とからなるp側オーミック電極9が形成されている。このp側オーミック電極9のPt層の下面は、コンタクト層7の上面にのみ接触している。なお、p側オーミック電極9は、本発明の「オーミック電極」の一例である。   Here, in the first embodiment, a lower Pt layer (not shown) having a thickness of about 1 nm and an upper Pd layer (not shown) having a thickness of about 10 nm are formed on the contact layer 7 constituting the ridge portion 8. A p-side ohmic electrode 9 is formed. The lower surface of the Pt layer of the p-side ohmic electrode 9 is in contact only with the upper surface of the contact layer 7. The p-side ohmic electrode 9 is an example of the “ohmic electrode” in the present invention.

また、p型クラッド層6上には、p側オーミック電極9の上面を露出させる開口部10aを有するとともに、約200nmの厚みを有するSiO層からなる電流ブロック層10が形成されている。この電流ブロック層10の開口部10a側の端部10bは、p側オーミック電極9の側面上に配置されているとともに、電流ブロック層10の素子の側端面側の端部10cは、素子の側端面にまで達している。なお、電流ブロック層10は、本発明の「絶縁層」の一例である。 On the p-type clad layer 6, there is formed a current blocking layer 10 made of an SiO 2 layer having an opening 10 a that exposes the upper surface of the p-side ohmic electrode 9 and a thickness of about 200 nm. An end 10b on the opening 10a side of the current blocking layer 10 is disposed on the side surface of the p-side ohmic electrode 9, and an end 10c on the side end face side of the element of the current blocking layer 10 is on the element side. It reaches the end face. The current blocking layer 10 is an example of the “insulating layer” in the present invention.

ここで、第1実施形態では、電流ブロック層10の表面に接触するように、かつ、p側オーミック電極9に接触しないように、約5nmの厚みを有するTi層11が形成されている。このTi層11は、電流ブロック層10の開口部10aに対応する領域に開口部11aを有する。また、Ti層11の開口部11a側の端部11bは、電流ブロック層10の端部10bに対応する領域に配置されているとともに、Ti層11の素子の側端面側の端部11cは、電流ブロック層10の端部10cに対応する領域に配置されている。なお、Ti層11は、p側オーミック電極9を構成する下層のPt層および後述するp側パッド電極12のAu層よりも、電流ブロック層10を構成するSiO層に対する付着力が強い。また、Ti層11の熱伝導率および電気抵抗率は、それぞれ、約0.22W/(cm・K)および約39.0×10−8Ω・mである。なお、Ti層11は、本発明の「付着層」の一例である。 Here, in the first embodiment, the Ti layer 11 having a thickness of about 5 nm is formed so as to contact the surface of the current blocking layer 10 and not to contact the p-side ohmic electrode 9. The Ti layer 11 has an opening 11 a in a region corresponding to the opening 10 a of the current blocking layer 10. Further, the end portion 11b on the opening portion 11a side of the Ti layer 11 is disposed in a region corresponding to the end portion 10b of the current blocking layer 10, and the end portion 11c on the side end face side of the element of the Ti layer 11 is The current blocking layer 10 is disposed in a region corresponding to the end 10c. The Ti layer 11 has stronger adhesion to the SiO 2 layer constituting the current blocking layer 10 than the lower Pt layer constituting the p-side ohmic electrode 9 and the Au layer of the p-side pad electrode 12 described later. Further, the thermal conductivity and electrical resistivity of the Ti layer 11 are approximately 0.22 W / (cm · K) and approximately 39.0 × 10 −8 Ω · m, respectively. The Ti layer 11 is an example of the “adhesion layer” in the present invention.

また、第1実施形態では、p側オーミック電極9の上面およびTi層11の表面に接触するように、約3μmの厚みを有するAu層からなるp側パッド電極12が形成されている。このp側パッド電極12の素子の側端面側の端部12aは、素子の側端面から所定の間隔を隔てた領域に配置されている。なお、p側パッド電極12を構成するAu層の熱伝導率および電気抵抗率は、それぞれ、約3.18W/(cm・K)および約2.3×10−8Ω・mである。なお、p側パッド電極12は、本発明の「パッド電極」の一例である。 In the first embodiment, the p-side pad electrode 12 made of an Au layer having a thickness of about 3 μm is formed so as to be in contact with the upper surface of the p-side ohmic electrode 9 and the surface of the Ti layer 11. An end portion 12a on the side end face side of the element of the p-side pad electrode 12 is arranged in a region spaced a predetermined distance from the side end face of the element. The thermal conductivity and electrical resistivity of the Au layer constituting the p-side pad electrode 12 are about 3.18 W / (cm · K) and about 2.3 × 10 −8 Ω · m, respectively. The p-side pad electrode 12 is an example of the “pad electrode” in the present invention.

また、n型GaN基板1の裏面上の所定領域には、n型GaN基板1の裏面側から順に、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とからなるn側電極13が形成されている。   Further, in a predetermined region on the back surface of the n-type GaN substrate 1, an Al layer (not shown) having a thickness of about 6 nm and a Pd layer having a thickness of about 10 nm are sequentially formed from the back surface side of the n-type GaN substrate 1. (Not shown) and an n-side electrode 13 made of an Au layer (not shown) having a thickness of about 300 nm are formed.

第1実施形態では、上記のように、SiO層からなる電流ブロック層10の表面に接触するようにTi層11を形成するとともに、そのTi層11の表面にp側パッド電極12を接触させることによって、Ti層11は、電流ブロック層10を構成するSiO層に対する付着力が強いので、電流ブロック層10からp側パッド電極12が剥離するのを抑止することができる。また、p側パッド電極12の剥離を抑止することができるので、上面がp側パッド電極12に接触するp側オーミック電極9が、p側パッド電極12とともにリッジ部8を構成するコンタクト層7から剥離するのを抑止することができる。また、p側パッド電極12を電流ブロック層10に対する付着力が強いTiなどの材料により構成する必要がないので、p側パッド電極12を構成する材料の選択の自由度を向上させることができる。これにより、p側パッド電極12を熱伝導率の高い材料(Au層:約3.18W/(cm・K))により構成することができるので、高出力動作時に活性層3で発生した熱がp側オーミック電極9に伝達された場合に、良好な熱伝導性を有するp側パッド電極9を介して放熱することができる。その結果、放熱特性の低下を抑制することができるので、素子特性の劣化および素子寿命の低下を抑制することができる。また、p側パッド電極12を構成するAu層は、電気抵抗率(約2.3×10−8Ω・m)が低いので、p側パッド電極12を介してp側オーミック電極9に注入される電流に対する抵抗を低くすることができる。これにより、素子の動作電圧が増大するのを抑制することができる。また、p側パッド電極12を構成するAu層は、内部応力が小さいので、電極形成や素子分離(劈開)などの素子組み立て工程の際に、p側パッド電極12の変形および断線を抑制することができる。これにより、上面がp側パッド電極12に接触するp側オーミック電極9が変形するのを抑制することができるので、リッジ部8を構成するコンタクト層7とp側オーミック電極9との間の付着力を安定させることができる。また、Auは軟らかい金属であるので、Au層からなるp側パッド電極12に物理的な外力が加わるときの衝撃を緩和することができる。これにより、p側パッド電極12に物理的な外力が加わった場合に、p側パッド電極12下のp側オーミック電極9に加わる力を和らげることができるので、p側オーミック電極9の剥離を抑止することができる。このように、第1実施形態では、p側パッド電極12およびp側オーミック電極9の剥離を抑止しながら、素子特性の劣化および素子寿命の低下を抑制し、かつ、素子の動作電圧の増大を抑制することができる。 In the first embodiment, as described above, the Ti layer 11 is formed so as to be in contact with the surface of the current blocking layer 10 made of the SiO 2 layer, and the p-side pad electrode 12 is brought into contact with the surface of the Ti layer 11. As a result, the Ti layer 11 has a strong adhesion to the SiO 2 layer constituting the current blocking layer 10, so that the p-side pad electrode 12 can be prevented from peeling from the current blocking layer 10. Further, since the peeling of the p-side pad electrode 12 can be suppressed, the p-side ohmic electrode 9 whose upper surface is in contact with the p-side pad electrode 12 is separated from the contact layer 7 constituting the ridge portion 8 together with the p-side pad electrode 12. Peeling can be suppressed. In addition, since it is not necessary to form the p-side pad electrode 12 with a material such as Ti that has a strong adhesion to the current blocking layer 10, the degree of freedom in selecting the material constituting the p-side pad electrode 12 can be improved. As a result, the p-side pad electrode 12 can be made of a material having a high thermal conductivity (Au layer: about 3.18 W / (cm · K)), so that the heat generated in the active layer 3 during high output operation can be reduced. When transmitted to the p-side ohmic electrode 9, heat can be radiated through the p-side pad electrode 9 having good thermal conductivity. As a result, it is possible to suppress a decrease in heat dissipation characteristics, and thus it is possible to suppress a deterioration in element characteristics and a decrease in element life. Further, since the Au layer constituting the p-side pad electrode 12 has a low electrical resistivity (about 2.3 × 10 −8 Ω · m), it is injected into the p-side ohmic electrode 9 through the p-side pad electrode 12. The resistance against currents can be reduced. Thereby, it is possible to suppress an increase in the operating voltage of the element. Further, since the Au layer constituting the p-side pad electrode 12 has a small internal stress, the deformation and disconnection of the p-side pad electrode 12 can be suppressed during the element assembly process such as electrode formation and element separation (cleavage). Can do. As a result, the p-side ohmic electrode 9 whose upper surface is in contact with the p-side pad electrode 12 can be prevented from being deformed, so that the contact between the contact layer 7 constituting the ridge portion 8 and the p-side ohmic electrode 9 can be prevented. The wearing force can be stabilized. Further, since Au is a soft metal, it is possible to mitigate the impact when a physical external force is applied to the p-side pad electrode 12 made of the Au layer. As a result, when a physical external force is applied to the p-side pad electrode 12, the force applied to the p-side ohmic electrode 9 below the p-side pad electrode 12 can be reduced. can do. As described above, in the first embodiment, while suppressing the peeling of the p-side pad electrode 12 and the p-side ohmic electrode 9, the deterioration of the element characteristics and the decrease in the element life are suppressed, and the operating voltage of the element is increased. Can be suppressed.

また、第1実施形態では、電流ブロック層10を構成するSiO層に対する付着力がp側オーミック電極9を構成する下層のPt層およびp側パッド電極12のAu層よりも強いTi層11を電流ブロック層10の表面に接触させることによって、p側パッド電極12を電流ブロック層10に対して付着性の弱いAuなどの材料により形成した場合にも、Ti層11により、Ti層11の表面に接触するp側パッド電極12が、Ti層11とともに電流ブロック層10から剥離するのを抑止することができる。 In the first embodiment, the Ti layer 11 is stronger than the lower Pt layer constituting the p-side ohmic electrode 9 and the Au layer of the p-side pad electrode 12 in adhesion to the SiO 2 layer constituting the current blocking layer 10. Even when the p-side pad electrode 12 is formed of a material such as Au that has low adhesion to the current blocking layer 10 by contacting the surface of the current blocking layer 10, the surface of the Ti layer 11 is reduced by the Ti layer 11. It is possible to prevent the p-side pad electrode 12 in contact with the electrode layer from being peeled off from the current blocking layer 10 together with the Ti layer 11.

また、第1実施形態では、p側オーミック電極9と接触しないように熱伝導率(約0.22W/(cm・K))が低いTi層11を形成することによって、高出力動作時に活性層3で発生した熱がp側オーミック電極9に伝達された場合に、Ti層11を介さずにp側パッド電極12側に放熱することができるので、放熱特性の低下を容易に抑制することができる。また、p側オーミック電極9の上面に接触しないように電気抵抗率(約39.0×10−8Ω・m)が高いTi層11を形成することによって、Ti層11を介さずにp側オーミック電極9に電流が注入されるので、p側オーミック電極9に注入される電流に対する抵抗が高くなるのを容易に抑制することができる。 In the first embodiment, the Ti layer 11 having a low thermal conductivity (about 0.22 W / (cm · K)) is formed so as not to contact the p-side ohmic electrode 9, thereby enabling the active layer during high output operation. 3 can be radiated to the p-side pad electrode 12 without passing through the Ti layer 11 when the heat generated in the p-side ohmic electrode 9 is transferred to the p-side ohmic electrode 9. it can. Further, by forming the Ti layer 11 having a high electrical resistivity (about 39.0 × 10 −8 Ω · m) so as not to contact the upper surface of the p-side ohmic electrode 9, the p-side without the Ti layer 11 is formed. Since current is injected into the ohmic electrode 9, it is possible to easily suppress an increase in resistance to the current injected into the p-side ohmic electrode 9.

また、第1実施形態では、p側オーミック電極9の下面がリッジ部8を構成するコンタクト層7の上面にのみ接触するように構成することによって、p側オーミック電極9の下面がリッジ部8の上面および電流ブロック層10の表面の両方に接触する場合と異なり、p側オーミック電極9を電流ブロック層10との付着性の強い材料により形成する必要がないので、より良好なオーミック接触を得ることが可能な材料によりp側オーミック電極9を形成することができる。   In the first embodiment, the lower surface of the p-side ohmic electrode 9 is configured so that the lower surface of the p-side ohmic electrode 9 is in contact with only the upper surface of the contact layer 7 constituting the ridge portion 8. Unlike the case of contacting both the upper surface and the surface of the current blocking layer 10, it is not necessary to form the p-side ohmic electrode 9 with a material having strong adhesiveness with the current blocking layer 10, and thus a better ohmic contact can be obtained. The p-side ohmic electrode 9 can be formed of a material that can be used.

また、第1実施形態では、リッジ部8を構成するコンタクト層7を窒化物系半導体層(InGaN層)により構成するとともに、コンタクト層7上に形成されるp側オーミック電極9の下層をPt層により構成することによって、Pt層は、窒化物系半導体層に対して良好なオーミック接触を得ることができるので、コンタクト層7とp側オーミック電極9との間のコンタクト抵抗が高くなることに起因する素子の動作電圧の増大を抑制することができる。また、Pt層は、窒化物系半導体層に対する付着力が強いので、p側オーミック電極9がコンタクト層7から剥離するのを容易に抑止することができる。また、p側オーミック電極9を、下層のPt層と、上層のPd層とにより構成するとともに、下層のPt層の厚み(約1nm)を小さくすることによって、下層のPt層の窒化物系半導体層に対する付着力が強いことによる効果に加えて、上層のPd層の影響によりオーミック性に優れたp側オーミック電極9を形成することができるので、素子の動作電圧の増大をより抑制することができる。   In the first embodiment, the contact layer 7 constituting the ridge portion 8 is composed of a nitride semiconductor layer (InGaN layer), and the lower layer of the p-side ohmic electrode 9 formed on the contact layer 7 is a Pt layer. Since the Pt layer can obtain good ohmic contact with the nitride-based semiconductor layer, the contact resistance between the contact layer 7 and the p-side ohmic electrode 9 is increased. It is possible to suppress an increase in the operating voltage of the element to be operated. Further, since the Pt layer has a strong adhesion to the nitride-based semiconductor layer, the p-side ohmic electrode 9 can be easily prevented from peeling off from the contact layer 7. In addition, the p-side ohmic electrode 9 is composed of a lower Pt layer and an upper Pd layer, and the lower Pt layer thickness (about 1 nm) is reduced to reduce the lower Pt layer nitride-based semiconductor. In addition to the effect due to the strong adhesion to the layer, the p-side ohmic electrode 9 having excellent ohmic properties can be formed by the influence of the upper Pd layer, thereby further suppressing the increase in the operating voltage of the element. it can.

なお、p側オーミック電極9を構成する上層のPd層と、p側パッド電極12を構成するAu層とは、金属同士なので付着力が強い。また、Ti層11と、p側パッド電極12を構成するAu層とは、金属同士なので付着力が強い。   Note that the upper Pd layer constituting the p-side ohmic electrode 9 and the Au layer constituting the p-side pad electrode 12 are made of metal and have high adhesion. Further, since the Ti layer 11 and the Au layer constituting the p-side pad electrode 12 are made of metal, adhesion is strong.

図2〜図12は、図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図1〜図12を参照して、第1実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   2 to 12 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the first embodiment is now described with reference to FIGS.

まず、図2に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、n型GaN基板1上に、約1.5μmの厚みを有するn型AlGaN層からなるn型クラッド層2を成長させた後、n型クラッド層2上に、活性層3を成長させる。なお、活性層3を成長させる際には、約3.5nmの厚みを有するアンドープのInGaN層からなる3つの井戸層(図示せず)と、約20nmの厚みを有するアンドープのInGaN層からなる3つの障壁層(図示せず)とを交互に成長させる。これにより、n型クラッド層2上に、3つの井戸層および3つの障壁層からなるMQW構造を有する活性層3が形成される。続いて、活性層3上に、約50nmの厚みを有するアンドープのInGaN層からなる光ガイド層4および約20nmの厚みを有するアンドープのAlGaN層からなるキャップ層5を順次成長させる。この後、キャップ層5上に、約400nmの厚みを有するp型AlGaN層からなるp型クラッド層6および約3nmの厚みを有するアンドープのInGaN層からなるコンタクト層7を順次成長させる。   First, as shown in FIG. 2, an n-type cladding layer 2 composed of an n-type AlGaN layer having a thickness of about 1.5 μm is formed on an n-type GaN substrate 1 by using a MOCVD (Metal Organic Chemical Vapor Deposition) method. After the growth, the active layer 3 is grown on the n-type cladding layer 2. When the active layer 3 is grown, three well layers (not shown) made of an undoped InGaN layer having a thickness of about 3.5 nm, and 3 made of an undoped InGaN layer having a thickness of about 20 nm. Two barrier layers (not shown) are grown alternately. As a result, an active layer 3 having an MQW structure including three well layers and three barrier layers is formed on the n-type cladding layer 2. Subsequently, a light guide layer 4 made of an undoped InGaN layer having a thickness of about 50 nm and a cap layer 5 made of an undoped AlGaN layer having a thickness of about 20 nm are successively grown on the active layer 3. Thereafter, a p-type cladding layer 6 made of a p-type AlGaN layer having a thickness of about 400 nm and a contact layer 7 made of an undoped InGaN layer having a thickness of about 3 nm are successively grown on the cap layer 5.

次に、図3に示すように、電子ビーム蒸着法を用いて、コンタクト層7上に、約1nmの厚みを有する下層のPt層(図示せず)と、約10nmの厚みを有する上層のPd層(図示せず)とからなるp側オーミック電極9を形成する。この後、プラズマCVD法を用いて、p側オーミック電極9上に、約240nmの厚みを有するSiO層21を形成した後、SiO層21上のリッジ部8(図1参照)に対応する領域に、約1.5μmの幅を有するストライプ状(細長状)のレジスト22を形成する。 Next, as shown in FIG. 3, a lower Pt layer (not shown) having a thickness of about 1 nm and an upper Pd layer having a thickness of about 10 nm are formed on the contact layer 7 by using an electron beam evaporation method. A p-side ohmic electrode 9 made of a layer (not shown) is formed. Thereafter, a SiO 2 layer 21 having a thickness of about 240 nm is formed on the p-side ohmic electrode 9 by plasma CVD, and then corresponds to the ridge portion 8 (see FIG. 1) on the SiO 2 layer 21. A striped (elongated) resist 22 having a width of about 1.5 μm is formed in the region.

次に、図4に示すように、CF系ガスによるRIE(Reactive Ion Etching)法を用いて、レジスト22をマスクとして、SiO層21およびp側オーミック電極9をエッチングする。この後、レジスト22を除去する。 Next, as shown in FIG. 4, the SiO 2 layer 21 and the p-side ohmic electrode 9 are etched using the resist 22 as a mask by RIE (Reactive Ion Etching) using CF 4 gas. Thereafter, the resist 22 is removed.

次に、図5に示すように、塩素系ガスによるRIE法を用いて、SiO層21をマスクとして、コンタクト層7の上面からp型クラッド層6の途中の深さ(p型クラッド層6の上面から約320nmの深さ)までをエッチングする。これにより、p型クラッド層6の凸部とコンタクト層7とによって構成されるとともに、約1.5μmの幅を有するストライプ状(細長状)のリッジ部8が形成される。この後、SiO層21を除去する。 Next, as shown in FIG. 5, by RIE with chlorine-based gas, a SiO 2 layer 21 as a mask, the middle of the depth of the p-type cladding layer 6 from the upper surface of the contact layer 7 (p-type cladding layer 6 To a depth of about 320 nm from the upper surface of the substrate. As a result, a striped (elongated) ridge portion 8 having a width of about 1.5 μm is formed along with the convex portion of the p-type cladding layer 6 and the contact layer 7. Thereafter, the SiO 2 layer 21 is removed.

次に、図6に示すように、プラズマCVD法を用いて、全面を覆うように、約200nmの厚みを有するSiO層10dを形成した後、電子ビーム蒸着法を用いて、SiO層10d上に、約5nmの厚みを有するTi層11を形成する。この後、全面を覆うように、レジスト23を形成する。 Next, as shown in FIG. 6, by a plasma CVD to cover the entire surface, after forming the SiO 2 layer 10d having a thickness of about 200 nm, using an electron beam deposition method, an SiO 2 layer 10d A Ti layer 11 having a thickness of about 5 nm is formed thereon. Thereafter, a resist 23 is formed so as to cover the entire surface.

次に、図7に示すように、酸素ガスによるプラズマエッチング法を用いて、レジスト23を全域に渡ってエッチングすることにより薄膜化することによって、リッジ部8上に位置するTi層11の表面を露出させる。この後、リン酸によるウェットエッチング技術を用いて、レジスト23をマスクとして、p側オーミック電極9の上面よりも上方に位置するTi層11をエッチングする。これにより、図8に示すように、Ti層11のリッジ部8に対応する領域に、開口部11aが形成される。   Next, as shown in FIG. 7, the surface of the Ti layer 11 located on the ridge portion 8 is thinned by etching the resist 23 over the entire area using a plasma etching method using oxygen gas. Expose. Thereafter, the Ti layer 11 located above the upper surface of the p-side ohmic electrode 9 is etched using the resist 23 as a mask by using a wet etching technique using phosphoric acid. As a result, as shown in FIG. 8, an opening 11 a is formed in a region corresponding to the ridge portion 8 of the Ti layer 11.

次に、CF系ガスによるRIE法を用いて、レジスト23をマスクとして、p側オーミック電極9の上面よりも上方に位置するSiO層10dをエッチングする。これにより、図9に示すように、SiO層10d(図8参照)のリッジ部8に対応する領域に開口部10aが形成されるので、p側オーミック電極9の上面が露出される。これにより、電流ブロック層10が形成される。この後、レジスト23を除去する。 Next, the SiO 2 layer 10d located above the upper surface of the p-side ohmic electrode 9 is etched using the resist 23 as a mask, by RIE using CF 4 gas. As a result, as shown in FIG. 9, the opening 10a is formed in the region corresponding to the ridge portion 8 of the SiO 2 layer 10d (see FIG. 8), so that the upper surface of the p-side ohmic electrode 9 is exposed. Thereby, the current blocking layer 10 is formed. Thereafter, the resist 23 is removed.

次に、図10に示すように、Ti層11上の素子の側端面側の端部11cに対応する領域に、レジスト24を形成する。   Next, as shown in FIG. 10, a resist 24 is formed in a region corresponding to the end portion 11 c on the side end face side of the element on the Ti layer 11.

次に、図11に示すように、抵抗加熱蒸着法を用いて、レジスト24、Ti層11および露出したp側オーミック電極9の上面上に、約3μmの厚みを有するAu層からなるp側パッド電極12を形成する。この後、レジスト24を除去することにより、レジスト24上のp側パッド電極12を除去する。これにより、図12に示すように、p側パッド電極12の素子の側端面側の端部12aが、素子の側端面から所定の間隔を隔てた領域に配置される。   Next, as shown in FIG. 11, a p-side pad made of an Au layer having a thickness of about 3 μm is formed on the upper surface of the resist 24, the Ti layer 11, and the exposed p-side ohmic electrode 9 using a resistance heating vapor deposition method. The electrode 12 is formed. Thereafter, the p-side pad electrode 12 on the resist 24 is removed by removing the resist 24. As a result, as shown in FIG. 12, the end portion 12a on the side end face side of the element of the p-side pad electrode 12 is arranged in a region spaced a predetermined distance from the side end face of the element.

次に、n型GaN基板1の厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。この後、図1に示したように、n型GaN基板1の裏面上の所定領域に、n型GaN基板1の裏面側から順に、約6nmの厚みを有するAl層(図示せず)と、約10nmの厚みを有するPd層(図示せず)と、約300nmの厚みを有するAu層(図示せず)とからなるn側電極13を形成する。最後に、素子を各チップに分離(劈開)することによって、第1実施形態による窒化物系半導体レーザ素子が形成される。   Next, the back surface of the n-type GaN substrate 1 is polished until the thickness of the n-type GaN substrate 1 becomes about 150 μm. Thereafter, as shown in FIG. 1, an Al layer (not shown) having a thickness of about 6 nm in order from the back surface side of the n-type GaN substrate 1 in a predetermined region on the back surface of the n-type GaN substrate 1; An n-side electrode 13 composed of a Pd layer (not shown) having a thickness of about 10 nm and an Au layer (not shown) having a thickness of about 300 nm is formed. Finally, the nitride semiconductor laser device according to the first embodiment is formed by separating (cleaving) the device into chips.

第1実施形態の製造プロセスでは、上記のように、コンタクト層7上にp側オーミック電極9を形成した後、p側オーミック電極9、コンタクト層7およびp型クラッド層6の所定領域をエッチングすることによりリッジ部8を形成することによって、リッジ部8の形成後にp側オーミック電極9を形成する場合と異なり、リッジ部8を形成するためのマスクをコンタクト層7の表面上に形成する必要がないので、リッジ部8の形成後にコンタクト層7上のマスクが完全に除去されないことに起因して、コンタクト層7の表面にマスク材の残留物などの不純物が付着するという不都合が生じない。これにより、リッジ部8を構成するコンタクト層7とp側オーミック電極9との間に不純物が混入するのを抑制することができる。その結果、リッジ部8を構成するコンタクト層7とp側オーミック電極9との間の付着力が弱くなるのを抑制することができるとともに、リッジ部8を構成するコンタクト層7とp側オーミック電極9との間のコンタクト抵抗が高くなるのを抑制することができる。   In the manufacturing process of the first embodiment, as described above, after the p-side ohmic electrode 9 is formed on the contact layer 7, predetermined regions of the p-side ohmic electrode 9, the contact layer 7, and the p-type cladding layer 6 are etched. Unlike the case where the p-side ohmic electrode 9 is formed after forming the ridge 8 by forming the ridge 8 by this, it is necessary to form a mask for forming the ridge 8 on the surface of the contact layer 7. Therefore, there is no inconvenience that impurities such as a residue of the mask material adhere to the surface of the contact layer 7 because the mask on the contact layer 7 is not completely removed after the ridge portion 8 is formed. Thereby, it can suppress that an impurity mixes between the contact layer 7 which comprises the ridge part 8, and the p side ohmic electrode 9. FIG. As a result, it is possible to suppress the adhesion force between the contact layer 7 constituting the ridge portion 8 and the p-side ohmic electrode 9 from being weakened, and the contact layer 7 constituting the ridge portion 8 and the p-side ohmic electrode 9 can be prevented from increasing in contact resistance.

(第2実施形態)
図13は、本発明の第2実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。図13を参照して、この第2実施形態では、上記第1実施形態と異なり、リッジ部およびp側オーミック電極の側面にもp側パッド電極を接触させるとともに、p側パッド電極を下層のPd層と上層のAu層とにより構成する場合について説明する。
(Second Embodiment)
FIG. 13 is a sectional view showing the structure of a nitride-based semiconductor laser device (blue-violet laser device) according to the second embodiment of the present invention. Referring to FIG. 13, in the second embodiment, unlike the first embodiment, the p-side pad electrode is brought into contact with the side surface of the ridge portion and the p-side ohmic electrode, and the p-side pad electrode is used as the lower layer Pd. A case in which a layer and an upper Au layer are used will be described.

この第2実施形態による窒化物系半導体レーザ素子では、図13に示すように、n型GaN基板1上に、上記第1実施形態と同様の組成および厚みを有するn型クラッド層2、活性層3、光ガイド層4、キャップ層5、p型クラッド層6およびコンタクト層7が順次形成されている。また、p型クラッド層6は、上記第1実施形態と同様、凸部と、凸部以外の平坦部とを有するとともに、コンタクト層7は、p型クラッド層6の凸部上に形成されている。そして、コンタクト層7とp型クラッド層6の凸部とによって、約1.5μmの幅を有するストライプ状(細長状)のリッジ部8が構成されている。   In the nitride-based semiconductor laser device according to the second embodiment, as shown in FIG. 13, an n-type cladding layer 2 and an active layer having the same composition and thickness as those of the first embodiment are formed on an n-type GaN substrate 1. 3, a light guide layer 4, a cap layer 5, a p-type cladding layer 6 and a contact layer 7 are sequentially formed. Similarly to the first embodiment, the p-type cladding layer 6 has a convex portion and a flat portion other than the convex portion, and the contact layer 7 is formed on the convex portion of the p-type cladding layer 6. Yes. The contact layer 7 and the convex portion of the p-type cladding layer 6 form a striped (elongated) ridge portion 8 having a width of about 1.5 μm.

ここで、第2実施形態では、上記第1実施形態と同様、リッジ部8を構成するコンタクト層7上に、約1nmの厚みを有する下層のPt層(図示せず)と、約10nmの厚みを有する上層のPd層(図示せず)とからなるp側オーミック電極9が形成されている。このp側オーミック電極9のPt層の下面は、コンタクト層7の上面にのみ接触している。   Here, in the second embodiment, as in the first embodiment, a lower Pt layer (not shown) having a thickness of about 1 nm and a thickness of about 10 nm are formed on the contact layer 7 constituting the ridge portion 8. A p-side ohmic electrode 9 made of an upper Pd layer (not shown) having s is formed. The lower surface of the Pt layer of the p-side ohmic electrode 9 is in contact only with the upper surface of the contact layer 7.

また、p型クラッド層6上には、p側オーミック電極9の上面および側面と、リッジ部8の側面の一部とを露出させる開口部30aを有するとともに、約200nmの厚みを有するSiO層からなる電流ブロック層30が形成されている。この電流ブロック層30の開口部30a側の端部30bは、リッジ部8のコンタクト層7よりも下方の側面上に配置されているとともに、電流ブロック層30の素子の側面側の端部30cは、素子の側端面にまで達している。なお、電流ブロック層30は、本発明の「絶縁層」の一例である。 Further, on the p-type cladding layer 6, an SiO 2 layer having an opening 30 a that exposes an upper surface and a side surface of the p-side ohmic electrode 9 and a part of the side surface of the ridge portion 8 and a thickness of about 200 nm. A current blocking layer 30 made of is formed. An end 30b of the current blocking layer 30 on the opening 30a side is disposed on a side surface below the contact layer 7 of the ridge portion 8, and an end 30c on the side of the element of the current blocking layer 30 is , Reaching the side end face of the element. The current blocking layer 30 is an example of the “insulating layer” in the present invention.

ここで、第2実施形態では、電流ブロック層30の表面に接触するように、かつ、p側オーミック電極9に接触しないように、約5nmの厚みを有するTi層31が形成されている。このTi層31は、電流ブロック層30の開口部30aに対応する領域に開口部31aを有する。また、Ti層31の開口部31a側の端部31bは、電流ブロック層30の端部30bに対応する領域に配置されているとともに、Ti層31の素子の側端面側の端部31cは、電流ブロック層30の端部30cに対応する領域に配置されている。なお、Ti層31は、本発明の「付着層」の一例である。   Here, in the second embodiment, the Ti layer 31 having a thickness of about 5 nm is formed so as to be in contact with the surface of the current blocking layer 30 and not in contact with the p-side ohmic electrode 9. The Ti layer 31 has an opening 31 a in a region corresponding to the opening 30 a of the current blocking layer 30. In addition, the end 31b on the opening 31a side of the Ti layer 31 is disposed in a region corresponding to the end 30b of the current blocking layer 30, and the end 31c on the side end face side of the element of the Ti layer 31 is The current blocking layer 30 is disposed in a region corresponding to the end 30c. The Ti layer 31 is an example of the “adhesion layer” in the present invention.

また、第2実施形態では、p側オーミック電極9の上面と、p側オーミック電極9およびリッジ部8の側面と、Ti層31の表面とに接触するように、約10nmの厚みを有する下層のPd層(図示せず)と、約3μmの厚みを有する上層のAu層(図示せず)とからなるp側パッド電極32が形成されている。このp側パッド電極32の素子の側端面側の端部32aは、素子の側端面から所定の間隔を隔てた領域に配置されている。なお、p側パッド電極32を構成するPd層の熱伝導率および電気抵抗率は、それぞれ、約0.72W/(cm・K)および約10.7×10−8Ω・mであり、Au層の熱伝導率および電気抵抗率は、それぞれ、約3.18W/(cm・K)および約2.3×10−8Ω・mである。なお、p側パッド電極32は、本発明の「パッド電極」の一例である。 In the second embodiment, the lower layer having a thickness of about 10 nm is in contact with the upper surface of the p-side ohmic electrode 9, the side surfaces of the p-side ohmic electrode 9 and the ridge portion 8, and the surface of the Ti layer 31. A p-side pad electrode 32 composed of a Pd layer (not shown) and an upper Au layer (not shown) having a thickness of about 3 μm is formed. An end portion 32a on the side end face side of the element of the p-side pad electrode 32 is arranged in a region spaced a predetermined distance from the side end face of the element. The thermal conductivity and electrical resistivity of the Pd layer constituting the p-side pad electrode 32 are about 0.72 W / (cm · K) and about 10.7 × 10 −8 Ω · m, respectively. The thermal conductivity and electrical resistivity of the layers are about 3.18 W / (cm · K) and about 2.3 × 10 −8 Ω · m, respectively. The p-side pad electrode 32 is an example of the “pad electrode” in the present invention.

また、n型GaN基板1の裏面上の所定領域には、上記第1実施形態と同様の組成および厚みを有するn側電極13が形成されている。   An n-side electrode 13 having the same composition and thickness as in the first embodiment is formed in a predetermined region on the back surface of the n-type GaN substrate 1.

第2実施形態では、上記のように、p側オーミック電極9の上面および側面に、下層のPd層と、上層のAu層とからなるp側パッド電極32を接触させることによって、良好な熱伝導性を有するp側パッド電極32とp側オーミック電極9との接触面積が増大するので、上記第1実施形態よりも放熱特性を向上させることができる。これにより、上記第1実施形態よりも素子特性の劣化および素子寿命の低下を抑制することができる。また、p側パッド電極32を、下層のPd層と、上層のAu層とにより構成するとともに、p側パッド電極32の下層のPd層をリッジ部8(コンタクト層7)の側面に接触させることによって、コンタクト層7と、p側パッド電極32およびp側オーミック電極9を含むp側電極のコンタクト層7に対して良好なオーミック接触を得ることが可能な層との接触面積が増大するので、上記第1実施形態よりもコンタクト抵抗を低くすることができる。これにより、上記第1実施形態よりも素子の動作電圧を低減することができる。   In the second embodiment, as described above, the p-side pad electrode 32 composed of the lower Pd layer and the upper Au layer is brought into contact with the upper surface and the side surface of the p-side ohmic electrode 9 to achieve good heat conduction. Since the contact area between the p-side pad electrode 32 and the p-side ohmic electrode 9 having the property increases, the heat dissipation characteristics can be improved as compared with the first embodiment. Thereby, it is possible to suppress the deterioration of the element characteristics and the decrease of the element life as compared with the first embodiment. Further, the p-side pad electrode 32 is composed of a lower Pd layer and an upper Au layer, and the lower Pd layer of the p-side pad electrode 32 is brought into contact with the side surface of the ridge portion 8 (contact layer 7). As a result, the contact area between the contact layer 7 and a layer capable of obtaining good ohmic contact with the contact layer 7 of the p-side electrode including the p-side pad electrode 32 and the p-side ohmic electrode 9 is increased. The contact resistance can be made lower than in the first embodiment. Thereby, the operating voltage of the element can be reduced as compared with the first embodiment.

なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。   The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.

図14〜図20は、図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図13〜図20を参照して、第2実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   14 to 20 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the second embodiment is now described with reference to FIGS.

まず、図2〜図5に示した第1実施形態と同様のプロセスを用いて、リッジ部8までを形成する。   First, up to the ridge portion 8 is formed using a process similar to that of the first embodiment shown in FIGS.

次に、図14に示すように、プラズマCVD法を用いて、全面を覆うように、約200nmの厚みを有するSiO層30dを形成した後、電子ビーム蒸着法を用いて、SiO層30d上に、約5nmの厚みを有するTi層31を形成する。この後、全面を覆うように、レジスト41を形成する。 Next, as shown in FIG. 14, by plasma CVD to cover the entire surface, after forming the SiO 2 layer 30d having a thickness of about 200 nm, using an electron beam deposition method, an SiO 2 layer 30d A Ti layer 31 having a thickness of about 5 nm is formed thereon. Thereafter, a resist 41 is formed so as to cover the entire surface.

次に、図15に示すように、酸素ガスによるプラズマエッチング法を用いて、レジスト41を全域に渡ってエッチングすることにより薄膜化することによって、リッジ部8上に位置するTi層31の表面を露出させる。この後、リン酸によるウェットエッチング技術を用いて、レジスト41をマスクとして、Ti層31のリッジ部8の上面上に位置する領域からリッジ部8のコンタクト層7よりも下方の側面上に位置する領域までをエッチングする。これにより、図16に示すように、Ti層31のリッジ部8に対応する領域に、開口部31aが形成される。   Next, as shown in FIG. 15, the surface of the Ti layer 31 located on the ridge portion 8 is reduced by thinning the resist 41 by etching it over the entire area using a plasma etching method using oxygen gas. Expose. Thereafter, using a wet etching technique using phosphoric acid, the resist 41 is used as a mask and the Ti layer 31 is located on the side surface below the contact layer 7 of the ridge portion 8 from the region located on the upper surface of the ridge portion 8. Etch up to the area. Thereby, as shown in FIG. 16, an opening 31 a is formed in a region corresponding to the ridge portion 8 of the Ti layer 31.

次に、CF系ガスによるRIE法を用いて、レジスト41をマスクとして、SiO層30dのリッジ部8の上面上に位置する領域からリッジ部8のコンタクト層7よりも下方の側面上に位置する領域までをエッチングする。これにより、図17に示すように、SiO層30d(図16参照)のリッジ部8に対応する領域に開口部30aが形成されるので、p側オーミック電極9の上面および側面と、リッジ部8の側面の一部とが露出される。これにより、電流ブロック層30が形成される。この後、レジスト41を除去する。 Next, using the RIE method with CF 4 gas, using the resist 41 as a mask, from the region located on the upper surface of the ridge portion 8 of the SiO 2 layer 30d to the side surface below the contact layer 7 of the ridge portion 8 Etch up to the region where it is located. Thus, as shown in FIG. 17, since the opening portion 30a is formed in a region corresponding to the ridge portion 8 of the SiO 2 layer 30d (see FIG. 16), the upper and side surfaces of the p-side ohmic electrode 9, a ridge portion A part of the side surface of 8 is exposed. Thereby, the current blocking layer 30 is formed. Thereafter, the resist 41 is removed.

次に、図18に示すように、Ti層31上の素子の側端面側の端部31cに対応する領域に、レジスト42を形成する。   Next, as shown in FIG. 18, a resist 42 is formed in a region corresponding to the end portion 31 c on the side end face side of the element on the Ti layer 31.

次に、図19に示すように、図18に示した構造を電子ビーム蒸着装置の基板ホルダ(図示せず)に装着する。そして、電子ビーム蒸着装置の基板ホルダを回転させながら、レジスト42およびTi層31の上面上と、露出したp側オーミック電極9の上面および側面上と、露出したリッジ部8の側面上とに、約10nmの厚みを有する下層のPd層(図示せず)と、約3μmの厚みを有する上層のAu層(図示せず)とからなるp側パッド電極32を形成する。この後、レジスト42を除去することによって、レジスト42上のp側パッド電極32を除去する。これにより、図20に示すように、p側パッド電極32の素子の側端面側の端部32aが、素子の側端面から所定の間隔を隔てた領域に配置される。   Next, as shown in FIG. 19, the structure shown in FIG. 18 is mounted on a substrate holder (not shown) of an electron beam evaporation apparatus. Then, while rotating the substrate holder of the electron beam evaporation apparatus, on the upper surface of the resist 42 and the Ti layer 31, on the upper surface and side surface of the exposed p-side ohmic electrode 9, and on the side surface of the exposed ridge portion 8, A p-side pad electrode 32 composed of a lower Pd layer (not shown) having a thickness of about 10 nm and an upper Au layer (not shown) having a thickness of about 3 μm is formed. Thereafter, the p-side pad electrode 32 on the resist 42 is removed by removing the resist 42. As a result, as shown in FIG. 20, the end portion 32a on the side end face side of the element of the p-side pad electrode 32 is arranged in a region spaced a predetermined distance from the side end face of the element.

次に、n型GaN基板1の厚みが約150μmになるまでn型GaN基板1の裏面を研磨する。この後、図13に示したように、n型GaN基板1の裏面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極13を形成する。最後に、素子を各チップに分離(劈開)することによって、第2実施形態による窒化物系半導体レーザ素子が形成される。   Next, the back surface of the n-type GaN substrate 1 is polished until the thickness of the n-type GaN substrate 1 becomes about 150 μm. Thereafter, as shown in FIG. 13, an n-side electrode 13 having the same composition and thickness as in the first embodiment is formed in a predetermined region on the back surface of the n-type GaN substrate 1. Finally, the nitride semiconductor laser device according to the second embodiment is formed by separating (cleaving) the device into chips.

(第3実施形態)
図21は、本発明の第3実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。図21を参照して、この第3実施形態では、上記第1および第2実施形態と異なり、p側オーミック電極をPt層のみにより構成するとともに、p側パッド電極を下層のAg層と上層のAu層とにより構成し、かつ、絶縁層と接触する付着層を下層のTi層と上層のAu層とにより構成する場合について説明する。
(Third embodiment)
FIG. 21 is a sectional view showing the structure of a nitride-based semiconductor laser device (blue-violet laser device) according to the third embodiment of the present invention. Referring to FIG. 21, in the third embodiment, unlike the first and second embodiments, the p-side ohmic electrode is composed of only the Pt layer, and the p-side pad electrode is formed of the lower Ag layer and the upper layer. A case will be described in which an Au layer and an adhesion layer in contact with an insulating layer are constituted by a lower Ti layer and an upper Au layer.

この第3実施形態による窒化物系半導体レーザ素子では、図21に示すように、約100μmの厚みを有するn型GaN基板51上に、上記第1実施形態と同様の組成および厚みを有するn型クラッド層2、活性層3、光ガイド層4、キャップ層5、p型クラッド層6およびコンタクト層7が順次形成されている。また、p型クラッド層6は、上記第1実施形態と同様、凸部と、凸部以外の平坦部とを有するとともに、コンタクト層7は、p型クラッド層6の凸部上に形成されている。そして、コンタクト層7とp型クラッド層6の凸部とによって、約1.5μmの幅を有するストライプ状(細長状)のリッジ部8が構成されている。   In the nitride-based semiconductor laser device according to the third embodiment, as shown in FIG. 21, an n-type having the same composition and thickness as in the first embodiment is formed on an n-type GaN substrate 51 having a thickness of about 100 μm. A clad layer 2, an active layer 3, a light guide layer 4, a cap layer 5, a p-type clad layer 6 and a contact layer 7 are sequentially formed. Similarly to the first embodiment, the p-type cladding layer 6 has a convex portion and a flat portion other than the convex portion, and the contact layer 7 is formed on the convex portion of the p-type cladding layer 6. Yes. The contact layer 7 and the convex portion of the p-type cladding layer 6 form a striped (elongated) ridge portion 8 having a width of about 1.5 μm.

ここで、第3実施形態では、リッジ部8を構成するコンタクト層7上に、約5nmの厚みを有するPt層からなるp側オーミック電極59が形成されている。このp側オーミック電極59の下面は、コンタクト層7の上面にのみ接触している。また、p側オーミック電極59の厚み(約5nm)は、活性層3で生成された光を透過させることが可能な厚みである。なお、p側オーミック電極59は、本発明の「オーミック電極」の一例である。   Here, in the third embodiment, the p-side ohmic electrode 59 made of a Pt layer having a thickness of about 5 nm is formed on the contact layer 7 constituting the ridge portion 8. The lower surface of the p-side ohmic electrode 59 is in contact only with the upper surface of the contact layer 7. Further, the thickness (about 5 nm) of the p-side ohmic electrode 59 is a thickness capable of transmitting the light generated in the active layer 3. The p-side ohmic electrode 59 is an example of the “ohmic electrode” in the present invention.

また、p型クラッド層6上には、p側オーミック電極59の上面を露出させる開口部60aを有するとともに、約200nmの厚みを有するAl層からなる電流ブロック層60が形成されている。この電流ブロック層60の開口部60a側の端部60bは、p側オーミック電極59の側面上に配置されている。また、電流ブロック層60の開口部60a側の端部60bは、丸みを帯びているとともに、p側オーミック電極59の上面よりも上方に突出している。また、電流ブロック層60の素子の側端面側の端部60cは、素子の側端面にまで達している。なお、電流ブロック層60は、本発明の「絶縁層」の一例である。 On the p-type cladding layer 6, there is formed a current blocking layer 60 made of an Al 2 O 3 layer having an opening 60 a that exposes the upper surface of the p-side ohmic electrode 59 and a thickness of about 200 nm. . An end 60 b on the opening 60 a side of the current blocking layer 60 is disposed on the side surface of the p-side ohmic electrode 59. Further, the end 60 b on the opening 60 a side of the current blocking layer 60 is rounded and protrudes upward from the upper surface of the p-side ohmic electrode 59. Further, the end portion 60c on the side end face side of the element of the current blocking layer 60 reaches the side end face of the element. The current blocking layer 60 is an example of the “insulating layer” in the present invention.

ここで、第3実施形態では、電流ブロック層60の表面に接触するように、かつ、p側オーミック電極59に接触しないように、約5nmの厚みを有する下層のTi層(図示せず)と、約10nmの厚みを有する上層のAu層(図示せず)とからなる多層付着層61が形成されている。多層付着層61の上層のAu層は、下層のTi層の保護層として機能する。この多層付着層61は、電流ブロック層60の開口部60aに対応する領域に開口部61aを有する。また、多層付着層61の開口部61a側の端部61bは、電流ブロック層60の端部60bに対応する領域に配置されているとともに、多層付着層61の素子の側端面側の端部61cは、素子の側端面から所定の間隔を隔てた領域に配置されている。なお、多層付着層61は、本発明の「付着層」の一例である。   Here, in the third embodiment, a lower Ti layer (not shown) having a thickness of about 5 nm so as to be in contact with the surface of the current blocking layer 60 and not in contact with the p-side ohmic electrode 59; A multilayer adhesion layer 61 made of an upper Au layer (not shown) having a thickness of about 10 nm is formed. The upper Au layer of the multilayer adhesion layer 61 functions as a protective layer for the lower Ti layer. The multilayer adhesion layer 61 has an opening 61 a in a region corresponding to the opening 60 a of the current blocking layer 60. Further, the end portion 61b of the multilayer adhesion layer 61 on the opening 61a side is disposed in a region corresponding to the end portion 60b of the current blocking layer 60, and the end portion 61c of the multilayer adhesion layer 61 on the side end face side of the element. Are arranged in a region spaced a predetermined distance from the side end face of the element. The multilayer adhesion layer 61 is an example of the “adhesion layer” in the present invention.

また、第3実施形態では、p側オーミック電極59の上面および多層付着層61の表面に接触するように、約50nmの厚みを有する下層のAg層(図示せず)と、約3μmの厚みを有する上層のAu層(図示せず)とからなるp側パッド電極62が形成されている。このp側パッド電極62を構成する下層のAg層は、活性層3で生成された光に対して高い反射率を有する。また、p側パッド電極62の素子の側端面側の端部62aは、素子の側端面から所定の間隔を隔てた領域に配置されている。なお、p側パッド電極62を構成するAg層の熱伝導率および電気抵抗率は、それぞれ、約4.29W/(cm・K)および約1.6×10−8Ω・mであり、Au層の熱伝導率および電気抵抗率は、それぞれ、約3.18W/(cm・K)および約2.3×10−8Ω・mである。なお、p側パッド電極62は、本発明の「パッド電極」の一例である。 In the third embodiment, a lower Ag layer (not shown) having a thickness of about 50 nm and a thickness of about 3 μm are provided so as to contact the upper surface of the p-side ohmic electrode 59 and the surface of the multilayer adhesion layer 61. A p-side pad electrode 62 made of an upper Au layer (not shown) is formed. The lower Ag layer constituting the p-side pad electrode 62 has a high reflectance with respect to the light generated in the active layer 3. Further, the end portion 62a on the side end face side of the element of the p-side pad electrode 62 is arranged in a region spaced a predetermined distance from the side end face of the element. The thermal conductivity and electrical resistivity of the Ag layer constituting the p-side pad electrode 62 are about 4.29 W / (cm · K) and about 1.6 × 10 −8 Ω · m, respectively. The thermal conductivity and electrical resistivity of the layers are about 3.18 W / (cm · K) and about 2.3 × 10 −8 Ω · m, respectively. The p-side pad electrode 62 is an example of the “pad electrode” in the present invention.

また、n型GaN基板51の裏面上の所定領域には、上記第1実施形態と同様の組成および厚みを有するn側電極13が形成されている。   An n-side electrode 13 having the same composition and thickness as in the first embodiment is formed in a predetermined region on the back surface of the n-type GaN substrate 51.

第3実施形態では、上記のように、p側オーミック電極59の上面に、下層のAg層と、上層のAu層とからなるp側パッド電極62を接触させることによって、p側パッド電極62を構成する下層のAg層の熱伝導率(約4.29W/(cm・K))は、上記第1実施形態のp側パッド電極12を構成するAu層の熱伝導率(約3.18W/(cm・K))および上記第2実施形態のp側パッド電極32を構成する下層のPd層の熱伝導率(約0.72W/(cm・K))よりも高いので、上記第1および第2実施形態よりも放熱特性を向上させることができる。これにより、上記第1および第2実施形態よりも素子特性の劣化および素子寿命の低下を抑制することができる。また、p側オーミック電極59の厚み(約5nm)を、活性層3で生成された光を透過させることが可能な厚みに設定することによって、p側オーミック電極59を透過した光は、活性層3で生成された光に対して高い反射率を有するp側パッド電極62の下層のAg層により活性層3側に反射されるので、光閉じ込めを向上させることができる。これにより、素子の発光効率を向上させることができる。   In the third embodiment, as described above, the p-side pad electrode 62 is formed by bringing the p-side pad electrode 62 composed of the lower Ag layer and the upper Au layer into contact with the upper surface of the p-side ohmic electrode 59. The thermal conductivity (about 4.29 W / (cm · K)) of the lower Ag layer constituting the thermal conductivity of the Au layer constituting the p-side pad electrode 12 of the first embodiment (about 3.18 W / (Cm · K)) and the thermal conductivity (about 0.72 W / (cm · K)) of the lower Pd layer constituting the p-side pad electrode 32 of the second embodiment. The heat dissipation characteristics can be improved as compared with the second embodiment. Thereby, it is possible to suppress the deterioration of the element characteristics and the decrease of the element life as compared with the first and second embodiments. In addition, by setting the thickness (about 5 nm) of the p-side ohmic electrode 59 to a thickness capable of transmitting the light generated in the active layer 3, the light transmitted through the p-side ohmic electrode 59 3 is reflected to the active layer 3 side by the Ag layer under the p-side pad electrode 62 having a high reflectance with respect to the light generated in 3, so that light confinement can be improved. Thereby, the luminous efficiency of the element can be improved.

また、第3実施形態では、電流ブロック層60の表面に接触する多層付着層61の素子の側端面側の端部61cを、素子の側端面から所定の間隔を隔てた領域に配置することによって、多層付着層61と、電流ブロック層60と、p型クラッド層6とからなる寄生容量が形成される領域を小さくすることができる。これにより、素子の応答速度が遅くなるのを抑制することができる。   In the third embodiment, the end portion 61c on the side end face side of the element of the multilayer adhesion layer 61 in contact with the surface of the current blocking layer 60 is disposed in a region spaced a predetermined distance from the side end face of the element. The region where the parasitic capacitance composed of the multilayer adhesion layer 61, the current blocking layer 60, and the p-type cladding layer 6 is formed can be reduced. Thereby, it can suppress that the response speed of an element becomes slow.

なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。   The remaining effects of the third embodiment are similar to those of the aforementioned first embodiment.

図22〜図32は、図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図21〜図32を参照して、第3実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   22 to 32 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device according to the third embodiment shown in FIG. A manufacturing process for the nitride semiconductor laser element according to the third embodiment is now described with reference to FIGS.

まず、図22に示すように、図2に示した第1実施形態と同様のプロセスを用いて、n型GaN基板51上に、窒化物系半導体各層(2〜7)を順次成長させる。次に、電子ビーム蒸着法を用いて、コンタクト層7上に、約5nmの厚みを有するPt層からなるp側オーミック電極59を形成する。この後、窒素雰囲気中において、約500℃で約10分間の熱処理を行う。これにより、コンタクト層7とp側オーミック電極59との界面に拡散領域(図示せず)が形成されるので、コンタクト層7に対するp側オーミック電極59の付着力を強くすることができる。   First, as shown in FIG. 22, nitride-based semiconductor layers (2 to 7) are sequentially grown on the n-type GaN substrate 51 using a process similar to that of the first embodiment shown in FIG. 2. Next, a p-side ohmic electrode 59 made of a Pt layer having a thickness of about 5 nm is formed on the contact layer 7 by using an electron beam evaporation method. Thereafter, heat treatment is performed at about 500 ° C. for about 10 minutes in a nitrogen atmosphere. Thereby, since a diffusion region (not shown) is formed at the interface between the contact layer 7 and the p-side ohmic electrode 59, the adhesion of the p-side ohmic electrode 59 to the contact layer 7 can be increased.

次に、図23に示すように、スパッタ法を用いて、p側オーミック電極59上に、約100nmの厚みを有するSiO層71および約200nmの厚みを有するAl層72を順次形成する。この後、Al層72上のリッジ部8(図21参照)に対応する領域に、約1.5μmの幅を有するストライプ状(細長状)のレジスト73を形成する。 Next, as shown in FIG. 23, an SiO 2 layer 71 having a thickness of about 100 nm and an Al 2 O 3 layer 72 having a thickness of about 200 nm are sequentially formed on the p-side ohmic electrode 59 by sputtering. To do. Thereafter, a striped (elongated) resist 73 having a width of about 1.5 μm is formed in a region corresponding to the ridge portion 8 (see FIG. 21) on the Al 2 O 3 layer 72.

次に、図24に示すように、CF系ガスによるRIE法を用いて、レジスト73をマスクとして、Al層72、SiO層71およびp側オーミック電極59をエッチングする。この後、レジスト73を除去する。 Next, as shown in FIG. 24, the Al 2 O 3 layer 72, the SiO 2 layer 71, and the p-side ohmic electrode 59 are etched using the resist 73 as a mask by using the RIE method using CF 4 gas. Thereafter, the resist 73 is removed.

次に、図25に示すように、塩素系ガスによるRIE法を用いて、Al層72をマスクとして、コンタクト層7の上面からp型クラッド層6の途中の深さ(p型クラッド層6の上面から約320nmの深さ)までをエッチングする。これにより、p型クラッド層6の凸部とコンタクト層7とによって構成されるとともに、約1.5μmの幅を有するストライプ状(細長状)のリッジ部8が形成される。 Next, as shown in FIG. 25, by RIE with chlorine-based gas, the the Al 2 O 3 layer 72 as a mask, the middle of the depth of the p-type cladding layer 6 from the upper surface of the contact layer 7 (p-type cladding Etch from the top surface of layer 6 to a depth of about 320 nm. As a result, a striped (elongated) ridge portion 8 having a width of about 1.5 μm is formed along with the convex portion of the p-type cladding layer 6 and the contact layer 7.

次に、図26に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、SiO層71の側面から横方向に約150nmの深さまでをエッチングする。 Next, as shown in FIG. 26, a wet etching technique using buffered hydrofluoric acid is used to etch from the side surface of the SiO 2 layer 71 to a depth of about 150 nm in the lateral direction.

次に図27に示すように、図26に示した構造をスパッタリング装置の基板ホルダ(図示せず)に装着する。そして、スパッタリング装置の基板ホルダを回転させながら、SiO層71の表面以外の領域を覆うように、約200nmの厚みを有するAl層からなる電流ブロック層60を形成する。続いて、電流ブロック層60上に、約5nmの厚みを有する下層のTi層(図示せず)と、約10nmの厚みを有する上層のAu層(図示せず)とからなる多層付着層61を形成する。この後、バッファードフッ酸によるウェットエッチング技術を用いて、SiO層71を除去することによって、SiO層71上のAl層72、電流ブロック層60および多層付着層61を除去する。これにより、図28に示すように、電流ブロック層60および多層付着層61のリッジ部8に対応する領域に、それぞれ、開口部60aおよび61aが形成される。また、電流ブロック層60の開口部60a側の端部60bは、丸みを帯びるように、かつ、p側オーミック電極59の上面よりも上方に突出するように形成される。 Next, as shown in FIG. 27, the structure shown in FIG. 26 is mounted on a substrate holder (not shown) of the sputtering apparatus. Then, while rotating the substrate holder of the sputtering apparatus, a current blocking layer 60 made of an Al 2 O 3 layer having a thickness of about 200 nm is formed so as to cover a region other than the surface of the SiO 2 layer 71. Subsequently, a multilayer adhesion layer 61 composed of a lower Ti layer (not shown) having a thickness of about 5 nm and an upper Au layer (not shown) having a thickness of about 10 nm is formed on the current blocking layer 60. Form. Thereafter, using a wet etching using buffered hydrofluoric acid, by removing the SiO 2 layer 71 is removed the Al 2 O 3 layer 72, the current blocking layer 60 and the multilayer deposition layers 61 on the SiO 2 layer 71 . As a result, as shown in FIG. 28, openings 60a and 61a are formed in regions corresponding to the ridge 8 of the current blocking layer 60 and the multilayer adhesion layer 61, respectively. Further, the end 60 b on the opening 60 a side of the current blocking layer 60 is formed so as to be rounded and protrude upward from the upper surface of the p-side ohmic electrode 59.

次に、図29に示すように、多層付着層61上の素子の側端面側の端部61cに対応する領域に、レジスト74を形成する。   Next, as shown in FIG. 29, a resist 74 is formed in a region corresponding to the end portion 61 c on the side end face side of the element on the multilayer adhesion layer 61.

次に、図30に示すように、抵抗加熱蒸着法を用いて、レジスト74、多層付着層61および露出したp側オーミック電極59の上面上に、約50nmの厚みを有する下層のAg層(図示せず)と、約3μmの厚みを有する上層のAu層(図示せず)とからなるp側パッド電極62を形成する。この後、レジスト74を除去することにより、レジスト74上のp側パッド電極62を除去する。これにより、図31に示すように、p側パッド電極62の素子の側端面側の端部62aが、それぞれ、素子の側端面から所定の間隔を隔てた領域に配置される。   Next, as shown in FIG. 30, a lower Ag layer (FIG. 30) having a thickness of about 50 nm is formed on the upper surfaces of the resist 74, the multilayer adhesion layer 61, and the exposed p-side ohmic electrode 59 using a resistance heating vapor deposition method. And a p-side pad electrode 62 composed of an upper Au layer (not shown) having a thickness of about 3 μm. Thereafter, the p-side pad electrode 62 on the resist 74 is removed by removing the resist 74. Thereby, as shown in FIG. 31, the end portions 62a on the side end face side of the element of the p-side pad electrode 62 are respectively arranged in regions spaced from the side end face of the element by a predetermined distance.

次に、図32に示すように、CF系ガスによるRIE法を用いて、p側パッド電極62をマスクとして、多層付着層61をエッチングする。これにより、多層付着層61の素子の側端面側の端部61cが、素子の側端面から所定の間隔を隔てた領域に配置される。 Next, as shown in FIG. 32, the multilayer adhesion layer 61 is etched using the p-side pad electrode 62 as a mask by RIE using CF 4 gas. Thus, the end portion 61c on the side end face side of the element of the multilayer adhesion layer 61 is arranged in a region spaced a predetermined distance from the side end face of the element.

次に、n型GaN基板51の厚みが約100μmになるまでn型GaN基板51の裏面を研磨する。この後、図21に示したように、n型GaN基板51の裏面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極13を形成する。最後に、素子を各チップに分離(劈開)することによって、第3実施形態による窒化物系半導体レーザ素子が形成される。   Next, the back surface of the n-type GaN substrate 51 is polished until the thickness of the n-type GaN substrate 51 reaches about 100 μm. Thereafter, as shown in FIG. 21, the n-side electrode 13 having the same composition and thickness as in the first embodiment is formed in a predetermined region on the back surface of the n-type GaN substrate 51. Finally, the nitride semiconductor laser device according to the third embodiment is formed by separating (cleaving) the device into chips.

第3実施形態の製造プロセスでは、上記のように、リッジ部8上のp側オーミック電極59上にSiO層71およびAl層72を形成するとともに、SiO層71の側面以外の領域を覆うように電流ブロック層60を形成した後、SiO層71を除去することにより、電流ブロック層60のリッジ部8に対応する領域に開口部60aを形成することによって、リッジ部8の高さが約325nmと小さい場合にも、容易に、電流ブロック層60のリッジ部8に対応する領域に開口部60aを有する電流ブロック層60を形成することができる。 In the manufacturing process of the third embodiment, as described above, to form the SiO 2 layer 71 and the Al 2 O 3 layer 72 on the p-side ohmic electrode 59 on the ridge portion 8, other than the side surface of the SiO 2 layer 71 After the current block layer 60 is formed so as to cover the region, the SiO 2 layer 71 is removed, thereby forming an opening 60a in a region corresponding to the ridge portion 8 of the current block layer 60, whereby the ridge portion 8 Even when the height is as small as about 325 nm, the current blocking layer 60 having the opening 60 a in the region corresponding to the ridge portion 8 of the current blocking layer 60 can be easily formed.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1〜第3実施形態では、窒化物系半導体レーザ素子(青紫色レーザ素子)に本発明を適用する例を示したが、本発明はこれに限らず、窒化物系半導体レーザ素子以外の半導体レーザ素子にも適用可能である。   For example, in the first to third embodiments, the example in which the present invention is applied to the nitride-based semiconductor laser element (blue-violet laser element) has been described. However, the present invention is not limited thereto, and the nitride-based semiconductor laser element is not limited thereto. The present invention can also be applied to other semiconductor laser elements.

また、上記第1〜第3実施形態では、オーミック電極として、下層のPt層と上層のPd層とにより構成されるオーミック電極またはPt層のみからなるオーミック電極を用いたが、本発明はこれに限らず、Pd層のみからなるオーミック電極を用いてもよい。また、下層のPd層と上層のPt層とにより構成されるオーミック電極を用いてもよい。   In the first to third embodiments, as the ohmic electrode, an ohmic electrode composed of a lower Pt layer and an upper Pd layer or an ohmic electrode composed of only a Pt layer is used. Not limited to this, an ohmic electrode made of only a Pd layer may be used. Alternatively, an ohmic electrode composed of a lower Pd layer and an upper Pt layer may be used.

また、上記第1〜第3実施形態では、絶縁層(電流ブロック層)に接触する付着層として、Ti層からなる単層の付着層または下層のTi層と上層のAu層とにより構成される多層付着層を用いたが、本発明はこれに限らず、絶縁層(電流ブロック層)に接触する付着層としては、Ti層、Cr層、Ni層などの金属層や、Si層、Ge層などの半導体層の少なくとも1つが含まれていればよい。また、3層以上の多層構造にしてもよい。   In the first to third embodiments, the adhesion layer contacting the insulating layer (current blocking layer) is constituted by a single adhesion layer made of a Ti layer or a lower Ti layer and an upper Au layer. Although a multi-layer adhesion layer is used, the present invention is not limited to this, and as an adhesion layer in contact with an insulating layer (current blocking layer), a metal layer such as a Ti layer, a Cr layer, or a Ni layer, a Si layer, a Ge layer It is sufficient that at least one of the semiconductor layers such as is included. Further, a multilayer structure of three or more layers may be used.

また、上記第1〜第3実施形態では、パッド電極として、Au層のみからなるパッド電極、下層のPd層と上層のAu層とにより構成されるパッド電極または下層のAg層と上層のAu層とにより構成されるパッド電極を用いたが、本発明はこれに限らず、パッド電極としては、Au層、Ag層、Cu層、Rh層、Pd層およびPt層の少なくとも1つが含まれていればよい。また、3層以上の多層構造にしてもよい。   In the first to third embodiments, as a pad electrode, a pad electrode composed only of an Au layer, a pad electrode composed of a lower Pd layer and an upper Au layer, or a lower Ag layer and an upper Au layer However, the present invention is not limited to this, and the pad electrode may include at least one of an Au layer, an Ag layer, a Cu layer, a Rh layer, a Pd layer, and a Pt layer. That's fine. Further, a multilayer structure of three or more layers may be used.

また、上記第1〜第3実施形態では、絶縁層(電流ブロック層)として、SiO層からなる絶縁層またはAl層からなる絶縁層を用いたが、本発明はこれに限らず、絶縁層(電流ブロック層)としては、SiO層、SiN層、TaO層、Al層、ZrO層およびNbOの少なくとも1つが含まれていればよい。また、2層以上の多層構造にしてもよい。なお、絶縁層(電流ブロック層)を2層以上の多層構造にすれば、層間の界面において屈折率の違いにより光を反射させることができるので、光閉じ込めを向上させることができる。 In the first to third embodiments, the insulating layer (current blocking layer) is an insulating layer made of an SiO 2 layer or an insulating layer made of an Al 2 O 3 layer. However, the present invention is not limited to this. The insulating layer (current blocking layer) only needs to contain at least one of SiO 2 layer, SiN layer, TaO X layer, Al 2 O 3 layer, ZrO 2 layer, and NbO X. Further, a multilayer structure of two or more layers may be used. Note that if the insulating layer (current blocking layer) has a multilayer structure of two or more layers, light can be reflected by the difference in refractive index at the interface between the layers, so that light confinement can be improved.

本発明の第1実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (blue-violet laser element) by 1st Embodiment of this invention. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 本発明の第2実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (blue-violet laser element) by 2nd Embodiment of this invention. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 図13に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13. 本発明の第3実施形態による窒化物系半導体レーザ素子(青紫色レーザ素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (blue-violet laser element) by 3rd Embodiment of this invention. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 図21に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 22 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the third embodiment shown in FIG. 21. 従来の半導体レーザ素子の構造を示した断面図である。It is sectional drawing which showed the structure of the conventional semiconductor laser element.

符号の説明Explanation of symbols

3 活性層(発光層)
4 光ガイド層(半導体層、窒化物系半導体層)
5 キャップ層(半導体層、窒化物系半導体層)
6 p型クラッド層(半導体層、窒化物系半導体層)
7 コンタクト層(半導体層、窒化物系半導体層)
8 リッジ部
9、59 p側オーミック電極(オーミック電極)
10、30、60 電流ブロック層(絶縁層)
11、31 Ti層(付着層)
12、32、62 p側パッド電極(パッド電極)
61 多層付着層(付着層)
3 Active layer (light emitting layer)
4 Light guide layer (semiconductor layer, nitride semiconductor layer)
5 Cap layer (semiconductor layer, nitride semiconductor layer)
6 p-type cladding layer (semiconductor layer, nitride-based semiconductor layer)
7 Contact layer (semiconductor layer, nitride semiconductor layer)
8 Ridge part 9, 59 p-side ohmic electrode (ohmic electrode)
10, 30, 60 Current blocking layer (insulating layer)
11, 31 Ti layer (adhesion layer)
12, 32, 62 p-side pad electrode (pad electrode)
61 Multi-layer adhesion layer (adhesion layer)

Claims (9)

発光層上に形成され、凸状のリッジ部を有する半導体層と、
前記半導体層の前記リッジ部上に形成されたオーミック電極と、
前記半導体層上に形成され、少なくとも前記リッジ部の側面の一部に形成された絶縁層と、
前記絶縁層上に形成され、前記絶縁層の表面に接触する金属および半導体の少なくともいずれか一方を含む付着層と、
前記オーミック電極および前記付着層の表面に接触するパッド電極とを備えた、半導体レーザ素子。
A semiconductor layer formed on the light emitting layer and having a convex ridge;
An ohmic electrode formed on the ridge portion of the semiconductor layer;
An insulating layer formed on the semiconductor layer and formed on at least a part of a side surface of the ridge;
An adhesion layer formed on the insulating layer and including at least one of a metal and a semiconductor in contact with the surface of the insulating layer;
A semiconductor laser device comprising: the ohmic electrode; and a pad electrode in contact with a surface of the adhesion layer.
前記付着層は、前記パッド電極よりも前記絶縁層に対する付着力が強い、請求項1に記載の半導体レーザ素子。   The semiconductor laser element according to claim 1, wherein the adhesion layer has a stronger adhesion to the insulating layer than the pad electrode. 前記絶縁層の表面に接触する前記付着層は、前記オーミック電極と接触しないように形成されている、請求項1または2に記載の半導体レーザ素子。   3. The semiconductor laser device according to claim 1, wherein the adhesion layer that contacts the surface of the insulating layer is formed so as not to contact the ohmic electrode. 前記オーミック電極の下面は、前記半導体層の前記リッジ部の上面にのみ接触するように形成されている、請求項1〜3のいずれか1項に記載の半導体レーザ素子。   4. The semiconductor laser device according to claim 1, wherein a lower surface of the ohmic electrode is formed so as to contact only an upper surface of the ridge portion of the semiconductor layer. 前記パッド電極は、前記リッジ部の側面および前記オーミック電極の側面に接触している、請求項1〜4のいずれか1項に記載の半導体レーザ素子。   5. The semiconductor laser device according to claim 1, wherein the pad electrode is in contact with a side surface of the ridge portion and a side surface of the ohmic electrode. 前記半導体層は、窒化物系半導体層を含み、
前記オーミック電極は、Pt層およびPd層の少なくとも1つを含む、請求項1〜5のいずれか1項に記載の半導体レーザ素子。
The semiconductor layer includes a nitride-based semiconductor layer,
The semiconductor laser element according to claim 1, wherein the ohmic electrode includes at least one of a Pt layer and a Pd layer.
前記付着層は、Ti層、Cr層、Ni層、Si層およびGe層の少なくとも1つを含む、請求項1〜6のいずれか1項に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the adhesion layer includes at least one of a Ti layer, a Cr layer, a Ni layer, a Si layer, and a Ge layer. 前記パッド電極は、Au層、Ag層、Cu層、Rh層、Pd層およびPt層の少なくとも1つを含む、請求項1〜7のいずれか1項に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the pad electrode includes at least one of an Au layer, an Ag layer, a Cu layer, a Rh layer, a Pd layer, and a Pt layer. 前記オーミック電極は、Pt層を含み、
前記付着層は、Ti層を含み、
前記パッド電極は、Au層を含む、請求項1〜5のいずれか1項に記載の半導体レーザ素子。
The ohmic electrode includes a Pt layer,
The adhesion layer includes a Ti layer;
The semiconductor laser device according to claim 1, wherein the pad electrode includes an Au layer.
JP2004191508A 2004-06-29 2004-06-29 Semiconductor laser element Pending JP2006013331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004191508A JP2006013331A (en) 2004-06-29 2004-06-29 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004191508A JP2006013331A (en) 2004-06-29 2004-06-29 Semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2006013331A true JP2006013331A (en) 2006-01-12

Family

ID=35780177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191508A Pending JP2006013331A (en) 2004-06-29 2004-06-29 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2006013331A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227104A (en) * 2007-03-12 2008-09-25 Denso Corp Laser equipment and its manufacturing method
WO2009072526A1 (en) * 2007-12-04 2009-06-11 Rohm Co., Ltd. Light emitting element and method for manufacturing the same
US8144743B2 (en) 2008-03-05 2012-03-27 Rohm Co., Ltd. Nitride based semiconductor device and fabrication method for the same
JP2013026569A (en) * 2011-07-25 2013-02-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser and semiconductor laser device
US12142895B2 (en) 2018-11-30 2024-11-12 Nuvoton Technology Corporation Japan Semiconductor laser device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260772A (en) * 1996-03-25 1997-10-03 Nichia Chem Ind Ltd Nitride semiconductor laser element
JPH11126947A (en) * 1997-10-24 1999-05-11 Sony Corp Semiconductor element and semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260772A (en) * 1996-03-25 1997-10-03 Nichia Chem Ind Ltd Nitride semiconductor laser element
JPH11126947A (en) * 1997-10-24 1999-05-11 Sony Corp Semiconductor element and semiconductor light emitting device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227104A (en) * 2007-03-12 2008-09-25 Denso Corp Laser equipment and its manufacturing method
WO2009072526A1 (en) * 2007-12-04 2009-06-11 Rohm Co., Ltd. Light emitting element and method for manufacturing the same
US8144743B2 (en) 2008-03-05 2012-03-27 Rohm Co., Ltd. Nitride based semiconductor device and fabrication method for the same
US8422527B2 (en) 2008-03-05 2013-04-16 Rohm Co., Ltd. Nitride based semiconductor device and fabrication method for the same
JP2013026569A (en) * 2011-07-25 2013-02-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laser and semiconductor laser device
US12142895B2 (en) 2018-11-30 2024-11-12 Nuvoton Technology Corporation Japan Semiconductor laser device

Similar Documents

Publication Publication Date Title
CN113851932B (en) Semiconductor laser diode
JP4295669B2 (en) Manufacturing method of semiconductor device
US7092420B2 (en) Submount of semiconductor laser diode, method of manufacturing the same, and semiconductor laser diode assembly using the submount
JP5039343B2 (en) GaN laser with refractory metal ELOG mask for intracavity contact
JP4272239B2 (en) Semiconductor optical device manufacturing method
US20040105471A1 (en) Structure for nitride based laser diode with growth substrate removed
TW200423218A (en) Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers and related devices
JP2010067858A (en) Nitride-based semiconductor device and method of manufacturing the same
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
US20210343906A1 (en) Light-emitting device
JP2010114430A (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP2012094564A (en) Semiconductor laser element and manufacturing method thereof
JP5347236B2 (en) Semiconductor optical device manufacturing method
KR100818522B1 (en) Manufacturing method of laser diode
JP2009212386A (en) Method of manufacturing semiconductor light element
TWI583023B (en) Contact for a semiconductor light emitting device
JP4889930B2 (en) Manufacturing method of nitride semiconductor laser device
JP2006013331A (en) Semiconductor laser element
JP2010238715A (en) Method for manufacturing semiconductor light-emitting element, and semiconductor light-emitting element
JP4474887B2 (en) Semiconductor laser element
JP2007288090A (en) Semiconductor laser device, and its fabrication method
JP2010205829A (en) Semiconductor light-emitting element, and method for manufacturing the same
US20160372627A1 (en) Semiconductor light emitting device
JP2006310657A (en) Nitride semiconductor element and method for manufacturing the same
CN100461469C (en) GaN-based III-V nitride light-emitting diode and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Effective date: 20091214

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100308

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100803

Free format text: JAPANESE INTERMEDIATE CODE: A02