JP5052625B2 - マスクのレイアウトを設計する方法及びプログラム - Google Patents
マスクのレイアウトを設計する方法及びプログラム Download PDFInfo
- Publication number
- JP5052625B2 JP5052625B2 JP2009549580A JP2009549580A JP5052625B2 JP 5052625 B2 JP5052625 B2 JP 5052625B2 JP 2009549580 A JP2009549580 A JP 2009549580A JP 2009549580 A JP2009549580 A JP 2009549580A JP 5052625 B2 JP5052625 B2 JP 5052625B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- edge
- initial
- defining
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
FMAX=[(1+σ)NA]/λ
ここで、λは照射光の波長であり、σはパーシャルコヒーレンス(部分干渉性)であり、そしてNAは開口数である。望ましくは、格子は、ランタイムを最小にしながら十分なイメージの正確性を確証するように細かく選択される。例えば、約0.25/FMAX、又は0.25λ/[(1+σ)NA]の格子素子寸法が十分である。193nmの照射波長、0.85の開口数、0.85のパーシャルコヒーレンスの場合、約30nmの十分な格子素子寸法がランタイムを最小にしながら十分なイメージの正確性を確実にするのに十分である。これの代わりに、他の方法を使用することができる。
301、302,303,304 頂点
311,312,313,314 探索領域
320 形状
321、322 頂点
400 形状
401,402,403,404,405,406,407,408 頂点
501,502,503,504,505,506,507,508 正方形領域
601,602,603 探索領域
77 イメージ輪郭
701,702 形状
901 極値点
910 シミュレーション位置
911 境界
912,913 断片化点
Claims (30)
- 複数のマスク形状のレイアウトを準備するステップと、
前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別するステップと、
前記最大影響領域内の予測イメージを決定するステップと、
前記予測イメージにおける極値の位置を決定するステップと、
前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定するステップとを含む、マスクのレイアウトを設計する方法。 - 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響の領域が前記頂点を囲む探索領域である、請求項1に記載の方法。
- 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定するステップを含む、請求項1に記載の方法。
- 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行うステップを含む、請求項1に記載の方法。
- 前記初期断片化点を規定するステップが、前記極値の位置を囲む影響領域を規定するステップ及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影するステップを含む、請求項3に記載の方法。
- 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項1に記載の方法。
- 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定するステップを含む、請求項1に記載の方法。
- 前記初期断片化点を保持したままで追加の断片化点を規定するステップを含む、請求項5に記載の方法。
- 前記マスク形状に対応するイメージをシミュレーションするステップを含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項1に記載の方法。
- 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項2に記載の方法。
- コンピュータに、
複数のマスク形状のレイアウトを準備する手順と、
前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別する手順と、
前記最大影響領域内の予測イメージを決定する手順と、
前記予測イメージにおける極値の位置を決定する手順と、
前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定する手順とを実行させるためのプログラム。 - 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響領域が前記頂点を囲む探索領域である、請求項11に記載のプログラム。
- 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定する手順を含む、請求項11に記載のプログラム。
- 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行う手順を含む、請求項11に記載のプログラム。
- 前記初期断片化点を規定する手順が、前記極値の位置を囲む影響領域を規定する手順及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影する手順を含む、請求項13に記載のプログラム。
- 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項11に記載のプログラム。
- 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定する手順を含む、請求項11に記載のプログラム。
- 前記初期断片化点を保持したままで追加の断片化点を規定する手順を含む、請求項15に記載のプログラム。
- 前記マスク形状に対応するイメージをシミュレーションする手順を含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項11に記載のプログラム。
- 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項12に記載のプログラム。
- 複数のマスク形状のレイアウトを準備するステップと、
前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別するステップと、
前記最大影響領域内の予測イメージを決定するステップと、
前記予測イメージにおける極値の位置を決定するステップと、
前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定するステップとを含む、集積回路を設計するサービスを提供する方法。 - 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響領域が前記頂点を囲む探索領域である、請求項21に記載の方法。
- 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定するステップを含む、請求項21に記載の方法。
- 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行うステップを含む、請求項21に記載の方法。
- 前記初期断片化点を規定するステップが、前記極値の位置を囲む影響領域を規定するステップ及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影するステップを含む、請求項23に記載の方法。
- 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項21に記載の方法。
- 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定するステップを含む、請求項21に記載の方法。
- 前記初期断片化点を保持したままで追加の断片化点を規定するステップを含む、請求項25に記載の方法。
- 前記マスク形状に対応するイメージをシミュレーションするステップを含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項21に記載の方法。
- 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/615,221 US7571418B2 (en) | 2007-02-20 | 2007-02-20 | Simulation site placement for lithographic process models |
US11/615,221 | 2007-02-20 | ||
PCT/US2007/088350 WO2008103208A1 (en) | 2007-02-20 | 2007-12-20 | Simulation site placement for lithographic process models |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010519572A JP2010519572A (ja) | 2010-06-03 |
JP5052625B2 true JP5052625B2 (ja) | 2012-10-17 |
Family
ID=39707726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549580A Expired - Fee Related JP5052625B2 (ja) | 2007-02-20 | 2007-12-20 | マスクのレイアウトを設計する方法及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7571418B2 (ja) |
EP (1) | EP2113109B1 (ja) |
JP (1) | JP5052625B2 (ja) |
KR (1) | KR20090091713A (ja) |
WO (1) | WO2008103208A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5149321B2 (ja) * | 2010-03-24 | 2013-02-20 | 株式会社東芝 | 電磁場シミュレーション方法、電磁場シミュレーション装置、半導体装置の製造方法 |
US8745550B2 (en) * | 2012-07-09 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fracture aware OPC |
CN103676490B (zh) * | 2012-09-20 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种监控弱点形成原因的方法 |
CN103792785B (zh) * | 2012-10-29 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 一种对具有低图像对比度的图形进行光学邻近修正的方法 |
EP3037878B1 (en) * | 2014-12-23 | 2020-09-09 | Aselta Nanographics | Method of applying vertex based corrections to a semiconductor design |
KR102556509B1 (ko) | 2016-03-25 | 2023-07-18 | 삼성전자주식회사 | 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법 |
JP6819963B2 (ja) * | 2017-06-13 | 2021-01-27 | 日本コントロールシステム株式会社 | シミュレーション装置、シミュレーション方法、およびプログラム |
US11295056B2 (en) * | 2020-01-31 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertex-based OPC for opening patterning |
CN118112882B (zh) * | 2024-04-26 | 2024-08-13 | 华芯程(杭州)科技有限公司 | 曲线掩模opc修正方法、装置、介质、程序产品及终端 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3331822B2 (ja) * | 1995-07-17 | 2002-10-07 | ソニー株式会社 | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 |
US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
JP2002341513A (ja) | 2001-05-15 | 2002-11-27 | Oki Electric Ind Co Ltd | 露光用マスク及びそれを用いた半導体装置の製造方法 |
JP3871949B2 (ja) * | 2002-03-27 | 2007-01-24 | 株式会社東芝 | マスクデータ作成装置及びマスクデータ作成方法 |
US6928634B2 (en) | 2003-01-02 | 2005-08-09 | Yuri Granik | Matrix optical process correction |
US7043712B2 (en) * | 2003-09-09 | 2006-05-09 | International Business Machines Corporation | Method for adaptive segment refinement in optical proximity correction |
US7039896B2 (en) | 2003-12-18 | 2006-05-02 | Lsi Logic Corporation | Gradient method of mask edge correction |
JP4768251B2 (ja) * | 2004-11-01 | 2011-09-07 | 株式会社東芝 | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 |
US7343582B2 (en) * | 2005-05-26 | 2008-03-11 | International Business Machines Corporation | Optical proximity correction using progressively smoothed mask shapes |
-
2007
- 2007-02-20 US US11/615,221 patent/US7571418B2/en active Active
- 2007-12-20 WO PCT/US2007/088350 patent/WO2008103208A1/en active Application Filing
- 2007-12-20 JP JP2009549580A patent/JP5052625B2/ja not_active Expired - Fee Related
- 2007-12-20 KR KR1020097010120A patent/KR20090091713A/ko not_active Application Discontinuation
- 2007-12-20 EP EP07865915A patent/EP2113109B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2113109A4 (en) | 2010-04-21 |
JP2010519572A (ja) | 2010-06-03 |
KR20090091713A (ko) | 2009-08-28 |
EP2113109A1 (en) | 2009-11-04 |
EP2113109B1 (en) | 2012-09-12 |
WO2008103208A1 (en) | 2008-08-28 |
US7571418B2 (en) | 2009-08-04 |
US20080201684A1 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052625B2 (ja) | マスクのレイアウトを設計する方法及びプログラム | |
JP5052620B2 (ja) | 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム | |
US11726402B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
US10915090B2 (en) | Synchronized parallel tile computation for large area lithography simulation | |
US8356261B1 (en) | Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO) | |
US7240321B2 (en) | Selective promotion for resolution enhancement techniques | |
US7966584B2 (en) | Pattern-producing method for semiconductor device | |
US8443322B2 (en) | Using layout enumeration to facilitate integrated circuit development | |
US20110209107A1 (en) | Mask-layout creating method, apparatus therefor, and computer program product | |
JP5300354B2 (ja) | 生成方法、原版作成方法、露光方法、デバイス製造方法及びプログラム | |
JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
CN112596341B (zh) | 产生集成电路的掩模数据准备方法 | |
US8498469B2 (en) | Full-field mask error enhancement function | |
US20170262570A1 (en) | Layout Design Repair Using Pattern Classification | |
US8161422B2 (en) | Fast and accurate method to simulate intermediate range flare effects | |
JP5309623B2 (ja) | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 | |
JP6338368B2 (ja) | パターンの光学像の評価方法 | |
TWI782372B (zh) | 改善設計布局的方法及其半導體布局系統 | |
TWI597561B (zh) | 圖案產生方法、遮罩的製造方法、曝光方法、半導體設備的製造方法、儲存媒體、以及資訊處理裝置 | |
US20130152026A1 (en) | Spatial map of mask-pattern defects | |
CN114721217A (zh) | 改善光学近端校正技术的方法及系统 | |
JP2015045720A (ja) | レチクルの製造方法、その製造方法により製造されたレチクル、半導体装置の製造方法及び半導体装置 | |
JP2006301184A (ja) | 位相シフトマスクの製造方法、近接効果補正装置およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5052625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |