[go: up one dir, main page]

JP5027193B2 - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP5027193B2
JP5027193B2 JP2009203225A JP2009203225A JP5027193B2 JP 5027193 B2 JP5027193 B2 JP 5027193B2 JP 2009203225 A JP2009203225 A JP 2009203225A JP 2009203225 A JP2009203225 A JP 2009203225A JP 5027193 B2 JP5027193 B2 JP 5027193B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
thickness
electrode
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009203225A
Other languages
English (en)
Other versions
JP2010199536A (ja
Inventor
敬介 清水
洋一郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2010199536A publication Critical patent/JP2010199536A/ja
Application granted granted Critical
Publication of JP5027193B2 publication Critical patent/JP5027193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、例えば抵抗やキャパシタ等の電子部品を内蔵する配線板及びその製造方法に関する。
特許文献１に、電子部品内蔵配線板及びその製造方法が開示されている。この製造方法では、作業者が、基板内部に電子部品を埋め込み、基板の導体パターンと電子部品の端子電極（電極パッド）とをバイアホールを介して電気的に接続することで、電子部品内蔵配線板を製造する。
特開２００６−３２８８７号公報
しかしながら、こうした電子部品内蔵配線板及びその製造方法によると、例えば樹脂基板にチップコンデンサを内蔵させる場合に、チップコンデンサの性能劣化が懸念される。
具体的には、チップコンデンサは、通常、コンデンサ本体と、例えば導電性ペースト膜やめっき被膜等の金属膜からなる一対の電極と、を備える。電極は、コンデンサ本体の外周の一部分に形成される。こうしたチップコンデンサの電極を厚くすると、実装後、基板とチップコンデンサとの間の熱膨張係数の差により、熱ストレスが発生し易くなる。そして、そうした熱ストレスによる応力や実装する際にチップコンデンサが受ける応力に起因して、チップコンデンサの電極形成部と電極非形成部との境界付近にクラックが発生することなどが懸念される。
一方、電極を薄くすると、チップコンデンサで発生する熱の放熱性が悪くなるため、チップコンデンサと導体パターン（配線）との接続部に上記熱ストレスが発生し易くなる。これにより、基板と電子部品との間での導通不良などが懸念される。
本発明は、上記事情に鑑みてなされたものであり、高い強度を維持しながら熱応力等の応力に起因した性能劣化を抑制することのできる配線板及びその製造方法を提供することを目的とする。
本発明の第１の観点に係る配線板は、導体パターンと、少なくとも１つの面に部品本体から突出している電極を有する電子部品と、基板と、を備え、前記電子部品が前記基板の内部に配置され、前記電子部品の所定の面で前記電極が前記導体パターンにバイアホールを介して接続され、前記所定の面における前記電極の厚みは、前記バイアホールを介して該電極に接続される前記導体パターンの厚みよりも薄い。
なお、「基板の内部に配置」には、電子部品の全体が基板内部に完全に埋め込まれる場合のほか、基板に形成された凹部に電子部品の一部のみが配置される場合なども含む。要は、電子部品の少なくとも一部が基板の内部に配置されれば足りる。
また、「電極の厚み」及び「導体パターンの厚み」は、厚みが均一でない場合には平均値を意味する。
本発明の第２の観点に係る配線板の製造方法は、基板を用意する工程と、部品本体から突出している電極を少なくとも１つの面に有する電子部品を、加圧により前記基板の内部に配置する工程と、導体パターンを形成する工程と、前記電子部品の前記電極を、所定の面において前記導体パターンにバイアホールを介して接続する工程と、を含み、前記所定の面における前記電極の厚みは、前記バイアホールを介して該電極に接続される前記導体パターンの厚みよりも薄い。
本発明によれば、高い強度を維持しながら熱応力等の応力に起因した性能劣化を抑制することができる。
本発明の実施形態１に係る配線板の断面図である。 配線板に内蔵される電子部品の断面図である。 電子部品の端子電極とバイアホールとの位置関係を示す図である。 配線板に内蔵される電子部品の拡大図である。 図４Ａの一部拡大図である。 電子部品にクラックが生じる様子を説明するための図である。 電子部品にクラックが生じる様子を説明するための図である。 シミュレーションに用いる試料を示す図である。 シミュレーション方法を説明するための図である。 シミュレーション結果を示す図表である。 シミュレーション結果を示すグラフである。 シミュレーション結果を示すグラフである。 クラックの発生メカニズムを説明するための図である。 クラックの発生メカニズムを説明するための図である。 クラックの発生メカニズムを説明するための図である。 本発明の実施形態１に係る配線板の製造方法の手順を示すフローチャートである。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 導体パターンを形成する工程を説明するための図である。 本発明の実施形態２に係る配線板の断面図である。 配線板に内蔵される電子部品の拡大図である。 基板を用意する工程を説明するための図である。 基板に電子部品を内蔵するためのスペースを形成する工程を説明するための図である。 キャリア上に基板を載置する工程を説明するための図である。 電子部品をキャリア上に配置する工程を説明するための図である。 基板に電子部品を内蔵させる（埋め込む）工程を説明するための図である。 基板に電子部品を内蔵させる工程を説明するための図である。 バイアホールを形成する工程を説明するための図である。 バイアホールの別例を示す図である。 フィルドバイアを用いた配線板の例を示す図である。 フィルドバイアを用いた配線板の例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。 電子部品の端子電極及びバイアホールの形態の別例を示す図である。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。
（実施形態１）
本実施形態の電子部品内蔵配線板１０は、図１に示すように、基板１００と、導体パターンとしての配線層１１０及び１２０と、電子部品２００と、を備える。
基板１００は、例えば硬化したプリプレグからなる方形状の絶縁層１０１及び１０２から構成される。プリプレグは、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料（プリプレグ）よりも熱膨張率の小さい材料である。絶縁層１０１は、電子部品２００の外形に対応した形状のスペース（空隙）Ｒ１１を有する。スペースＲ１１は、基板１００の凹部となる。
なお、基板１００の形状や材料等は、用途等に応じて変更可能である。例えばプリプレグとしては、ガラス繊維やアラミド繊維の基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、アリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）などの樹脂を含浸させたものも用いることができる。また、プリプレグに代えて、液状又はフィルム状の熱硬化性樹脂や熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを、用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを、用いることができる。これらは、絶縁性、誘電特性、耐熱性、機械的特性の観点から必要に応じて選ぶことが望ましい。また、これらの樹脂は、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。その他、プリプレグに代えて、ＲＣＦ（Resin Coated copper Foil）等を用いてもよい。
基板１００の表面（両面）には、配線層１１０及び１２０が形成されている。基板１００の下面（矢印Ｙ１側の面）には配線層１１０が、また基板１００の上面（矢印Ｙ２側の面）には配線層１２０が、それぞれ形成されている。
配線層１１０は、第１配線層１１１及び第２配線層１１２を有する。また、配線層１２０は、第１配線層１２１及び第２配線層１２２から構成される。第１配線層１１１及び１２１は、例えば銅箔からなる。第２配線層１１２及び１２２は、例えば銅のめっき皮膜からなる。配線層１１０、１２０が、第１配線層１１１、１２１（金属箔）と第２配線層１１２、１２２（めっき皮膜）とを含むことで、第１配線層１１１、１２１と絶縁層１０１、１０２との密着性が向上し、デラミネーションが起こりにくくなる。配線層１１０及び１２０の厚さは、例えば１５〜４０μｍである。なお、配線層１１０及び１２０の材料や厚さ等は、用途等に応じて変更可能である。
絶縁層１０１のスペースＲ１１には、絶縁層１０１と同程度の厚さを有する電子部品２００が配置される。電子部品２００と基板１００との境界部には、電子部品２００を固定するための接着剤２００ａと共に、絶縁層１０１及び１０２からしみ出した（流出した）絶縁性の樹脂１０２ａが充填されている。樹脂１０２ａは、電子部品２００の周りを完全に覆っている。これにより、電子部品２００が、樹脂１０２ａで保護されるとともに、所定の位置に固定される。
接着剤２００ａは、例えばＮＣＰ（非導電性液状ポリマー）等の絶縁材料からなる。絶縁性の接着剤２００ａには、テーパ状のバイアホール２０１ａ及び２０２ａが形成されている。詳しくは、第１配線層１１１及び接着剤２００ａには、電子部品２００に接続されるテーパ状の貫通孔２１０ａ、２２０ａが形成される。バイアホール２０１ａ、２０２ａは、貫通孔２１０ａ、２２０ａの一部として形成される。また、貫通孔２１０ａ、２２０ａの壁面及び底面には、第２配線層１１２に連続する導体２１０ｂ、２２０ｂが形成される。したがって、貫通孔２１０ａ、２２０ａの一部であるバイアホール２０１ａ、２０２ａの壁面及び底面にも、それぞれ導体２１０ｂ、２２０ｂが形成される。バイアホール２０１ａと導体２１０ｂ、バイアホール２０２ａと導体２２０ｂは、それぞれコンフォーマルバイアを構成する。このコンフォーマルバイアにより、電子部品２００と配線層１１０とが電気的に接続される。なお、貫通孔２１０ａ、２２０ａの下側（矢印Ｙ１側）開口径ｄ１は、例えば６０μｍ、貫通孔２１０ａ、２２０ａの上側（矢印Ｙ２側）開口径ｄ２は、例えば５０μｍである。また、貫通孔２１０ａ及び２２０ａの形状は、テーパ状に限定されず、任意である。
バイアホール２０１ａ及び２０２ａの径（例えば貫通孔２１０ａ、２２０ａの上側開口径ｄ２）は、３０〜９０μｍであることが好ましく、特に５０〜６０μｍであることが、より好ましい。バイアホール２０１ａ又は２０２ａの径が小さすぎると、接続信頼性が低くなる。一方、バイアホール２０１ａ又は２０２ａの径が大きすぎると、電子部品２００の端子電極２１０及び２２０（電極パッド）の所要面積が大きくなるため、電子部品２００を高密度に配置することが困難になる。この点、バイアホール２０１ａ及び２０２ａの径が上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
バイアホール２０１ａ及び２０２ａの深さｄ３は、１〜１０μｍであることが好ましく、特に５μｍであることが、より好ましい。バイアホール２０１ａ及び２０２ａの深さが小さすぎると、均一に形成することが困難になる。一方、バイアホール２０１ａ及び２０２ａの深さが大きすぎると、形成に時間がかかり、製造効率の面で不利になる。この点、バイアホール２０１ａ及び２０２ａの深さが上記範囲内にあれば、これらの面で不利の少ない電子部品内蔵配線板１０となる。
電子部品２００は、例えばチップコンデンサである。詳しくは、例えば図２にその断面構造を示すように、電子部品２００は、コンデンサ本体２０１と、Ｕ字状の端子電極２１０及び２２０（電極パッド）と、を備える。コンデンサ本体２０１は、例えばセラミックからなる複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４とが交互に積層されて構成される。端子電極２１０及び２２０は、コンデンサ本体２０１の両端部にそれぞれ形成されている。こうして、コンデンサ本体２０１の両端部、詳しくは下面から、側面、そして上面にかけては、端子電極２１０及び２２０で覆われる。こうして、コンデンサ本体２０１の側面が端子電極２１０及び２２０で覆われることにより、発熱効率が向上する。一方、コンデンサ本体２０１の中央部は露出している。端子電極２１０及び２２０は、接着剤２００ａにより配線層１１０（特に第１配線層１１１）に固定されている。これにより、端子電極２１０及び２２０が確実に固定される。なお、電子部品２００はチップコンデンサに限られず、チップ抵抗等の他の受動部品も、電子部品２００として採用可能である。
基板１００に内蔵された状態において、電子部品２００の端子電極２１０、２２０の下面は、図１に示すように、それぞれバイアホール２０１ａ及び導体２１０ｂ、バイアホール２０２ａ及び導体２２０ｂを介して、配線層１１０と接続される。ここで、第２配線層１１２、並びに導体２１０ｂ及び２２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品２００と配線層１１０との接続部分の信頼性は高い。また、電子部品２００の端子電極２１０の表面にもめっき被膜を形成することで、さらに電子部品２００と配線層１１０との接続部分の信頼性を向上させることができる。
一方、コンデンサ本体２０１（図２）の中央部は、樹脂１０２ａで覆われる。このように、コンデンサ本体２０１の比較的脆い部分であるセラミックが露出した部分（中央部）が樹脂１０２ａで覆われることで、その樹脂１０２ａでコンデンサ本体２０１が保護される。
バイアホール２０１ａ、２０２ａは、例えば図３に示すように、それぞれ電子部品２００の端子電極２１０、２２０の中央に配置される。
図４Ａに、電子部品２００の一部を拡大して示し、図４Ｂに、さらに図４Ａ中の領域Ｒ１００を拡大して示す。電子部品２００は、例えば１ｍｍ角の外形を有する。そして、電子部品２００の厚さｄ４は、例えば１００〜１５０μｍである。電子部品２００の下面（矢印Ｙ１側の面）には、バイアホール２０１ａ、２０２ａが接続される。
また、バイアホール２０１ａ、２０２ａの底面と壁面との境界部Ｃ１は丸みを帯びている。これにより、底面から壁面にかけての曲がり具合が緩やかになり、導体２１０ｂ、２２０ｂ（めっき皮膜）の付き回り性が向上する。
なお、説明の便宜上、図４Ａ及び図４Ｂには端子電極２１０側のみを図示したが、端子電極２２０側も同様である。
端子電極２１０及び２２０の表面は、粗面になっている。端子電極２１０と導体２１０ｂとの接続面２１０ｃが粗面になっていることで、それら端子電極２１０と導体２１０ｂとの密着性が向上する。
端子電極２１０及び２２０の厚さ（特に導体２１０ｂ及び２２０ｂが接続される下面側の厚さＴ１１）は、２〜１５μｍであることが好ましく、特に５μｍであることが、より好ましい。
端子電極２１０又は２２０は、薄くなるほど強度が小さくなる。したがって、端子電極２１０又は２２０が薄すぎると、レーザ等により、バイアホール２０１ａ又は２０２ａを形成する際に、その穴明け加工が端子電極２１０又は２２０で止まらず、端子電極２１０又は２２０にも穴が明いてしまうことが懸念される。
一方、端子電極２１０又は２２０が厚すぎると、図５Ａ又は図５Ｂに示すように、電子部品２００の電極形成部と電極非形成部との境界付近にクラックＣＫが生じることが懸念される。なお、電子部品２００の小型化が進むと、電子部品２００は、下（矢印Ｙ１側）に突出するように（図５Ａ）、又は上（矢印Ｙ２側）に突出するように（図５Ｂ）、湾曲し易くなる。電子部品２００の湾曲量ｄ５は、例えば５〜１５μｍである。
また、端子電極２１０又は２２０の厚膜化に伴い電子部品内蔵配線板１０が大型化するため、実装スペース等の点で不利になる。
この点、端子電極２１０及び２２０の厚さが上記範囲内にあれば、強度の面でも、クラック等の面でも、不利の少ない電子部品内蔵配線板１０となる。
配線層１１０の厚さＴ１２は、１５〜４０μｍであることが好ましく、特に３０μｍであることが、より好ましい。
配線層１１０が薄すぎると、電気抵抗が大きくなり、エネルギー効率等の点で、好ましくない。
一方、配線層１１０が厚すぎると、形成に時間がかかり、製造効率の点で、好ましくない。特にめっきにより配線層１１０を形成する場合には、めっき膜が均一になりにくくなったり、めっきレジストの形成及び除去が困難になったりする不利もある。
この点、配線層１１０の厚さが上記範囲内にあれば、エネルギー効率等の面でも、製造効率の面でも、不利の少ない電子部品内蔵配線板１０となる。
また、端子電極２１０又は２２０の厚さ（特に下面側の厚さＴ１１）と配線層１１０の厚さＴ１２との比率は、端子電極２１０又は２２０の厚さが配線層１１０の厚さよりも小さくなるように設定することが好ましく、特に端子電極２１０又は２２０の厚さが配線層１１０の厚さの半分（１／２）以下になるように設定することが、より好ましい。こうした比率によれば、端子電極２１０又は２２０を薄くすることで、電子部品２００のクラック等を抑制することができる。またその一方で、配線層１１０を相対的に厚くすることにより、端子電極２１０又は２２０が薄くなった分を補って、高い放熱性を維持することができる。
先の図５Ａ又は図５Ｂに示したクラックＣＫについて、そのシミュレーション結果及び発明者の考える発生メカニズムを、図６〜図１１Ｂを参照して説明する。
シミュレーションは、試料Ｌｅｇ１〜Ｌｅｇ６について実行した。試料Ｌｅｇ１〜Ｌｅｇ４は、コンデンサ本体２０１の反りが無い。試料Ｌｅｇ５は、１２μｍの湾曲量ｄ５（図５Ａ）で、コンデンサ本体２０１が凹状に反っている。試料Ｌｅｇ６は、１２μｍの湾曲量ｄ５（図５Ｂ）で、コンデンサ本体２０１が凸状に反っている。これら試料Ｌｅｇ１〜Ｌｅｇ６についての図６に示す寸法は、コンデンサ本体２０１の厚さＴ３が１５０μｍ、コンデンサ本体２０１の幅Ｔ４が１０００μｍ、端子電極２１０と端子電極２２０との間の距離Ｔ５が３８０μｍである。端子電極２１０及び２２０の上下厚さＴ１は、試料Ｌｅｇ１で２５．０μｍ、試料Ｌｅｇ２で１２．５μｍ、試料Ｌｅｇ３で６．２５μｍ、試料Ｌｅｇ４で３．１３μｍ、試料Ｌｅｇ５で１２．５μｍ、試料Ｌｅｇ６で１２．５μｍとなっている。端子電極２１０及び２２０の側面厚さＴ２は、試料Ｌｅｇ１で３２．５μｍ、試料Ｌｅｇ２で２０．０μｍ、試料Ｌｅｇ３で１３．７５μｍ、試料Ｌｅｇ４で１０．６３μｍ、試料Ｌｅｇ５で２０．０μｍ、試料Ｌｅｇ６で２０．０μｍとなっている。なお、ヤング率（ＧＰａ）は、コンデンサ本体２０１で１２９．５、銅で９７．２となっている。ポワソン比は、コンデンサ本体２０１で０．２８、銅で０．３となっている。今回のシミュレーションでは、ヤング率及びポワソン比として、コンデンサ本体２０１の主成分であるチタン酸バリウムに近いシリコンの値を代用した。
測定者は、圧力として仮想的な数値０．０００００１Ｐａを設定し、図７に示すように、実装面Ｓ１とは反対側の圧力面Ｓ２に垂直な圧力Ｆを加えた場合について、下の測定点Ｐ１及び上の測定点Ｐ２の応力を計算する。このとき、温度によるＣＴＥ（熱線膨張率）は考慮せず、横方向のみを固定した条件で、中心線Ｌ０（図６）による１／２対称モデルの２Ｄの定常計算を行う。測定点Ｐ１及びＰ２は、実際に破壊発生点（図５Ａ及び図５Ｂ参照）となる点、すなわちコンデンサ本体２０１と端子電極２１０又は２２０との段差部（特にコンデンサ本体２０１との接触点）とする。
試料Ｌｅｇ１〜Ｌｅｇ６についてのシミュレーション結果を、図８の図表、並びに図９Ａ及び図９Ｂのグラフに示す。図９Ａに示されるように、測定点Ｐ１及びＰ２のいずれにおいても、端子電極２１０又は２２０の上下厚さＴ１を薄くするほど応力が緩和される。また、図９Ｂに示されるように、試料Ｌｅｇ５及びＬｅｇ６は、コンデンサ本体２０１が反ることにより、上部での破壊可能性は高くなり、下部での破壊可能性は低くなる。試料Ｌｅｇ５と試料Ｌｅｇ６とを比較すると、試料Ｌｅｇ６の方が、上部及び下部のいずれにおいても、破壊可能性が高い。
発明者は、このシミュレーション結果はモーメントに起因すると考える。モーメントは、回転をしようとする力に相当する。例えば図１０に示すように、固定点Ｐ３を固定して、固定点Ｐ３から距離Ｌだけ離れた作用点Ｐ４に、固定点Ｐ３への方向に対して垂直な方向（横方向）の力Ｆ２を加えると、Ｆ２×Ｌの大きさのモーメントが生じる。
例えばコンデンサ本体２０１が凸状に反る試料Ｌｅｇ６のシミュレーションにおいては、図１１Ａに示すように、端子電極２１０又は２２０の厚み方向の力Ｆ１と共に、横方向の力Ｆ２が、圧力Ｆの分力として測定点Ｐ２に加わる。これにより、モーメントが生じ、クラックＣＫが生じ易くなる。圧力Ｆが一定であれば、距離Ｌ（図１０）に相当する端子電極２１０又は２２０の上下厚さＴ１（特に段差部分の厚さ）が大きくなるほど、モーメントが大きくなる。そして、モーメントが大きくなると応力が大きくなり、クラックＣＫが生じ易くなる。なお、コンデンサ本体２０１が凹状に反る試料Ｌｅｇ５についても同様である。
一方、コンデンサ本体２０１の反りが無い試料Ｌｅｇ１〜Ｌｅｇ４のシミュレーションにおいて、図１１Ｂに示すように、端子電極２１０又は２２０の端部の作用点Ｐ４に圧力Ｆ（図７）を加えた場合には、固定点Ｐ３に相当する測定点Ｐ２にモーメントは生じない。このため、圧力Ｆは、測定点Ｐ２にそのまま伝わる。しかし、反りが無い試料Ｌｅｇ１〜Ｌｅｇ４であっても、外部等から圧力が加わった場合にはコンデンサ本体２０１が変形し、それによって、試料Ｌｅｇ５、Ｌｅｇ６と同様、先の図１１Ａに示したように、横方向の力Ｆ２が、圧力Ｆの分力として測定点Ｐ２に加わる。これにより、モーメントが生じ、クラックＣＫが生じ易くなる。
発明者は、上記メカニズムにより、端子電極２１０又は２２０の上下厚さＴ１が小さくなるほど、応力が緩和され、クラックＣＫは生じにくくなると考える。また、試料Ｌｅｇ６よりも試料Ｌｅｇ５の方が、クラックＣＫは生じにくい。
電子部品内蔵配線板１０を製造する場合には、例えば作業者が、図１２に示す一連の処理を実行する。
作業者は、まず、ステップＳ１１で、例えば使用する電子部品２００の端子電極２１０又は２２０の厚さＴ１１に基づいて、配線層１１０の厚さＴ１２を決定する（図４Ｂ参照）。詳しくは、厚さＴ１１と厚さＴ１２との比率（Ｔ１１／Ｔ１２）が１／２以下になるようにする。
続けて、作業者は、ステップＳ１２で、例えば図１３Ａ〜図１３Ｄ及び図１４Ａ〜図１４Ｃに示す工程等を経て、電子部品２００の埋め込みをする。
詳しくは、作業者は、例えば図１３Ａに示すように、片面に導体膜１１１１を有するキャリア１１１０を用意する。キャリア１１１０及び導体膜１１１１は、例えば銅からなる。ただし、キャリア１１１０は、導体膜１１１１よりも厚い。
続けて、作業者は、図１３Ｂに示すように、例えばＵＶレーザ等により、導体膜１１１１のみを貫通するような穴を明ける。これにより、開口部２０１ｂ、２０２ｂ、１１１１ａ、１１１１ｂが形成される。開口部１１１１ａ及び１１１１ｂは、アライメントターゲットとして用いる。
続けて、作業者は、図１３Ｃに示すように、例えばＮＣＰコーティング等により、少なくとも開口部２０１ｂ及び２０２ｂを含むキャリア１１１０及び導体膜１１１１の中央部に、接着剤２００ａを塗布する。これにより、開口部２０１ｂ及び２０２ｂに、接着剤２００ａが充填される。
続けて、作業者は、図１３Ｄに示すように、開口部２０１ｂ及び２０２ｂの上に、電子部品２００を実装する。
具体的には、端子電極２１０及び２２０を有する電子部品２００を用意する。端子電極２１０及び２２０の表面は、粗面になっている。この電子部品２００を、接着剤２００ａの上に載置した後、例えば加圧及び加熱により、その位置に電子部品２００を固定する。このとき、電子部品２００の下で接着剤２００ａが均一な厚みとなり、気泡が内部に残留しないように、電子部品２００を押圧する。こうすることが、後の工程でバイアホール２０１ａ及び２０２ａの接続信頼性を確保する上で重要となる。なお、端子電極２１０及び２２０の粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、例えば図１４Ａに示すように、例えば銅からなるキャリア１１１０及び導体膜１１１１の上に電子部品２００と並べて、例えばプリプレグからなる絶縁層１０１を、さらにその上に、例えばプリプレグからなる絶縁層１０２、そして例えば銅からなる導体膜１２１１及びキャリア１２１０を、それぞれ配置する。電子部品２００は、絶縁層１０１中央のスペースＲ１１に配置される。
続けて、作業者は、例えば図１４Ｂに示すように、それらを加圧プレス（例えばホットプレス）する。これにより、絶縁層１０１及び１０２から樹脂１０２ａを押し出す。すなわち、このプレスにより、絶縁層１０１及び１０２を構成する各プリプレグから、樹脂１０２ａがしみ出して（流出して）、電子部品２００と絶縁層１０１との間（境界部）に充填される。その後、例えば加熱処理等により、絶縁層１０１及び１０２を固化する。
続けて、作業者は、例えば図１４Ｃに示すように、キャリア１１１０及び１２１０を除去する。これにより、導体膜１１１１及び１２１１、並びに開口部２０１ｂ及び２０２ｂに充填された接着剤２００ａが露出する。
こうして、基板１００内に電子部品２００が埋め込まれる。電子部品２００は、基板１００の凹部（スペースＲ１１）に配置される。
続けて、図１２のステップＳ１３で、作業者は、例えば図１５Ａ〜図１５Ｃに示す工程等を経て、導体パターンを形成する。ステップＳ１１で決定した厚みに導体パターンを仕上げる。
詳しくは、作業者は、例えば図１５Ａに示すように、ＣＯ２レーザクリーニング及びデスミアをする。これにより、導体膜１１１１表面の接着剤２００ａが除去される。ただし、このクリーニング及びデスミアの工程は必須ではなく、適宜割愛してもよい。
続けて、作業者は、例えば図１５Ｂに示すように、例えばレーザ等により、導体膜１１１１及び接着剤２００ａに、電子部品２００に達する貫通孔２１０ａ、２２０ａを形成する。これにより、バイアホール２０１ａ、２０２ａが、貫通孔２１０ａ、２２０ａの一部として形成される。
続けて、作業者は、例えば図１５Ｃに示すように、ＰＮめっき（例えば化学銅めっき及び電気銅めっき）により、貫通孔２１０ａ及び２２０ａ、並びに開口部１１１１ａ及び１１１１ｂを含めた導体膜１１１１及び１２１１の表面に、導体膜１１２１及び１２２１（銅めっき皮膜）を形成する。
続けて、作業者は、例えば所定のリソグラフィ工程（前処理、ラミネート、露光、現像、エッチング、剥膜、内層検査等）を経ることにより、導体膜１１１１及び１１２１及び１２１１及び１２２１を、先の図１に示したような形態にパターニングする。これにより、第１配線層１１１及び第２配線層１１２（配線層１１０）、並びに第１配線層１２１及び第２配線層１２２（配線層１２０）が形成される。このようなサブトラクティブ法による導体パターン形成に代えて、絶縁層１０１及び１０２の上にめっきレジストを形成し、パターンめっき（例えば化学銅めっき及び電気銅めっき）により配線層１１０及び１２０を形成する手法、いわゆるセミアディティブ（ＳＡＰ）法を用いることもできる。また、導体パターンの形成に先立って、絶縁層１０１及び１０２を貫通する開口を設けておいて、配線層１１０及び１２０の形成と同時に、その開口部にめっきをして、スルーホールを設けることもできる。
また、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１に示した電子部品内蔵配線板１０が完成する。
本実施形態では、電子部品２００の端子電極２１０又は２２０の厚さＴ１１と、配線層１１０の厚さＴ１２との比率（Ｔ１１／Ｔ１２）が、１以下、より好ましくは１／２以下にされる。
配線層１１０を相対的に厚くすることにより、電子部品内蔵配線板１０の放熱効率が高くなる。このため、電子部品内蔵配線板１０は、例えば−２５〜１４０℃のヒートサイクルにおいて、バイアホール２０１ａ及び２０２ａの接続信頼性に優れる。その結果、バイアホール２０１ａ及び２０２ａを小径化することが可能になる。
また、端子電極２１０又は２２０の厚さが適切な範囲に設定されることで、クラック等が防止されるとともに、電子部品２００の強度が高く維持される。その結果、薄い電子部品２００でも、基板に内蔵したときの信頼性が高くなる。
本実施形態の製造方法によれば、上記構造を有する電子部品内蔵配線板１０を簡易な手法で容易に製造することができる。
（実施形態２）
本実施形態の電子部品内蔵配線板２０は、図１６Ａに示すように、基板３００と、導体パターンとしての配線層３１０及び３２０と、電子部品４００と、を備える。電子部品内蔵配線板２０は、電子部品４００を内蔵する。電子部品４００は、所定の回路が集積されたＩＣチップである。電子部品４００は、片面に複数の端子電極４００ａ（電極パッド）を有する。端子電極４００ａの表面は、粗面になっている。なお、ここでいうＩＣチップは、ウエハの状態で、保護膜や端子等の形成、さらには再配線などを行い、その後個片化した、いわゆるウエハ・レベルＣＳＰも含む。また、電子部品４００は、例えば両面に端子電極４００ａを有するものであってもよい。
基板３００は、例えばエポキシ樹脂からなる。エポキシ樹脂は、例えば樹脂含浸処理により、ガラス繊維やアラミド繊維等の補強材を含んでいることが好ましい。補強材は、主材料（エポキシ樹脂）よりも熱膨張率の小さい材料である。基板３００の厚さは、例えば０．１ｍｍである。なお、基板３００の形状や、厚さ、材料等は、用途等に応じて変更可能である。
基板３００は、スルーホール３０１ａを有する。スルーホール３０１ａの内壁には、導体膜３０１ｂが形成される。さらに、基板３００は、電子部品４００の外形に対応した形状のスペース（空隙）Ｒ２１を有する。
基板３００の表面（両面）には、それぞれ配線層３００ａ、３００ｂが形成されている。配線層３００ａと配線層３００ｂとは、スルーホール３０１ａに形成された導体膜３０１ｂにより、互いに電気的に接続される。
基板３００の下面（矢印Ｙ１側の面）には、絶縁層４１０、配線層３１０が順に積層されている。また、基板３００の上面（矢印Ｙ２側の面）には、絶縁層４２０、配線層３２０が順に積層されている。絶縁層４１０及び４２０は、例えば硬化したプリプレグからなる。また、配線層３１０及び３２０は、例えば銅のめっき皮膜からなる。
電子部品４００は、スペースＲ２１に配置される。電子部品４００と基板３００との境界部には、絶縁層４２０が充填されている。
絶縁層４１０は、電子部品４００の下面及び配線層３００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ａに接続されるテーパ状のバイアホール４１０ａが形成される。バイアホール４１０ａの壁面及び底面には、導体４１０ｂが形成される。バイアホール４１０ａと導体４１０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ａと配線層３１０とが電気的に接続される。
一方、絶縁層４２０は、電子部品４００の上面、配線層３００ｂ、及び端子電極４００ａを覆うように形成される。ただし、所定の箇所に、配線層３００ｂ、端子電極４００ａに接続されるテーパ状のバイアホール４２０ａが形成される。バイアホール４２０ａの壁面及び底面には、導体４２０ｂが形成される。バイアホール４２０ａと導体４２０ｂとは、コンフォーマルバイアを構成する。そして、このコンフォーマルバイアにより、配線層３００ｂ及び端子電極４００ａと配線層３２０とが電気的に接続される。ここで、配線層３２０及び導体４２０ｂは、例えば銅のめっき皮膜からなる。このため、電子部品４００と配線層３２０との接続部分の信頼性は高い。
電子部品４００は、絶縁層４１０及び４２０により周りを完全に覆われている。これにより、電子部品４００が、絶縁層４１０及び４２０で保護されるとともに、所定の位置に固定される。
電子部品４００においても、電子部品２００と同様、例えば図１６Ｂ（図４Ｂに対応する図）に示すように、端子電極４００ａの厚さＴ２１は、２〜１５μｍであることが好ましく、特に５μｍであることが、より好ましい。配線層３２０の厚さＴ２２は、１５〜４０μｍであることが好ましく、特に３０μｍであることが、より好ましい。また、端子電極４００ａの厚さＴ２１と配線層３２０の厚さＴ２２との比率は、端子電極４００ａの厚さが配線層３２０の厚さよりも小さくなるように設定することが好ましく、特に端子電極４００ａの厚さが、配線層３２０の厚さの半分（１／２）以下になるように設定することが、より好ましい。
また、バイアホール４２０ａの底面と壁面との境界部Ｃ２は丸みを帯びている。これにより、底面から壁面にかけての曲がり具合が緩やかになり、導体４２０ｂ（めっき皮膜）の付き回り性が向上する。
なお、説明の便宜上、端子電極４００ａの１つのみを図示して、その周辺構造について説明したが、他の端子電極４００ａも同様である。
電子部品内蔵配線板２０も、電子部品内蔵配線板１０と同様、例えば作業者が、先の図１２に示した一連の処理を実行することで、製造することができる。具体的には、まず、作業者が、ステップＳ１１で、例えば使用する電子部品４００の端子電極４００ａの厚さＴ２１に基づいて、配線層３２０の厚さＴ２２を決定する（図１６Ｂ参照）。詳しくは、厚さＴ２１と厚さＴ２２との比率（Ｔ２１／Ｔ２２）が１／２以下になるようにする。
続けて、ステップＳ１２で、作業者は、例えば図１７Ａ〜図１７Ｄ及び図１８Ａ〜図１８Ｃに示す工程等を経て、電子部品４００の埋め込みをする。
詳しくは、作業者は、例えば図１７Ａに示すように、スルーホール３０１ａ、導体膜３０１ｂ、並びに配線層３００ａ及び３００ｂを有する基板３００を用意する。この基板３００は、電子部品内蔵配線板２０のコアに相当する。
続けて、作業者は、例えば図１７Ｂに示すように、例えばレーザ等により中抜き加工して、基板３００に、スペースＲ２１を形成する。
続けて、作業者は、例えば図１７Ｃに示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア２１１０を、基板３００の片面に設ける。キャリア２１１０は、例えばラミネートにより、基板３００と接着される。
続けて、作業者は、図１７Ｄに示すように、例えば常温で、電子部品４００の端子電極４００ａを上（キャリア２１１０とは反対側）に向けて、電子部品４００をキャリア２１１０上（詳しくはスペースＲ２１）に載置する。端子電極４００ａの表面は、粗面になっている。なお、端子電極４００ａの粗面は、通常、電極形成時に形成される。ただし、必要に応じて、電極形成後にその表面を、例えば化学薬品等で粗化してもよい。
続けて、作業者は、図１８Ａに示すように、例えば真空ラミネートにより、電子部品４００及び基板３００を覆うように、絶縁層４２０を形成する。これにより、端子電極４００ａが、絶縁層４２０で覆われる。さらに、絶縁層４２０は加熱により溶けて、スペースＲ２１に充填される。これにより、電子部品４００が、所定の位置に固定される。
続けて、作業者は、基板３００の下面（絶縁層４２０とは反対側の面）からキャリア２１１０を引きはがし、除去する。そして、例えば図１８Ｂに示すように、その基板３００の下面に、絶縁層４１０を形成する。これにより、電子部品４００が基板３００に埋め込まれる。
続けて、作業者は、図１８Ｃに示すように、絶縁層４１０、４２０に、例えばレーザ等により、バイアホール４１０ａ、４２０ａを形成する。
続けて、作業者は、図１２のステップＳ１３で、例えばセミアディティブ法により、電子部品４００に、導体パターン、すなわち配線層３１０及び３２０を形成する。詳しくは、例えば電子部品４００の両面をパターニングされためっきレジストで被覆して、そのレジストのない部分に選択的に電解めっきする。これにより、ステップＳ１１で決定した厚みに配線層３２０を仕上げる。なお、セミアディティブ法に代えて、サブトラクティブ法により、配線層３１０及び３２０を形成してもよい。
その後、作業者は、必要に応じて、例えば化学金めっき等により電極を形成し、さらに外形加工、反り修正、通電検査、外観検査、及び最終検査をする。これにより、先の図１６Ａに示した電子部品内蔵配線板２０が完成する。
本実施形態の電子部品内蔵配線板２０及びその製造方法によっても、前述した実施形態１の効果に準ずる効果が得られる。
以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。
例えば図１９（説明の便宜上、バイアホール２０１ａ側のみを図示）に示すように、バイアホール２０１ａ及び２０２ａを、電子部品２００の両面に設けてもよい。電子部品４００についても同様である。
バイアホール２０１ａ、２０２ａ、４１０ａ、４２０ａは、コンフォーマルバイアを構成するものに限られず、図２０Ａ、図２０Ｂに示すように、例えば導体２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂの充填されたフィルドバイアを構成するものであってもよい。
電子部品の端子電極、並びにバイアホールの数及び形態は、任意に変更可能である。例えば実施形態１では、１つの端子電極２１０、２２０に、それぞれ１つのバイアホール２０１ａ、２０２ａを形成したが、例えば図２１Ａ（図３に対応する図）に示すように、１つの端子電極２１０、２２０に、複数（例えば２つ）のバイアホール２０１ａ、２０２ａを形成してもよい。また、例えば図２１Ｂに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の４隅に配置してもよい。また、例えば図２１Ｃに示すように、端子電極２１０及び２２０、並びにバイアホール２０１ａ及び２０２ａを、コンデンサ本体２０１の対角に配置してもよい。実施形態２についても同様である。
実施形態１では、電子部品２００の端部に、バイアホール２０１ａ及び２０２ａを接続したが、これに限定されず、例えば図２２Ａに示すように、コンデンサ本体２０１の中央部に、端子電極２１０及びバイアホール２０１ａを配置してもよい。また、例えば図２２Ｂに示すように、端子電極２１０及びバイアホール２０１ａを、コンデンサ本体２０１の辺に対して斜めに配置してもよい。また、例えば図２２Ｃに示すように、コンデンサ本体２０１の全面に、端子電極２１０を配置してもよい。
電子部品２００の端子電極２１０及び２２０の形状は、Ｕ字形状に限定されず、平板状の電極対でコンデンサ本体２０１を挟むものであってもよい。
電子部品２００、４００は、任意である。例えばＩＣ回路等の能動部品のほか、コンデンサ、抵抗、コイル等の受動部品など、任意の電子部品を採用することができる。
上記実施形態において、各層の材質、サイズ、層数等は、任意に変更可能である。
例えば製造コストの削減等には、先の図１又は図１６Ａに示したような簡素な構造の電子部品内蔵配線板１０、２０が有利であるが、これに限定されず、例えば高機能化等を図るべく、図１又は図１６Ａに示した構造が完成した後、さらに積層を続けて、より多層（例えば８層など）の電子部品内蔵配線板としてもよい。
上記実施形態の工程は、本発明の趣旨を逸脱しない範囲において任意に順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の配線板は、内蔵される電子部品の電気回路の形成に適している。また、本発明の配線板の製造方法は、配線板の製造に適している。
１０、２０ 電子部品内蔵配線板
１００、３００ 基板
１０１、１０２ 絶縁層
１０２ａ 樹脂
１１０、１２０、３１０、３２０ 配線層（導体パターン）
１１１、１２１ 第１配線層（導体パターン）
１１２、１２２ 第２配線層（導体パターン）
２００ 電子部品（チップコンデンサ）
２００ａ 接着剤
２０１ コンデンサ本体
２０１ａ、２０２ａ、４１０ａ、４２０ａ バイアホール
２１０、２２０、４００ａ 端子電極（電極パッド）
２１０ａ、２２０ａ 貫通孔
２１０ｂ、２２０ｂ、４１０ｂ、４２０ｂ 導体
２１１〜２１４、２２１〜２２４ 導体層
２３１〜２３９ 誘電層
４００ 電子部品（ＩＣチップ）
４１０、４２０ 絶縁層
Ｃ１、Ｃ２ バイアホールの底面と壁面との境界部

Claims (18)

  1. 導体パターンと、
    少なくとも１つの面に部品本体から突出している電極を有する電子部品と、
    基板と、
    を備え、
    前記電子部品が前記基板の内部に配置され、
    前記電子部品の所定の面で前記電極が前記導体パターンにバイアホールを介して接続され、
    前記所定の面における前記電極の厚みは、前記バイアホールを介して該電極に接続される前記導体パターンの厚みよりも薄い、
    ことを特徴とする配線板。
  2. 前記電極が前記電子部品の上又は下にある前記導体パターンに前記バイアホールを介して接続され、
    前記電子部品の上面又は下面の前記電極の厚みは、前記導体パターンの厚みよりも薄い、
    ことを特徴とする請求項１に記載の配線板。
  3. 前記電極の厚みは、前記導体パターンの厚みの１／２以下である、
    ことを特徴とする請求項１又は２に記載の配線板。
  4. 前記電極の厚みは、２〜１５μｍである、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の配線板。
  5. 前記導体パターンの厚みは、１５〜４０μｍである、
    ことを特徴とする請求項１乃至４のいずれか一項に記載の配線板。
  6. 前記電子部品は、受動部品である、
    ことを特徴とする請求項１乃至５のいずれか一項に記載の配線板。
  7. 前記電子部品は、チップコンデンサである、
    ことを特徴とする請求項６に記載の配線板。
  8. 前記電極は、前記電子部品の側面を覆っている、
    ことを特徴とする請求項１乃至７のいずれか一項に記載の配線板。
  9. 前記バイアホールの底面と壁面との境界部は丸みを帯びている、
    ことを特徴とする請求項１乃至８のいずれか一項に記載の配線板。
  10. 前記電極は、接着剤により前記導体パターンに固定されている、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の配線板。
  11. 前記バイアホールは、コンフォーマルバイアを構成する、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の配線板。
  12. 前記バイアホールは、フィルドバイアを構成する、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の配線板。
  13. 前記基板と前記電子部品との間には、樹脂が充填されている、
    ことを特徴とする請求項１乃至１２のいずれか一項に記載の配線板。
  14. 前記導体パターンは、金属箔とめっき皮膜とを含む、
    ことを特徴とする請求項１乃至１３のいずれか一項に記載の配線板。
  15. 基板を用意する工程と、
    部品本体から突出している電極を少なくとも１つの面に有する電子部品を、加圧により前記基板の内部に配置する工程と、
    導体パターンを形成する工程と、
    前記電子部品の前記電極を、所定の面において前記導体パターンにバイアホールを介して接続する工程と、
    を含み、
    前記所定の面における前記電極の厚みは、前記バイアホールを介して該電極に接続される前記導体パターンの厚みよりも薄い、
    ことを特徴とする配線板の製造方法。
  16. 前記電極が前記電子部品の上または下にある前記導体パターンに前記バイアホールを介して接続され、
    前記電子部品の上面又は下面の前記電極の厚みが、前記導体パターンの厚みよりも薄い、
    ことを特徴とする請求項１５に記載の配線板の製造方法。
  17. 前記電極の厚みを、前記導体パターンの厚みの１／２以下にする工程を含む、
    ことを特徴とする請求項１５又は１６に記載の配線板の製造方法。
  18. 前記バイアホールを、レーザで形成する工程を含む、
    ことを特徴とする請求項１５乃至１７のいずれか一項に記載の配線板の製造方法。
JP2009203225A 2009-02-20 2009-09-03 配線板及びその製造方法 Active JP5027193B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15408109P 2009-02-20 2009-02-20
US61/154,081 2009-02-20
US12/543,644 US8525041B2 (en) 2009-02-20 2009-08-19 Multilayer wiring board and method for manufacturing the same
US12/543,644 2009-08-19

Publications (2)

Publication Number Publication Date
JP2010199536A JP2010199536A (ja) 2010-09-09
JP5027193B2 true JP5027193B2 (ja) 2012-09-19

Family

ID=42630798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203225A Active JP5027193B2 (ja) 2009-02-20 2009-09-03 配線板及びその製造方法

Country Status (2)

Country Link
US (1) US8525041B2 (ja)
JP (1) JP5027193B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012204831A (ja) 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR101472639B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP2016015432A (ja) 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016039214A (ja) 2014-08-06 2016-03-22 イビデン株式会社 電子部品内蔵用キャビティ付き配線板及びその製造方法
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244414B2 (ja) 1998-10-15 2009-03-25 株式会社トッパンＮｅｃサーキットソリューションズ 多層プリント配線板の製造方法
JP2000244127A (ja) 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
US6185087B1 (en) * 1999-04-08 2001-02-06 Kemet Electronics Corp. Multilayer ceramic chip capacitor with high reliability compatible with nickel electrodes
JP4953499B2 (ja) 1999-09-02 2012-06-13 イビデン株式会社 プリント配線板
EP1571680B1 (en) * 2002-12-09 2012-09-12 Panasonic Corporation Electronic part with external electrode
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
FI20041680L (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
EP1821587B1 (en) * 2006-02-20 2017-08-02 Denso Corporation Electronic component mounting structure
JP2008091603A (ja) 2006-10-02 2008-04-17 Matsushita Electric Ind Co Ltd ビルドアップ配線板
KR20090092326A (ko) * 2006-12-19 2009-08-31 테세라 인터커넥트 머터리얼즈, 인크. 칩 커패시터 내장 ｐｗｂ

Also Published As

Publication number Publication date
JP2010199536A (ja) 2010-09-09
US20100214752A1 (en) 2010-08-26
US8525041B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
JP5388676B2 (ja) 電子部品内蔵配線板
JP2010212652A (ja) 配線板及びその製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2010199535A (ja) 配線板及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
WO2010137421A1 (ja) 配線板及びその製造方法
US9756735B2 (en) Method for manufacturing printed wiring board
WO2010013366A1 (ja) フレックスリジッド配線板及びその製造方法
JP5027193B2 (ja) 配線板及びその製造方法
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN104756615B (zh) 印刷电路板
JP2010157709A (ja) プリント配線板及びその製造方法
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2013183029A (ja) 電子部品内蔵配線板及びその製造方法
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
TW201412218A (zh) 零件內藏基板的製造方法及用此的零件內藏基板
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP6367902B2 (ja) 配線基板
JP2012049408A (ja) 配線基板およびその製造方法
JP6075789B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5027193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250