JP5015600B2 - 磁気メモリデバイス - Google Patents

Description

発明の分野

本発明は、磁気メモリデバイスに関する。とりわけ、熱支援技術によってデータを書き込む合成反強磁性ピン多層を具備する磁気抵抗ランダムアクセスメモリデバイスに関する。

発明の背景

磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスは、巨大な磁気抵抗効果を利用する固体の不揮発性メモリデバイスである。従来のＭＲＡＭデバイスは、ワードラインと称される第１の電気配線の列と、ビットラインと称される第２の電気配線の行とを含む。ワードラインとビットラインとの接合部に配置される磁気メモリセルのアレイはデータ信号を記録するために使用される。

通常の磁気メモリセルは、ハード磁気層と、ソフト磁気層と、ハード磁気層とソフト磁気層間に挟持された非磁気層とを備える。ハード磁気層は一方向に固定された磁化ベクトルを有する。磁化ベクトルの方向は、これに印加された磁界によって変化しない。ソフト磁気層は、これに印加された磁界によって変化しうる磁化ベクトルを有しており、これは、ハード磁気層の磁化ベクトルと同一方向（以下「平行整列」）または反対方向（以下「非平行整列」）のいずれかを指す。「平行整列」状態および「非平行整列」状態の磁気メモリセルの抵抗は異なるため、２つのタイプの整列状態が、２つの論理状態、データビットの「０」または「１」を記録するのに使用可能である。

書き込み動作において、メモリセルに隣接するワードラインおよびビットラインを電流が流れる。電流が一定の閾値に達すると、電流によって生成された磁界がソフト磁気層の磁化ベクトルの方向を切り替える。その結果、ハード磁気層およびソフト磁気層の磁化ベクトルは一方のタイプの整列、例えば「平行整列」からもう一方のタイプの整列、例えば「非平行整列」に切り替えられ、データビットの形態のデータ信号がメモリセルに記録可能となる。

ＭＲＡＭ構造設計において、書き込み電力損失がより小さく、かつセル密度がより高いことが最も望ましい。残念ながら、セルサイズの縮小、つまりセル密度の増加は、ビットメッセージを記憶するのに使用可能なエネルギー（Ｋ_ＵＶ）の低下につながる。さらに、セルサイズが小さくなるにつれて、エラーレートが極めて急激に大きくなる。しかしながら、エラーレートを低下させるためには、高異方性エネルギーが熱変動を克服するために必要である。ハード磁気材料はソフト磁気材料と比べて異方性エネルギーが高いが、その場合、より高い書き込み電流が必要である。より高い異方性エネルギーはより高い書き込み電流密度をもたらし、これは残念ながらエレクトロマイグレーションについての不都合を有する。

高保磁力ＭＲＡＭの書き込み電流を削減するために、熱支援ＭＲＡＭが米国特許第６３８５０８２号、日本特許出願第２００２００８９８７４号、日本特許出願第２００２２０８６８０号、および日本特許出願第２００２２０８６８１号に開示されている。温度の上昇に伴って保磁力が急激に低下する非ピン強磁性材料が開示されているＭＲＡＭの記録層に使用されている。

磁気メモリセルの熱的安定性を高めるために、最近、ＭＲＡＭの安定性を改良するＣｕｒｉｅ ｐｏｉｎｔ ｗｒｉｔｔｅｎ ＭＲＡＭが、米国特許第６５３５４１６号、およびＲ．Ｓ．Ｂｅｅｃｈらによる論文「Ｃｕｒｉｅ ｐｏｉｎｔ ｗｒｉｔｔｅｎ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｍｅｍｏｒｙ」ｉｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８７，Ｎｏ．９，ｐｐ．６４０３−６４０５，２０００に説明されている。Ｃｕｒｉｅ ｐｏｉｎｔ ｗｒｉｔｔｅｎ ＭＲＡＭ構造において、単一のピン層が記憶層として使用されている。ピン層は非ピン層よりも高い異方性を有する。情報記憶にピン層を使用することは熱的安定性の改良を提供し、熱的不安定性が阻害要因になる前にセルサイズを縮小することができる。

ＭＲＡＭセル密度を大きくするために、ＭＲＡＭ構造は、米国特許第６５９７６１８号、米国特許第６３４１０８４号、米国特許第６３１７３７５号および米国特許第６２５９６４４号で言及されたように簡略化されることが可能である。

従来の単一層の磁気媒体と同様に、熱的安定性は、磁気メモリセルサイズがさらに縮小するのに伴って、反強磁性結合された磁気層を導入することによって改良可能である（例えば、Ｅ．Ｅ．Ｆｕｌｌｅｒｔｏｎら：「Ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃａｌｌｙ ｃｏｕｐｌｅｄ ｍａｇｎｅｔｉｃ ｍｅｄｉａ ｌａｙｅｒｓ ｆｏｒ ｔｈｅｒｍａｌｌｙ ｓｔａｂｌｅ ｈｉｇｈ−ｄｅｎｓｉｔｙ ｒｅｃｏｒｄｉｎｇ」ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７７，Ｎｏ．２３，ｐ．３８０６，２０００を参照）。

発明の目的

従って、本発明の目的は、熱的安定性が高く、電力損失が少なく、かつ熱支援書き込み中の熱耐性が高いＭＲＡＭを提供することである。

発明の概要

本発明の第１の実施形態において、熱安定性の高い磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ユニットが提供される。ＭＲＡＭユニットは、基板と、該基板上に形成された複数のメモリセルと、該複数のメモリセルに電気的に結合された複数の電気配線とを含む。該複数のメモリセルの各々は合成反強磁性ピン（ＳＡＦＰ）記録層を含んでおり、該ＳＡＦＰ記録層自体は、少なくとも１つの反強磁性（ＡＦＭ）層によってピン止めされた２つ以上の反強磁性結合された強磁性層を含んでいる。該複数のメモリセルは該複数の電気配線と共に、加熱電流をここに流すようになっていることによって、該複数のメモリセルのそれぞれの１つを加熱することができる。該複数の電気配線の各々は書き込み電流をここに流すようになっており、該書き込み電流は、それぞれの加熱されたメモリセルのＳＡＦＰ記録層の磁化を変化させるように動作する。

本発明の第２の実施形態において、ＭＲＡＭユニットにデータを書き込む方法が提供される。本実施形態において、ＭＲＡＭユニットは、複数のメモリセルと、ビットラインとワードラインとを含んでおり、該ビットラインおよびワードラインは該複数のメモリセルと電気的に接触している、各メモリセルはＳＡＦＰ記録層を含んでおり、各ＳＡＦＰ記録層は、少なくとも１つの反強磁性層によってピン止めされた２つ以上の反強磁性結合された強磁性層を含んでいる。該方法は、個々のメモリセルの該ＳＡＦＰ記録層の温度を、他のメモリセルとは別に臨界温度に近づくかこれを超えるように上昇させることによって、特定のメモリセルのＳＡＦＰ記録層の磁化を容易に変化させる動作を含む。該方法はさらに、第１の電流を該ビットライン全体に流し、第２の電流を該ワードライン全体に流すことによって該個々のメモリセルの該ＳＡＦＰ記録層に磁化状態を書き込む動作を含む。

本発明の第３の実施形態において、ＭＲＡＭユニットの読み取り動作を実行する方法が提供される。本実施形態において、ＭＲＡＭユニットは、複数のメモリセルと、ビットラインとワードラインとを含んでおり、該ビットラインおよびワードラインは該複数のメモリセルと電気的に接触している、各メモリセルはＳＡＦＰ記録層と自由磁気層とを含んでおり、各ＳＡＦＰ記録層は、少なくとも１つの反強磁性層によってピン止めされた２つ以上の反強磁性結合された強磁性層を含んでいる。該方法は、該ビットラインおよび該ワードラインに電流を印加する動作を含む。該方法はさらに、ＳＡＦＰ記録層の磁化状態を判断する動作を含んでおり、該ＳＡＦＰ記録層の抵抗状態は、該ＳＡＦＰ記録層および該自由磁気層の磁化ベクトル間の相対的角度に左右される。

本発明のこれらおよび他の特徴は、以下の図面および詳細な説明に照らして見た場合により良く理解されよう。

具体的な実施形態の詳細な説明

本出願において、用語「臨界温度」とは実質的に、ネール（Ｎｅｅｌ）温度未満でありうる反強磁性（ＡＦＭ）材料の遮断温度である点が指摘される。臨界温度は実質的に、強磁性材料のＣｕｒｉｅ温度である。ＡＦＭ層の遮断温度とは、この温度で、またはこれ以上で、ＡＦＭ層が、隣接する強磁性層のＣｕｒｉｅ温度以下で隣接する強磁性層の磁化を「ピン止めする」（つまり固定する）能力を失う温度である。

図１Ａおよび図１Ｂに示されるように、従来の面内通電型（ＣＩＰ：膜面に電流を流す型式）スピンバルブ（ＳＶ）ＭＲＡＭデバイス１００は、複数のメモリセル１１０と、メモリセル１１０を通過するビットライン１２０の行と、メモリセル１１０の下を通過するワードライン１３０の列とを備える。図１Ｂに示されるような例示的メモリセル１１０は、ＣｏＦｅおよび／またはＮｉＦｅなどの強磁性材料で作られている第１の磁気層１１２と、Ｃｕなどの非磁気材料で作られている非磁気層１１４と、ＣｏＦｅおよび／またはＮｉＦｅなどの強磁性材料で作られている第２の磁気層１１９と、ＩｒＭｎ、ＦｅＭｎおよび／またはＰｔＭｎなどのＡＦＭ材料で作られている反強磁性（ＡＦＭ）層１１８とを備える。上記層は図１Ｂに示される順序で配置される。第２の磁気層１１９は例えば右を指す固定磁化ベクトル１６９を有しており、これは外部磁界によってその方向を変化させない（以下ピン層）。ＡＦＭ層１１８は第２の磁気層１１９の磁化を固定する役割をする。

第１の場合において、第１の磁気層１１２は、外部磁界によって変化しうる磁化ベクトル１６２を有する記録層である自由層として構成される。書き込みプロセス中、セル１１０の下を流れるワードライン電流１３２と、メモリセル１１０を介して流れるビットライン電流１２２は、第１の磁気層１１２の磁化ベクトル１６２の方向を右または左のいずれかを指すように変化させる対応する磁界を生成する。右を指す場合、磁化ベクトル１６２は（第２の磁気層１１９の）磁化ベクトル１６９と平行になり、これはメモリセル１００の磁気抵抗が低い状態を表す。左を指す場合、磁化ベクトル１６２は（第２の磁気層１１９の）磁化ベクトル１６９と非平行であり、これはメモリセル１１０の磁気抵抗が高い状態を表す。「低い」および「高い」状態は、データ信号がメモリセルに記憶されるバイナリデータビット「０」および「１」に対応する。

熱支援書き込みの第２の場合において、第１の磁気層１１２は、外部磁界によって変化しうる磁化ベクトル１６２を有する読み取り層として作用する自由層として構成される。第２の磁気層１１９は、加熱後に外部磁界によって変化しうる磁化ベクトル１６２を有する記録層として作用するピン層として構成される。書き込みプロセス中、ビットライン電流１２２はメモリセル１１０を流れてこれを加熱し、ワードライン電流１３２はメモリセル１１０の下を流れて、ビットライン電流１２２と共に、右または左のいずれかを指すように第２の磁気層１１９の磁化ベクトル１６９の方向を変化させる対応する磁界を生成する。読み取りプロセス中、可変的な外部磁界が第１の磁気層１１２の磁化ベクトル１６２を変化させるメモリセル１１０に印加されて、抵抗検出方法のために左に向けられた初期状態となるか、抵抗変化検出方法のためにまず左に向けられ、次いで右に変更される。磁化ベクトル１６９が左を指すと、第１の磁気層１１２の磁化ベクトル１６２は第２の磁気層１１９の磁化ベクトル１６９と平行になり、このことはメモリセル１１０の磁気抵抗が低い状態を表す。磁化ベクトル１６９が右を指すと、第１の磁気層１１２の磁化ベクトル１６２は第２の磁気層１１９の磁化ベクトル１６９と非平行であり、これはメモリセル１１０の磁気抵抗が高い状態を表す。磁気抵抗の「低い」および「高い」状態は、データ信号がメモリセル１１０に記憶されるバイナリデータビット「０」および「１」に対応する。

図２Ａおよび図２Ｂは、複数のメモリセル２１０と、メモリセル２１０の上を通過するビットライン２２０の行と、メモリセル２１０の下を通過するワードライン２３０の列とを備える従来の垂直通電型（ＣＰＰ：膜面に垂直に電流を流す型式）ＭＲＡＭデバイス２００を示す。図２Ｂに示されるような例示的メモリセル２１０は、ＣｏＦｅおよび／またはＮｉＦｅなどの強磁性材料で作られている第１の磁気層２１２と、ＣＰＰ ＳＶ用のＣｕなどの非磁気材料または磁気トンネル接合（ＭＴＪ）用のＡｌＯなどの絶縁性材料で作られている非磁気層２１４と、ＣｏＦｅおよび／またはＮｉＦｅなどの強磁性材料で作られている第２の磁気層２１９と、ＩｒＭｎ、ＦｅＭｎおよび／またはＰｔＭｎなどのＡＦＭ材料で作られているＡＦＭ層２１８を備える。上記層は図２Ｂに示されるような順序で配置される。第２の磁気層２１９は、右を指す固定磁化ベクトル２６９を有する。ＡＦＭ層２１８は第２の磁気層２１９の磁化を固定する役割をする。

第１の場合において、第１の磁気層２１２は、外部磁界によって変化しうる磁化ベクトル２６２を有する記録層である自由層として構成される。書き込みプロトコル中、セル１１０の下を流れるワードライン電流２３２、およびメモリセル２１０を介して流れるビットライン電流１２２は、第１の磁気層２１２の磁化ベクトル２６２の方向を右または左のいずれかを指すように変化させる対応する磁界を生成する。右を指す場合、磁化ベクトル２６２は（第２の磁気層の）磁化ベクトル２６９と平行になり、このことはメモリセル２１０の磁気抵抗が低い状態を表す。左を指す場合、磁化ベクトル２６２は（第２の磁気層の）磁化ベクトル１６９と非平行であり、このことはメモリセル２１０の磁気抵抗が高い状態を表す。「低い」および「高い」状態は、データ信号がメモリセルに記憶されるバイナリデータビット「０」および「１」に対応する。

熱支援書き込みの第２の場合において、第１の磁気層２１２は、読み取り層として作用しかつ外部磁界によって変化しうる磁化ベクトル２６２を有する自由層として構成される。第２の磁気層２１９は、加熱後に外部磁界によって変化しうる磁化ベクトル２６９を有する記録層であるピン層として構成される。書き込みプロセス中、加熱電流は選択されたメモリセル２１０を流れてこれを加熱し、次いでワードライン電流２３２はメモリセル２１０の下を流れ、ビットライン電流２２２はメモリセル２１０の上を流れて、第２の磁気層２１９の磁化ベクトル２６９の方向を右または左のいずれかに変化させる対応する磁界を生成する。読み取りプロセス中、可変的な外部磁界が第１の磁気層２１２の磁化ベクトル２６２を変化させるメモリセル２１０に印加され、抵抗検出方法のために左に向けられた初期状態となるか、抵抗変化検出方法のために最初に左に向けられ、次いで右に変更される。磁化ベクトル２６９が左を指す場合、第１の磁気層２１２の磁化ベクトル２６２は第２の磁気層２１９の磁化ベクトル２６９と平行になり、このことはメモリセル２１０の磁気抵抗が低い状態を表す。磁化ベクトル２６９が右を指す場合、第１の磁気層２１２の磁化ベクトル２６２は第２の磁気層２１９の磁化ベクトル２６９に非平行であり、このことはメモリセル２１０の磁気抵抗が高い状態を表す。磁気抵抗が「低い」および「高い」状態は、データ信号がメモリセル２１０に記憶されるバイナリデータビット「０」および「１」に対応する。

図３Ａおよび図３Ｂは、本発明の第１の実施形態に従った磁気メモリデバイス用の膜面に電流を流す（ＣＩＰ）スピンバルブ（ＳＶ）ＭＲＡＭデバイス３００を示しており、このＣＩＰ ＳＶ ＭＲＡＭデバイス３００は、複数のメモリセル３１０と、メモリセル３１０を介して通過するビットライン３２０の行と、メモリセル３１０の下を通過するワードライン３３０の列とを備える。本発明の第１の実施形態に従い、かつ図３Ｂに示される各メモリセル３１０は、テンプレート層３０２と、自由磁気層３１１と、第１の非磁気層３１２と、第１の強磁性層３１３と、第１の非磁気空間層３１４と、第２の強磁性層３１５と、第２の非磁気空間層３１４ａと、第３の強磁性層３１５ａと、反強磁性（ＡＦＭ）層３１６と、キャップ層３１７とを備える。上記層は図３Ｂに示された順序で配置されている。従って、第１および第２の非磁気空間層３１４、３１４ａの各々は、第１、第２および第３の強磁性層３１３、３１５、３１５ａのうちの２つの隣接する層間に挟持される。

自由磁気層３１１は、共にデータを記憶する記録層として作用する第１、第２および第３の強磁性層３１３、３１５、３１５ａの磁化状態を検出する読み取り層として作用し、また加熱後に外部磁界によって変化しうる磁化ベクトル３６２を有している。書き込みプロセス中、ビットライン電流３２２はメモリセル３１０を介して流れてこれを加熱し、次いでワードライン電流３３２はメモリセル３１０の下を流れ、ビットライン電流３２２はさらにメモリセル３１０を介して流れて、第１の強磁性層３１３の磁化ベクトル３６９の方向を右または左のいずれかに変化させる対応する磁界を生成する。反強磁性結合された強磁性層を形成する第１、第２および第３の強磁性層３１３、３１５、３１５ａの反強磁性結合によって、第２および第３の強磁性層３１５、３１５ａの磁化ベクトルの方向は、第１の強磁性層３１３の磁化ベクトル３６９の方向に応じて調整される。読み取りプロセス中、可変的な外部磁界が、自由磁気層３１１の磁化ベクトル３６２を変化させるメモリセル３１０に印加され、抵抗検出方法のために左に向けられた初期状態となるか、抵抗変化検出方法のためにまず左に向けられ、次いで右に変更される。磁化ベクトル３６９が左を指す場合、自由磁気層３１１の磁化ベクトル３６２は第１の強磁性層３１３の磁化ベクトル３６９と平行になり、このことはメモリセル３１０の磁気抵抗が低い状態を表す。磁化ベクトル３６９が右を指す場合、自由磁気層３１１の磁化ベクトル３６２は第１の強磁性層３１３の磁化ベクトル３６９と非平行であり、このことは、メモリセル３１０の磁気抵抗が高い状態を表す。磁気抵抗が「低い」および「高い」状態は、データ信号がメモリセル３１０に記憶されるバイナリデータビット「０」および「１」に対応する。（本出願では図示されていない）適切な電子回路を介して検出可能な異なる抵抗状態はＭＲＡＭデバイス３００の異なる磁化状態を表しており、１つのメモリセル３１０における異なる磁化状態は、ＭＲＡＭデバイス３００に記憶されたデータ信号の１つのデータビットを表す。

本構造において、第１、第２および第３の強磁性層３１３、３１５、３１５ａはピン層であり、これらは記録層として作用し、かつ第１および第２の空間層３１４および３１４ａを介して反強磁性結合されている。自由磁気層３１１と、第１、第２および第３の強磁性層３１３、３１５、３１５ａはＮｉ、Ｆｅ、Ｃｏまたはこれらの合金などの磁気材料であってもよい。第１および第２の空間層３１４および３１４ａはＲｕ、Ｒｈ、Ｃｒ、Ｃ、Ｂ、Ｔａなど、またはこれらの合金であってもよい。第１の非磁気層３１２はＣｕ、Ａｕなどの非磁気材料であってもよい。第３の強磁性層３１５ａの磁化ベクトルは、ＡＦＭ層３１６との交換結合によって固定される。ＡＦＭ層３１６は、ＩｒＭｎ、ＦｅＭｎおよび／またはＰｔＭｎなどのＡＦＭ材料で作られてもよい。ＡＦＭ層３１６の代替として、ＴｂＣｏ、ＤｙＣｏ、ＴｂＤｙＣｏ、ＣｒＣｏＰｔなどの高保磁力の磁気材料で作られているハード磁気層も使用可能である。ＡＦＭ層３１６と、反強磁性結合された第１、第２および第３の強磁性層３１３、３１５、３１５ａは、ＳＡＦＰ記録層として使用される合成反強磁性ピン（ＳＡＦＰ）多層を形成する。メモリセル３１０の温度が、ＡＦＭ材料の臨界温度に近づくか、またはこれを超える温度に達すると、それぞれビットライン３２０およびワードライン３３０を流れる電流から誘導された外部磁界が、第１、第２および第３の強磁性層３１３、３１５、３１５ａの各々のピン磁化ベクトル方向を変化させることができる。ＡＦＭ材料の臨界温度はＡＦＭ層３１６の厚さに左右され、ＡＦＭ材料ＩｒＭｎに対して１００℃〜２３０℃の範囲にある。ピン磁化ベクトル方向は、抵抗または抵抗変化を介して検出可能である。第１、第２および第３の強磁性層３１３、３１５、３１５ａが反強磁性結合されると、大きなピニング磁界または大きな異方性エネルギーおよび高い記憶容積が本構造で達成可能である。従って、熱的安定性が高い高密度ＭＲＡＭが実現可能である。さらにまた、上記ＳＡＦＰ多層と反強磁性結合されたより多くのピン層が挿入されて記録密度を大きくすることが可能である。温度が上昇すると、ＡＦＭ層３１６と第３の強磁性層３１５ａ間のインタフェースに拡散がある。拡散はＭＲＡＭの疲労特性に影響することがある。しかしながら、第１および第２の空間層３１４および３１４ａは拡散に抵抗して、ＭＲＡＭの疲労特性を改良することができる。拡散を削減することについてのさらなる詳細は、Ｙ．Ｋ．Ｚｈｅｎｇら：「Ｈｉｇｈ ｔｈｅｒｍａｌ ｓｔａｂｉｌｉｔｙ ＭＲＡＭ ｗｉｔｈ ＳＡＦ ｌａｙｅｒ」ｉｎ ＩＥＥＥ Ｔｒａｎｓ．ＭＡＧ．４０，Ｎｏ．４，ｐｐ．２２４８−２２５０，２００４に見ることができ、この開示は、その全体を参照として本明細書に組み込まれている。また、反強磁性結合された第１、第２および第３、またはより多くの強磁性層の利点を享受するＳＡＦＰ多層の有効厚さが薄いことは、メモリセル３１０のサイズが縮小する場合に切り替え磁界を削減することができる。従って、電力損失がＳＡＦＰ ＭＲＡＭにおいて小さくなることが可能である。

第１、第２および第３の強磁性層３１３、３１５、３１５ａは共にＳＡＦＰ記録層として作用するため、その個々の磁化ベクトルは、記録層の共通磁化ベクトルによって表されることが可能である。

テンプレート層３０２は、ほぼ理想的な結晶構造を有する自由層３１１の堆積を可能にするシード層である。キャップ層３１７は保護層であり、これはさらに、メモリセル３１０の巨大な磁気抵抗効果を改良することができる。

図４Ａおよび図４Ｂは、本発明の第２の実施形態に従った磁気メモリデバイス用の膜面に垂直に電流を流す（ＣＰＰ）ＭＲＡＭデバイス４００を示しており、このＣＰＰ ＭＲＡＭデバイス４００は、複数のメモリセル４１０と、メモリセル４１０の上を通過するビットライン４２０の行と、メモリセル４１０の下を通過するワードライン４３０の列とを備える。本発明の第２の実施形態に従った各メモリセル４１０は、テンプレート層４０２と、自由磁気層４１１と、第１の非磁気層４１２と、第１の強磁性層４１３と、第１の非磁気空間層４１４と、第２の強磁性層４１５と、第２の非磁気空間層４１４ａと、第３の強磁性層４１５ａと、反強磁性（ＡＦＭ）層４１６と、キャップ層４１７とを備える。上記層は図４Ｂに示されるような順序で配置される。従って、第１および第２の非磁気空間層４１４、４１４ａの各々は、第１、第２および第３の強磁性層４１３、４１５、４１５ａのうちの２つの隣接する層間に挟持される。

自由磁気層４１１は、第１、第２および第３の強磁性層４１３、４１５、４１５ａの磁化状態を検出する読み取り層として作用し、また外部磁界によって変化しうる磁化ベクトル４６２を有しており、第１の強磁性層４１３は、加熱後に外部磁界によって変化しうる磁化ベクトル４６９を有する記録層として作用するピン層として構成されている。書き込みプロセス中、加熱電流は選択されたメモリセル４１０を流れてこれを加熱し、次いでワードライン電流４３２がメモリセル４１０の下を流れ、ビットライン電流４２２がメモリセル４１０の上を流れて、第１の強磁性層４１３の磁化ベクトル４６９の方向を右または左のいずれかを指すように変化させる対応する磁界を生成する。第１、第２および第３の強磁性層４１３、４１５、４１５ａの反強磁性結合によって、第２および第３の強磁性層４１５、４１５ａの磁化ベクトルの方向は、第１の強磁性層４１３の磁化ベクトル４６９の方向に応じて調整される。読み取りプロセス中、可変的な外部磁界が、自由磁気層４１１の磁化ベクトル４６２を変化させるメモリセル４１０に印加される。左を指す場合、自由磁気層４１１の磁化ベクトル４６２は第１の強磁性層４１３の磁化ベクトル４６９と平行になり、このことはメモリセル４１０の磁気抵抗が低い状態を表す。右を指す場合、自由磁気層４１１の磁化ベクトル４６２は第１の強磁性層４１３の磁化ベクトル４６９と非平行であり、このことはメモリセル４１０の磁気抵抗が高い状態を表す。磁気抵抗の「低い」状態から「高い」状態へ、および磁気抵抗の「高い」状態から「低い」状態への変化は、データ信号がメモリセル４１０に記憶されるバイナリデータビット「０」および「１」に対応する。

本構造において、第１、第２および第３の強磁性層４１３、４１５、４１５ａはピン層であり、これらは記録層として作用し、また第１および第２の空間層４１４および４１４ａを介して反強磁性結合されている。自由磁気層４１１と、第１、第２および第３の強磁性層４１３、４１５、４１５ａは、Ｎｉ、Ｆｅ、Ｃｏまたはこれらの合金などの磁気材料であってもよい。第１および第２の空間層４１４および４１４ａはＲｕ、Ｒｈ、Ｃｒ、Ｃ、Ｂ、Ｔａなど、またはこれらの合金であってもよい。第１の非磁気層４１２は、ＣＰＰ ＳＶ ＭＲＡＭに対してはＣｕ、Ａｕなどの導電層、または磁気トンネル接合（ＭＴＪ）ＭＲＡＭに対してはＡｌＯ_Ｘ、ＺｎＯ_Ｘ、ＴａＯ_Ｘなどの絶縁層であってもよい。第３の強磁性層４１５ａの磁化ベクトルはＡＦＭ層４１６との交換結合によって固定されている。ＡＦＭ層４１６は、ＩｒＭｎ、ＦｅＭｎおよび／またはＰｔＭｎなどのＡＦＭ材料で作られてもよい。ＡＦＭ層４１６の代替として、ＴｂＣｏ、ＤｙＣｏ、ＴｂＤｙＣｏ、ＣｒＣｏＰｔなどの高保磁力の磁気材料で作られているハード磁気層もまた使用可能である。温度が、ＡＦＭ材料の臨界温度に近づくか、これを超える温度に達すると、それぞれビットライン４２０およびワードライン４３０を流れる電流から誘導された外部磁界が、第１、第２および第３の強磁性層４１３、４１５、４１５ａの各々のピン磁化ベクトル方向を変化させることができる。またピン磁化ベクトル方向は抵抗または抵抗変化を介して検出可能である。ＡＦＭ層４１６を有する第１、第２および第３の強磁性層４１３、４１５、４１５ａは合成反強磁性ピン（ＳＡＦＰ）多層を形成する。ＳＡＦＰ多層の高異方性エネルギーおよび大容積ゆえに、高密度、高い熱的安定性、低い電力損失および高い熱耐性が達成可能である。さらなる密度増分がより多くのピン層を挿入することによって達成可能であり、これらはＳＡＦＰ多層と反強磁性結合されている。

第１、第２および第３の強磁性層４１３、４１５、４１５ａは共にＳＡＦＰ記録層として作用するため、これらの個々の磁化ベクトルは記録層の共通磁化ベクトルによって表されることが可能である。

テンプレート層４０２は、ほぼ理想的な結晶構造を有する自由層４１１の堆積を可能にするシード層である。キャップ層４１７は保護層であり、これはさらに、メモリセル４１０の巨大な磁気抵抗効果を改良することができる。

本発明の第２の実施形態のメモリセル４１０のさらなる詳細については、本発明の第１の実施形態のメモリセル３１０についての同様の説明を参照されたい。

次に図５Ａおよび５Ｂを参照すると、本発明の第１の実施形態に従ったＣＩＰ ＳＶ ＭＲＡＭユニットにおける磁化状態の書き込み動作が示されている。

図５Ａにおいて、メモリセル３１０として図３Ｂに詳細に上述されているメモリセル５０１と、ビットライン５０２とワードライン５０３とが示されている。メモリセル５０１は、ビットライン５０２に沿った電流５１５によって加熱される。通常のＭＲＡＭユニットにおいて、メモリセル５０１はＭＲＡＭユニットの基板（図示せず）上に形成される。導電層であるビットライン５０２およびワードライン５０３もまた基板上に形成される。

図５Ａを参照すると、動作において、メモリセル５０１は、ビットライン５０２に沿ってメモリセル５０１を介して電流５１５を印加することによって加熱される。記録層の温度が臨界温度に近づくか、これを超えると（臨界温度は、具体的な実施形態において、それぞれＡＦＭ層の遮断温度、またはハード磁気層のＣｕｒｉｅ温度である）、ＡＦＭ層／ハード磁気層の保磁力がゼロ近くまで低下し、ＡＦＭ層／ハード磁気層は記録層の共通磁化ベクトルをピニングする機能を失うことになる。それぞれビットライン５０２およびワードライン５０３における書き込み電流５１６、５１７によって誘導された小さな磁界は記録層の共通磁化ベクトルの方向を変化させる（図５Ｂの説明と比較せよ）。加熱されたメモリセル５０１の温度が室温まで低下した後、記録層の共通磁化ベクトルは設定方向に維持される。メモリセル５０１を室温まで冷却した後に再び高異方性エネルギーに達することによって、メモリセル５０１は記録された磁化に対して安定している。

次に図５Ｂを参照すると、メモリセル５０１の書き込みプロセスが示されている。メモリセル５０１が加熱された後、メモリセルの切り替え磁界が、図５を参照して説明されるように縮小する。ビットライン５０２およびワードライン５０３に沿って印加された電流５１６および５１７はそれぞれ磁界を誘導し、記録層の共通磁化ベクトルが変化されるようにする。当業者には既知であるように、共通磁化ベクトルの変化の度合いは、印加された電流量および誘導された磁界の大きさに左右される。本発明によると、メモリセル５０１を加熱する加熱電流と、メモリセル５０１の記録層の共通磁化ベクトルを切り替える書き込み電流の結合印加は、必要な書き込み電流密度の著しい低下をもたらす。記録層はＳＡＦＰ層であり、読み取り層は自由磁気層またはソフト磁気材料で作られているピン層であり、これはＳＡＦＰ記録層よりも高い臨界温度を有している。ＭＲＡＭユニットへの熱支援書き込みにおいて、加熱されたＳＡＦＰ記録層においてバリアエネルギー高さが削減されたことによって、メモリセルは加熱直後に小さな書き込み電流によって書き込まれることが可能である。

本発明の第３の実施形態において、加熱素子６１８が、ＣＩＰ ＳＶ ＭＲＡＭ構造について図６Ａに示されたように、本発明の第１の実施形態のメモリセル５０１の下に提供される。従って、本発明の第１の実施形態のメモリセル５０１の上述のコンポーネントについての説明は省略する。メモリセル５０１を独立して加熱するために、加熱素子６１８はメモリセル５０１の下または上に置かれてもよい。電圧がビットライン５０２とワードライン５０３間に印加される場合、電流６１９は加熱素子６１８を加熱して、これはまたメモリセル５０１を加熱することになる。

図６Ｂにおいて、メモリセル５０１が加熱素子６１８によって加熱された後に電流５１６をビットライン５０２に沿って、また電流５１７をワードライン５０３に沿って印加することによるメモリセルの書き込み動作が示されている。それぞれビットライン５０２およびワードライン５０３に沿った電流５１６、５１７は磁界を誘導し、これはメモリセル５０１の記録層の共通磁化ベクトルを設定するために使用される。複数のメモリセル５０１がＭＲＡＭデバイスのアレイに形成される場合、加熱素子６１８がまた、シャント効果ゆえに、他のメモリセルも部分的に加熱することができる。当業者には既知であるように、シャント効果を抑制するために、ダイオード、電界効果トランジスタ（ＦＥＴ）、ＣＭＯＳトランジスタ、あるいは他の非線形素子（ＮＬＥ）に加熱素子６１８が一体化されることが可能である。

次に図７Ａおよび７Ｂを参照すると、図６Ａおよび６ＢのＣＩＰ構造と同様の、本発明の第２の実施形態に従ったＣＰＰ型ＭＲＡＭ構造が示されている。図７Ａにおいて、ＣＰＰ（ＭＴＪまたはＣＰＰ ＳＶ）ＭＲＡＭ構造は、メモリセル４１０として図４Ｂに詳細に上述されているＣＰＰメモリセル７２３と、ビットライン７２２とワードライン７２４とを備える。初期加熱電流７２５がビットライン７２２およびワードライン７２４によってＣＰＰメモリセル７２３に印加される。

ＭＲＡＭのＣＰＰメモリセル７２３の書き込み動作は図５Ｂを参照して上述されたＣＩＰメモリセル５０１の書き込み動作に類似している。図７Ｂは、メモリセル７２３が初期加熱電流７２５によって加熱された後、それぞれビットライン７２２およびワードライン７２４に沿って電流７２６、７２７が印加されるメモリセルの書き込み動作を示している。

本発明の第４の実施形態において、ＣＰＰ ＭＲＡＭが図８Ａに示されており、ここでは、加熱素子８２８が本発明の第２の実施形態のメモリセル７２３の下に提供されており、またＣＰＰ ＭＲＡＭ構造が、ＣＰＰメモリセル７２３を流れる電流８２９および加熱素子８２８によって加熱される。メモリセル７２３のコンポーネントは上述のメモリセル４１０のものと類似している。加熱素子８２８は、ツェナーダイオード、ＦＥＴなどの非線形素子、または他の適切な非線形素子であってもよい。ツェナーダイオードが一体化されているＭＴＪメモリセルの等化回路が図８Ｂに示されている。ツェナーダイオードを非線形加熱素子として使用することについての詳細は国際特許出願ＰＣＴ／ＳＧ０３／０００４５号に説明されており、この開示はその全体を参照として本明細書に組み込まれている。

図８Ｃに示されるように、ツェナーダイオードのI-V曲線が示されている。最大加熱電力（Ｐ_ｍａｘ）はＶ_ｄ×Ｖ_ｂ／Ｒ_ｍ＋Ｖ_ｂ×Ｖ_ｂ／Ｒ_ｍに等しい（ここでＶ_ｄはツェナーダイオードに印加された電圧であり、Ｖ_ｂはメモリセルの耐圧であり、Ｒ_ｍはメモリセル抵抗である）。フォワードバイアス状態において、ツェナーダイオードにわたる低い電圧低下は読み取り中に特定のメモリセルを選択するのに使用可能である。ツェナーダイオードはまた書き込み中にメモリセル選択器として作用することが可能である。通常の電圧低下は約０．７Ｖであり、通常の耐圧はＭＴＪメモリセルの場合は約１Ｖである。動作において、これらの電圧低下による電力は記録層を加熱するには十分でないことがある。しかしながら、リバースバイアス状態において、ツェナーダイオードの耐圧は４Ｖよりも大きくてもよい。本例における大きな電圧低下はツェナーダイオードを加熱するのに使用可能であり、記録層を加熱することができる。ＭＲＡＭデバイスにおける他の非選択ツェナーダイオードは耐圧よりも小さくバイアスされて、他の非選択メモリセルおよびツェナーダイオードを流れるシャント電流はなくなる。従って、メモリセルを加熱していても、シャント効果は、ツェナーダイオードなどの非線形素子や他のＦＥＴおよびダイオードを導入することによって十分に抑制可能である。

図８Ｄを参照すると、図７Ｂを参照して上述された書き込み動作と同様のＣＰＰメモリセルの書き込み動作が示されており、ここでは、メモリセル７２３が加熱素子８２８によって加熱された後、それぞれビットライン７２２およびワードライン７２４に沿って電流７２６、７２７が印加される。

図９は、図３Ｂに示される本発明の第１の実施形態に従った磁気メモリデバイスの磁気抵抗曲線についての実験結果を示している。Ｘ軸は外部電界Ｈ（Ｏｅ）を表しており、Ｙ軸は磁気抵抗Ｒ（オームつまりΩ）を表している。

これらの磁気抵抗曲線は、本発明に従ったＳＡＦＰ ＭＲＡＭのメモリセルへの書き込みと、メモリセルからの読み取りとを示している。３ｍＡの加熱電流によってメモリセルを加熱した後、書き込み電流によって生成可能なＨ_ｗ＝７５Ｏｅの書き込み電界を印加することによって、メモリセル３１０で測定可能な抵抗は、外部磁界が大きくなるにつれて低下し（円形線）、これはピン止めされた第１の強磁性層３１３の磁化ベクトルが右に向けられたことを意味している。しかしながら、３ｍＡの加熱電流によってメモリセル３１０を加熱した後、Ｈ_ｗ＝−７５Ｏｅの書き込み電界を印加することによって、メモリセル３１０で測定可能な抵抗は、外部磁界が大きくなるにつれて大きくなり（矩形線）、これはピン止めされた第１の強磁性層３１３の磁化ベクトルが左に向けられたことを意味している。これらの磁気抵抗曲線は、ピン止めされた第１の強磁性層３１３の磁化ベクトルの方向が加熱および書き込み電界または電流を組み合わせることによって設定可能であり、また３１３の磁化ベクトル方向は自由層３１１の磁化を変化させることによって検出可能であることを示している。

本発明は好ましい実施形態を参照して説明されているが、以下の請求項に定義された本発明の範囲から逸脱することなく修正および改良が本発明に対してなされてもよいことが理解されるべきである。

従来のＣＩＰ ＳＶ ＭＲＡＭデバイスを示す部分的に拡大された斜視図である。 図１Ａに示されたＭＲＡＭデバイスのメモリセルを示す拡大図である。 ＭＴＪおよびＣＰＰ ＳＶ ＭＲＡＭなどの従来のＣＰＰ型デバイスを示す部分的に拡大された斜視図である。 図２Ａに示されたＭＲＡＭデバイスのメモリセルを示す拡大図である。 本発明の第１の実施形態に従ったＣＩＰ ＳＶ ＭＲＡＭデバイスを示す部分的に拡大された斜視図である。 図３Ａに示されたＭＲＡＭデバイスのメモリセルを示す拡大図である。 本発明の第２の実施形態に従った、ＭＴＪおよびＣＰＰ ＳＶ ＭＲＡＭなどのＣＰＰ型デバイスを示す部分的に拡大された斜視図である。 図４Ａに示されたＭＲＡＭデバイスのメモリセルを示す拡大図である。 本発明の第１の実施形態に従った、メモリセルを介するビットラインに沿った電流によって加熱されたＣＩＰ ＳＶ ＭＲＡＭ構造の概略図である。 本発明の第１の実施形態に従った、メモリセルが加熱された後にビットラインおよびワードラインに沿って電流を印加することによるメモリセルの書き込みの概略図である。 本発明の第３の実施形態に従った、メモリセルの下の加熱素子を介する電流によって加熱されたＣＩＰ ＳＶ ＭＲＡＭ構造の概略図である。 図６Ａの加熱素子によってメモリセルが加熱された後にビットラインおよびワードラインに沿って電流を印加することによるメモリセルの書き込みの概略図である。 本発明の第２の実施形態に従った、ＣＰＰメモリセルを介する電流によって加熱されたＣＰＰ ＭＲＡＭ構造の概略図である。 本発明の第２の実施形態に従った、ＣＰＰメモリセルが加熱された後にビットラインおよびワードラインに沿って電流を印加することによるＣＰＰメモリセルの書き込みの概略図である。 本発明の第４の実施形態に従った、ＣＰＰメモリセルを介する電流および加熱素子によって加熱されたＣＰＰ ＭＲＡＭ構造の概略図である。 図８ＡのＣＰＰメモリおよびツェナーダイオードを介する電流によって加熱されたＣＰＰ ＭＲＡＭ構造の等化回路の概略図である。 ツェナーダイオードのI-V曲線の図である。 本発明の第４の実施形態に従った、ＣＰＰメモリセルが加熱素子によって加熱された後にビットラインおよびワードラインに沿って電流を印加することによるＣＰＰメモリセルの書き込みの概略図である。 ＭＲＡＭセルのＭＲ−Ｈ曲線の図である。

Claims (19)

1. 磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ユニットであって、
   基板と、
   前記基板上に形成された複数のメモリセルと、
   前記複数のメモリセルに電気的に結合された複数の電気配線と、
   を備えており、
   前記複数のメモリセルの各々が合成反強磁性ピン（ＳＡＦＰ）記録層を備えており、前記ＳＡＦＰ記録層が、少なくとも１つの反強磁性層によってピン止めされた２つ以上の反強磁性結合された強磁性層を備えており、
   前記複数のメモリセルには、前記複数の電気配線を流れる加熱電流がそれぞれ流れ、前記複数のメモリセルのそれぞれ１つを前記反強磁性層の材料の遮断温度以上に加熱し、前記複数の電気配線には、書き込み電流がそれぞれ流れ、前記複数のメモリセルの前記加熱されたそれぞれの１つの前記ＳＡＦＰ記録層の磁化を変化させる、磁気抵抗ランダムアクセスメモリユニット。
2. 前記２つ以上の反強磁性結合された強磁性層のうちの２つの隣接する強磁性層間に非磁気空間層が挟持される、請求項１に記載の磁気抵抗ランダムアクセスメモリユニット。
3. 前記複数のメモリセルの各々がさらに自由磁気層とキャップ層とを備える、請求項１に記載の磁気抵抗ランダムアクセスメモリユニット。
4. 複数の加熱素子をさらに備えており、前記複数の加熱素子の各々が前記複数のメモリセルの各々にそれぞれ熱的に結合されている、
   前記加熱電流のそれぞれが前記加熱素子のそれぞれ及びメモリセルのそれぞれを加熱するように、前記加熱素子のそれぞれは前記メモリセルのそれぞれの下または上に置かれる、
   請求項１に記載の磁気抵抗ランダムアクセスメモリユニット。
5. 前記複数の加熱素子の各々が、前記複数のメモリセルの前記それぞれの１つを、前記ＳＡＦＰ記録層の臨界温度に近い、またはこれを超える値にまで加熱するようになっている、請求項４に記載の磁気抵抗ランダムアクセスメモリユニット。
6. 前記複数の加熱素子の各々が非線形素子である、請求項４に記載の磁気抵抗ランダムアクセスメモリユニット。
7. 前記非線形素子が、ツェナーダイオードおよび電界効果トランジスタからなる群のうちの１つである、請求項６に記載の磁気抵抗ランダムアクセスメモリユニット。
8. 前記複数のメモリセルの各々が面内通電型メモリセルである、請求項１に記載の磁気抵抗ランダムアクセスメモリユニット。
9. 前記面内通電型（ＣＩＰ）メモリセルがＣＩＰスピンバルブメモリセルである、請求項８に記載の磁気抵抗ランダムアクセスメモリユニット。
10. 前記複数のメモリセルの各々が垂直通電型（ＣＰＰ）メモリセルである、請求項１に記載の磁気抵抗ランダムアクセスメモリユニット。
11. 前記ＣＰＰメモリセルが磁気トンネル接合メモリセルである、請求項１０に記載の磁気抵抗ランダムアクセスメモリユニット。
12. 前記ＣＰＰメモリセルがＣＰＰスピンバルブメモリセルである、請求項１０に記載の磁気抵抗ランダムアクセスメモリユニット。
13. 前記自由磁気層が、前記ＳＡＦＰ記録層よりも高い臨界温度を有する磁気材料を備える、請求項３に記載の磁気抵抗ランダムアクセスメモリユニット。
14. 複数のメモリセルと、共に前記複数のメモリセルに電気的に接触しているビットラインとワードラインとを備える磁気抵抗ランダムアクセスメモリユニットにデータを書き込む方法であり、前記複数のメモリセルの各々が合成反強磁性ピン（ＳＡＦＰ）記録層を備えており、前記ＳＡＦＰ記録層が、少なくとも１つの反強磁性層によってピン止めされた２つ以上の反強磁性結合された強磁性層を備える方法であって、
    個々のメモリセルの前記ＳＡＦＰ記録層の温度を、他のメモリセルとは別に臨界温度に近い、またはこれを超える値にまで上昇させるように、前記複数のメモリセルのそれぞれ１つを前記反強磁性層の材料の遮断温度以上に加熱することによって、前記ＳＡＦＰ記録層の保磁力を低下させるステップであって、前記温度を上昇させる工程は、前記個々のメモリセルに隣接し電気的に接触している前記ビットラインの一部に、前記個々のメモリセルに全体的に、また前記個々のメモリセルに隣接し電気的に接触している前記ワードラインの一部に加熱電流を流す工程を含む、当該ステップと、
    第１の電流を前記ビットライン全体に流すことによって、また第２の電流を前記ワードライン全体に流すことによって、前記個々のメモリセルの前記ＳＡＦＰ記録層に磁化状態を書き込むステップと、
    を備える方法。
15. 前記磁化状態を前記個々のメモリセルの前記ＳＡＦＰ記録層に書き込んだ後に、前記個々のメモリセルの前記ＳＡＦＰ記録層をほぼ室温にまで冷却するステップをさらに備える、請求項１４に記載の方法。
16. 前記磁気抵抗ランダムアクセスメモリユニットは、前記複数のメモリセルにそれぞれ隣接して複数の加熱素子をさらに備える、請求項１４に記載の方法。
17. 前記ビットラインの前記一部に、前記個々のメモリセルに全体的に、また前記ワードラインの前記一部に前記加熱電流を流す工程が、前記加熱電流を前記加熱素子全体に流す工程をもさらに備える、請求項１６に記載の方法。
18. 前記複数の加熱素子の各々が非線形素子である、請求項１６に記載の方法。
19. 前記非線形素子がツェナーダイオード又は電界効果トランジスタである、請求項１８に記載の方法。

Images