JP4896341B2 - 磁気ランダムアクセスメモリ及びその作動方法 - Google Patents
磁気ランダムアクセスメモリ及びその作動方法 Download PDFInfo
- Publication number
- JP4896341B2 JP4896341B2 JP2002324565A JP2002324565A JP4896341B2 JP 4896341 B2 JP4896341 B2 JP 4896341B2 JP 2002324565 A JP2002324565 A JP 2002324565A JP 2002324565 A JP2002324565 A JP 2002324565A JP 4896341 B2 JP4896341 B2 JP 4896341B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- free layer
- storage unit
- layer
- data input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 48
- 238000011017 operating method Methods 0.000 title claims 2
- 238000013500 data storage Methods 0.000 claims description 61
- 230000005415 magnetization Effects 0.000 claims description 58
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000003302 ferromagnetic material Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 230000005381 magnetic domain Effects 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は磁気ランダムアクセスメモリ（ＭＲＡＭ： Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に係り、より詳細には、磁化ドメインドラッグ現象および巨大磁気抵抗（ＧＭＲ）効果、若しくはトンネル型磁気抵抗（ＴＭＲ）効果を用いて情報を記録する磁気ランダムアクセスメモリ（ＭＲＡＭ）に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、不揮発性メモリ素子の一種であり、ナノ磁性体に特有の性質であるスピン依存伝導現象による磁気抵抗効果を利用する新しい固体磁気メモリである。
磁気ランダムアクセスメモリ（ＭＲＡＭ）では、電子のスピンの自由度が、電子伝達現象に影響することに起因して生じる巨大磁気抵抗（ＧＭＲ）効果若しくはトンネル型磁気抵抗（ＴＭＲ）効果を利用している。
【０００３】
巨大磁気抵抗（ＧＭＲ）効果とは、強磁性体／金属非磁性体／強磁性体からなる多層構造において、非磁性体を挟んで位置する両強磁性体において、スピンの向きが同じとなる場合と、スピンの向きが逆になる場合とで、金属非磁性体の抵抗が異なる現象をいう。
【０００４】
トンネル型磁気抵抗（ＴＭＲ）効果とは、強磁性体／絶縁体／強磁性体からなる多層構造において、絶縁体を挟んで位置する両強磁性体のスピンの向きが同じである場合は、スピンの向きが逆になる場合に比べて、電流の透過が容易となる現象を言う。
【０００５】
巨大磁気抵抗（ＧＭＲ）効果を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、磁化方向に応じた抵抗値の違いが相対的に小さいため、電圧値の違いを増幅できない。
すなわち、巨大磁気抵抗（ＧＭＲ）効果を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、非磁性体を挟んで位置する二つの強磁性体層のスピンの向きが互いに同一方向になる場合の金属非磁性体の抵抗値と、互いに反対方向になる場合の金属非磁性体の抵抗値との差が比較的に小さかった。
【０００６】
さらに、ＧＭＲを採用するＭＯＳ形電界効果トランジスタ（ＭＯＳＦＥＴ）の場合、ＣＭＲ膜とセルを構成するために、ＭＯＳ形電界効果トランジスタのサイズが大きくなるという問題がある。そのため、ＴＭＲ膜を採用したＭＲＡＭの研究の方が盛んに行われている。
【０００７】
従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）にデータを記録する場合、単位ＭＲＡＭセルのマトリックス構造を有するアレイ構造において所望のセルを選択するために、Ｘ方向のベクトルとＹ方向のベクトルとの和を使用していた。この方法は、アステロイド曲線（Ａｓｔｅｒｏｉｄ Ｃｕｒｖｅ）を利用する方法であり、外部磁場の和に対する磁性薄膜の磁化方向を考慮してデータを記録していた。
【０００８】
従来の技術による磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、データ貯蔵ユニット（ＧＭＲ若しくはＴＭＲ）上で交差する電極ラインに電流を流して、スイッチング磁場を電極ラインに交差して形成させ、このスイッチング磁場によりデータ貯蔵ユニットの自由層の磁化方向を決定していた。そして、この自由層の磁化方向を情報単位として用いていた。
【０００９】
実用性を有するメモリ素子を提供する（高集積化する）ためには、メモリ素子を縮小する必要がある。この場合、自由層の磁化方向を反転させるためには、スイッチング磁場を増大させることが必要になるが、スイッチング磁場を増大させることはメモリ素子の消費電力の増大を必要とする。
そのため、メモリ素子の電力消費を最小化に対する要求がある昨今、データ貯蔵ユニットに適用することのできる物質には制限があった。
たとえば、従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、消費電力を少なくするために、磁気抵抗素子の自由層には、パーマロイ（ＮｉＦｅ）が最も多く使用されている。
【００１０】
また、磁気ランダムアクセスメモリ（ＭＲＡＭ）の動作速度の増加や、チップ構造の効率良いデザインのためには、磁気抵抗を増大させる必要がある。そのためには、自由層に用いられる磁性薄膜が、強磁性特性や高い分極特性を有している必要がある。このような特性を獲得するために、ＮｉＣｏＦｅ合金、ハーフメタリック合金、マグネチックアモルファス合金などが使用される。
【００１１】
【発明が解決しようとする課題】
しかし、このような磁性物質の場合、スイッチング磁場が大きいために、従来のＭＲＡＭでは利用することが困難であった。
なぜならば、スイッチング磁場が大きくなると、電極ラインの線幅や太さを一定寸法以上に製作しなければならないので、高い集積度を持つメモリ素子には不適であるためである。
【００１２】
一方、メモリ素子のアレイにおいて、Ｘ方向及びＹ方向のベクトル和を使って情報を記録したり再生したりする場合、２つの別々の書込みソースが必要であるため、チップの構造が複雑になるという欠点がある。
【００１３】
よって、本発明は、前記従来の技術の問題点を解決するために、スイッチング磁場を形成する必要がなくて消費電力が最小化でき、構造的に簡単であるだけではなく、動作速度を高めることができ、磁化ドメインサイズに準する大きさを持つ超小型ＭＲＡＭ素子及びアレイを提供して超小型メモリ素子を具現することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、前記目的を達成するために、固定層と、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む磁気ランダムアクセスメモリを提供する。
【００１５】
本発明において、前記固定層及び自由層は強磁性体よりなり、前記自由層は一つ以上の磁化ドメイン障壁を含む。
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に設けられたデータ入力選択スイッチとを含み、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続されたデータ出力選択スイッチとを含むことが望ましい。
【００１６】
本発明において、前記データ入力選択スイッチ及びデータ出力選択スイッチは、ダイオード、ＭＯＳトランジスタまたはバイポーラトランジスタであることが望ましい。
また、本発明は、固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなるＭＲＡＭアレイにおいて、前記データ入力手段及びデータ出力手段は、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダと電気的に接続されたことを特徴とするＭＲＡＭアレイを提供する。
【００１７】
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に設けられ、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含むことが望ましい。
【００１８】
本発明において、前記アレイ内にデータ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリユニット配列よりなるリファレンスカラムをさらに含み、前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続されたことが望ましい。
【００１９】
また、本発明においては、固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなるアレイ構造体と、前記データ入力手段及びデータ出力手段と電気的に接続され、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダとを含むＭＲＡＭアレイの作動方法において、（ａ）前記入力選択デコーダにより所望の単位メモリ素子を選択し、前記データ入力手段により電流を印加してデータ貯蔵ユニットの自由層の磁化ドメイン障壁内に一定方向のスピン配列を形成してデータを貯蔵する段階と、（ｂ）前記出力選択デコーダにより所望の単位メモリ素子と接続された出力選択スイッチを駆動し、データ出力手段によりデータ貯蔵ユニットのデータを検出する段階とを含むことを特徴とするＭＲＡＭアレイの作動方法を提供する。
【００２０】
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に形成され、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、前記（ａ）段階は、前記入力選択デコーダによりデータ入力スイッチを駆動する段階と、前記データ入力ラインにより前記自由層内の磁化ドメイン障壁内に一定方向のスピン配列を形成する段階とを含むことが望ましい。
【００２１】
本発明において、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含み、前記（ｂ）段階は、前記出力選択デコーダによりデータ出力選択スイッチを駆動する段階と、前記データ貯蔵ユニットの固定層と自由層との間に形成された抵抗値を測定してデータを検出する段階とを含むことが望ましい。
【００２２】
本発明において、前記アレイ内にデータ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリユニット配列よりなるリファレンスカラムをさらに含み、前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続され、前記（ｂ）段階は、前記単位メモリ素子のデータ貯蔵ユニットの抵抗値と前記リファレンスメモリユニットのデータ貯蔵ユニットの固定された抵抗値との比較を通じて前記単位メモリ素子に貯蔵されたデータを出力することが望ましい。
【００２３】
【発明の実施の形態】
図１乃至図４を参照しながら、本発明に係る磁気ランダムアクセスメモリ素子（以下、ＭＲＡＭ素子という）に使用されるデータ貯蔵ユニットのデータ記録／再生原理を説明する。
本発明に係るＭＲＡＭ素子は、巨大磁気抵抗素子（以下、ＧＭＲ素子という）またはトンネル型磁気抵抗素子（以下、ＴＭＲ素子という）と、二つのスイッチと、電気的連結線とを含んで構成される。
ここで、ＧＭＲ素子とＴＭＲ素子とはデータ貯蔵ユニットである。二つのスイッチは、データ貯蔵ユニットへのデータの記録／再生を行うために全体のアレイ（配列）から単位セルを選択するスイッチである。すわわち、アレイ配列の中から特定のセルを選択するためのスイッチである。
電気的連絡線は、データ信号の入出力経路である。
【００２４】
本発明に係るＭＲＡＭ素子のデータ貯蔵ユニットであるＧＭＲ素子またはＴＭＲ素子（以下、これらを総称してデータ貯蔵素子という）は、固定層／非磁性体層（絶縁体層）／自由層より構成される多層構造を有している。そして、データの入出力値は、自由層のスイッチング方向に応じて変化する。
【００２５】
図１に示すように、磁化方向が一方に固定された固定層１３の上には非磁性層１５が形成されており、非磁性層１５の上には自由層１２が形成されている。
ここで、非磁性層１５は金属非磁性層または酸化物層であり、固定層１３と自由層１２とを磁気的に分離するために、前記固定層１３と自由層１２との間に形成されている。
【００２６】
自由層１２には磁化ドメイン障壁（Ｍａｇｎｅｔｉｃ Ｄｏｍａｉｎ Ｗａｌｌ）が形成されている。磁化ドメイン障壁は自然に形成されるものであり、磁化ドメインの幅は、形成される強磁性体の種類及び蒸着条件に応じて調節可能である。
固定層１３は、強磁性層と強磁性層の磁化方向を固定する反強磁性層とから構成される。
【００２７】
初めに、データ記録原理を説明する。
磁化ドメインの磁化方向を変更する方法は種々知られているが、代表的なものとして以下の三つがある。
（１）磁気抵抗素子の自由層に対してスイッチング磁界を印加して情報貯蔵ユニットの自由層の磁化方向を変更する。
（２）電子スピン及び磁化相互作用（Ｍａｇｎｅｔｉｚａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を利用して磁化方向を変更する。
（３）磁化ドメインに印加される電流の方向に応じて磁化方向を変更する。なお、本発明に係る磁気ランダムアクセスメモリでは、（３）の方法を利用して、磁化方向を変更している。
【００２８】
自由層１２の両側に直流または交流電流を流した場合、電流はパルス１０のように流れる。
この際、固定層１３に対応する位置にある自由層１２の磁化ドメインの磁化方向は、電流の流れる方向に応じて変化する。
この時の磁化方向１１に応じて、「０」または「１」のデータ値を指定する。
そして、前記電流を反対方向に印加すれば、図２に示すように、前記自由層１２の磁化ドメイン障壁内の磁化方向１１が反転する。この場合には、図１とは異なる「１」または「０」のデータ値を指定する。
【００２９】
すなわち、図１の場合、すなわち固定層１３の磁化方向と、自由層１２の磁化方向が同じである場合を「０」としたならば、図２の場合すなわち、固定層１３の磁化方向と自由層１２の磁化方向が異なる場合を「１」とする。
【００３０】
次に、図３及び図４を参照して、データ再生原理を説明する。本発明に係るＭＲＡＭにおけるデータ再生原理は、従来の技術ＭＲＡＭにおける再生原理とほとんど同じである。
データ貯蔵ユニットの固定層２３及び自由層２２の上下に電圧を印加して固定層２３と自由層２２との間の抵抗値を測定する。
【００３１】
ここで、図３の場合には固定層２３及び自由層２２の磁化方向が同じであり、図８の場合には固定層２３及び自由層２２の磁化方向２４，２１が互いに反対方向である。
従って、従来の磁気抵抗素子のように、図４の場合の抵抗が図３の場合の抵抗よりも大きくなる。よって、これらの抵抗値の差に基づき「１」または「０」のデータ値を読みとることで、貯蔵されたデータを認識することができる。
【００３２】
以下、図５乃至図７を参照しながら本発明に係るＭＲＡＭ素子について説明する。
図５は本発明に係るＭＲＡＭ素子の等価回路図であり、図６は図５のＡ−Ａ’線断面図であり、図７は図５のＢ−Ｂ’線断面図である。
【００３３】
本発明に係るＭＲＡＭは、データ貯蔵ユニット３１と、２つのスイッチ３２，３６と、電気的連結線とを主要部として含んで構成される。
データ貯蔵ユニット３１には、情報の記録／再生が行われる。２つのスイッチ３２，３６は、全体メモリアレイから所定のデータ貯蔵ユニット３１を選択する。電気的連結線は、前記データ貯蔵ユニット３１へのデータ信号の入出力に使用される。
【００３４】
本発明に係るＭＲＡＭは、データ貯蔵ユニット３１に対してデータの記録を行うデータ入力手段と、データ貯蔵ユニット３１からデータを再生するデータ出力手段とを備えている。
また、本発明に係るＭＲＡＭには、アレイ構造全体から所定の単位セルを選択してデータの入出力を行うために、入力選択スイッチ３６及び出力選択スイッチ３２がさらに設けられている。
【００３５】
前述したように、本発明に係るＭＲＡＭのデータ貯蔵ユニットには、磁気貯蔵素子としてＧＭＲまたはＴＭＲ素子が用いられている。そして、このデータ貯蔵ユニットは、固定層／非磁性体層／自由層の多層構造より構成される。
そして、データ貯蔵ユニットの自由層には、複数の磁化ドメインが形成されている。また、前述のスイッチとして、ダイオード、ＭＯＳトランジスタ、バイポーラトランジスタなど、スイッチの機能が行える各種素子が使用可能である。
【００３６】
本実施の形態では、２つのスイッチ素子が使われるが、一つは自由層に対して直列に接続され、もう一つはデータ貯蔵ユニットの自由層及び固定層に垂直方向に接続されている。
【００３７】
以下に、本発明に係るＭＲＡＭ素子の単位セルの動作について、図５を参照しながら説明する。
ＭＲＡＭ素子の動作は、多数の単位セル３０のマトリックス構造を有するアレイ配列の中から所望のセルを選択する動作と、選択された単位セルに所定のデータの記録／再生を行う動作とに大きく分類される。
【００３８】
データ入力に際し、一つの単位セル３０が、ＭＲＡＭ素子のアレイ配列の中から、入力選択ライン３７及びデータ入力ライン３８により選択される。そして、データ入力ライン３８から与えられるデータ情報が、データ入力選択スイッチ３６を介してデータ貯蔵ユニット３１に記録される。
前述したように、データ貯蔵ユニット３１の自由層の磁化方向は、データ入力ライン３８を流れる電流の向きに応じて決定される。この自由層の磁化方向によって「０」または「１」というデータの値が決定されるので、データのデータ貯蔵ユニット３１への記録が行われる。ここで、参照番号３９はデータ入力経路を示す。
【００３９】
次に、データ出力を説明する。貯蔵されたデータ値の出力は、出力選択ライン３３（ワードライン）とビットライン３４とによりＭＲＡＭ素子のアレイ配列の中から一つのセルを選択する。そして、選択したセルにおけるデータ貯蔵ユニット３１の固定層及び自由層の磁化方向に応じた抵抗差をセンスアンプ（Ｓ／Ａ）により読み出すことで行われる。
【００４０】
図８は、複数のＭＲＡＭ単位セルのマトリックス構造を有するアレイの等価回路図である。
この回路には、多数の単位セルを接続して形成されたカラム４１と、リファレンスカラム４２とが設けられている。
【００４１】
この回路では、初めに、カラム４１の中から所望のＭＲＡＭ単位セルを選択する。そして、選択したＭＲＡＭセルの信号と、選択したＭＲＡＭ単位セルと同じライン上に位置するリファレンスカラム４２内のリファレンスセルの信号とをコンパレータ４４により比較する。
これにより、選択されたＭＲＡＭ単位セルのデータ貯蔵ユニットに貯蔵されたデータの値、すなわち「０」、「１」を読み込む。
なお、前記リファレンスセル４３のＭＲＡＭセルの自由層は、初期のスピン方向が固定されているので、選択されたＭＲＡＭ単位セルに貯蔵されたデータ値を読み込む際に、比較基準（リファレンス）として用いられる。
【００４２】
以下、図８を参照しながら、データの入出力をより詳細に説明する。
初めに、データ入力、すなわちデータの「書込み」について説明する。
ＭＲＡＭアレイ全体から単位セルＡを選択する場合、入力選択デコーダは、単位セルＡに接続された入力選択ライン４５に電力を与え、データ入力選択スイッチ４６をオンにする。
【００４３】
そして、入力ソース／グラウンドは、単位セルＡにデータ入力ライン４７を介して電流を流し、データ貯蔵ユニット４８の自由層の磁化ドメイン障壁内の磁化方向を決定する。
データ入力ライン４７は各単位セルの自由層の両端に電気的に接続されているので、このデータ入力ライン４７を流れる電流の向きに応じて自由層のスピン配列方向、すなわち、磁化方向が決定される。
そして、自由層の磁化方向と、データ貯蔵ユニット４８の固定層の磁化方向が同じであるか、異なるかに基づいてデータ貯蔵ユニット４８にはデータが貯蔵される。
【００４４】
つづいて、データ出力過程、すなわち「読み出し」過程を以下に説明する。出力選択デコーダからＭＲＡＭ単位セルＡと接続された出力選択ライン４９、すなわちワードラインに電源を印加する。
すなわち、所望のＭＲＡＭ単位セルＡを、図８の出力選択ライン４９により選択して、データ出力選択スイッチ５０をオンにする。
そして、ビットライン５１に電源を印加してデータ貯蔵ユニット４８の自由層及び固定層の間の抵抗値を読み出す。
【００４５】
本実施の形態では、ＭＲＡＭ単位セルと同じ構造を有するリファレンスセルが設けられている。このリファレンスセルは、その自由層の磁化方向、すなわちスピン配列方向が固定されている。
すなわち、所望のＭＲＡＭ単位セルを選択する際に、選択したＭＲＡＭ単位セルと同じラインに形成されたリファレンスカラム４２のリファレンスセルも同時に選択し、選択したＭＲＡＭ単位セルにおける抵抗値と共に、そのリファレンスセルにおける抵抗値も読み出す。
【００４６】
そして、ＭＲＡＭ単位セルの抵抗値とリファレンスセルの抵抗値とをコンパレータ４４により比較する。なお、このコンパレータ４４は通常のＭＲＡＭ単位セルのビットライン及びリファレンスカラム４２の各リファレンスセルのビットラインに接続されている。
【００４７】
すなわち、図８に示すように、ＭＲＡＭ単位セルＡのデータ値を読み出す段階では、常にリファレンスカラム４２の同じ出力グラウンドを共有するリファレンスセルＢも共に選択されて相互間の抵抗差をコンパレータ４４により比較する。前記リファレンスセルＢの自由層はその磁化方向が常に固定されており、このような抵抗値の比較により、単位セルＡに貯蔵されたデータ値が「０」であるか、それとも「１」であるかが区別される。
【００４８】
【発明の効果】
以上述べたように、本発明によれば、スイッチング磁場を用いた従来の技術の問題点を解決し、低い駆動電源にて高い分極特性を持つ磁性薄膜を使うＭＲＡＭを提供することができる。
また、極めて簡単な構造でデータ貯蔵ユニットに対してデータの書込み／読出しを行うことができるように、可能に磁化ドメインサイズに準する大きさのＭＲＡＭセルユニットを提供することにより、高集積ＭＲＡＭを具現することができる。
【図面の簡単な説明】
【図１】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図２】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図３】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図４】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図５】本発明に係るＭＲＡＭ単位セルの等価回路図である。
【図６】図５に示すＭＲＡＭ単位セルのＡ−Ａ’断面図である。
【図７】図５に示すＭＲＡＭ単位セルのＢ−Ｂ’断面図である。
【図８】本発明に係るＭＲＡＭアレイ構造を示す等価回路図である。
【符号の説明】
３０・・・単位セル
３１・・・データ貯蔵ユニット
３６・・・データ入力選択スイッチ
３７・・・入力選択ライン
３８・・・データ入力ライン
【発明の属する技術分野】
本発明は磁気ランダムアクセスメモリ（ＭＲＡＭ： Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に係り、より詳細には、磁化ドメインドラッグ現象および巨大磁気抵抗（ＧＭＲ）効果、若しくはトンネル型磁気抵抗（ＴＭＲ）効果を用いて情報を記録する磁気ランダムアクセスメモリ（ＭＲＡＭ）に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、不揮発性メモリ素子の一種であり、ナノ磁性体に特有の性質であるスピン依存伝導現象による磁気抵抗効果を利用する新しい固体磁気メモリである。
磁気ランダムアクセスメモリ（ＭＲＡＭ）では、電子のスピンの自由度が、電子伝達現象に影響することに起因して生じる巨大磁気抵抗（ＧＭＲ）効果若しくはトンネル型磁気抵抗（ＴＭＲ）効果を利用している。
【０００３】
巨大磁気抵抗（ＧＭＲ）効果とは、強磁性体／金属非磁性体／強磁性体からなる多層構造において、非磁性体を挟んで位置する両強磁性体において、スピンの向きが同じとなる場合と、スピンの向きが逆になる場合とで、金属非磁性体の抵抗が異なる現象をいう。
【０００４】
トンネル型磁気抵抗（ＴＭＲ）効果とは、強磁性体／絶縁体／強磁性体からなる多層構造において、絶縁体を挟んで位置する両強磁性体のスピンの向きが同じである場合は、スピンの向きが逆になる場合に比べて、電流の透過が容易となる現象を言う。
【０００５】
巨大磁気抵抗（ＧＭＲ）効果を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、磁化方向に応じた抵抗値の違いが相対的に小さいため、電圧値の違いを増幅できない。
すなわち、巨大磁気抵抗（ＧＭＲ）効果を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、非磁性体を挟んで位置する二つの強磁性体層のスピンの向きが互いに同一方向になる場合の金属非磁性体の抵抗値と、互いに反対方向になる場合の金属非磁性体の抵抗値との差が比較的に小さかった。
【０００６】
さらに、ＧＭＲを採用するＭＯＳ形電界効果トランジスタ（ＭＯＳＦＥＴ）の場合、ＣＭＲ膜とセルを構成するために、ＭＯＳ形電界効果トランジスタのサイズが大きくなるという問題がある。そのため、ＴＭＲ膜を採用したＭＲＡＭの研究の方が盛んに行われている。
【０００７】
従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）にデータを記録する場合、単位ＭＲＡＭセルのマトリックス構造を有するアレイ構造において所望のセルを選択するために、Ｘ方向のベクトルとＹ方向のベクトルとの和を使用していた。この方法は、アステロイド曲線（Ａｓｔｅｒｏｉｄ Ｃｕｒｖｅ）を利用する方法であり、外部磁場の和に対する磁性薄膜の磁化方向を考慮してデータを記録していた。
【０００８】
従来の技術による磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、データ貯蔵ユニット（ＧＭＲ若しくはＴＭＲ）上で交差する電極ラインに電流を流して、スイッチング磁場を電極ラインに交差して形成させ、このスイッチング磁場によりデータ貯蔵ユニットの自由層の磁化方向を決定していた。そして、この自由層の磁化方向を情報単位として用いていた。
【０００９】
実用性を有するメモリ素子を提供する（高集積化する）ためには、メモリ素子を縮小する必要がある。この場合、自由層の磁化方向を反転させるためには、スイッチング磁場を増大させることが必要になるが、スイッチング磁場を増大させることはメモリ素子の消費電力の増大を必要とする。
そのため、メモリ素子の電力消費を最小化に対する要求がある昨今、データ貯蔵ユニットに適用することのできる物質には制限があった。
たとえば、従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の場合、消費電力を少なくするために、磁気抵抗素子の自由層には、パーマロイ（ＮｉＦｅ）が最も多く使用されている。
【００１０】
また、磁気ランダムアクセスメモリ（ＭＲＡＭ）の動作速度の増加や、チップ構造の効率良いデザインのためには、磁気抵抗を増大させる必要がある。そのためには、自由層に用いられる磁性薄膜が、強磁性特性や高い分極特性を有している必要がある。このような特性を獲得するために、ＮｉＣｏＦｅ合金、ハーフメタリック合金、マグネチックアモルファス合金などが使用される。
【００１１】
【発明が解決しようとする課題】
しかし、このような磁性物質の場合、スイッチング磁場が大きいために、従来のＭＲＡＭでは利用することが困難であった。
なぜならば、スイッチング磁場が大きくなると、電極ラインの線幅や太さを一定寸法以上に製作しなければならないので、高い集積度を持つメモリ素子には不適であるためである。
【００１２】
一方、メモリ素子のアレイにおいて、Ｘ方向及びＹ方向のベクトル和を使って情報を記録したり再生したりする場合、２つの別々の書込みソースが必要であるため、チップの構造が複雑になるという欠点がある。
【００１３】
よって、本発明は、前記従来の技術の問題点を解決するために、スイッチング磁場を形成する必要がなくて消費電力が最小化でき、構造的に簡単であるだけではなく、動作速度を高めることができ、磁化ドメインサイズに準する大きさを持つ超小型ＭＲＡＭ素子及びアレイを提供して超小型メモリ素子を具現することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、前記目的を達成するために、固定層と、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む磁気ランダムアクセスメモリを提供する。
【００１５】
本発明において、前記固定層及び自由層は強磁性体よりなり、前記自由層は一つ以上の磁化ドメイン障壁を含む。
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に設けられたデータ入力選択スイッチとを含み、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続されたデータ出力選択スイッチとを含むことが望ましい。
【００１６】
本発明において、前記データ入力選択スイッチ及びデータ出力選択スイッチは、ダイオード、ＭＯＳトランジスタまたはバイポーラトランジスタであることが望ましい。
また、本発明は、固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなるＭＲＡＭアレイにおいて、前記データ入力手段及びデータ出力手段は、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダと電気的に接続されたことを特徴とするＭＲＡＭアレイを提供する。
【００１７】
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に設けられ、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含むことが望ましい。
【００１８】
本発明において、前記アレイ内にデータ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリユニット配列よりなるリファレンスカラムをさらに含み、前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続されたことが望ましい。
【００１９】
また、本発明においては、固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなるアレイ構造体と、前記データ入力手段及びデータ出力手段と電気的に接続され、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダとを含むＭＲＡＭアレイの作動方法において、（ａ）前記入力選択デコーダにより所望の単位メモリ素子を選択し、前記データ入力手段により電流を印加してデータ貯蔵ユニットの自由層の磁化ドメイン障壁内に一定方向のスピン配列を形成してデータを貯蔵する段階と、（ｂ）前記出力選択デコーダにより所望の単位メモリ素子と接続された出力選択スイッチを駆動し、データ出力手段によりデータ貯蔵ユニットのデータを検出する段階とを含むことを特徴とするＭＲＡＭアレイの作動方法を提供する。
【００２０】
本発明において、前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に形成され、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、前記（ａ）段階は、前記入力選択デコーダによりデータ入力スイッチを駆動する段階と、前記データ入力ラインにより前記自由層内の磁化ドメイン障壁内に一定方向のスピン配列を形成する段階とを含むことが望ましい。
【００２１】
本発明において、前記データ出力手段は、前記自由層上に形成されたビットラインと、前記固定層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含み、前記（ｂ）段階は、前記出力選択デコーダによりデータ出力選択スイッチを駆動する段階と、前記データ貯蔵ユニットの固定層と自由層との間に形成された抵抗値を測定してデータを検出する段階とを含むことが望ましい。
【００２２】
本発明において、前記アレイ内にデータ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリユニット配列よりなるリファレンスカラムをさらに含み、前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続され、前記（ｂ）段階は、前記単位メモリ素子のデータ貯蔵ユニットの抵抗値と前記リファレンスメモリユニットのデータ貯蔵ユニットの固定された抵抗値との比較を通じて前記単位メモリ素子に貯蔵されたデータを出力することが望ましい。
【００２３】
【発明の実施の形態】
図１乃至図４を参照しながら、本発明に係る磁気ランダムアクセスメモリ素子（以下、ＭＲＡＭ素子という）に使用されるデータ貯蔵ユニットのデータ記録／再生原理を説明する。
本発明に係るＭＲＡＭ素子は、巨大磁気抵抗素子（以下、ＧＭＲ素子という）またはトンネル型磁気抵抗素子（以下、ＴＭＲ素子という）と、二つのスイッチと、電気的連結線とを含んで構成される。
ここで、ＧＭＲ素子とＴＭＲ素子とはデータ貯蔵ユニットである。二つのスイッチは、データ貯蔵ユニットへのデータの記録／再生を行うために全体のアレイ（配列）から単位セルを選択するスイッチである。すわわち、アレイ配列の中から特定のセルを選択するためのスイッチである。
電気的連絡線は、データ信号の入出力経路である。
【００２４】
本発明に係るＭＲＡＭ素子のデータ貯蔵ユニットであるＧＭＲ素子またはＴＭＲ素子（以下、これらを総称してデータ貯蔵素子という）は、固定層／非磁性体層（絶縁体層）／自由層より構成される多層構造を有している。そして、データの入出力値は、自由層のスイッチング方向に応じて変化する。
【００２５】
図１に示すように、磁化方向が一方に固定された固定層１３の上には非磁性層１５が形成されており、非磁性層１５の上には自由層１２が形成されている。
ここで、非磁性層１５は金属非磁性層または酸化物層であり、固定層１３と自由層１２とを磁気的に分離するために、前記固定層１３と自由層１２との間に形成されている。
【００２６】
自由層１２には磁化ドメイン障壁（Ｍａｇｎｅｔｉｃ Ｄｏｍａｉｎ Ｗａｌｌ）が形成されている。磁化ドメイン障壁は自然に形成されるものであり、磁化ドメインの幅は、形成される強磁性体の種類及び蒸着条件に応じて調節可能である。
固定層１３は、強磁性層と強磁性層の磁化方向を固定する反強磁性層とから構成される。
【００２７】
初めに、データ記録原理を説明する。
磁化ドメインの磁化方向を変更する方法は種々知られているが、代表的なものとして以下の三つがある。
（１）磁気抵抗素子の自由層に対してスイッチング磁界を印加して情報貯蔵ユニットの自由層の磁化方向を変更する。
（２）電子スピン及び磁化相互作用（Ｍａｇｎｅｔｉｚａｔｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）を利用して磁化方向を変更する。
（３）磁化ドメインに印加される電流の方向に応じて磁化方向を変更する。なお、本発明に係る磁気ランダムアクセスメモリでは、（３）の方法を利用して、磁化方向を変更している。
【００２８】
自由層１２の両側に直流または交流電流を流した場合、電流はパルス１０のように流れる。
この際、固定層１３に対応する位置にある自由層１２の磁化ドメインの磁化方向は、電流の流れる方向に応じて変化する。
この時の磁化方向１１に応じて、「０」または「１」のデータ値を指定する。
そして、前記電流を反対方向に印加すれば、図２に示すように、前記自由層１２の磁化ドメイン障壁内の磁化方向１１が反転する。この場合には、図１とは異なる「１」または「０」のデータ値を指定する。
【００２９】
すなわち、図１の場合、すなわち固定層１３の磁化方向と、自由層１２の磁化方向が同じである場合を「０」としたならば、図２の場合すなわち、固定層１３の磁化方向と自由層１２の磁化方向が異なる場合を「１」とする。
【００３０】
次に、図３及び図４を参照して、データ再生原理を説明する。本発明に係るＭＲＡＭにおけるデータ再生原理は、従来の技術ＭＲＡＭにおける再生原理とほとんど同じである。
データ貯蔵ユニットの固定層２３及び自由層２２の上下に電圧を印加して固定層２３と自由層２２との間の抵抗値を測定する。
【００３１】
ここで、図３の場合には固定層２３及び自由層２２の磁化方向が同じであり、図８の場合には固定層２３及び自由層２２の磁化方向２４，２１が互いに反対方向である。
従って、従来の磁気抵抗素子のように、図４の場合の抵抗が図３の場合の抵抗よりも大きくなる。よって、これらの抵抗値の差に基づき「１」または「０」のデータ値を読みとることで、貯蔵されたデータを認識することができる。
【００３２】
以下、図５乃至図７を参照しながら本発明に係るＭＲＡＭ素子について説明する。
図５は本発明に係るＭＲＡＭ素子の等価回路図であり、図６は図５のＡ−Ａ’線断面図であり、図７は図５のＢ−Ｂ’線断面図である。
【００３３】
本発明に係るＭＲＡＭは、データ貯蔵ユニット３１と、２つのスイッチ３２，３６と、電気的連結線とを主要部として含んで構成される。
データ貯蔵ユニット３１には、情報の記録／再生が行われる。２つのスイッチ３２，３６は、全体メモリアレイから所定のデータ貯蔵ユニット３１を選択する。電気的連結線は、前記データ貯蔵ユニット３１へのデータ信号の入出力に使用される。
【００３４】
本発明に係るＭＲＡＭは、データ貯蔵ユニット３１に対してデータの記録を行うデータ入力手段と、データ貯蔵ユニット３１からデータを再生するデータ出力手段とを備えている。
また、本発明に係るＭＲＡＭには、アレイ構造全体から所定の単位セルを選択してデータの入出力を行うために、入力選択スイッチ３６及び出力選択スイッチ３２がさらに設けられている。
【００３５】
前述したように、本発明に係るＭＲＡＭのデータ貯蔵ユニットには、磁気貯蔵素子としてＧＭＲまたはＴＭＲ素子が用いられている。そして、このデータ貯蔵ユニットは、固定層／非磁性体層／自由層の多層構造より構成される。
そして、データ貯蔵ユニットの自由層には、複数の磁化ドメインが形成されている。また、前述のスイッチとして、ダイオード、ＭＯＳトランジスタ、バイポーラトランジスタなど、スイッチの機能が行える各種素子が使用可能である。
【００３６】
本実施の形態では、２つのスイッチ素子が使われるが、一つは自由層に対して直列に接続され、もう一つはデータ貯蔵ユニットの自由層及び固定層に垂直方向に接続されている。
【００３７】
以下に、本発明に係るＭＲＡＭ素子の単位セルの動作について、図５を参照しながら説明する。
ＭＲＡＭ素子の動作は、多数の単位セル３０のマトリックス構造を有するアレイ配列の中から所望のセルを選択する動作と、選択された単位セルに所定のデータの記録／再生を行う動作とに大きく分類される。
【００３８】
データ入力に際し、一つの単位セル３０が、ＭＲＡＭ素子のアレイ配列の中から、入力選択ライン３７及びデータ入力ライン３８により選択される。そして、データ入力ライン３８から与えられるデータ情報が、データ入力選択スイッチ３６を介してデータ貯蔵ユニット３１に記録される。
前述したように、データ貯蔵ユニット３１の自由層の磁化方向は、データ入力ライン３８を流れる電流の向きに応じて決定される。この自由層の磁化方向によって「０」または「１」というデータの値が決定されるので、データのデータ貯蔵ユニット３１への記録が行われる。ここで、参照番号３９はデータ入力経路を示す。
【００３９】
次に、データ出力を説明する。貯蔵されたデータ値の出力は、出力選択ライン３３（ワードライン）とビットライン３４とによりＭＲＡＭ素子のアレイ配列の中から一つのセルを選択する。そして、選択したセルにおけるデータ貯蔵ユニット３１の固定層及び自由層の磁化方向に応じた抵抗差をセンスアンプ（Ｓ／Ａ）により読み出すことで行われる。
【００４０】
図８は、複数のＭＲＡＭ単位セルのマトリックス構造を有するアレイの等価回路図である。
この回路には、多数の単位セルを接続して形成されたカラム４１と、リファレンスカラム４２とが設けられている。
【００４１】
この回路では、初めに、カラム４１の中から所望のＭＲＡＭ単位セルを選択する。そして、選択したＭＲＡＭセルの信号と、選択したＭＲＡＭ単位セルと同じライン上に位置するリファレンスカラム４２内のリファレンスセルの信号とをコンパレータ４４により比較する。
これにより、選択されたＭＲＡＭ単位セルのデータ貯蔵ユニットに貯蔵されたデータの値、すなわち「０」、「１」を読み込む。
なお、前記リファレンスセル４３のＭＲＡＭセルの自由層は、初期のスピン方向が固定されているので、選択されたＭＲＡＭ単位セルに貯蔵されたデータ値を読み込む際に、比較基準（リファレンス）として用いられる。
【００４２】
以下、図８を参照しながら、データの入出力をより詳細に説明する。
初めに、データ入力、すなわちデータの「書込み」について説明する。
ＭＲＡＭアレイ全体から単位セルＡを選択する場合、入力選択デコーダは、単位セルＡに接続された入力選択ライン４５に電力を与え、データ入力選択スイッチ４６をオンにする。
【００４３】
そして、入力ソース／グラウンドは、単位セルＡにデータ入力ライン４７を介して電流を流し、データ貯蔵ユニット４８の自由層の磁化ドメイン障壁内の磁化方向を決定する。
データ入力ライン４７は各単位セルの自由層の両端に電気的に接続されているので、このデータ入力ライン４７を流れる電流の向きに応じて自由層のスピン配列方向、すなわち、磁化方向が決定される。
そして、自由層の磁化方向と、データ貯蔵ユニット４８の固定層の磁化方向が同じであるか、異なるかに基づいてデータ貯蔵ユニット４８にはデータが貯蔵される。
【００４４】
つづいて、データ出力過程、すなわち「読み出し」過程を以下に説明する。出力選択デコーダからＭＲＡＭ単位セルＡと接続された出力選択ライン４９、すなわちワードラインに電源を印加する。
すなわち、所望のＭＲＡＭ単位セルＡを、図８の出力選択ライン４９により選択して、データ出力選択スイッチ５０をオンにする。
そして、ビットライン５１に電源を印加してデータ貯蔵ユニット４８の自由層及び固定層の間の抵抗値を読み出す。
【００４５】
本実施の形態では、ＭＲＡＭ単位セルと同じ構造を有するリファレンスセルが設けられている。このリファレンスセルは、その自由層の磁化方向、すなわちスピン配列方向が固定されている。
すなわち、所望のＭＲＡＭ単位セルを選択する際に、選択したＭＲＡＭ単位セルと同じラインに形成されたリファレンスカラム４２のリファレンスセルも同時に選択し、選択したＭＲＡＭ単位セルにおける抵抗値と共に、そのリファレンスセルにおける抵抗値も読み出す。
【００４６】
そして、ＭＲＡＭ単位セルの抵抗値とリファレンスセルの抵抗値とをコンパレータ４４により比較する。なお、このコンパレータ４４は通常のＭＲＡＭ単位セルのビットライン及びリファレンスカラム４２の各リファレンスセルのビットラインに接続されている。
【００４７】
すなわち、図８に示すように、ＭＲＡＭ単位セルＡのデータ値を読み出す段階では、常にリファレンスカラム４２の同じ出力グラウンドを共有するリファレンスセルＢも共に選択されて相互間の抵抗差をコンパレータ４４により比較する。前記リファレンスセルＢの自由層はその磁化方向が常に固定されており、このような抵抗値の比較により、単位セルＡに貯蔵されたデータ値が「０」であるか、それとも「１」であるかが区別される。
【００４８】
【発明の効果】
以上述べたように、本発明によれば、スイッチング磁場を用いた従来の技術の問題点を解決し、低い駆動電源にて高い分極特性を持つ磁性薄膜を使うＭＲＡＭを提供することができる。
また、極めて簡単な構造でデータ貯蔵ユニットに対してデータの書込み／読出しを行うことができるように、可能に磁化ドメインサイズに準する大きさのＭＲＡＭセルユニットを提供することにより、高集積ＭＲＡＭを具現することができる。
【図面の簡単な説明】
【図１】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図２】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図３】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図４】本発明に係るＭＲＡＭ素子のデータ入力原理を説明するための図面である。
【図５】本発明に係るＭＲＡＭ単位セルの等価回路図である。
【図６】図５に示すＭＲＡＭ単位セルのＡ−Ａ’断面図である。
【図７】図５に示すＭＲＡＭ単位セルのＢ−Ｂ’断面図である。
【図８】本発明に係るＭＲＡＭアレイ構造を示す等価回路図である。
【符号の説明】
３０・・・単位セル
３１・・・データ貯蔵ユニット
３６・・・データ入力選択スイッチ
３７・・・入力選択ライン
３８・・・データ入力ライン
Claims (12)
- 固定層、非磁性体層、および自由層を含んでなるデータ貯蔵ユニットと、
前記自由層の両端に電気的に接続され、前記データ貯蔵ユニットにデータを入力するデータ入力手段と、前記自由層及び固定層に電気的に接続され、前記データ貯蔵ユニットに貯蔵されたデータを出力するデータ出力手段とを含み、
前記データ入力手段によって、前記自由層の両端に電流を流し、前記自由層の磁化ドメイン障壁内の磁化方向を変化させることによりデータの記録を行うことを特徴とする磁気ランダムアクセスメモリ。 - 前記固定層及び自由層は強磁性体より構成されており、前記自由層は一つ以上の磁化ドメイン障壁を含むことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
- 前記データ入力手段は、
前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、
前記自由層の一端と前記データ入力ラインとの間に設けられたデータ入力選択スイッチとを含むことを特徴とする請求項２に記載の磁気ランダムアクセスメモリ。 - 前記データ出力手段は、
前記固定層上に形成されたビットラインと、
前記自由層の下端に接続されたデータ出力選択スイッチとを含むことを特徴とする請求項２に記載の磁気ランダムアクセスメモリ。 - 前記データ入力選択スイッチ及びデータ出力選択スイッチは、ダイオード、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする請求項４に記載の磁気ランダムアクセスメモリ。
- 固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、
前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、
前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなる磁気ランダムアクセスメモリアレイにおいて、
前記データ入力手段及びデータ出力手段は、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダと電気的に接続され、
前記データ入力手段によって、前記自由層の両端に電流を流し、前記自由層の磁化ドメイン障壁内の磁化方向を変化させることによりデータの記録を行うことを特徴とする磁気ランダムアクセスメモリアレイ。 - 前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に設けられ、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、
前記データ出力手段は、前記固定層上に形成されたビットラインと、前記自由層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含むことを特徴とする請求項６に記載の磁気ランダムアクセスメモリアレイ。 - 前記アレイ内には、データ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリ素子の配列よりなるリファレンスカラムがさらに設けられており、
前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続されたことを特徴とする請求項７に記載の磁気ランダムアクセスメモリアレイ。 - 固定層、非磁性体層及び自由層を含むデータ貯蔵ユニットと、前記データ貯蔵ユニットにデータを入力するために前記自由層の両端に電気的に接続されたデータ入力手段と、前記データ貯蔵ユニットに貯蔵されたデータを出力するために前記自由層及び固定層に電気的に接続されたデータ出力手段とを含む単位メモリ素子のマトリックス構造よりなるアレイ構造体と、
前記データ入力手段及びデータ出力手段と電気的に接続され、前記アレイ内において所定の単位メモリ素子を選択するための入力選択デコーダ及び出力選択デコーダとを含む磁気ランダムアクセスメモリアレイの作動方法において、
（ａ）前記入力選択デコーダにより所望の単位メモリ素子を選択し、前記データ入力手段により電流を印加してデータ貯蔵ユニットの自由層の磁化ドメイン障壁内に一定方向のスピン配列を形成してデータを貯蔵する段階と、
（ｂ）前記出力選択デコーダにより所望の単位メモリ素子と接続された出力選択スイッチを駆動し、データ出力手段によりデータ貯蔵ユニットのデータを検出する段階とを含むことを特徴とする磁気ランダムアクセスメモリアレイの作動方法。 - 前記データ入力手段は、前記自由層に電流を印加して磁化方向を決定するデータ入力ラインと、前記自由層の一端と前記データ入力ラインとの間に形成され、前記入力選択デコーダにより電気的に駆動されるデータ入力選択スイッチとを含み、
前記（ａ）段階は、前記入力選択デコーダによりデータ入力スイッチを駆動する段階と、
前記データ入力ラインにより前記自由層内の磁化ドメイン障壁内に一定方向のスピン配列を形成する段階とを含むことを特徴とする請求項９に記載の磁気ランダムアクセスメモリアレイの作動方法。 - 前記データ出力手段は、前記固定層上に形成されたビットラインと、前記自由層の下端に接続され、前記出力選択デコーダにより電気的に駆動されるデータ出力選択スイッチとを含み、
前記（ｂ）段階は、前記出力選択デコーダによりデータ出力選択スイッチを駆動する段階と、
前記データ貯蔵ユニットの固定層と自由層との間に形成された抵抗値を測定してデータを検出する段階とを含むことを特徴とする請求項１０に記載の磁気ランダムアクセスメモリアレイの作動方法。 - 前記アレイ内にデータ貯蔵ユニットの自由層の磁化方向が固定されたリファレンスメモリユニット配列よりなるリファレンスカラムをさらに含み、前記単位メモリ素子のビットライン及び前記リファレンス素子のビットラインはコンパレータと接続され、
前記（ｂ）段階は、前記単位メモリ素子のデータ貯蔵ユニットの抵抗値と前記リファレンスメモリユニットのデータ貯蔵ユニットの固定された抵抗値との比較を通じて前記単位メモリ素子に貯蔵されたデータを出力することを特徴とする請求項１１に記載の磁気ランダムアクセスメモリアレイの作動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0078885A KR100450794B1 (ko) | 2001-12-13 | 2001-12-13 | 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 |
| KR2001-78885 | 2001-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003281879A JP2003281879A (ja) | 2003-10-03 |
| JP4896341B2 true JP4896341B2 (ja) | 2012-03-14 |
Family
ID=19716991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324565A Expired - Fee Related JP4896341B2 (ja) | 2001-12-13 | 2002-11-08 | 磁気ランダムアクセスメモリ及びその作動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6781871B2 (ja) |
| EP (1) | EP1320102B1 (ja) |
| JP (1) | JP4896341B2 (ja) |
| KR (1) | KR100450794B1 (ja) |
| DE (1) | DE60223125T2 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464536B1 (ko) * | 2002-03-22 | 2005-01-03 | 주식회사 하이닉스반도체 | 자기 저항 램 |
| US7173846B2 (en) * | 2003-02-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic RAM and array architecture using a two transistor, one MTJ cell |
| US7034374B2 (en) * | 2003-08-22 | 2006-04-25 | Micron Technology, Inc. | MRAM layer having domain wall traps |
| KR100642638B1 (ko) * | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들 |
| US8179711B2 (en) * | 2004-10-26 | 2012-05-15 | Samsung Electronics Co., Ltd. | Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell |
| JP4543901B2 (ja) * | 2004-11-26 | 2010-09-15 | ソニー株式会社 | メモリ |
| KR100612878B1 (ko) * | 2004-12-03 | 2006-08-14 | 삼성전자주식회사 | 자기 메모리 소자와 그 제조 및 동작방법 |
| EP1667160B1 (en) | 2004-12-03 | 2011-11-23 | Samsung Electronics Co., Ltd. | Magnetic memory device and method |
| KR100754394B1 (ko) | 2006-01-26 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법 |
| KR100718153B1 (ko) * | 2006-02-17 | 2007-05-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| KR100754397B1 (ko) * | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| KR100695171B1 (ko) * | 2006-02-23 | 2007-03-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용하는 자기 메모리 장치 |
| KR100763910B1 (ko) * | 2006-02-23 | 2007-10-05 | 삼성전자주식회사 | 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 |
| KR100923302B1 (ko) * | 2006-02-27 | 2009-10-27 | 삼성전자주식회사 | 자기 메모리 소자 |
| WO2007119708A1 (ja) | 2006-04-11 | 2007-10-25 | Nec Corporation | 磁気ランダムアクセスメモリ |
| KR100837403B1 (ko) * | 2006-09-15 | 2008-06-12 | 삼성전자주식회사 | 자구 벽 이동을 이용한 정보 저장 장치의 정보 기록 방법및 정보 읽기 방법 |
| KR100829569B1 (ko) * | 2006-10-18 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법 |
| US8300456B2 (en) * | 2006-12-06 | 2012-10-30 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
| KR100837412B1 (ko) | 2006-12-12 | 2008-06-12 | 삼성전자주식회사 | 멀티 스택 메모리 소자 |
| KR101168284B1 (ko) | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR101168285B1 (ko) * | 2006-12-29 | 2012-07-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR100833080B1 (ko) * | 2006-12-27 | 2008-05-27 | 동부일렉트로닉스 주식회사 | 자기 메모리 장치 및 그 제조방법 |
| KR100900960B1 (ko) * | 2007-08-09 | 2009-06-08 | 인하대학교 산학협력단 | 자속밀도인가 자벽이동 기억 장치, 그 동작 방법 및 그형성 방법 |
| KR101336992B1 (ko) * | 2007-10-29 | 2013-12-04 | 삼성전자주식회사 | 자구벽 이동을 이용한 반도체 장치 |
| KR101455254B1 (ko) * | 2008-01-21 | 2014-11-03 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보저장장치 |
| US8379429B2 (en) * | 2008-02-13 | 2013-02-19 | Nec Corporation | Domain wall motion element and magnetic random access memory |
| US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
| US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
| US7855911B2 (en) | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
| US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
| US8039913B2 (en) | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
| US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| US7826181B2 (en) | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
| US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
| US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
| US8050074B2 (en) * | 2009-02-17 | 2011-11-01 | Samsung Electronics Co., Ltd. | Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| US8406029B2 (en) | 2009-02-17 | 2013-03-26 | Samsung Electronics Co., Ltd. | Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| KR101049651B1 (ko) * | 2009-03-04 | 2011-07-14 | 주식회사 하이닉스반도체 | 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법 |
| US8279667B2 (en) * | 2009-05-08 | 2012-10-02 | Samsung Electronics Co., Ltd. | Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement |
| US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| KR101598833B1 (ko) * | 2009-12-21 | 2016-03-03 | 삼성전자주식회사 | 자기 메모리 소자 및 그 동작방법 |
| GB201117446D0 (en) * | 2011-10-10 | 2011-11-23 | Univ York | Method of pinning domain walls in a nanowire magnetic memory device |
| US9389106B2 (en) | 2012-03-06 | 2016-07-12 | Rosemount Inc. | Remote seal pressure measurement system for subsea use |
| US9029965B2 (en) * | 2012-12-03 | 2015-05-12 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer |
| US9048410B2 (en) | 2013-05-31 | 2015-06-02 | Micron Technology, Inc. | Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls |
| US9442031B2 (en) | 2013-06-28 | 2016-09-13 | Rosemount Inc. | High integrity process fluid pressure probe |
| US9234776B2 (en) | 2013-09-26 | 2016-01-12 | Rosemount Inc. | Multivariable process fluid transmitter for high pressure applications |
| US9459170B2 (en) | 2013-09-26 | 2016-10-04 | Rosemount Inc. | Process fluid pressure sensing assembly for pressure transmitters subjected to high working pressure |
| US9638600B2 (en) | 2014-09-30 | 2017-05-02 | Rosemount Inc. | Electrical interconnect for pressure sensor in a process variable transmitter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW411471B (en) * | 1997-09-17 | 2000-11-11 | Siemens Ag | Memory-cell device |
| US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
| JP4560847B2 (ja) * | 1998-12-28 | 2010-10-13 | ヤマハ株式会社 | 磁気抵抗ランダムアクセスメモリ |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| KR100520175B1 (ko) * | 2000-12-12 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100519751B1 (ko) * | 2001-07-05 | 2005-10-07 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
| US6606263B1 (en) * | 2002-04-19 | 2003-08-12 | Taiwan Semiconductor Manufacturing Company | Non-disturbing programming scheme for magnetic RAM |
| US6704220B2 (en) * | 2002-05-03 | 2004-03-09 | Infineon Technologies Ag | Layout for thermally selected cross-point MRAM cell |
-
2001
- 2001-12-13 KR KR10-2001-0078885A patent/KR100450794B1/ko active IP Right Grant
-
2002
- 2002-08-19 EP EP02255748A patent/EP1320102B1/en not_active Expired - Lifetime
- 2002-08-19 DE DE60223125T patent/DE60223125T2/de not_active Expired - Lifetime
- 2002-11-08 JP JP2002324565A patent/JP4896341B2/ja not_active Expired - Fee Related
- 2002-12-12 US US10/316,844 patent/US6781871B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030117837A1 (en) | 2003-06-26 |
| EP1320102A3 (en) | 2004-02-04 |
| KR20030048842A (ko) | 2003-06-25 |
| US6781871B2 (en) | 2004-08-24 |
| EP1320102A2 (en) | 2003-06-18 |
| JP2003281879A (ja) | 2003-10-03 |
| KR100450794B1 (ko) | 2004-10-01 |
| EP1320102B1 (en) | 2007-10-24 |
| DE60223125T2 (de) | 2008-07-31 |
| DE60223125D1 (de) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| JP3913971B2 (ja) | 磁気メモリ装置 | |
| US7835210B2 (en) | Magnetic random access memory and data read method of the same | |
| Engel et al. | The science and technology of magnetoresistive tunneling memory | |
| JP2784439B2 (ja) | 磁気抵抗記憶素子、アレイおよび装置 | |
| KR100530715B1 (ko) | 비휘발성 자기 메모리 셀 및 디바이스 | |
| US7289356B2 (en) | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein | |
| US6473336B2 (en) | Magnetic memory device | |
| JP2004179667A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
| JP2001195878A (ja) | 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置 | |
| US6754097B2 (en) | Read operations on multi-bit memory cells in resistive cross point arrays | |
| US6801451B2 (en) | Magnetic memory devices having multiple bits per memory cell | |
| JP4834403B2 (ja) | 磁気書き込み線を利用したｍｒａｍメモリ | |
| JP2000331473A (ja) | 磁気メモリ装置 | |
| JP3868699B2 (ja) | 磁気メモリ装置 | |
| JP4419408B2 (ja) | 磁気抵抗効果素子および磁気メモリデバイス | |
| JP2003229544A (ja) | 磁気記憶装置 | |
| JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
| JP2006156957A (ja) | 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法 | |
| JP4775926B2 (ja) | 磁気メモリ装置の読み出し回路 | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
| JP2005513795A (ja) | サブミクロンメモリとして使用するのに適した高磁気安定性デバイス | |
| JP2003085968A (ja) | 磁気メモリ装置の読み出し回路 | |
| JP2003229543A (ja) | 磁気記憶装置 | |
| JP4741758B2 (ja) | 磁気メモリ装置の読み出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061102 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4896341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |