JP5015440B2 - 半導体基板の製造方法 - Google Patents

Description

本発明は、半導体基板の製造方法に関するものである。

従来のＭＯＳトランジスタに比較して、低オン抵抗を実現する素子として、スーパージャンクション構造のＭＯＳトランジスタ（ＳＪ−ＭＯＳトランジスタ）が知られている（例えば、特許文献１）。このＳＪ−ＭＯＳトランジスタはドリフト層領域における繰り返しのｐｎコラム構造が特徴であり、このｐｎコラムを形成するために複数の方法が提案されているが、その中で深さ方向の濃度分布を均一にできる方法として、基板にトレンチを形成した後に、ＬＰ−ＣＶＤによりトレンチ内をエピタキシャル成長する方法が知られている。

一般的なＬＰ−ＣＶＤによるトレンチ埋め込みでは開口部における成長速度が底部に比較して大きいために、開口部塞がりによりトレンチ内にボイドが形成されやすい。シラン系ガスとエッチングガスを同時に流すことによってトレンチ開口部が先に塞がるのを抑制することができる（特許文献２）。
特開平９−２６６３１１号公報 特開２００４−２７３７４２号公報

ところが、トレンチ埋め込みエピ工程後にはトレンチに起因する段差が形成されるため、平坦化のためのエピタキシャル成長を行ったり研磨をする必要がある。
本発明はこのような背景の下になされたものであり、その目的は、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる半導体基板の製造方法を提供することにある。

請求項１に記載の発明によれば、第１工程では、第１導電型のエピタキシャル膜が成膜されたシリコン基板の主表面にトレンチが形成される。そして、第２工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ内を含めたシリコン基板の主表面上に第２導電型のエピタキシャル膜が成膜されてトレンチの内部が第２導電型のエピタキシャル膜で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第３工程においては、平坦化のために、第２工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜が、第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜され、スループットが向上する。さらに、第３工程の後に、シリコン基板の主表面側
のエピタキシャル膜が研磨されて、第１導電型のエピタキシャル膜と埋込用の第２導電型のエピタキシャル膜とが露出される。

これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。

また、請求項１に記載の半導体基板の製造方法において、第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、請求項２に記載のように、ハロゲン化物ガスの流量を、第２工
程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に少なくしたり、請求項３に記載のように、ハロゲン化物ガスを第３工程におけるエピタキシャル成長時には流さないようにしたり、請求項４に記載のように、シリコンソースガスの流量を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に多くしたり、請求項５に記載のように、成長温度を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くしたり、請求項６に記載のように、成長圧力を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くするとよい。

また、請求項１に記載の半導体基板の製造方法において、請求項７に記載のように、第２工程のエピタキシャル成長と第３工程のエピタキシャル成長は共に減圧ＣＶＤで行うようにしてもよい。また、請求項１に記載の半導体基板の製造方法において、請求項８に記載のように、第２工程でのエピタキシャル成長は減圧ＣＶＤ成長方法で行うとともに、第３工程でのエピタキシャル成長は常圧ＣＶＤ成長方法で行うようにしてもよい。

請求項１に記載の半導体基板の製造方法において、請求項９に記載のように、第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、第２工程でのエピタキシャル成長が終了した後に、第３工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも２つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。

請求項１に記載の半導体基板の製造方法において、請求項１０に記載のように、第２工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも１つを徐々に高成長速度条件となるように調整するようにしてもよい。

請求項１〜１０のいずれか１項に記載の半導体基板の製造方法において、請求項１１に記載のように、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いるとよい。

請求項１〜１０のいずれか１項に記載の半導体基板の製造方法において、請求項１２に記載のように、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。

請求項１〜１２のいずれか１項に記載の半導体基板の製造方法において、請求項１３に記載のように、トレンチは底面が（１１０）面であり、側面に（１１１）面が含まれている、あるいは、請求項１４に記載のように、トレンチは底面が（１００）面であり、側面
に（１００）面が含まれているとよい。

（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１に、本実施の形態における縦型トレンチゲートＭＯＳＦＥＴの断面図を示す。

図１において、ドレイン領域となるｎ^＋シリコン基板１の上にエピタキシャル膜２が形成されているとともに同エピタキシャル膜２の上にエピタキシャル膜３が形成されている。下側のエピタキシャル膜２においてトレンチ４が並設され、トレンチ４はエピタキシャル膜２を貫通してｎ^＋シリコン基板１に達している。トレンチ４内にエピタキシャル膜５が埋め込まれている。トレンチ４内のエピタキシャル膜５の導電型はｐ型であるとともに、トレンチ４の横の領域６の導電型はｎ型である。このように横方向にｐ型領域（５）とｎ型領域６とが交互に配置され、これによりＭＯＳＦＥＴのドリフト層がｐ／ｎコラム構造の、いわゆるスーパージャンクション構造をなしている。

前述の上側のエピタキシャル膜３においてその表層部にはｐウエル層７が形成されている。エピタキシャル膜３にはゲート用トレンチ８が並設され、このトレンチ８はエピタキシャル膜２に達している。トレンチ８の内面にはゲート酸化膜９が形成され、ゲート酸化膜９の内方にはポリシリコンゲート電極１０が配置されている。エピタキシャル膜３の上面においてトレンチ８と接する部位での表層部にはｎ^＋ソース領域１１が形成されている。また、ｐ型エピタキシャル膜３の上面での表層部にはｐ^＋ソースコンタクト領域１２が形成されている。

ｎ^＋シリコン基板１の下面にはドレイン電極（図示略）が形成され、ドレイン電極はｎ^＋シリコン基板１と電気的に接続されている。また、エピタキシャル膜３の上面にはソース電極（図示略）が形成され、ソース電極はｎ^＋ソース領域１１およびｐ^＋ソースコンタクト領域１２と電気的に接続されている。

そして、ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態においてゲート電位として所定の正の電圧を印加することにより、トランジスタ・オンとなる。トランジスタ・オン時においてはｐウエル層７及びその下のｐ⁻領域でのゲート酸化膜９と接する部位に反転層が形成され、この反転層を通してソース・ドレイン間に電子が流れる（ｎ^＋ソース領域１１→ｐウエル層７及びその下のｐ⁻領域→ｎ型領域６→ｎ^＋シリコン基板１）。また、逆バイアス印加時（ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態）においては、ｐ型領域（５）とｎ型領域６とのｐｎ接合部から空乏層が広がり、ｐ型領域（５）およびｎ型領域６が空乏化して高耐圧化が図られる。

次に、本実施の形態における縦型トレンチゲートＭＯＳＦＥＴの製造方法を、図２，３を用いて説明する。
先に、本製造工程において使用するエピタキシャル成長装置について説明しておく。図４はエピタキシャル成長装置の概略構成図である。

図４において、チャンバー３０内には基板（ウエハ）３２をチャックする台３１が設けられている。基板（ウエハ）３２は主表面にトレンチが形成されている。ランプ３３によりシリコン基板（ウエハ）３２を加熱することができる。チャンバー３０には排気ポンプ３４が接続されている。チャンバー３０内にはＳｉＨ_２Ｃｌ_２（ジクロロシラン：ＤＣＳ）等のシリコンソースガス、塩化水素ガス（ＨＣｌ）等のハロゲン化物ガス、水素ガスを導入することができるようになっている。さらに、パイロメータ３５が設置されており、このパイロメータ３５によりエピタキシャル成長時のエピタキシャル膜の表面を観測することができるようになっている。つまり、チャンバー３０内においてチャック台３１に固定されたシリコン基板３２でのエピタキシャル成膜時の表面温度をモニターすることができる。第１のガス流量調整手段としてのバルブ３６ａによりエピタキシャル成長のためにチャンバー３０内に供給するシリコンソースガスの流量を調整することができるようになっている。第２のガス流量調整手段としてのバルブ３６ｂによりエピタキシャル成長時にチャンバー３０内に供給するハロゲン化物ガスの流量を調整することができる。バルブ３６ｃにより水素ガス流量を調整できるようになっている。温度調整手段としての温度コントローラ３７によりランプ３３を介してチャンバー３０内の成長温度を調整することができる。成長圧力調整手段としてのポンプ３４によりチャンバー３０内の成長圧力を調整することができる。切替手段としてのコントローラ３８にはパイロメータ３５、バルブ３６ａ，３６ｂ，３６ｃ、温度コントローラ３７、排気ポンプ３４が接続されている。コントローラ３８はパイロメータ３５からの信号を入力するとともに、バルブ３６ａ，３６ｂ，３６ｃ、温度コントローラ３７、排気ポンプ３４を駆動制御する。

図６には、図４のエピタキシャル成長装置を用いてエピタキシャル成長する際のタイムチャートを示す。図６においては、エピタキシャル成長工程における成長速度（シリコン基板主表面での速度）、成長温度、ハロゲン化物ガス流量、シリコンソースガス流量、成長圧力、水素ガス流量、パイロメータの出力の推移を示す。

まず、図２（ａ）に示すように、ｎ^＋シリコン基板１を用意し、その上にｎ型のエピタキシャル膜２を成膜する。さらに、エピタキシャル膜２の上面を平坦化する。
引き続き、図２（ｂ）に示すように、ｎ型のエピタキシャル膜２に対しマスクを用いて異方性エッチング（ＲＩＥ）、または、アルカリ性異方性エッチング液（ＫＯＨ、ＴＭＡＨ等）によるウェットエッチングを行い、シリコン基板１に達するトレンチ４を形成する。このようにして、ｎ^＋シリコン基板１とエピタキシャル膜２よりなるシリコン基板の主表面２ａにトレンチ４を形成する。トレンチ４は、例えば、幅が０．８μｍ、深さが１３μｍ程度である。

ここで、使用する基板について言及する。図７に示すように、単結晶基板としてＳｉ（１１０）基板を用い、その上にエピタキシャル膜４０を形成したものを用いる。これにより、トレンチ底面が（１１０）面であるとともに、トレンチ４１の側面に（１１１）面が含まれる。この面方位を用いることにより、ＬＰ−ＣＶＤを用いたトレンチ埋め込みエピで埋め込み形状が最も優れたものとなり、ボイドレス埋め込み可能で、さらに、スループット向上を図ることができる。また、基板及びトレンチの面方位をこのように設定すれば、トレンチをＴＭＡＨやＫＯＨなどのウェット加工を適用できるため、ドライエッチングを用いた場合に対してトレンチ面のダメージを低減できる。

あるいは、図８に示すように、単結晶基板としてＳｉ（１００）基板を用い、その上にエピタキシャル膜５０を形成したものを用いる。これにより、トレンチ底面が（１００）面であるとともに、トレンチ５１の側面に（１００）面が含まれる。デバイスの特性が最も優れた面方位はＳｉ（１００）であり、ｐ／ｎコラムのトレンチ側面の面方位もＳｉ（１００）とすることにより、全ての面方位がＳｉ（１００）となり、トレンチ埋め込みエピ成長をする上で、トレンチ内で面方位の依存性がなくなる。

そして、図２（ｃ）に示すように、トレンチ４内を含めたエピタキシャル膜２の上に（主表面２ａ上に）エピタキシャル膜２０を成膜して同エピタキシャル膜２０によりトレンチ４の内部を埋め込む。このとき、図６においてｔ１のタイミングにて成長を開始する。具体的には、チャンバー内の温度を上げるとともに、ハロゲン化物ガスを必要量流し、かつ、シリコンソースガスを必要量流し、かつ、チャンバー内の成膜圧力として減圧環境とし、かつ、水素ガスを流す。例えば、シリコンソースガスとしてＳｉＨ_２Ｃｌ_２（ジクロロシラン：ＤＣＳ）を用い、ハロゲン化物ガスとして塩化水素（ＨＣｌ）を混合したガスを用い、かつ、減圧エピタキシャル成長によりトレンチ４内を埋め込む。この際、図９に示すように、エピタキシャル膜６０に形成したトレンチに対する元素（塩素原子６１とシリコン原子６２）の挙動しては、トレンチ開口部では塩素原子（Ｃｌ原子）６１がシリコン表面に付着するため、トレンチ底部からシリコンが成長する。

代表的な埋込エピの成長条件としては、図６において、成長温度が９６０℃、成長圧力が４０Ｔｏｒｒ、ＤＣＳの流量＝０．１ｓｌｍ、水素ガス（Ｈ_２）の流量＝３０ｓｌｍ、塩化水素ガス（ＨＣｌ）の流量＝０．５ｓｌｍである。この条件におけるトレンチ表面（基板主表面）での成長速度は数１０〜１００ｎｍ／ｍｉｎ程度である。

このトレンチ４の内部をエピタキシャル膜２０で埋め込む工程において、エピタキシャル膜２０の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いるが、具体的には、シリコンソースガスとして、モノシラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、トリクロロシラン（ＳｉＨＣｌ_３）、四塩化シリコン（ＳｉＣｌ_４）のいずれかを用いる。特に、シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。ハロゲン化物ガスとして、塩化水素（ＨＣｌ）、塩素（Ｃｌ_２）、フッ素（Ｆ_２）、三フッ化塩素（ＣｌＦ_３）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）のいずれかを用いる。

一方、図２（ｃ）でのエピタキシャル膜２０を成膜する際に（エピタキシャル成長する際に）、トレンチのアスペクト比に応じて、次のようにする。
トレンチのアスペクト比が１０未満の場合、ハロゲン化物ガスの標準流量をＸ［ｓｌｍ］とし、成長速度をＹ［μｍ／分］とするとき、
Ｙ＜０．２Ｘ＋０．１
を満たすようにする。

トレンチのアスペクト比が１０以上２０未満の場合、ハロゲン化物ガスの標準流量をＸ［ｓｌｍ］とし、成長速度をＹ［μｍ／分］とするとき、
Ｙ＜０．２Ｘ＋０．０５
を満たすようにする。

トレンチのアスペクト比が２０以上の場合、ハロゲン化物ガスの標準流量をＸ［ｓｌｍ］とし、成長速度をＹ［μｍ／分］とするとき、
Ｙ＜０．２Ｘ
を満たすようにする。こうすると、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で効率よく埋め込むという観点から好ましい。

その根拠となる実験結果を図１０，１１，１２に示す。図１０，１１，１２において、横軸に塩化水素の標準流量Ｘ［ｓｌｍ］をとり、縦軸に成長速度Ｙ［μｍ／分］をとっている。図１０はアスペクト比が「５」の場合であり、図１１はアスペクト比が「１５」の場合であり、図１２はアスペクト比が「２５」の場合である。図１０，１１，１２において、黒丸はボイドが有ったことを、白丸はボイドが無かったことを示す。そして、各図において塩化水素の標準流量が多くなればエピタキシャル膜の成長速度が速くてもボイドが発生しないことが分かる。また、同じ塩化水素の標準流量ならば、アスペクト比が大きいほどエピタキシャル膜の成長速度を低くしなければボイドの発生を防止できないことが分かる。各図においてボイドの発生の有無の境界を表す式が、図１０においてはＹ＝０．２Ｘ＋０．１、図１１においてはＹ＝０．２Ｘ＋０．０５、図１２においてはＹ＝０．２Ｘであり、各式よりも下の領域であれば、ボイドは発生しない。なお、トレンチのアスペクト比とは、図２（ｂ）に示すように、Ｂ／Ａ、即ち、トレンチの深さ／トレンチの幅である。

また、エピタキシャル膜２０を反応律速の条件下で成膜する。特に、シリコンソースガスとしてモノシランまたはジシランを用いた場合において成膜温度の上限を９５０℃とする。シリコンソースガスとしてジクロロシランを用いた場合において成膜温度の上限を１１００℃とする。シリコンソースガスとしてトリクロロシランを用いた場合において成膜温度の上限を１１５０℃とする。シリコンソースガスとして四塩化シリコンを用いた場合において成膜温度の上限を１２００℃とする。このようにすることにより、結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。

このようにしてトレンチ４内のエピタキシャル膜２０の埋め込みが完了すると、引き続き、図３（ａ）に示すように、平坦化のためのエピタキシャル成長を行ってエピタキシャル膜２０の上にエピタキシャル膜２１を形成する。つまり、シリコンソースガスとハロゲン化物ガスを用いてトレンチ底部から埋め込みエピ成長させると、トレンチに起因する段差が形成される。研磨工程を考慮すると、研磨量を小さくするには基板主表面を平坦化することが望ましく、トレンチ埋め込みエピ後に、平坦化のためにエピタキシャル成長させる。この平坦化エピにおいては、トレンチ埋め込みエピにおける基板主表面２ａでのエピタキシャル膜２０の成長速度よりも速い成長下で成膜する。具体的には、図６において（ｉ）〜（ｉｖ）の少なくともいずれかの成膜条件を変更する。

（ｉ）成長温度を、埋め込みエピ成長時に比べ高くする。
（ｉｉ）ハロゲン化物ガスを流さない、あるいは、ハロゲン化物ガスの流量を、埋め込みエピ成長時に比べ少なくする。

（ｉｉｉ）シリコンソースガスの流量を埋め込みエピ成長時に比べ多くする。
（ｉｖ）成長圧力を埋め込みエピ成長時に比べ高くする。
これにより、図６で（ｖ）で示すように、平坦化エピにおいてはシリコン基板（１，２）の主表面（平面）２ａでのシリコンの成長速度が速い条件下とすることができる。

ここで、平坦化エピ工程においてシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜すべく、埋め込みエピタキシャル成長が終了した後に、平坦化エピ成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも２つ以上を同時に高成長速度条件となるように切り替えるようにしてもよい。

また、トレンチ埋込の完了は次のようにして検出する。
エピ成長中にパイロメータの出力をモニターしてトレンチが埋め込まれると、メーター出力値が図６のｔ２のタイミングに示すように変化しなくなる。図４のコントローラ３８は、このタイミングｔ２でトレンチ埋め込み完了を検知して成長速度を速くする条件に切り替える。つまり、切替手段としてのコントローラ３８は、パイロメータ３５で、シリコン基板３２の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ３５の出力信号レベルが変化しなくなった時点で、バルブ３６ａ（第１のガス流量調整手段）とバルブ３６ｂ（第２のガス流量調整手段）と温度コントローラ３７（温度調整手段）とポンプ３４（成長圧力調整手段）のうちの少なくともいずれかより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか１つを制御して成長速度を大きくする条件に切り替える。

図５にはエピタキシャル成長速度に関する測定結果を示す。図５において、横軸に温度をとり、縦軸に成長速度比をとり、ジクロロシランのみの場合と、ジクロロシランと塩化水素の混合ガスを用いて成長した場合を示す。この図５から、ジクロロシランと塩化水素の混合ガスを用いて成長した場合に比べ、ジクロロシランのみを用いて成長した方が成長を速くすることができることが分かる。また、温度は高い方が成長を速くすることができることが分かる。

平坦化エピにおいて、成長温度を９６０℃から９９０℃にするとともに、真空度を４０Ｔｏｒｒから８０Ｔｏｒｒにする場合での、代表的な成長速度は数μｍ／ｍｉｎである。よって、平坦化するためのエピ膜厚を３μｍとした場合、上述した数１０〜１００ｎｍ／ｍｉｎという成長速度となるトレンチ埋込条件と同様のエピ（ＨＣｌを用いた混合エピ）を用いると３０分（＝３［μｍ］／０．１［μｍ／ｍｉｎ］）かかるが、３分（＝３［μｍ］／１［μｍ／ｍｉｎ］）に短縮できる。そのため、エピ工程のスループットを向上できる。

平坦化エピ成長が終了すると、図３（ａ）でのエピタキシャル膜２１の上面側から平坦化研磨を行う。即ち、基板主表面２ａ側のエピタキシャル膜２１，２０を研磨する。この研磨により図３（ｂ）に示すようにエピタキシャル膜（ｎ型シリコン層）２を露出させる。このようにして、横方向にｐ型領域（５）とｎ型領域６とが交互に配置される。なお、研磨は必要に応じて行えばよい。

そして、図３（ｃ）に示すように、エピタキシャル膜２の上にｐ⁻型エピタキシャル膜３を成膜する。さらに、図１に示すように、ｐウエル層７、トレンチ８、ゲート酸化膜９、ポリシリコンゲート電極１０、ｎ^＋ソース領域１１、ｐ^＋ソースコンタクト領域１２を形成する。さらに、電極および配線を形成する。

次に、このような製造工程において、図２（ｃ），図３（ａ）に示すエピ成膜工程について、詳しく説明する。
図２４には、図２，図３に代わる比較のための製造工程図を示す。図２５は、図６に代わる比較のためのタイムチャートである。

図２４（ａ）に示すように、ｎ^＋シリコン基板１００上にｎ型エピタキシャル膜１０１を形成し、図２４（ｂ）に示すように、ｎ型エピタキシャル膜１０１に対しエッチングによりトレンチ１０２を形成し、図２４（ｃ），（ｄ）に示すように、シリコンソースガスとハロゲン化物ガスを用いたトレンチ埋め込みエピを行ってエピタキシャル膜１０４を形成し、図２４（ｅ）に示すように、平坦化エピを行ってエピタキシャル膜１０５を形成し、図２４（ｆ）に示すように、エピタキシャル膜１０４，１０５を研磨する。このようにボイドレス埋込を実現するためにはＤＣＳなどのシリコンソースガスとＨＣｌなどのハロゲン化物ガスを同時に流すことによりトレンチ底部から選択成長させることができる。これはハロゲン化物ガスのため、特に基板主表面やトレンチ開口部におけるシリコンの成長を抑制できるため、トレンチ底部からの選択成長が支配的となる。

このような基板製作工程においては、トレンチ埋め込みエピはボイドレス化のために低温の反応律速条件下で成膜し、さらにＨＣｌなどのハロゲン化物ガスを用いた選択エピを用いており、このトレンチ埋め込み条件を用いて平坦化エピをすると成長速度が遅いことからスループットが悪くなる。また、シリコンソースガスとハロゲン化物ガスを用いた選択成長を用いるために、図９に示したように、基板主表面ではハロゲン元素による付着効果のために成長速度が小さい。さらに、研磨レス工程、あるいは、研磨量を低減することで研磨工程のスループットを向上させる必要がある。

これに対し本実施形態では以下のようになる。
平坦化エピはトレンチ埋め込みエピ工程と異なり、選択性が必要ないため成膜温度の低温化による反応律速条件下での成膜やハロゲン化物ガスによるトレンチ開口部におけるシリコン成長抑制といった成膜条件は必要がない。そこで、平坦化エピ条件として、例えば、ＨＣｌガスの供給をストップしたり、反応律速条件から供給律速条件に成膜条件を切り替える等をすることで平坦化エピに要する成膜時間を短縮化し、トレンチエピ工程のスループットを向上できる。

上記実施形態によれば、以下のような効果を得ることができる。
（イ）半導体基板の製造方法として、シリコン基板（１，２）の主表面２ａにトレンチ４を形成する第１工程と、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ４内を含めたシリコン基板（１，２）の主表面２ａ上にエピタキシャル膜２０を成膜してトレンチ４の内部をエピタキシャル膜２０で埋め込む第２工程と、平坦化のために、第２工程での埋込用のエピタキシャル膜２０の上に、エピタキシャル膜２１を、第２工程におけるシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜する第３工程と、を有する。よって、第２工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ４内を含めたシリコン基板（１，２）の主表面２ａ上にエピタキシャル膜２０が成膜されてトレンチ４の内部がエピタキシャル膜２０で埋め込まれる。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。また、第３工程においては、第２工程での埋込用のエピタキシャル膜２０の上に、エピタキシャル膜２１が、第２工程におけるシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜され、スループットが向上する。また、研磨を不要にすることが可能となる。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。

（ロ）第３工程において、第２工程におけるシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下でエピタキシャル膜２１を成膜した後に、シリコン基板（１，２）の主表面２ａ側のエピタキシャル膜２０，２１を研磨した。これにより、より平坦化することができる。

（ハ）第３工程においてエピタキシャル膜２１を第２工程におけるシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜すべく、以下のいずれかを行った。
・ハロゲン化物ガスの流量を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に少なくした。
・ハロゲン化物ガスを第３工程におけるエピタキシャル成長時には流さないようにした。
・シリコンソースガスの流量を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に多くした。
・成長温度を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くした。
・成長圧力を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くした。

（ニ）第２工程のエピタキシャル成長と第３工程のエピタキシャル成長は共に減圧ＣＶＤで行うようにすると、効率がよい。
（ホ）第３工程においてエピタキシャル膜２１を第２工程におけるシリコン基板（１，２）の主表面２ａでのエピタキシャル膜２０の成長速度よりも速い条件下で成膜すべく、第２工程でのエピタキシャル成長が終了した後に、第３工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも２つ以上を同時に高成長速度条件となるように切り替えるようにした。これによって、よりスループットの向上を図ることができる。

（ヘ）第２工程において、シリコン基板（１，２）の主表面２ａ側から、トレンチ４に埋め込むためのエピタキシャル膜２０の表面温度をパイロメータ３５でモニターし、所定の測定温度におけるパイロメータ３５の出力信号レベルが変化しなくなった時点で、第３工程での成長速度を速くする条件に切り替えるようにした。これにより、埋め込みエピの完了を確実に検出することができる。

（ト）エピタキシャル成長装置として、チャンバー３０内に配置され、主表面にトレンチが形成されたシリコン基板３２を固定するチャック台３１と、エピタキシャル成長のためにチャンバー３０内に供給するシリコンソースガスの流量を調整するための第１のガス流量調整手段（３６ａ）と、エピタキシャル成長時にチャンバー３０内に供給するハロゲン化物ガスの流量を調整するための第２のガス流量調整手段（３６ｂ）と、チャンバー３０内の成長温度を調整するための温度調整手段（３７）と、チャンバー３０内の成長圧力を調整するための圧力調整手段（３４）と、チャンバー３０内においてチャック台３１に固定されたシリコン基板３２でのエピタキシャル成膜時の表面温度をモニターするパイロメータ３５と、パイロメータ３５で、シリコン基板３２の主表面側から、トレンチに埋め込むエピタキシャル膜の表面温度をモニターし、所定の測定温度におけるパイロメータ３５の出力信号レベルが変化しなくなった時点ｔ２で、第１のガス流量調整手段（３６ａ）と第２のガス流量調整手段（３６ｂ）と温度調整手段（３７）と圧力調整手段（３４）のうちの少なくともいずれかにより、シリコンソースガスの流量、ハロゲン化物ガスの流量、成長温度、成長圧力のうちの少なくともいずれか１つを制御して成長速度を速くする条件に切り替える切替手段（３８）と、を備えた。

よって、埋め込みエピとその後の平坦化エピを自動制御することができる。
なお、第２工程でのエピタキシャル成長は減圧ＣＶＤ成長方法で行うとともに、第３工程でのエピタキシャル成長は常圧ＣＶＤ成長方法で行うようにしてもよい。

また、図１３に示すように、埋め込みエピ成長中（第２工程のエピタキシャル成長中）に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも１つを徐々に連続的に高成長速度条件となるように調整してもよく、あるいは、図１４に示すように、階段状に高成長速度条件となるように調整してもよい。これらの成長パラメータは１つのパラメータを変更しても複数を組み合わせてもよい。

このようにすると、埋込エピの成長速度は、図１５（ａ）に示すようにトレンチ埋込初期のアスペクト比が大きいときは、成長速度を小さくし（高選択比成膜条件）、図１５（ｂ）に示すようにアスペクト比が小さい時には成長速度を大きくすることで、埋め込みに要する時間を短くできる。即ち、トレンチ埋込エピ時においても、トレンチの埋込エピ過程におけるアスペクト比の変化に合わせて成膜条件を変更することでトレンチエピ工程全体のスループットを向上できる。
（第１の参考例）
次に、第１の参考例を、第１の実施形態との相違点を中心に説明する。

図１６には、図２，３に代わる本参考例における製造工程図を示す。図１７は、図６に代わる本参考例におけるタイムチャートである。
図１６（ａ）に示すように、シリコン基板７０の上にエピタキシャル膜７１を形成してシリコン基板とする。そして、図１６（ｂ）に示すように、シリコン基板（７０，７１）の主表面７１ａにトレンチ７２を形成する（第１工程）。

その後、図１６（ｃ）に示すように、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板（７０，７１）の主表面７１ａ上には成長させずにトレンチ７２内のみにエピタキシャル膜７３を成膜する。このとき、図１７に示すように、図２５の比較例に比べてハロゲン化物ガスの流量を大きくする、あるいは成長温度を低温化することで選択性の高いエピ条件とし、シリコン基板（７０，７１）の主表面７１ａ上には成長させずにトレンチ７２内のみにエピタキシャル膜７３を成長する。詳しくは、トレンチ底面から成長する。そして、図１６（ｄ），（ｅ）に示すように、当該エピタキシャル膜７３がシリコン基板（７０，７１）の主表面７１ａと面一となるまでトレンチ７２をエピタキシャル膜７３によって埋め込む（第２工程）。

このようにして、第２工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりシリコン基板（７０，７１）の主表面７１ａ上には成長させずにトレンチ７２内のみにエピタキシャル膜７３を成長し、かつ、エピタキシャル膜７３がシリコン基板（７０，７１）の主表面７１ａと面一となるまでトレンチ７２をエピタキシャル膜７３によって埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生を抑制できる。よって、主表面７１ａには成膜しないため研磨工程を省略できる（研磨を不要にできる）。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
（第２の参考例）
次に、第２の参考例を、第１の実施形態との相違点を中心に説明する。

図１８には、図２，３に代わる本参考例における製造工程図を示す。図１９は、図６に代わる本参考例におけるタイムチャートである。
図１８（ａ）に示すように、シリコン基板８０の上にエピタキシャル膜８１を形成してシリコン基板を構成する。そして、図１８（ｂ）に示すように、シリコン基板（８０，８１）の主表面８１ａにトレンチ形成用マスク８２を配置し、マスク８２におけるトレンチ形成用マスク開口部８２ａからシリコン基板（８１）をエッチングしてトレンチ８３を形成する（第１工程）。マスク８２としてシリコン酸化膜を用いる。

その後、図１８（ｃ），（ｄ）に示すように、マスク８２を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ８３内のみにエピタキシャル膜８４を成長し、かつ、図１８（ｅ）に示すように、エピタキシャル膜８４がシリコン基板（８０，８１）の主表面８１ａと面一となるまでトレンチ８３をエピタキシャル膜８４によって埋め込む（第２工程）。即ち、図１９に示すように、図２５の場合には基板主表面上に成膜していたが、本参考例では、成膜条件に対するシリコン（Ｓｉ）とシリコン酸化膜（ＳｉＯ_２）の選択性を利用して基板主表面８１ａ（酸化膜上）には成長させずにトレンチ８３内に埋め込む。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。

そして、図１８（ｆ）に示すように、マスク８２を除去する（第３工程）。
このようにして本参考例では、主表面８１ａには成膜しないため研磨工程を省略できる（研磨を不要にできる）。これにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
（第３の参考例）
次に、第３の参考例を、第１の実施形態との相違点を中心に説明する。

図２０には、図２，３に代わる本参考例における製造工程図を示す。図２１は、図６に代わる本参考例におけるタイムチャートである。
図２０（ａ）に示すように、シリコン基板９０の上にエピタキシャル膜９１を形成してシリコン基板を構成する。そして、図２０（ｂ）に示すように、シリコン基板（９０，９
１）の主表面９１ａにトレンチ形成用マスク９２を配置し、マスク９２におけるトレンチ形成用マスク開口部９２ａからシリコン基板（９１）をエッチングしてトレンチ９３を形成する（第１工程）。マスク９２としてシリコン酸化膜を用いる。

その後、図２０（ｃ）に示すように、マスク９２を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴う減圧エピタキシャル成長によりトレンチ９３内のみにエピタキシャル膜９４を成長し、かつ、図２０（ｄ）に示すように、エピタキシャル膜９４がトレンチ形成用マスク９２の表面よりも高くなるまでトレンチ９３をエピタキシャル膜９４によって埋め込む（第２工程）。つまり、シリコンソースガスとハロゲン化物ガスを用いた選択エピ条件を用い、図２１に示すように、マスク９２上には成長させないようにする。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。

さらに、図２０（ｅ）に示すように、マスク９２をストッパとしてシリコン基板（９０，９１）の主表面９１ａ側のエピタキシャル膜９４を研磨してシリコン基板（９０，９１）の主表面９１ａ側を平坦化する（第３工程）。このときマスク（酸化膜）９２を終点として研磨することができる。この際、シリコン全面を研磨する場合に比較して研磨する領域は埋め込みエピした領域のみであり、研磨量を低減することができるため、スループットを向上できる。また、研磨のバラツキはマスク（酸化膜）９２の膜厚バラツキで決まるので、面内のｐ／ｎコラム層の膜厚均一性も向上する。

引き続き、マスク９２を除去する（第４工程）。そして、図２０（ｆ）に示すように、より完全に平坦化すべく、シリコン基板（９０，９１）の主表面９１ａ側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。

このようにして本参考例においては、研磨量を少なくできるとともにマスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。
（第４の参考例）
次に、第４の参考例を、第３の参考例との相違点を中心に説明する。

図２２には、本参考例における製造工程図を示す。
前述の図２０（ａ）に示すように、シリコン基板９０の上にエピタキシャル膜９１を形成し、図２０（ｂ）に示すように、シリコン基板（９０，９１）の主表面９１ａにトレンチ形成用マスク９２を配置し、マスク９２におけるトレンチ形成用マスク開口部９２ａからシリコン基板（９１）をエッチングしてトレンチ９３を形成する（第１工程）。

そして、図２２（ａ），（ｂ），（ｃ）に示すように、マスク９２を残した状態で、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりトレンチ４内を含めたマスク９２上に成膜してトレンチ９３をエピタキシャル膜９５によって埋め込む（第２工程）。この埋め込みではハロゲン化物ガスの供給によりボイドの発生が抑制される。このときマスク９２の上面における膜は単結晶化された膜（単結晶の膜）９６でも、図２３（ｃ）に示すように多結晶化された膜（多結晶の膜）９７でもよい。即ち、トレンチ埋め込みエピタキシャル成長の膜厚を厚くすると選択性、つまり、ハロゲン化物ガスとシリコンソースガスの割合によって、出来上がりの構造が異なる。選択性が高い場合（ハロゲン化物ガスの流量を大きくする場合）、マスク（酸化膜）９２上に単結晶が成長し、選択性が低い場合（ＨＣｌが少ない場合）、マスク（酸化膜）９２の全面または一部に多結晶シリコンが成長する。このようにして、第２工程において、シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長によりマスク上に単結晶の膜９６が形成されても、マスク上に多結晶の膜９７が形成されてもよい。

その後、図２２（ｄ）や図２３（ｄ）に示すように、マスク９２をストッパとしてマスク９２の上側の膜（図２２（ｃ）の膜９５，９６、図２３（ｃ）の膜９５，９７）を研磨してシリコン基板（９０，９１）の主表面９１ａ側を平坦化する（第３工程）。

引き続き、図２２（ｅ）に示すように、マスク９２を除去する（第４工程）。その後、より完全に平坦化すべく、シリコン基板（９０，９１）の主表面９１ａ側を犠牲層酸化するとともに犠牲酸化膜を除去する。なお、犠牲層酸化および犠牲酸化膜の除去は、必要に応じて行えばよい。

このように本参考例においては、マスクをストッパとして用いることにより、ボイドの発生を抑制しつつトレンチをエピタキシャル膜で埋め込んだ後の基板平坦化を容易に行うことができる。第１〜第４の参考例においても、第１の実施形態で説明したようにトレンチ埋め込みエピ時にトレンチのアスペクト比に応じて、Ｙ＜０．２Ｘ＋０．１、Ｙ＜０．２Ｘ＋０．０５、Ｙ＜０．２Ｘを満たすようにするとよい。また、ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用い、シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いるとよい。また、トレンチは底面が（１１０）面であり、側面に（１１１）面が含まれている、あるいは、トレンチは底面が（１００）面であり、側面に（１００）面が含まれているとよい。

これまでの説明ではｎ^＋基板にｎ型エピタキシャル膜を形成し、これをシリコン基板として、その主表面（上面）にトレンチを形成する場合について説明したが、バルク基板に直接、トレンチを形成する場合に適用してもよい。

第１の実施の形態における縦型トレンチゲートＭＯＳＦＥＴの縦断面図。 （ａ）〜（ｃ）は製造工程を説明するための縦型トレンチゲートＭＯＳＦＥＴの断面図。 （ａ）〜（ｃ）は製造工程を説明するための縦型トレンチゲートＭＯＳＦＥＴの断面図。 エピタキシャル成長装置の概略構成図。 温度と成長速度比の関係を示す図。 第１の実施の形態におけるタイムチャート。 （ａ），（ｂ）はウエハの平面およびトレンチの断面を示す図。 （ａ），（ｂ）はウエハの平面およびトレンチの断面を示す図。 エピ成長時の元素の挙動を説明する断面図。 塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。 塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。 塩化水素の標準流量とエピタキシャル膜の成長速度についてのボイドの発生の有無を調べた結果を示す図。 タイムチャート。 タイムチャート。 （ａ），（ｂ）はエピ成長工程を説明するための断面図。 （ａ）〜（ｅ）は第１の参考例における製造工程を説明するための断面図。 第１の参考例におけるタイムチャート。 （ａ）〜（ｆ）は第２の参考例における製造工程を説明するための断面図。 第２の参考例におけるタイムチャート。 （ａ）〜（ｆ）は第３の参考例における製造工程を説明するための断面図。 第３の参考例におけるタイムチャート。 （ａ）〜（ｅ）は第４の参考例における製造工程を説明するための断面図。 （ａ）〜（ｅ）は第４の参考例における製造工程を説明するための断面図。 （ａ）〜（ｆ）は比較のための製造工程を説明するための断面図。 比較のためのタイムチャート。

符号の説明

１…ｎ^＋シリコン基板、２…エピタキシャル膜、２ａ…主表面、４…トレンチ、５…エピタキシャル膜、６…ｎ型領域、２０…エピタキシャル膜、２１…エピタキシャル膜、３０…チャンバー、３４…ポンプ、３５…パイロメータ、３６ａ，３６ｂ，３６ｃ…バルブ、３７…温度コントローラ、３８…コントローラ、７０…シリコン基板、７１…エピタキシャル膜、７１ａ…主表面、７２…トレンチ、７３…エピタキシャル膜、８０…シリコン基板、８１…エピタキシャル膜、８１ａ…主表面、８２…マスク、８２ａ…マスク開口部、８３…トレンチ、８４…エピタキシャル膜、９０…シリコン基板、９１…エピタキシャル膜、９１ａ…主表面、９２…マスク、９２ａ…マスク開口部、９３…トレンチ、９４…エピタキシャル膜、９５…エピタキシャル膜。

Claims (14)

1. 第１導電型のエピタキシャル膜が成膜されたシリコン基板の主表面にトレンチを形成する第１工程と、
   シリコンソースガスとハロゲン化物ガスの混合ガスの供給に伴うエピタキシャル成長により前記トレンチ内を含めたシリコン基板の主表面上に第２導電型のエピタキシャル膜を成膜して前記トレンチの内部を前記第２導電型のエピタキシャル膜で埋め込む第２工程と、
   平坦化のために、前記第２工程での埋込用のエピタキシャル膜の上に、エピタキシャル膜を、前記第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜する第３工程と、
   を有し、前記第３工程の後に、シリコン基板の主表面側のエピタキシャル膜を研磨して、前記第１導電型のエピタキシャル膜と前記埋込用の第２導電型のエピタキシャル膜とを露出させることを特徴とする半導体基板の製造方法。
2. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスの流量を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に少なくしたことを特徴とする請求項１に記載の半導体基板の製造方法。
3. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、ハロゲン化物ガスを第３工程におけるエピタキシャル成長時には流さないようにしたことを特徴とする請求項１に記載の半導体基板の製造方法。
4. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、シリコンソースガスの流量を、第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に多くしたことを特徴とする請求項１に記載の半導体基板の製造方法。
5. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長温度を、前記第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項１に記載の半導体基板の製造方法。
6. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、成長圧力を、前記第２工程におけるエピタキシャル成長時に比べ第３工程におけるエピタキシャル成長時に高くしたことを特徴とする請求項１に記載の半導体基板の製造方法。
7. 前記第２工程のエピタキシャル成長と第３工程のエピタキシャル成長は共に減圧ＣＶＤで行うことを特徴とする請求項１に記載の半導体基板の製造方法。
8. 前記第２工程でのエピタキシャル成長は減圧ＣＶＤ成長方法で行うとともに、第３工程でのエピタキシャル成長は常圧ＣＶＤ成長方法で行うようにしたことを特徴とする請求項１に記載の半導体基板の製造方法。
9. 第３工程においてエピタキシャル膜を第２工程におけるシリコン基板の主表面でのエピタキシャル膜の成長速度よりも速い条件下で成膜すべく、前記第２工程でのエピタキシャル成長が終了した後に、第３工程でのエピタキシャル成長に切り替える際に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも２つ以上を同時に高成長速度条件となるように切り替えるようにしたことを特徴とする請求項１に記載の半導体基板の製造方法。
10. 前記第２工程でのエピタキシャル成長中に、ハロゲン化物ガスの流量、シリコンソースガスの流量、成長温度、成長圧力の各パラメータのうちの少なくとも１つを徐々に高成長速度条件となるように調整するようにしたことを特徴とする請求項１に記載の半導体基板の製造方法。
11. ハロゲン化物ガスは塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いることを特徴とする請求項１〜１０のいずれか１項に記載の半導体基板の製造方法。
12. シリコンソースガスはモノシラン、ジシラン、ジクロロシラン、トリクロロシランのいずれかを用いることを特徴とする請求項１〜１０のいずれか１項に記載の半導体基板の製造方法。
13. 前記トレンチは底面が（１１０）面であり、側面に（１１１）面が含まれていることを特徴とする請求項１〜１２のいずれか１項に記載の半導体基板の製造方法。
14. 前記トレンチは底面が（１００）面であり、側面に（１００）面が含まれていることを特徴とする請求項１〜１２のいずれか１項に記載の半導体基板の製造方法。

Images