[go: up one dir, main page]

JP5011748B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5011748B2
JP5011748B2 JP2006049300A JP2006049300A JP5011748B2 JP 5011748 B2 JP5011748 B2 JP 5011748B2 JP 2006049300 A JP2006049300 A JP 2006049300A JP 2006049300 A JP2006049300 A JP 2006049300A JP 5011748 B2 JP5011748 B2 JP 5011748B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
diode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006049300A
Other languages
English (en)
Other versions
JP2007227806A (ja
Inventor
善彦 尾関
規仁 戸倉
幸夫 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006049300A priority Critical patent/JP5011748B2/ja
Priority to CNB2007100789830A priority patent/CN100559589C/zh
Priority to DE102007008568A priority patent/DE102007008568B8/de
Priority to US11/709,272 priority patent/US8102025B2/en
Publication of JP2007227806A publication Critical patent/JP2007227806A/ja
Application granted granted Critical
Publication of JP5011748B2 publication Critical patent/JP5011748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、ＩＧＢＴとダイオードが、同じ半導体基板に形成されてなる半導体装置に関する。
モータ等の負荷を駆動するためのインバータ回路は、直流と交流の交換機であり、直流電圧を交流電圧に変換して、負荷であるモータ等に給電する。誘導性のモータを駆動するためのインバータ回路は、例えば、スイッチング素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ、Insulated Gate Bipolar Transistor）とフリーホイールダイオード（ＦＷＤ）で構成される。ここで、ＩＧＢＴは、スイッチング素子として用いられ、ＦＷＤは、ＩＧＢＴのオフ中にモータに流れる電流を迂回還流させ、モータを流れる電流自体がＩＧＢＴのスイッチングにより変化しないようにしている。より具体的には、直流電源とモータを繋ぎ、モータに電圧を印加していたＩＧＢＴがオフすると、モータを流れていた電流がモータのＬに蓄積されているエネルギーによりＦＷＤを通って直流電流を逆流し、モータは、逆の直流電圧が印加されているのと等価な状態となる。これによって、モータの電流はＩＧＢＴのスイッチングにより急激に遮断することがないため、直流電源からスイッチングにより実質的に交流電圧を給電することができる。インバータ回路は、この様な動作を行うため、当該ＩＧＢＴとは逆直列に、即ち、あるＩＧＢＴと対になる当該ＩＧＢＴに対して逆並列に接続されたＦＷＤを必要としている。
上記ＦＷＤとして用いるためのダイオードが、例えば、特開平９−２３２５９７号公報（特許文献１）、特開２０００−１１４５５０号公報（特許文献２）、特開２０００−４９３６０号公報（特許文献３）、特開２００２−２７０８５７号公報（特許文献４）および特開２０００−３４０８０６号公報（特許文献５）に開示されている。
図７は、特許文献１に開示されたダイオード８９の鳥瞰図である。
図７のダイオード８９では、ダイオードが阻止状態の時、ｎ−導電型の半導体層１４内に空乏層が広がるため電流は流れない。アノード電極１６にカソード電極１７に対し正の電圧が印加されるとき、ｐ＋導電型の半導体層１１から正孔が半導体層１４に注入されるので電流が流れる。また、ターミネーション部に部分的に設けられたｐ＋導電型の半導体層１２は、阻止状態のときに、ｐ＋導電型の半導体層１１とｎ−導電型の半導体層１４との接合Ｊ１から伸びる空乏層をダイオードの周辺部へ広げて、ターミネーション部との境界付近における電界集中を防止する。
ターミネーション領域は、アクティブ領域とＬ部を取り囲むように設けられる。絶縁膜１３（例えばＳｉＯ２膜）は、Ｌ部またはターミネーション部の表面付近に部分的に形成される。また、ｎ−導電型の半導体層１４のカソード側表面にはｎ＋導電型の半導体層１５があり、この半導体層１５とカソード電極１７が接触する。ｎ＋導電型の半導体層１５は、順方向電圧が印加されたときに、ｎ−導電型の半導体領域１４に電子を注入する。
図８は、上記したモータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。半導体装置９０は、ＩＧＢＴ９０ｉとダイオード９０ｄからなり、ＩＧＢＴ９０ｉとダイオード９０ｄが、逆並列に接続されている。
従来の半導体装置９０においては、特許文献１〜５にあるように、ＩＧＢＴ９０ｉとダイオード９０ｄが、それぞれ別の半導体基板（半導体チップ）に形成されていた。しかしながら、小型化のためには、ＩＧＢＴ９０ｉとダイオード９０ｄが同じ半導体基板に形成されてなることが好ましい。
特開平９−２３２５９７号公報 特開２０００−１１４５５０号公報 特開２０００−４９３６０号公報 特開２００２−２７０８５７号公報 特開２０００−３４０８０６号公報
図８の半導体装置９０におけるダイオード９０ｄを前述したインバータ回路のＦＷＤとして用いる場合には、ダイオードをオン状態からオフ状態に変更した場合における、当該ダイオードの逆回復時の電流波形が重要である。
図９（ａ）は、半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、図９（ｂ）は、電流波形の一例を示す図である。
図９（ａ）の測定回路図における半導体装置９０ａ，９０ｂは、図８に示す半導体装置９０と同じもので、半導体装置９０ａのＩＧＢＴ９０ａｉをスイッチング素子として用い、半導体装置９０ｂのＩＧＢＴを短絡してダイオード９０ｂｄを流れる電流Ｉｄの波形を測定している。
図９（ｂ）に示すように、半導体装置９０ａのＩＧＢＴ９０ａｉのＯＦＦ時には、半導体装置９０ｂのダイオード９０ｂｄに循環電流Ｉｉｆが流れる。半導体装置９０ａのＩＧＢＴ９０ａｉがＯＮされると、半導体装置９０ｂのダイオード９０ｂｄには、逆方向に瞬間的な電流が流れる。この逆方向に流れる電流のピーク値が、リカバリー電流Ｉｒｒと呼ばれる。又、逆回復時にはダイオードに電源電圧が印加されていき、この電圧と電流との積がリカバリーロスと呼ばれる。一般に、整流用ダイオードとしては、リカバリー電流Ｉｒｒが小さくて、逆回復時のリカバリーロスが小さく、逆回復時の電流の回復が緩やか（ソフトリカバリー）なダイオードが必要とされる。
そこで本発明は、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置を提供することを目的としている。
請求項１に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴としている。
上記半導体装置は、同じＮ導電型の半導体基板にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置である。
上記半導体装置における主面側の第５半導体領域は、例えば、ゲート配線やパッド電極の下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域は、第１半導体領域および第３半導体領域と電気的に共通接続される。このため、正規のダイオードの形成領域以外に、上記Ｐ導電型の第５半導体領とその下方にあるＮ導電型の半導体基板が、寄生ＰＮダイオードとして動作する。特に、第５半導体領域に対向する裏面側にＮ導電型の領域が形成されていると、上記寄生ＰＮダイオードによって、順方向動作時に第５半導体領域の下方の半導体基板に多量の正孔が注入され、これが逆方向動作時において正規ダイオードのリカバリー特性の大きな劣化要因となる。
そこで、上記半導体装置においては、主面側のＰ導電型の第５半導体領域に対向して、裏面側にＰ導電型の第６半導体領域を形成している。これによって、主面側の第５半導体領域の周りにおける上記寄生ＰＮダイオードに対して、裏面側の第６半導体領域の周りにおいて、逆向きの寄生ＰＮダイオードが配置される構成となる。これによって、上記寄生ＰＮダイオードの動作が抑制され、順方向動作時において第５半導体領域の下方の半導体基板への正孔の注入が抑制されるため、逆方向動作時において正規ダイオードのリカバリー特性の劣化を抑制することができる。
また、上記半導体装置における第５半導体領域周りの寄生ＰＮダイオードは、ＥＳＤ（Electro Static Discharge）等のサージが印加された場合と同様に、リカバリー時の電流変化ｄＩ／ｄｔが過大になると破壊が起きる。従って、上記第５半導体領域周りの寄生ＰＮダイオードのサージに対する耐性を高めるため、以下の構成としている。
すなわち、上記半導体装置においては、前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなる構成としている。これにより、第５半導体領域が第３半導体領域と同じ不純物濃度に形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
以上のようにして、上記半導体装置は、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置となっている。
上記半導体装置においては、請求項２に記載のように、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなる構成としてもよい。これによれば、第５半導体領域が第３半導体領域と同じ深さに形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性がさらに高められる。
また、上記半導体装置において、請求項３に記載のように、前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成される場合には、前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であるように構成することが好ましい。
上記半導体装置においては、第７半導体領域を形成しない場合に較べて、ダイオードが阻止状態のときに空乏層が周辺部へ広がるため、電界集中が抑制される。また、上記端部間の距離をＮ導電型の第８半導体領域における正孔の拡散長以上とすることで、電流集中が緩和されて、第５半導体領域が上記電極と接続する端部での破壊が抑制される。
上記請求項１〜３に記載の半導体装置は、Ｎ導電型の半導体基板に、Ｐ導電型の第１半導体領域をチャネル形成領域とするＮチャネルのＩＧＢＴとＰ導電型の第３半導体領域をアノードとするダイオードが形成された半導体装置である。一方、請求項４〜６に記載の半導体装置は、Ｐ導電型の半導体基板に、Ｎ導電型の第１半導体領域をチャネル形成領域とするＰチャネルのＩＧＢＴとＮ導電型の第３半導体領域をカソードとするダイオードが形成された半導体装置である。請求項４〜６に記載の半導体装置は、請求項１〜３に記載の半導体装置における各領域の導電型を全て逆転した半導体装置であり、上記した請求項１〜３に記載の半導体装置に対する効果の説明は、請求項４〜６に記載の半導体装置にも同様に適用できることは言うまでもない。従って、請求項４〜６に記載の半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
請求項７に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴としている。
また、請求項８に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第５半導体領域に対向して、裏面側の表層部に、Ｎ導電型の第６半導体領域が形成され、前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴としている。
請求項８に記載の半導体装置は、請求項７に記載の半導体装置における各領域の導電型を全て逆転した半導体装置である。
請求項１〜６に記載の半導体装置は、いずれも、第５半導体領域が、第３半導体領域より低不純物濃度に形成されてなる半導体装置である。これに対して、請求項７，８に記載の半導体装置は、第５半導体領域が、不純物濃度によらず、第３半導体領域より浅く形成されてなる半導体装置である。これによっても、第５半導体領域が第３半導体領域と同じ深さに形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
請求項９に記載のように、上記半導体装置においては、前記第６半導体領域が、前記第５半導体領域の直下に限定配置されてなるように構成することができる。また、請求項１０に記載のように、前記第６半導体領域が、前記第２半導体領域と前記第４半導体領域を除いた前記半導体基板の全面に配置されてなるように構成することもできる。
請求項１１に記載の発明は、上記半導体装置において、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置されてなることを特徴としている。これは、次の請求項１２に記載の半導体装置の構成を、上記請求項１〜１０に記載の半導体装置に適用したものであり、次の請求項１２に記載の半導体装置において、その効果を説明する。
請求項１２に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴としている。
上記半導体装置も、同じＮ導電型の半導体基板にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置である。
上記半導体装置における主面側の第５半導体領域は、前述したように、例えば、ゲート配線やパッド電極の下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域は、第１半導体領域および第３半導体領域と電気的に共通接続される。このため、正規のダイオードの形成領域以外に、上記Ｐ導電型の第５半導体領とその下方にあるＮ導電型の半導体基板が、寄生ＰＮダイオードとして動作する可能性があり、これが逆方向動作時においてダイオードのリカバリー特性の劣化要因となる。
そこで、上記半導体装置においては、ＩＧＢＴの形成領域を間に挟んで、主面側に形成されたＰ導電型の第５半導体領域とダイオードの形成領域とが、分離して半導体基板に配置されている。これによって、ダイオードの順方向動作時において、第５半導体領域の下方の半導体基板へ正孔が注入されても、ダイオードの逆方向動作時において、注入された正孔によるリカバリー特性への影響を抑制することができる。
また、上記半導体装置における第５半導体領域周りの寄生ＰＮダイオードは、ＥＳＤ（Electro Static Discharge）等のサージが印加された場合と同様に、リカバリー時の電流変化ｄＩ／ｄｔが過大になると破壊が起きる。従って、上記第５半導体領域周りの寄生ＰＮダイオードのサージに対する耐性を高めるため、以下の構成としている。
すなわち、上記半導体装置においては、前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなる構成としている。これにより、第５半導体領域が第３半導体領域と同じ不純物濃度に形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
以上のようにして、上記半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置となっている。
上記半導体装置においては、請求項１３に記載のように、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなる構成としてもよい。これによれば、第５半導体領域が第３半導体領域と同じ深さに形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性がさらに高められる。
尚、請求項１４に記載の半導体装置の効果については、請求項３に記載の半導体装置の効果と同様であり、その説明は省略する。
また、請求項１５〜１７に記載の半導体装置は、請求項１２〜１４に記載の半導体装置における各領域の導電型を全て逆転した半導体装置であり、上記した請求項１２〜１４に記載の半導体装置に対する効果の説明は、請求項１５〜１７に記載の半導体装置にも同様に適用できることは言うまでもない。従って、請求項１５〜１７に記載の半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
請求項１８に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴としている。
また、請求項１９に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴としている。
請求項１９に記載の半導体装置は、請求項１８に記載の半導体装置における各領域の導電型を全て逆転した半導体装置である。
請求項１２〜１７に記載の半導体装置は、いずれも、第５半導体領域が、第３半導体領域より低不純物濃度に形成されてなる半導体装置である。これに対して、請求項１８，１９に記載の半導体装置は、第５半導体領域が、不純物濃度によらず、第３半導体領域より浅く形成されてなる半導体装置である。これによっても、第５半導体領域が第３半導体領域と同じ深さに形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
上記半導体装置は、請求項２０に記載のように、前記第５半導体領域が、一部を重複して隣接する複数の拡散領域からなる構成としてもよい。これによっても、第５半導体領域を一つの拡散領域で形成する場合に較べて、隣接する拡散領域の重複部分で抵抗が増大する。従って、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
請求項２１に記載のように、前記第５半導体領域に、絶縁性を有するトレンチが形成されてなる構成とする。これによっても、上記トレンチを形成しない場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
前述したように、主面側の第５半導体領域は、Ｎ導電型の半導体基板との間にＰＮ接合を形成して、耐圧の向上に利用することができる。このため、請求項２２に記載のように、前記第５半導体領域上に、絶縁膜を介して、前記ＩＧＢＴのゲート配線が配置されてなる場合や、請求項２３に記載のように、前記第５半導体領域上に、絶縁膜を介して、パッド電極が配置されてなる場合に効果的である。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
（第１の実施形態）
図１（ａ），（ｂ）は、本実施形態における半導体装置の一例で、それぞれ、半導体装置１００，１０１の模式的な断面図である。尚、図１（ａ），（ｂ）は、半導体装置１００，１０１の左端部構造を示した図であり、半導体装置１００，１０１の中央部では、ＩＧＢＴ形成部とダイオード形成部が、適宜繰り返し配置されている。また、半導体装置１００，１０１の右端部構造は、図１（ａ），（ｂ）の左右を反転した構造となっている。
図１（ａ），（ｂ）に示す半導体装置１００，１０１は、いずれも、ＩＧＢＴとダイオードが、同じＮ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。
半導体装置１００，１０１のＩＧＢＴの形成領域では、半導体基板１の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型（Ｐ）の第１半導体領域２が形成されている。また、第１半導体領域２に対向して、半導体基板１の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域３が形成されている。尚、半導体基板１の裏面側に形成されているＮ導電型（Ｎ）の半導体層１ａは、ＩＧＢＴのフィールドストップ層となっている。
半導体装置１００，１０１のダイオードの形成領域では、半導体基板１の主面側の表層部に、ダイオードのアノード領域となるＰ導電型（Ｐ）の第３半導体領域４が形成されている。また、第３半導体領域４に対向して、半導体基板１の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型（Ｎ＋）の第４半導体領域５が形成されている。
さらに、半導体装置１００，１０１の半導体基板１におけるＩＧＢＴの形成領域とダイオードの形成領域以外の領域（図の周辺部）において、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成されている。第５半導体領域６は、例えば、図に示すように絶縁膜１０を介して、ＩＧＢＴのゲート配線９ａやパッド電極９ｂの下に配置される領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して、耐圧の向上のために形成される領域である。第１半導体領域２、第３半導体領域４および第５半導体領域６は、図に示すように、電気的に共通接続される。半導体装置１００，１０１における第５半導体領域６は、第１半導体領域２および第３半導体領域４と同じ工程で形成された領域であり、第１半導体領域２および第３半導体領域４と同じ不純物濃度で、同じ深さに形成されている。
また、半導体装置１００，１０１では、半導体基板１の主面側の表層部に、第１半導体領域２、第３半導体領域４および第５半導体領域６を取り囲んで、Ｐ導電型（Ｐ）の第７半導体領域６ａが形成されている。第７半導体領域６ａは、第５半導体領域６と電気的に接続されておらず、電気的に浮いた状態となっている。この第７半導体領域６ａを形成することで、半導体装置１００，１０１では、第７半導体領域６ａを形成しない場合に較べてダイオードが阻止状態のときに空乏層が周辺部へ広がり、電界集中が抑制される。
図１（ａ），（ｂ）に示す半導体装置１００，１０１では、図７に示すダイオード８９と異なり、Ｐ導電型（Ｐ）の第５半導体領域６に対向して、裏面側の表層部に、Ｐ導電型（Ｐ＋）の第６半導体領域７ａ，７ｂが形成されている。尚、図１（ａ）の半導体装置１００では、第６半導体領域７ａが、第２半導体領域３と第４半導体領域５を除いた半導体基板１の全面に配置されており、図１（ｂ）の半導体装置１０１では、第６半導体領域７ｂが、第５半導体領域６の直下に限定配置されている。第２半導体領域３、第４半導体領域５および第６半導体領域７は、裏面側の電極８により、電気的に共通接続されている。
図１（ａ），（ｂ）に示す半導体装置１００，１０１は、いずれも、同じＮ導電型の半導体基板１にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板１に形成されてなる小型の半導体装置である。
図１（ａ），（ｂ）の半導体装置１００，１０１における主面側の第５半導体領域６は、前述したように、ゲート配線９ａやパッド電極９ｂの下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域６は、第１半導体領域２および第３半導体領域４と電気的に共通接続される。このため、図１（ａ）に示すように、正規のダイオードＤの形成領域以外に、Ｐ導電型の第５半導体領６とその下方にあるＮ導電型の半導体基板１が、寄生ＰＮダイオードＰＤａとして動作する。特に、図７のダイオード８９のように、第５半導体領域６に対向する裏面側にＮ導電型の領域が形成されていると、寄生ＰＮダイオードＰＤａによって、順方向動作時に第５半導体領域６の下方の半導体基板１に多量の正孔が注入され、これが逆方向動作時において正規ダイオードＤのリカバリー特性の大きな劣化要因となる。
そこで、図１（ａ），（ｂ）の半導体装置１００，１０１においては、主面側のＰ導電型の第５半導体領域６に対向して、裏面側にＰ導電型の第６半導体領域７ａ，７ｂを形成している。これによって、主面側の第５半導体領域６の周りにおける寄生ＰＮダイオードＰＤａに対して、裏面側の第６半導体領域７ａ，７ｂの周りにおいて、逆向きの寄生ＰＮダイオードＰＤｂが配置される構成となる。これによって、寄生ＰＮダイオードＰＤａの動作が抑制され、順方向動作時において第５半導体領域６の下方の半導体基板１への正孔の注入が抑制されるため、逆方向動作時において正規ダイオードＤのリカバリー特性の劣化を抑制することができる。
以上のようにして、図１（ａ），（ｂ）に示す半導体装置１００，１０１は、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
次に、図１（ａ），（ｂ）の半導体装置１００，１０１における第５半導体領域６周りの寄生ＰＮダイオードＰＤａは、ＥＳＤ（Electro Static Discharge）等のサージが印加された場合と同様に、リカバリー時の電流変化ｄＩ／ｄｔが過大になると破壊が起きる。従って、第５半導体領域６周りの寄生ＰＮダイオードＰＤａのサージに対する耐性を高めるためには、以下に示す構成の半導体装置とすることが好ましい。
図２（ａ），（ｂ）、図３および図４（ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０２〜１０６の模式的な断面図である。図２〜図４に示す半導体装置１０２〜１０６は、図１（ａ）に示した半導体装置１００の第５半導体領域６のみを変更したものであり、その他の部分の構造は、図１（ａ）の半導体装置１００と同様である。
図２（ａ）の半導体装置１０２では、第５半導体領域６ｂが、第３半導体領域４より低不純物濃度に形成されている。これにより、第５半導体領域６が第３半導体領域４と同じ不純物濃度に形成された図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｂを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
図２（ｂ）の半導体装置１０３では、第５半導体領域６ｃが、第３半導体領域４より浅く形成されている。これによっても、第５半導体領域６が第３半導体領域４と同じ深さに形成された図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｃを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
図３の半導体装置１０４では、第５半導体領域６ｄが、図に示すように、一部を重複して隣接する複数の拡散領域からなっている。これによっても、第５半導体領域６が一つの拡散領域で形成された図１（ａ）の半導体装置１００に較べて、隣接する拡散領域の重複部分で抵抗が増大する。従って、第５半導体領域６ｄを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
図４（ａ），（ｂ）の半導体装置１０５，１０６では、それぞれ、第５半導体領域６ｅ，６ｆに、絶縁性を有するトレンチｔｅ，ｔｆが形成されている。図４（ａ）の半導体装置１０５のトレンチｔｅは、基板面内の第５半導体領域６ｅの一部で、断面方向に第５半導体領域６ｅを突き抜けるように形成されている。図４（ｂ）の半導体装置１０６のトレンチｔｆは、断面方向で先端が第５半導体領域６ｅの中に留まるように形成されている。これらによっても、第５半導体領域６にトレンチを形成しない図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｅ，６ｆを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
図５は、別の半導体装置の例で、半導体装置１０７の模式的な断面図である。図５に示す半導体装置１０７は、図１（ａ）に示した半導体装置１００の第５半導体領域６の大きさを特定したものであり、その他の部分の構造は、図１（ａ）の半導体装置１００と同様である。
図５の半導体装置１０７では、図１（ａ）の半導体装置１００と同様にして、半導体基板１の主面側の表層部に、第１半導体領域２、第３半導体領域４および第５半導体領域６ｇを取り囲んで、Ｐ導電型（Ｐ）の第７半導体領域６ａが形成されている。図中に示した第５半導体領域６ｇにおける第７半導体領域６ａ側の端部ｅ１と、第５半導体領域６ｇへ接続する電極９ｃの端部ｅ２との間の距離Ｌが、半導体基板１からなるＮ導電型（Ｎ−）の第８半導体領域１ｂにおける正孔の拡散長以上となっている。例えば、距離Ｌを５０μｍ以上に設定し、より好ましくは、距離Ｌを１００μｍ以上に設定する。
図５の半導体装置１０７では、第７半導体領域６ａを形成しているため、第７半導体領域６ａを形成しない場合に較べて、前述したようにダイオードが阻止状態のときに空乏層が周辺部へ広がるため、電界集中が抑制される。また、上記端部ｅ１，ｅ２間の距離ＬをＮ導電型の第８半導体領域１ｂにおける正孔の拡散長以上とすることで、電流集中が緩和されて、第５半導体領域６ｇが電極９ｃと接続する端部ｅ２での破壊が抑制される。
以上の図１〜５に示した半導体装置１００〜１０７は、いずれも、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
（第２の実施形態）
第１実施形態の半導体装置は、ＩＧＢＴとダイオードが同じＮ導電型の半導体基板に形成されてなる半導体装置であって、ＩＧＢＴとダイオード以外の領域で、主面側の表層部に形成されたＰ導電型の第５半導体領域に対向して、裏面側の表層部にＰ導電型の第６半導体領域が形成されてなる半導体装置であった。本実施形態は、ＩＧＢＴ、ダイオードおよび第５半導体領域の基板面における配置が特定の関係にある半導体装置に関する。
図６は、本実施形態における半導体装置の一例で、半導体装置１０８の模式的な下面図である。尚、図６に示す半導体装置１０８の断面構造は、図１（ａ）に示す半導体装置１００の断面構造と同様であり、以下の半導体装置１０８に関する説明では、図６と共に、図１（ａ）の断面構造を参照している。
図６に示す半導体装置１０８も、図１（ａ）に示す半導体装置１００と同様に、ＩＧＢＴとダイオードが、同じＮ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。
半導体装置１０８のＩＧＢＴの形成領域では、図１（ａ）に示すように、半導体基板１の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型（Ｐ）の第１半導体領域２が形成されている。また、第１半導体領域２に対向して、半導体基板１の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域３が形成されている。第２半導体領域３は、図１（ａ）に示すように、ＩＧＢＴの形成領域を示すものである。半導体装置１０８の第２半導体領域３（ＩＧＢＴの形成領域）は、図６において、一点鎖線と二点鎖線で挟まれた領域である。
半導体装置１０８のダイオードの形成領域では、図１（ａ）に示すように、半導体基板１の主面側の表層部に、ダイオードのアノード領域となるＰ導電型（Ｐ）の第３半導体領域４が形成されている。また、第３半導体領域４に対向して、半導体基板１の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型（Ｎ＋）の第４半導体領域５が形成されている。第４半導体領域５は、図１（ａ）に示すように、正規のダイオードＤの形成領域を示すものである。半導体装置１０８の第４半導体領域５（ダイオードの形成領域）は、図６において、一点鎖線で囲まれた領域である。
従って、図６に示すように、半導体装置１０８では、ＩＧＢＴの形成領域（第２半導体領域３）が、ダイオードの形成領域（第４半導体領域５）を取り囲んで、半導体基板１に配置されている。
図６における二点鎖線の外側の領域は、半導体装置１０８におけるＩＧＢＴの形成領域とダイオードの形成領域以外の領域に相当し、ＩＧＢＴの形成領域（第２半導体領域３）を取り囲んでいる。このＩＧＢＴの形成領域とダイオードの形成領域以外の領域には、図１（ａ）に示すように、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成されている。従って、半導体装置１０８では、第５半導体領域６が、ＩＧＢＴの形成領域（第２半導体領域３）を取り囲んで、半導体基板１に配置されている。第１半導体領域２、第３半導体領域４および第５半導体領域６は、電気的に共通接続されている。
図６に示す半導体装置１０８では、Ｐ導電型（Ｐ）の第５半導体領域６に対向するＰ導電型（Ｐ＋）の第６半導体領域７ａが、第２半導体領域３と第４半導体領域５を除いた半導体基板１の裏面側の表層部におけるほぼ全面に配置されている。第２半導体領域３，第４半導体領域５および第６半導体領域７ａは、図１（ａ）に示すように、裏面側の電極８により、電気的に共通接続されている。
図６に示す半導体装置１０８も、同じＮ導電型の半導体基板１にＩＧＢＴの形成領域（第２半導体領域３）とダイオードの形成領域（第４半導体領域５）が配置されており、ＩＧＢＴとダイオードが同じ半導体基板１に形成されてなる小型の半導体装置である。
図６の半導体装置１０８における主面側の第５半導体領域６は、図１（ａ）に示すように、例えば、ゲート配線９ａやパッド電極９ｂの下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域６は、第１半導体領域２および第３半導体領域４と電気的に共通接続される。このため、正規のダイオードＤの形成領域以外に、Ｐ導電型の第５半導体領６とその下方にあるＮ導電型の半導体基板１が、寄生ＰＮダイオードＰＤａとして動作し、これが逆方向動作時において正規ダイオードＤのリカバリー特性の大きな劣化要因となる。
そこで、図６の半導体装置１０８においては、ＩＧＢＴの形成領域（第２半導体領域３）を間に挟んで、主面側に形成されたＰ導電型の第５半導体領域６と正規ダイオードＤの形成領域（第４半導体領域５）とが、分離して半導体基板１に配置されている。これによって、ダイオードの順方向動作時において、第５半導体領域６の下方の半導体基板１へ正孔が注入されても、正規ダイオードＤの逆方向動作時において、注入された正孔によるリカバリー特性への影響を抑制することができる。
以上のようにして、図６の半導体装置１０８も、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
尚、図６に示す半導体装置１０８では、ＩＧＢＴの形成領域とダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成され、第５半導体領域６に対向して、裏面側の表層部にＰ導電型（Ｐ＋）の第６半導体領域７ａが形成されていた。ダイオードＤのリカバリー特性の劣化を抑制するためには、実施形態１において説明したように、主面側のＰ導電型の第５半導体領域６に対向する第６半導体領域７ａは、Ｐ導電型であることが好ましい。しかしながら、図６のす半導体装置１０８では、ダイオードの形成領域と第５半導体領域６が、ＩＧＢＴの形成領域を間に挟んで分離されている。このため、ダイオードの形成領域と第５半導体領域６が十分に離れていれば、第５半導体領域６に対向する第６半導体領域は、Ｎ導電型であってもよい。
また、図６の半導体装置１０８においても、図２〜図５の半導体装置１０２〜１０７で説明した第５半導体領域６ｂ〜６ｇの各構造の効果が同様に得られることは、言うまでもない。
（その他の実施形態）
上記実施形態の図１〜図６に示した半導体装置１００〜１０８は、いずれも、Ｎ導電型の半導体基板に、Ｐ導電型の第１半導体領域２をチャネル形成領域とするＮチャネルのＩＧＢＴとＰ導電型の第３半導体領域４をアノードとするダイオードが形成された半導体装置である。一方、上記半導体装置１００〜１０８における各領域の導電型を全て逆転した半導体装置で、Ｐ導電型の半導体基板に、Ｎ導電型の第１半導体領域をチャネル形成領域とするＰチャネルのＩＧＢＴと、Ｎ導電型の第３半導体領域をカソードとするダイオードが形成された半導体装置についても、上記した半導体装置１００〜１０８において説明した効果が、同様に得られることは言うまでもない。従って、上記半導体装置１００〜１０８における各領域の導電型を全て逆転した半導体装置についても、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
（ａ），（ｂ）は、本発明の第１実施形態における半導体装置の一例で、それぞれ、半導体装置１００，１０１の模式的な断面図である。 （ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０２，１０３の模式的な断面図である。 別の半導体装置の例で、半導体装置１０４の模式的な断面図である。 （ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０５，１０６の模式的な断面図である。 別の半導体装置の例で、半導体装置１０７の模式的な断面図である。 本発明の第２実施形態における半導体装置の一例で、半導体装置１０８の模式的な下面図である。 特許文献１に開示されたダイオード８９の鳥瞰図である。 モータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。 （ａ）は、半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、（ｂ）は、電流波形の一例を示す図である。
符号の説明
１００〜１０８ 半導体装置
１ 半導体基板
２ 第１半導体領域
３ 第２半導体領域
４ 第３半導体領域
５ 第４半導体領域
６，６ｂ〜６ｇ 第５半導体領域
６ａ 第７半導体領域
７ａ，７ｂ 第６半導体領域
８ 電極
９ａ ゲート配線
９ｂ パッド電極
１０ 絶縁膜
Ｄ （正規の）ダイオード
ＰＤａ，ＰＤｂ 寄生ＰＮダイオード

Claims (23)

  1. ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、
    前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴とする半導体装置。
  2. 前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成され、
    前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であることを特徴とする請求項１または２に記載の半導体装置。
  4. ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第５半導体領域に対向して、裏面側の表層部に、Ｎ導電型の第６半導体領域が形成され、
    前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴とする半導体装置。
  5. 前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｎ導電型の第７半導体領域が形成され、
    前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＰ導電型の第８半導体領域における電子の拡散長以上であることを特徴とする請求項４または５に記載の半導体装置。
  7. ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、
    前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする半導体装置。
  8. ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第５半導体領域に対向して、裏面側の表層部に、Ｎ導電型の第６半導体領域が形成され、
    前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする半導体装置。
  9. 前記第６半導体領域が、前記第５半導体領域の直下に限定配置されてなることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記第６半導体領域が、前記第２半導体領域と前記第４半導体領域を除いた前記半導体基板の全面に配置されてなることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
  11. 前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
    前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置されてなることを特徴とする請求項１乃至１０のいずれか一項に記載の半導体装置。
  12. ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
    前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
    前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴とする半導体装置。
  13. 前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする請求項１２に記載の半導体装置。
  14. 前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成され、
    前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であることを特徴とする請求項１２または１３に記載の半導体装置。
  15. ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
    前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
    前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴とする半導体装置。
  16. 前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする請求項１５に記載の半導体装置。
  17. 前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｎ導電型の第７半導体領域が形成され、
    前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＰ導電型の第８半導体領域における電子の拡散長以上であることを特徴とする請求項１５または１６に記載の半導体装置。
  18. ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
    前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
    前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする半導体装置。
  19. ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
    前記ＩＧＢＴの形成領域において、
    前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
    前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
    前記ダイオードの形成領域において、
    前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
    前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
    前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
    前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
    主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
    前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
    前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
    前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなり、
    前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする半導体装置。
  20. 前記第５半導体領域が、一部を重複して隣接する複数の拡散領域からなることを特徴とする請求項１乃至１９のいずれか一項に記載の半導体装置。
  21. 前記第５半導体領域に、絶縁性を有するトレンチが形成されてなることを特徴とする請求項１乃至２０のいずれか一項に記載の半導体装置。
  22. 前記第５半導体領域上に、絶縁膜を介して、前記ＩＧＢＴのゲート配線が配置されてなることを特徴とする請求項１乃至２１のいずれか一項に記載の半導体装置。
  23. 前記第５半導体領域上に、絶縁膜を介して、パッド電極が配置されてなることを特徴とする請求項１乃至２２のいずれか一項に記載の半導体装置。
JP2006049300A 2006-02-24 2006-02-24 半導体装置 Expired - Fee Related JP5011748B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006049300A JP5011748B2 (ja) 2006-02-24 2006-02-24 半導体装置
CNB2007100789830A CN100559589C (zh) 2006-02-24 2007-02-16 具有igbt和二极管的半导体器件
DE102007008568A DE102007008568B8 (de) 2006-02-24 2007-02-21 Halbleitervorrichtung mit IGBT und Diode
US11/709,272 US8102025B2 (en) 2006-02-24 2007-02-22 Semiconductor device having IGBT and diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006049300A JP5011748B2 (ja) 2006-02-24 2006-02-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2007227806A JP2007227806A (ja) 2007-09-06
JP5011748B2 true JP5011748B2 (ja) 2012-08-29

Family

ID=38329473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006049300A Expired - Fee Related JP5011748B2 (ja) 2006-02-24 2006-02-24 半導体装置

Country Status (4)

Country Link
US (1) US8102025B2 (ja)
JP (1) JP5011748B2 (ja)
CN (1) CN100559589C (ja)
DE (1) DE102007008568B8 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083957B2 (en) 2017-02-09 2018-09-25 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070078524A1 (en) * 2005-09-30 2007-04-05 Balcones Fuel Technology, Inc. Cuber feeder system and method
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5167741B2 (ja) * 2007-09-21 2013-03-21 株式会社デンソー 半導体装置
JP5186868B2 (ja) * 2007-10-03 2013-04-24 株式会社デンソー 半導体装置及びその製造方法
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5267036B2 (ja) * 2007-12-05 2013-08-21 株式会社デンソー 半導体装置の製造方法
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP4947111B2 (ja) * 2008-12-10 2012-06-06 株式会社デンソー 半導体装置の製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5637175B2 (ja) * 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
JP5577628B2 (ja) * 2009-06-05 2014-08-27 トヨタ自動車株式会社 半導体装置
EP2442355B1 (en) 2009-06-11 2014-04-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
JP5678469B2 (ja) * 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
JP6301776B2 (ja) * 2010-05-26 2018-03-28 三菱電機株式会社 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
CN102668094B (zh) * 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
JP5937413B2 (ja) 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5751125B2 (ja) * 2011-10-20 2015-07-22 株式会社デンソー 半導体装置
JP5618963B2 (ja) * 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
JP5742711B2 (ja) * 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
CN102931223B (zh) * 2012-11-28 2015-11-04 江苏物联网研究发展中心 Igbt集电极结构
CN104253151B (zh) * 2013-06-27 2017-06-27 无锡华润上华半导体有限公司 场截止型反向导通绝缘栅双极型晶体管及其制造方法
CN104253152A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种igbt及其制造方法
CN103489908A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种能消除负阻效应的rc-igbt
CN104465732B (zh) * 2013-09-22 2018-07-06 南京励盛半导体科技有限公司 一种半导体功率器件的结构
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
DE112014006296B4 (de) * 2014-01-29 2026-01-22 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
US9419148B2 (en) * 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
WO2016098199A1 (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 半導体装置
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP7077648B2 (ja) * 2017-02-16 2022-05-31 富士電機株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7000971B2 (ja) * 2018-04-17 2022-01-19 三菱電機株式会社 半導体装置
JP6987015B2 (ja) * 2018-04-26 2021-12-22 三菱電機株式会社 半導体装置
JP2021128993A (ja) * 2020-02-13 2021-09-02 サンケン電気株式会社 半導体装置およびスイッチングシステム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
FR2751790B1 (fr) * 1996-07-26 1998-11-27 Sgs Thomson Microelectronics Assemblage monolithique d'un transistor igbt et d'une diode rapide
JP2001508945A (ja) * 1997-01-31 2001-07-03 シーメンス アクチエンゲゼルシヤフト 非対称サイリスタ
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
FR2788166B1 (fr) * 1998-12-31 2001-03-09 St Microelectronics Sa Interrupteur de puissance a di/dt controle
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
EP1022785B1 (en) * 1999-01-25 2006-04-05 STMicroelectronics S.r.l. Electronic semiconductor power device with integrated diode
JP2000340806A (ja) * 1999-05-27 2000-12-08 Toshiba Corp 半導体装置
EP1231635A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Method for manufacturing an electronic power device and a diode in a same package
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP4761644B2 (ja) * 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
JP3932890B2 (ja) * 2001-12-27 2007-06-20 株式会社デンソー 半導体装置の製造方法
DE10250575B4 (de) * 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP4403366B2 (ja) * 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4577480B2 (ja) * 2003-06-06 2010-11-10 サンケン電気株式会社 絶縁ゲート型半導体装置
DE10330571B8 (de) * 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4621708B2 (ja) * 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083957B2 (en) 2017-02-09 2018-09-25 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20070200138A1 (en) 2007-08-30
DE102007008568B8 (de) 2013-01-17
CN100559589C (zh) 2009-11-11
JP2007227806A (ja) 2007-09-06
US8102025B2 (en) 2012-01-24
DE102007008568B4 (de) 2012-11-08
DE102007008568A1 (de) 2007-09-06
CN101026161A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
JP5011748B2 (ja) 半導体装置
JP5216801B2 (ja) 半導体装置
JP5034461B2 (ja) 半導体装置
KR101534106B1 (ko) 반도체장치
US8264057B2 (en) Semiconductor device driving bridge-connected power transistor
JP2019169597A (ja) 半導体装置
US5723882A (en) Insulated gate field effect transistor having guard ring regions
WO2017126167A1 (ja) 半導体装置
KR20170036063A (ko) 반도체 소자
CN104205334A (zh) 半导体装置
JP2009188178A (ja) 半導体装置
JP2004296831A (ja) 半導体装置
JP5365019B2 (ja) 半導体装置
US10217861B2 (en) High voltage integrated circuit with high voltage junction termination region
CN103715273A (zh) 半导体装置
JP2015181178A (ja) 半導体装置
JP2012212842A (ja) 半導体装置
TWI631707B (zh) 半導體裝置
JP5072043B2 (ja) 半導体装置
JP2013145903A (ja) 半導体装置
JP5519461B2 (ja) 横型半導体装置
JP7256771B2 (ja) 半導体装置
CN105917469A (zh) 电力用半导体装置
CN100585871C (zh) 绝缘栅半导体器件
JP6047429B2 (ja) 半導体装置およびそれを用いた電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5011748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees