JP4997750B2 - カーボンナノチューブを用いた電子素子及びその製造方法 - Google Patents

Description

本発明は、カーボンナノチューブ（ＣＮＴ）を用いた電子素子及びその製造方法に関し、とくにカーボンナノチューブ上への薄膜の堆積に起因するカーボンナノチューブの電気的特性の劣化が少ないカーボンナノチューブを用いた電子素子に関する。

カーボンナノチューブは、特異な物理的、化学的及び電気的性質を有することから、様々な分野での応用が試みられている。とくに、その形状及び構造に基づく電気的性質の特異性を利用したカーボンナノチューブを用いた電子素子（以下、本明細書では「カーボンナノチューブ素子」という。）、例えばガスセンサ素子、電子放出素子、カーボンナノチューブ電界効果トランジスタ（以下「カーボンナノチューブＦＥＴ」という。）の開発が強く進められている。

これらのカーボンナノチューブ素子は、カーボンナノチューブに接触して形成される薄膜が欠かせない。例えば、カーボンナノチューブに電気的な接続をとるための電極、あるいはカーボンナノチューブを保護するための薄膜である。以下、ＦＥＴを例に、かかるカーボンナノチューブ素子に用いられる薄膜について説明する。

図９は従来のカーボンナノチューブＦＥＴ断面図であり、カーボンナノチューブとこれを被覆するパッシベーション膜を表している。

図９を参照して、従来のカーボンナノチューブＦＥＴは、上面に酸化膜１ａが形成されたシリコン基板上に、触媒粒子８から一方向に向けて成長されたカーボンナノチューブ２が横たわり、カーボンナノチューブ２の両端にはそれぞれソース及びドレイン電極３となる金属薄膜がカーボンナノチューブ上に堆積されている。さらに、カーボンナノチューブ２及び電極３を覆うパッシベーション膜６が基板１上に堆積され、ゲート絶縁膜を兼ねるパッシベーション膜６上にゲート電極７が設けられている。

この電極３及びパッシベーション膜６は、カーボンナノチューブ２の形成後に堆積される。電極３は金属、例えばスパッタ又は蒸着により形成されたＴｉ／Ａｕからなり、パッシベーション膜６は例えばＣＶＤ法により形成されたＳｉ₃ Ｎ₄ からなる。

しかし、薄膜３（即ち、電極３及びパッシベーション膜６）の堆積は、スパッタ、蒸着、ＣＶＤ又はプラズマを用いた高温プロセスあるいは高エネルギプロセスによりなされるため、カーボンナノチューブ２の表面に薄膜３を堆積する際にカーボンナノチューブ２の構造がしばしば損傷される。その結果、カーボンナノチューブ２の特性、例えば電気的特性が変化してカーボンナノチューブ素子の特性が劣化してしまう。

Ｄａｉｓｕｋｅ Ｋａｍｉｎｉｓｈｉ等は、カーボンナノチューブの損傷が少ない薄膜の堆積方法として、ｎ型カーボンナノチューブＦＥＴが空気に晒されてｐ型カーボンナノチューブＦＥＴに転換されることを防止するためのＳｉ₃ Ｎ₄ 保護膜を、低温で堆積できる触媒ＣＶＤ（Ｃａｔａｌｉｔｉｃ Ｃｈｅｍｌｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する方法を開示している。（例えば非特許文献１を参照。）。

また、公開公報特開２００２−１４０９７９号には、カーボンナノチューブを用いた電子放出素子において、カーボンナノチューブ膜の表面にＡｌ膜を蒸着し、このＡｌ薄膜上に絶縁膜を堆積する方法が開示されている。この方法では、カーボンナノチューブ膜がＡｌ薄膜により保護されるため、その後のプロセスにおけるカーボンナノチューブ膜の酸化やエッチングによる損傷を避けることができる。（例えば特許文献１を参照。）。
特開２００２−１４０９７９号公報 Ｄａｉｓｕｋｅ Ｋａｍｉｎｉｓｈ，ｅｔｃ．， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ．８６，１１３１１５（２００５）

上述したように、従来のカーボンナノチューブを用いた電子素子では、その作製にあたり高温又は高エネルギの堆積工程を用いてカーボンナノチューブ上に薄膜を堆積するため、カーボンナノチューブの損傷による特性劣化を生ずるという問題があった。

また、触媒ＣＶＤ法を用いた薄膜の堆積方法では、比較的低温で堆積できるためカーボンナノチューブの損傷は少ないものの、雰囲気ガスによるエッチングあるいは２００℃以上の堆積温度による損傷を避けることができず、カーボンナノチューブの電気的特性の劣化を十分に抑制することは難しい。

さらに、カーボンナノチューブを蒸着Ａｌ膜で保護して絶縁膜を堆積する方法では、蒸着するＡｌ分子のエネルギが大きくカーボンナノチューブの損傷を防止することは難しい。

本発明は、カーボンナノチューブ表面に薄膜が堆積されたカーボンナノチューブを用いた電子素子において、薄膜の堆積により生ずるカーボンナノチューブの損傷が少ないカーボンナノチューブを用いた電子素子を提供することを目的としている。

上記課題を解決するための本発明の第１構成に係るカーボンナノチューブ素子（カーボンナノチューブを用いた電子素子）は、カーボンナノチューブの表面上に堆積された微粒子からなる微粒子層と、前記微粒子層上に堆積された薄膜とを有する。

即ち、本第１構成では、微粒子層で被覆されたカーボンナノチューブの表面上に、通常のプロセスで堆積された薄膜を有する。この第１構成では、通常のプロセスで薄膜を堆積しても、カーボンナノチューブが微粒子層で保護されるため、カーボンナノチューブが損傷しない。このため、この第１構成のカーボンナノチューブ素子は、薄膜の堆積に起因する素子特性の劣化が小さい。

この微粒子層は、堆積により、即ち微粒子をカーボンナノチューブの表面へ堆積して形成される。このような微粒子の堆積は、ＣＶＤ、蒸着又はプラズマを用いる堆積方法と比較してカーボンナノチューブへ衝突する微粒子が有するエネルギが小さいため、堆積時のカーボンナノチューブの損傷を生じない。

このように、本発明の第１構成のカーボンナノチューブ素子は、微粒子層及び薄膜の堆積工程においてカーボンナノチューブの損傷が小さいため、カーボンナノチューブの特性がそのまま保持されて優れた特性を有する電子素子となる。

微粒子層を構成する微粒子は、平均直径が５０ｎｍ以下であることが好ましい。この独立した微粒子からなる微粒子層は、各微粒子がカーボンナノチューブ表面に付着するのみで、カーボンナノチューブの表面に問題となる程の物理的及び化学的な損傷を与えない。しかし、平均粒径が５０ｎｍを超えると、通常の直径が０．４〜１００ｎｍのカーボンナノチューブを均一に被覆することが困難になり、その結果その上に薄膜を堆積する際にカーボンナノチューブを損傷するおそれが大きいからである。

また、微粒子の直径分布の幾何標準偏差が２．０以下であることが好ましい。微粒子の直径が揃っているほど、微粒子がカーボンナノチューブ表面を均一に被覆しやすいからである。

上述した微粒子の材料は、カーボンナノチューブ表面に付着したときカーボンナノチューブを損傷する物質でなければ、とくに制限されない。例えば、金属等の導電性の物質を用いることもできるし、無機又は有機の絶縁性物質を用いることもできる。さらに、微粒子の材料を選択して、カーボンナノチューブの特性を制御することもできる。

このような微粒子層は、気相反応で製造された微粒子をノズルから吹きつけてカーボンナノチューブ表面に堆積させることで形成することができる。また、液相反応で製造された微粒子を例えばスピンコートで塗布してカーボンナノチューブ表面に堆積することで形成することもできる。これらの堆積法は、ＣＶＤ法、蒸着法及びプラズマを用いた堆積法に比べて微粒子の持つエネルギが小さく、カーボンナノチューブに堆積してもカーボンナノチューブの損傷を実用上発生させない。さらに、微粒子を堆積前にアニールして歪みを除去することが、微粒子の活性を小さくしカーボンナノチューブとの反応を抑制する観点から好ましい。

上記第１構成の薄膜を、上述した微粒子層により構成することもできる。即ち、薄膜に代えて、微粒子層を薄膜を代替するに必要な厚さまで堆積する。この構成では、微粒子層と薄膜とを１工程で形成することができる。

なお、本第１構成の薄膜は、例えばカーボンナノチューブをチャネルとして用いるカーボンナノチューブＦＥＴのパッシベーション膜又はゲート絶縁膜であってもよい。また、カーボンナノチューブを用いる電子素子の、カーボンナノチューブに電気的接続をとるための電極とすることもできる。

本発明によれば、カーボンナノチューブと薄膜との間に微粒子の堆積により形成された微粒子層が挿入されているため、薄膜形成時にカーボンナノチューブが微粒子層で保護されてカーボンナノチューブの損傷が回避されるので、薄膜の形成に起因する特性劣化が小さなカーボンナノチューブを用いた電子素子を提供することができる。

本発明の第１実施形態は、基板をゲート電極とするカーボンナノチューブＦＥＴに関する。

図１は本発明の第１実施形態のカーボンナノチューブＦＥＴ断面図であり、カーボンナノチューブの軸に沿う垂直断面を表している。

第１実施形態のカーボンナノチューブＦＥＴは、シリコン基板１の表面に形成された熱酸化膜１ａ上に、カーボンナノチューブ２が配置されその両端に接続する電極３が形成されている。カーボンナノチューブ２の表面には微粒子４からなる微粒子層５が設けられ、この微粒子層５を介してシリコン酸化膜、シリコン窒化膜又は有機絶縁膜等からなるパッシベーション膜６が形成されている。

かかるカーボンナノチューブ２をパッシベーション膜６で被覆した構造は、カーボンナノチューブＦＥＴの他にも、センサや量子効果素子等を含む多くのカーボンナノチューブ素子で一般的に使用されているもので、例えばパッシベーション膜６に開口を設けてカーボンナノチューブ２を開口に表出した電子放出素子が知られている。本第１実施形態は、これらのカーボンナノチューブ素子の最終構造又は製造途中の構造として適用することができる。

以下、第１実施形態のカーボンナノチューブＦＥＴの製造方法を説明する。

図２は本発明の第１実施形態で使用した微粒子堆積装置の構成図であり、微粒子堆積装置の主要な構成を表している。

まず、図１を参照して、シリコン基板１の表面を熱酸化して基板１上面に厚さ５０ｎｍの酸化膜１ａを形成する。ついで、酸化膜１ａ上にカーボンナノチューブ２を配置し、その両端にＴｉ／Ａｕ電極３を形成する。

カーボンナノチューブ２は、周知のカーボンナノチューブの製造方法、例えばアーク放電法、レーザアブレーション法又はＣＶＤ法を用いて予め製造されていたものを基板１上に配置してもよく、後述する第２実施形態と同様に触媒を用いて直接基板１上に形成してもよい。電極３は、カーボンナノチューブ２が配置された基板１上に、フォトリソグラフィを用いて電極３形成領域を画定する開口を有するレジストマスクを形成し、スパッタ又は蒸着によりＴｉ／Ａｕ膜を堆積後、リフトオフして形成した。

次いで、電極３を覆い、カーボンナノチューブ２を表出するレジストマスクを形成する。そして、図２を参照して、このレジストマスクが形成された基板１を微粒子堆積装置の堆積室１０内の保持台１１上に載置し、基板１上にシリコン酸化物の微粒子４を堆積した。

微粒子４の堆積は、レーザアブレーション法により形成された微粒子４を、微分型静電分級器２０（ＤＭＡ：ｄｉｆｆｅｒｅｎｔｉａｌ Ｍｏｂｉｌｉｔｙ Ａｎａｌｙｚｅｒ）を用いて分級し、分級された微粒子４を気流に乗せて基板１上に運ぶことでなされた。

まず、シリコン酸化物からなるターゲット２４を微粒子発生室３０内に配置する。微粒子発生室３０は、圧力を１３００Ｐａに保持され、１ｓｌｐｍ（スタンダードリッター毎分）のＨｅがキャリアガス３１として流入されている。次いで、レーザ光源２３から出射されるＮｄ：ＹＡＧレーザの２倍高調波からなる繰り返し周波数２０Ｈｚのパルスレーザ光２３ａをターゲット２４に照射し、ターゲット２４の表面を蒸発させてシリコン酸化物の蒸気を生成する。この蒸気はキャリアガス３１により冷却されてシリコン酸化物からなる微粒子４となり、キャリアガス３１の流れに乗って飛行方向４ａに移動し管２２内に運ばれる。

管２２内に運ばれた微粒子４は、管２２を炉芯管とする管状熱処理炉２１により１０００℃でアニールされる。

次いで、微粒子４はキャリアガス３１と共に微分型静電分級器２０に送られ、分級される。これにより、微粒子４は直径３ｎｍ±１０％（幾何標準偏差１．１）に分級されサイズが揃えられる。

次いで、分級された微粒子４は、キャリアガス３１と共にノズル１２を通して堆積室１０へ供給される。堆積室１０内は、排気管１３から真空排気されて１２００Ｐａに保持されている。ノズル１２の先端（下端）は、基板１から１０ｍｍ上方に位置しており、ノズル１２から堆積室１０へ供給された微粒子４は、ノズル１２から流出するキャリアガス３１の流れに乗って基板１上に運ばれ堆積する。

図３は本発明の第１実施形態でカーボンナノチューブ表面に堆積した微粒子を表す図であり、上述した微分型静電分級器２０で分級された微粒子４がノズル１２から流出するキャリアガス３１の流れに乗って基板１上に運ばれ堆積した状態を表している。なお図３中の円内はその左側の図のカーボンナノチューブの一部を模式的に描いた図である。図３を参照して、微粒子４はカーボンナノチューブの表面に一様に付着している。

このようにノズル１２から流出するキャリアガス３１の流れに乗って拡散又は慣性衝突により基板１上に運ばれた微粒子４は、室温の熱エネルギあるいはガス速度に依存した比較的低い運動エネルギしか有しない。このため、微粒子４がカーボンナノチューブ２表面に堆積しても、カーボンナノチューブ２の特性劣化が問題となるほど大きな損傷は発生しない。

次いで、基板１上に形成されているレジストマスクをリフトオフして、レジストマスク上に堆積した微粒子４を除去し、レジストマスクの開口に表出するカーボンナノチューブ２の表面及び基板１の表面に堆積した微粒子４を残し、この微粒子からなる微粒子層５を形成する。この微粒子層５は、一層又は数層の微粒子４からなる層とすることが、確実にかつ均一にカーボンナノチューブ２を微粒子層５により被覆し、かつ、堆積速度が遅い微粒子層５の形成を短時間で終了するという観点から好ましい。さらに、一層以下、即ちカーボンナノチューブ２の表面の一部が微粒子層５で覆われていない場合であっても、その被覆されていない表面の面積の割合が小さく重大な特性の劣化を生じない限り用いることもできる。

次いで、再び図１を参照して、カーボンナノチューブ２及び電極３を被覆する絶縁膜を形成し、パターニングして絶縁膜からなるパッシベーション膜６を形成することで、カーボンナノチューブＦＥＴが製造される。

上述した第１実施形態のパッシベーション膜６となる絶縁膜は、例えばＴＥＯＳ等のシリコン酸化物、シリコン窒化物、又はＰＭＭＡ等のポリマーを用いることができ、これらは通常の絶縁膜の堆積方法、例えばＣＶＤ法、プラズマＣＶＤ、スパッタ又は蒸着により堆積される。

このようにパッシベーション膜６を高エネルギプロセスを含む通常の堆積方法を用いて堆積しても、カーボンナノチューブ２の表面は微粒子層５により保護されているので、カーボンナノチューブ２の損傷は極めて少ない。

また、上述した第１実施形態では、微粒子４の堆積はキャリアガス３１中に微粒子４を生成し、この微粒子４をキャリアガス３１の流れに乗せて基板１上に運び堆積した。これに代えて、微粒子を液相中に生成し、微粒子が分散した液をスピンコート法により基板上に塗布し、乾燥することで微粒子を堆積してもよい。

本発明の第２実施形態は、カーボンナノチューブをチャネルとしパッシベーション膜をゲート絶縁物としてその上にゲート電極が形成されたカーボンナノチューブＦＥＴに関する。

図４は本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程図である。図５〜図７は本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程断面図（その１）〜（その３）であり、製造工程途中のカーボンナノチューブＦＥＴの断面を表している。

本第２実施形態に係るカーボンナノチューブＦＥＴの製造工程は、図４及び図５（ａ）を参照して、まず、工程Ｓ１では、シリコン基板１の表面に厚さ５０ｎｍの熱酸化膜１ａを形成する。なお、この酸化膜１ａを、熱酸化又はＣＶＤ法により厚く例えば１０００ｎｍに形成することで、基板１電位に影響されないＦＥＴを形成することもできる。

次いで、工程Ｓ２では、形成されるべきカーボンナノチューブ２の延長上であってカーボンナノチューブＦＥＴが形成されるＦＥＴ形成領域１ｂの外側に、ＦＥＴ形成領域１ｂを挟み一対の電場印加用電極４１を形成する。

次いで、工程Ｓ３では、ＦＥＴ形成領域１ｂ内に触媒薄膜８ａを形成する。触媒薄膜８ａは、カーボンナノチューブ２の成長開始点となるもので、例えば厚さ１ｎｍのＦｅ薄膜を蒸着し、これをフォトリソグラフィーを用いてパターニングすることで形成される。

次いで、工程４では、図５（ｂ）を参照して、一対の電場印加用電極４１間に２Ｖ／μｍの電場を発生する電圧を印加しつつ、カーボンナノチューブ２を成長させた。カーボンナノチューブ２の成長は、アセチレン分率が１０％のアセチレンとアルゴンとの混合ガスを原料ガスとするホットフィラメントＣＶＤ法により行なった。この原料ガスをさらに水素で希釈した雰囲気中で、圧力１００Ｐａの減圧下で成長した。フィラメントは基板１の上方６ｍｍの位置に置かれ、フィラメント温度は１０００℃であった。また、基板１温度はほぼ５９０℃とした。

基板１温度の上昇に伴い、触媒薄膜８ａは複数個の触媒粒子８に分離する。その後、触媒粒子８の一つから印加された電場に沿って、即ち、基板１表面を電場印加用電極４１を結ぶ直線に沿ってカーボンナノチューブ２が成長した。この条件で４０分間、ホットフィラメントＣＶＤ法によるカーボンナノチューブ２の成長を継続して、必要な長さのカーボンナノチューブ２を成長させた。

次いで、工程５では、図６（ｃ）を参照して、ソース・ドレイン電極となる電極３をカーボンナノチューブ２の両端に形成する。この電極３は、基板１上にフォトリソグラフィーによりレジストパターンを形成した上に、厚さ１００ｎｍのＰｔ膜をスパッタにより堆積し、その後レジストパターンをリフトオフして形成された。

次いで、工程６では、図６（ｄ）を参照して、カーボンナノチューブ２の表面にシリコン酸化物からなる微粒子４を堆積し、微粒子４からなる微粒子層５を形成した。微粒子４の生成アニール及び堆積方法は、既述の本発明の第１実施形態での微粒子の堆積方法と生成、アニール及び堆積条件を含めて同様とした。なお、本第２の実施形態では、第１実施形態と同様にレジストマスク上に微粒子４を堆積してリフトオフし、微粒子層５をカーボンナノチューブ２及びその周辺に表出する基板１上に形成し、電極３上に絶縁性の微粒子層５が形成されないようにしている。しかし、電極３上に微粒子層５が形成されてもよい場合は、レジストマスクを用いずに基板１全面に微粒子層５を堆積してもよい。

次いで、工程Ｓ７では、図７（ｅ）を参照して、プラズマＣＶＤ法により基板１全面に厚さ１００ｎｍのＴＥＯＳ酸化膜からなるパッシベーション膜６を堆積した。基板１温度は２５０℃である。微粒子層５がない従来のカーボンナノチューブＦＥＴでは、このような酸化雰囲気でのプラズマ照射によりカーボンナノチューブ２が損傷してＦＥＴ特性が劣化するのに対して、本第２実施形態ではカーボンナノチューブ２の損傷又はＦＥＴ特性の劣化は観測されなかった。

次いで、工程７（ｆ）では、パッシベーション膜６上にゲート電極７を形成し、さらにパッシベーション膜６に開設されたビヤホールを介して電極３から引き出し配線を形成する。以上の工程を経て、基板１及びゲート電極７を制御電極とするカーボンナノチューブＦＥＴが製造される。

上述した第２実施形態において、パッシベーション膜６を窒化シリコン又はＰＭＭＡ等のポリマーとしてよいこと、パッシベーション膜６を微粒子層５から構成してよいことは第１実施形態と同様である。また、第２実施形態のカーボンナノチューブＦＥＴの酸化膜１ａを厚くし又は基板１電位を一定にして、いわゆるトップゲート型のＦＥＴとして構成することもできる。

本発明の第３実施形態は、カーボンナノチューブに接触して被覆する電極が設けられたカーボンナノチューブ素子に関する。

図８は本発明の第３実施形態のカーボンナノチューブ素子断面図であり、カーボンナノチューブに沿う垂直断面を表している。

本第３実施形態に係るカーボンナノチューブ素子は、図８を参照して、カーボンナノチューブ２の両端に、カーボンナノチューブ２の端部を被覆する電極３が設けられている。そして、カーボンナノチューブ２と電極３との界面に導電性の微粒子４からなる微粒子層５が挿入されている。他の構成は、図６（ｃ）に示す第２実施形態のカーボンナノチューブＦＥＴの製造途中の構造と同様である。なお、図６（ｃ）にある電極印加用電極４１は図８では省略されている。

第３実施形態のカーボンナノチューブ素子の製造では、まず、シリコン基板１表面に形成された酸化膜１ａ上に触媒ＣＶＤ法によりカーボンナノチューブ２を形成する。次いで、リフトオフを用いて電極３形成領域にＰｔ微粒子４を堆積し、カーボンナノチューブ２の端部を被覆する導電性の微粒子層５を形成する。Ｐｔ微粒子４はレーザアブレーション法により生成した。次いで、スパッタによりＰｔ薄膜を堆積し、この薄膜をリフトオフして電極３を形成した。これにより、カーボンナノチューブ２の両端に電極３を備えたカーボンナノチューブ素子が製造された。

本第３実施形態のカーボンナノチューブ素子は、電極３材料をカーボンナノチューブ２表面に堆積するとき、カーボンナノチューブ２の表面が微粒子層５により被覆されているためカーボンナノチューブ２を損傷しない。このため、本実施形態のカーボンナノチューブ素子をセンサ、電子放出素子等に用いて、電気的特性及び他の物理的特性が優れたカーボンナノチューブ素子を実現することができる。

上述の第３実施形態においては、Ｐｔ電極３とＰｔ微粒子が用いられた。しかし、これに限らず、一般に金属電極３と導電性微粒子４、例えば金属微粒子４とを組合せることができる。このとき、電極３微粒子４の材料が同一である必要はなく、異なる材料の組合せであっても差し支えない。

本発明は、カーボンナノチューブを用いた電子素子に適用することで、カーボンナノチューブＦＥＴ等のカーボンナノチューブ素子の特性を向上することができる。

本発明の第１実施形態のカーボンナノチューブＦＥＴ断面図 本発明の第１実施形態で使用した微粒子堆積装置の構成図 本発明の第１実施形態でカーボンナノチューブ表面に堆積した微粒子を表す図。 本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程図 本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程断面図（その１） 本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程断面図（その２） 本発明の第２実施形態のカーボンナノチューブＦＥＴの製造工程断面図（その３） 本発明の第３実施形態のカーボンナノチューブ素子断面図 従来のカーボンナノチューブＦＥＴ断面図

符号の説明

１ 基板
１ａ 酸化膜
１ｂ ＦＥＴ形成領域
２ カーボンナノチューブ
３ 電極
４ 微粒子
４ａ 飛行方向
５ 微粒子層
６ パッシベーション膜
７ ゲート電極
８ 触媒粒子
８ａ 触媒薄膜
１０ 堆積室
１１ 保持台
１１ａ 移動方向
１２ ノズル
１３ 排気管
２０ 微分型静電分級器
２１ 熱処理炉
２２ 管
２３ レーザ光源
２３ａ レーザ光
２４ ターゲット
３０ 微粒子発生室
３１ キャリアガス
４１ 電場印加用電極

Claims (4)

1. 直径が１００ｎｍ以下のカーボンナノチューブと、
   前記カーボンナノチューブの表面上に堆積された平均直径が５０ｎｍ以下の微粒子からなる微粒子層と、
   前記微粒子層上に堆積された薄膜とを有することを特徴とするカーボンナノチューブを用いた電子素子。
2. 前記微粒子は、直径分布の幾何標準偏差が２．０以下の微粒子からなることを特徴とする請求項１のカーボンナノチューブを用いた電子素子。
3. 前記薄膜は、前記カーボンナノチューブのパッシベーション膜又は前記カーボンナノチューブに接触する電極を含む
   ことを特徴とする請求項１又は２に記載のカーボンナノチューブを用いた電子素子。
4. 基板上に直径が１００ｎｍ以下のカーボンナノチューブを配置する工程と、
   平均直径が５０ｎｍ以下の微粒子を生成する工程と、
   生成された前記微粒子を分級する工程と、
   前記カーボンナノチューブの表面に分級された前記微粒子を堆積する工程と、
   前記微粒子が堆積したカーボンナノチューブ上に、薄膜を堆積する工程とを有するカーボンナノチューブを用いた電子素子の製造方法。

Images