[go: up one dir, main page]

JP4992710B2 - Ｍｏｓトランジスタ及びその製造方法 - Google Patents

Ｍｏｓトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4992710B2
JP4992710B2 JP2007507949A JP2007507949A JP4992710B2 JP 4992710 B2 JP4992710 B2 JP 4992710B2 JP 2007507949 A JP2007507949 A JP 2007507949A JP 2007507949 A JP2007507949 A JP 2007507949A JP 4992710 B2 JP4992710 B2 JP 4992710B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
interface
mos transistor
fixed charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007507949A
Other languages
English (en)
Other versions
JPWO2006097977A1 (ja
Inventor
昌司 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2006097977A1 publication Critical patent/JPWO2006097977A1/ja
Application granted granted Critical
Publication of JP4992710B2 publication Critical patent/JP4992710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23D—EDIBLE OILS OR FATS, e.g. MARGARINES, SHORTENINGS OR COOKING OILS
    • A23D9/00—Other edible oils or fats, e.g. shortenings or cooking oils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23B—PRESERVATION OF FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES; CHEMICAL RIPENING OF FRUIT OR VEGETABLES
    • A23B20/00—Preservation of edible oils or fats
    • A23B20/30—Preservation of other edible oils or fats, e.g. shortenings or cooking oils
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11B—PRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B5/00—Preserving by using additives, e.g. anti-oxidants
    • C11B5/0021—Preserving by using additives, e.g. anti-oxidants containing oxygen
    • C11B5/0035—Phenols; Their halogenated and aminated derivates, their salts, their esters with carboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11B—PRODUCING, e.g. BY PRESSING RAW MATERIALS OR BY EXTRACTION FROM WASTE MATERIALS, REFINING OR PRESERVING FATS, FATTY SUBSTANCES, e.g. LANOLIN, FATTY OILS OR WAXES; ESSENTIAL OILS; PERFUMES
    • C11B5/00—Preserving by using additives, e.g. anti-oxidants
    • C11B5/0092—Mixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wood Science & Technology (AREA)
  • Toxicology (AREA)
  • Polymers & Plastics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Food Science & Technology (AREA)
  • Emergency Medicine (AREA)
  • Zoology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に格子定数が異なる２種類の半導体層を積層してなるヘテロ接合構造を有するＭＩＳ型トランジスタの高速化・低消費電力化に関するものである。
これまで追求されてきた、シリコン（Ｓｉ）で代表される単一半導体によるスケーリング則に従ってのＭＩＳ型トランスタの微細化・高速化は、限界にきつつある。これをブレークスルーする手段としてチャネル材料の物性を変える手段、特に格子定数の異なる層を導入することで積層結晶に歪みを加えてチャネルを形成し、キャリアの移動度を向上させた、ヘテロ接合構造を有するＭＯＳトランジスタの開発が活発になっている（例えば、非特許文献１）。
こういった、Ｓｉ層にこれより大きい格子定数を持つシリコンゲルマニウム（ＳｉＧｅ）層を導入した歪み構造のＭＯＳトランジスタの模式的な断面図を図１に示す。この歪みＳｉＧｅ構造ＭＯＳトランジスタは、Ｓｉ基板１０１上にＳｉＧｅ層１０２をエピタキシャル成長させ、次いでゲート絶縁膜を形成するためのキャップ膜となるＳｉ層１０３が順次積層されてなる半導体膜１１１が形成され、半導体膜１１１上にゲート絶縁膜１０４を介してゲート電極１０５が形成されている。そしてゲート電極１０５の側壁には半導体膜１１１の表面の一部をも覆うように側壁絶縁膜１０８が形成される。ゲート電極１０５の両側の半導体膜１１１には不純物が導入され、エクステンション領域１０６とソース／ドレイン領域１０７がチャネル領域を画成するように形成され、チャネル領域に圧縮歪みを導入して構成されている。
このような構成のｐ型ＭＯＳトランジスタでは、圧縮歪みをもつＳｉＧｅ層１０２が正孔チャネル層を形成することで正孔の移動度を大きく向上でき、駆動電流を増大できる。
またｎ型ＭＯＳトランジスタはＳｉ層１０３とＳｉＧｅ層１０２とが低電界のエレクトロンチャネル層として動作する。
Sophie Verdonckt-Vandebroek et al,"SiGe-Channel Heterojunctionp-MOSFET`s", IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.41,p.90(1994)
発明が解決しようとする課題
Ｓｉ層にこれより大きい格子定数を持つＳｉＧｅ層を導入した歪み構造のＭＯＳトランジスタにおいて、通常、図１に示す様に、ＳｉＧｅ層１０２とゲート絶縁膜１０４との間にキャップ膜となるＳｉ層１０３が形成される。このＳｉ層１０３は、ゲート絶縁膜１０４とＳｉＧｅ層１０２とが直接接するとゲート絶縁膜１０４の界面にゲルマニウム（Ｇｅ）に起因する界面準位や固定電荷が増加する現象を回避するために挿入される。Ｇｅに起因する界面準位や固定電荷（負電荷）の形成は、このＭＯＳ構造デバイスにおけるフラットバンド電圧Ｖｆｂのシフト、すなわち、Ｖｆｂの絶対値が大きい方にシフトさせることが知られており、キャップ膜としてのＳｉ層１０３の導入によりフラットバンド電圧Ｖｆｂのシフトが回避されることが従来述べられている（例えば、特許文献１）。
この拡散Ｇｅに起因する界面近傍の負電荷によって生じるフラットバンド電圧Ｖｆｂの絶対値が大きい方へのシフトは、しきい値電圧Ｖｔｈを絶対値が小さいほうにシフトさせることを引き起こすことになり、トランジスタ特性低下、歩留まり低下を招く。
われわれの知見では、しかし、このＳｉ層１０３の特に５ｎｍ程度以下と薄い膜厚の場合、キャップ層の導入のみでは、フラットバンド電圧Ｖｆｂのシフトの回避はできない。ＭＯＳトランジスタ形成のための熱プロセスの実施により、ＳｉＧｅ層のＧｅがＳｉ層１０３内を拡散し、Ｓｉ層１０３とゲート絶縁膜１０４の界面近傍に負の固定電荷が形成され、この結果、フラットバンド電圧Ｖｆｂの絶対値が大きい方へのシフトし、しきい値電圧Ｖｔｈを絶対値が小さいほうにシフトする問題があることが解った。
つまりｐ型ＭＯＳトランジスタでは、しきい値電圧を小さくしオフ電流を増大させ、ｎ型ＭＯＳトランジスタでは、逆にしきい値電圧を大きい方にシフトさせ、低電圧で十分な駆動電流を得ることが不可能になる、といった不具合が生じる。
こういった現象に対処するために、例えば、ｐ型ＭＯＳトランジスタでのオフ電流の増大を緩和させることを目的に、しきい値電圧を高く調整する方法がある。このためにはチャネル領域の不純物濃度を増加させる方法が考えられる。しかし、この方法は、チャネル領域の垂直電界を増大させ、キャリアの移動度が劣化するという問題が発生する。この様子を図２に示す。図２は、横軸をチャネル領域の垂直電界、縦軸を移動度としたときの、ｐ型およびｎ型ＭＯＳトランジスタにおける特性の計算結果を示す。この図から明らかなように、ｐ型およびｎ型のいずれの場合も、垂直電界の増加とともに移動度が減少することがわかる。こういった現象に加え、図１に示した歪みＳｉＧｅ構造ｐ型ＭＯＳトランジスタにおいては、低電界領域では早い移動度を有する歪みＳｉＧｅ層の正孔に加え、チャネル領域の電界増大に伴い、キャップ層であるＳｉ層及びその近傍において遅い移動度を有する正孔が誘起される、いわゆる並列チャネルが生じる。そして更なる電界増大に従って、この遅い移動度の正孔が相対的に多くなり、平均的なキャリア移動度がより劣化するといった問題も生じる。
歪みＳｉＧｅ構造ｐ型ＭＯＳトランジスタにおいて、上記の様な、キャップＳｉ層に遅い移動度を有する正孔が誘起されるのを回避する方法として、キャップＳｉ層の幅をゲート絶縁膜の幅に自己整合的にカットする方法が提案されている（特許文献１）。しかしこの方法は、ゲート絶縁膜のエッジ部分からの空乏化が生じるために寄生抵抗が大きくなり、この結果駆動電流の劣化を伴うこととなり、好ましくない。
また、歪みＳｉＧｅ構造ｎ型ＭＯＳトランジスタにおいて、しきい値電圧の増大を抑制するために、キャップＳｉ層に関して通常は低濃度のｎ型不純物Ｓｉ層が形成されるのに対して、ｐ型不純物Ｓｉ層を形成することが提案されている（特許文献２）。
しかしこの方法は、キャップＳｉ層をｐ型にするため、この層中で負の電荷が生じ、フラットバンド電圧を、そしてＭＯＳトランジスタのしきい値電圧を正にシフトさせる。そのためにＳｉバッファ層（ＳｉＧｅ層直下のＳｉ基板）、ＳｉＧｅチャネル中のｎ型不純物を増やすことによりしきい値電圧を抑制することで対処するが、これは上記のように垂直電界の増加を招き、結果としてキャリア移動度を劣化を生じるという同じ問題に直面する。
以上のように、Ｇｅの拡散によるゲート絶縁膜１０４とＳｉ層１０３界面に負の固定電荷が発生するといった問題に対しては、これまで有効な解決方法が無かった。
本発明の課題は、歪みＳｉＧｅ構造ＭＯＳトランジスタにおいて、上記の負の固定電荷の誘起に対する有効な対処がなされた半導体装置及びその製造方法、さらに、この歪みＳｉＧｅ構造ＭＯＳトランジスタの積層構造の各界面ないしはその近傍に、負の固定電荷のみならず正の固定電荷を意図的に制御・導入することによって、低消費電力化、高駆動電流化、そして低移動度への移行の抑制化を実現した半導体装置及びその製造方法を提供することにある。
特開平１０−２８４７２２ 特開２００２−３７３９８５ 課題を解決するための手段 上記課題は、第１の半導体層上に、前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層と、前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層と、絶縁層とが順次積層され、かつ前記第３の半導体層と前記絶縁層の界面ないしその近傍に導入された負の固定電荷が、前記第３の半導体層と前絶縁層の界面ないしその近傍へ正の固定電荷を導入することにより中和されていることを特徴とする半導体装置により解決される。
また、上記課題は、第１の半導体層上に、前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層と、前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層と、絶縁層とが順次積層され、かつ前記第１の半導体層と前記第２の半導体層の界面ないしその近傍に正の固定電荷の導入と、前記第２の半導体層と前記第３の半導体層の界面ないしその近傍に負の固定電荷の導入と、前記第３の半導体層と前記絶縁層の界面ないしその近傍に正の電荷の導入と、前記の電荷の総和を正の値に制御することとにより、しきい値電圧制御と移動度の低下を抑制するようにしたことを特徴とする半導体装置により解決される。
また、上記課題は、第１の半導体層上に、前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層を形成する工程と、前記第２の半導体層上に前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層を形成する工程と、前記第３の半導体層上に絶縁層を形成して、前記第３の半導体層と前記絶縁層の界面ないしその近傍に負の固定電荷が導入された半導体積層構造を形成する工程と、前記半導体積層構造の前記第３の半導体層と前記絶縁層の界面ないしその近傍へ正の固定電子を導入して前記負の固定電荷を中和する工程とを有することを特徴とする半導体装置の製造方法により解決される。
また、上記課題は、第１の半導体層上に、前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層を形成する工程と、前記第２の半導体層上に前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層を形成する工程と、前記第３の半導体層上に絶縁層を形成して半導体積層構造を形成する工程と、前記半導体積層構造の前記第１の半導体層と前記第２の半導体層の界面ないしその近傍に第１の正の固定電荷を導入する工程と、前記第２の半導体層と前記第３の半導体層の界面ないしその近傍に負の固定電荷を導入する工程と、前記第３の半導体層と前記絶縁層の界面ないしその近傍に第２の正の電荷の導入を導入する工程と、かつ前記第１の正の固定電荷、前記第２の正の固定電荷および前記負の固定電荷の総和が正の値とするように制御をする工程とを有することを特徴とする半導体装置の製造方法により解決される。
以上の通り、本発明によれば、例えば、歪みＳｉＧｅ構造ＭＯＳトランジスタにおいて、Ｇｅの拡散によって、Ｓｉキャップ層とゲート絶縁膜の界面ないしその近傍に形成された負の固定電荷を、ＮＯガスアニール処理により窒素原子を導入することでＳｉキャップ層と絶縁膜の界面ないしその近傍に正の固定電荷を誘起させ、これによって負の固定電荷を中和させる。その結果、ｐ型ＭＯＳトランジスタの場合、負の固定電荷により、しきい値電圧Ｖｔｈが（絶対値で）小さい方にシフトしていたものが、補正されて、大きい方にシフトする（戻る）ようにし、オフ電流の低減化が可能となるといった効果を得ることができる。またｎ型ＭＯＳトランジスタの場合、しきい値電圧Ｖｔｈが小さい方にシフトする（戻る）ようになり、低電圧動作が可能となるといった効果を得ることができる。
また、本発明によれば、歪みＳｉＧｅ構造ＭＯＳトランジスタにおいて、ＮＯガスアニールによりＳｉ基板とＳｉＧｅ層の界面ないしその近傍に正の固定電荷を導入し、ＳｉＧｅ層とＳｉキャップ層の界面ないしその近傍にＧｅの拡散現象により、負の固定電荷を導入し、ＮＯガスアニールによりＳｉキャップ層とゲート絶縁膜の界面ないしその近傍に正の固定電荷を導入し、トータルの電荷を正になるように制御することによって、例えば、ｐ型、ｎ型のいずれのＭＯＳトランジスタにおいて、しきい値電圧Ｖｔｈの制御によってリーク電流の低減化とともに、通常、ゲート電圧が大きくなったときに生じやすいチャネル領域における並列チャネルの形成による移動度に劣化を抑制することが可能となるといった効果を得ることができる。
歪みＳｉＧｅ構造ＭＯＳトランジスタを示す断面図 ＭＯＳトランジスタにおける垂直電界強度と移動度の関係を示す図 本発明の第１の実施形態による半導体装置の製造方法を示す工程断面図 本発明の第１の実施形態によるフラットバンド電圧Ｖｆｂとしきい値電圧Ｖｔｈの変化を説明する図 本発明の第１の実施形態による半導体装置の製造方法を説明するためのフラットバンド電圧におけるエネルギーバンド構造図 本発明の第２の実施形態による半導体装置の製造方法を説明するためのフラットバンド電圧におけるエネルギーバンド構造図 本発明の第２の実施形態による半導体装置の製造方法を示す工程断面図（その１） 本発明の第２の実施形態による半導体装置の製造方法を示す工程断面図（その２） 本発明の第２の実施形態による半導体装置の製造方法を示す工程断面図（その３） 本発明の第２の実施形態による半導体装置の製造方法を示す工程断面図（その４）
第１の実施形態
本発明の第１実施形態になる半導体装置及びその製造方法を、図３ないし図５を用いて説明する。
図３は、本発明の半導体装置の第１の実施形態における主要な積層半導体構造に関する作製工程を模式的に示す断面図である。以後ｐ型ＭＯＳ構造における形成例により説明するが、半導体層中の添加不純物を反対の導電型に変えることによりｎ型ＭＯＳ構造においても同様な効果を得ることができる。図３Ａに示すように、例えば、しきい値電圧Ｖｔｈを制御すべく、砒素（Ａｓ）が１×１０18／ｃｍ3ドープされたｎ型Ｓｉ基板２０１上に、ＣＶＤ（Chemical Vapor Deposition）法によりエピタキシャル成長した厚さ１５ｎｍ、Ｇｅ含有率２０％のｎ型ＳｉＧｅ層２０２が形成され、さらにその上にエピタキシャル成長したＳｉキャップ層２０３が例えば５ｎｍの厚さで形成する。
続いて、図３Ｂに示すようにＳｉキャップ層２０３上にゲート絶縁膜となるシリコンの酸窒化膜（ＳｉＯＮ膜）２０４を膜厚１．５ｎｍ程度形成する。このときＳｉキャップ層は比較的薄いことと、酸窒化膜の酸化熱により、ＳｉＧｅ層２０２中のＧｅが酸窒化膜２０４とＳｉキャップ層２０３との界面及び近傍に拡散し、この界面ないしその近傍に負の固定電荷を生じる。
次いで、図３Ｃに示すように、これを、例えば、温度１０００℃で、１０秒の酸化窒素（ＮＯ）ガスアニールを行って、窒素原子を表面から導入させ、正の固定電荷をＳｉキャップ層２０３と酸窒化膜２０４の界面及びその近傍に生ぜしめる。この工程によって先に誘起していた負の固定電荷を中和させることが可能となる。
図４は、スプリットＣ−Ｖ法によって得た、上記の中和の効果を示す測定結果である。本図は横軸にゲート電圧、縦軸に上記試料の正規化した容量をとり、作成試料の測定結果を示したものである。
この測定結果により、しきい値電圧Ｖｔｈ（Ａで示す曲線ａ−１及び曲線ａ−２）とフラットバンド電圧Ｖｆｂ（Ｂで示す曲線ｂ−１及び曲線ｂ−２）の変化を知ることができる。図中曲線ａ−１、曲線ｂ−１は、図３Ｂの酸窒化膜形成時のもので、曲線ａ−２、曲線ｂ−２は図３ＣのＮＯガスアニール後におけるものである。
これから明らかのように、Ｇｅの拡散によって生じた酸窒化膜２０４とＳｉキャップ層２０３の界面の負の固定電荷によってフラットバンド電圧Ｖｆｂが曲線ｂ−１に示されているように絶対値が大きい方にシフトしていて、しきい値電圧Ｖｔｈが曲線ａ−１示されているように絶対値が小さい方にシフトしていたのに対し、ＮＯアニールの結果、前記のＳｉキャップ層２０３と酸窒化膜２０４の界面ないしその近傍に正の固定電荷が形成されたことによって、負の固定電荷が中和され、曲線ｂ−２、ａ−２に示されるようにいずれも元に戻る方向へのシフト（この場合、およそ、−１００ｍＶシフト）、つまりフラットバンド電圧Ｖｆｂは絶対値が小さい方向に、しきい値電圧Ｖｔｈが絶対値が大きい方にシフト（この場合、およそ、−２５０ｍＶシフト）すること、つまりＧｅ拡散による負固定電荷発生に伴うしきい値シフトが、チャネル領域の不純物濃度の増加処置などを行うことなく、補正されたことが解る。
図５は、上記のＭＯＳ構造（ｐ型ＭＯＳＦＥＴ）に関して、固定電荷導入時の変化の様子を、フラットバンド電圧Ｖｆｂにおけるエネルギーバンド構造によって説明するための図である。すなわち、図５Ａに、Ｓｉ基板２０１（ｎ型Ｓｉ基板）上に、格子定数の大きいＳｉＧｅ層２０２がヘテロ接合され、その上のＳｉキャップ層２０３が形成され、その上にゲート絶縁膜である酸窒化膜２０４が形成されているときのエネルギーバンド構造を示す。図中、Ｅｃは伝導帯端、Ｅｖは価電子帯端、Ｅｆはフェルミ準位であり、ＳｉＧｅ層２０２は価電子帯端側にオフセットを有し、バンドギャップはＳｉのそれと比べ狭くなっている。このとき矢印で示すＶｆｂ−１の値に相当する負のフラットバンド電圧をゲートに印加することでバンドがフラットになることを示している。
この構成において、酸窒化膜２０４とＳｉキャップ層２０３の界面近傍に負の固定電荷が導入されたとき、図５Ｂに示すようにバンド構造が変化し、ここでのフラットバンド電圧Ｖｆｂ−２は、絶対値においてＶｆｂ−１よりも大きくなり、また、しきい値電圧Ｖｔｈ（絶対値）は小さくなる。この場合が、先に述べた図３ＢにおけるＧｅの拡散による負の固定電荷が界面に生じた状態に相当する。一方、酸窒化膜２０４とＳｉキャップ層２０３の界面及びＳｉＧｅ層２０２とＳｉ基板２０１の界面に正の固定電荷が導入されたとき、図５Ｃに示すようにバンド構造が変化し、ここでのフラットバンド電圧Ｖｆｂ−３は、絶対値においてＶｆｂ−１よりも小さくなり、しきい値電圧Ｖｔｈ（絶対値）は大きくなる。この場合が、例えば負の固定電荷が無い状況下で、単にＮＯのアニールを実施したとき、先述の界面近傍に正の固定電荷が生じた状態に相当する。
このように、負あるいは正の固定電荷を積層基板の各界面近傍への導入することにより界面近傍のバンド構造を変化させ、フラットバンド電圧やしきい値電圧の値を制御できる。図３で述べた本発明の半導体装置に関わるプロセスは、いったん図５ＢとなったＭＯＳ構造を、図５Ｃによる効果をもちいて、図５Ａの構造に復帰させるプロセスであると言える。
以上のことから、ＳｉＧｅ歪みＭＯＳトランジスタの形成過程で問題となるＧｅ拡散に伴う負の固定電荷の誘起と、これによって引き起こされるフラットバンドの変化（シフト）、しきい値電圧の変化に対する対処は、本発明の第１の実施形態により行うことができることがわかる。通常、ＳｉＧｅ層がチャネルとなるｐ型ＭＯＳトランジスタ、Ｓｉキャップ層／ＳｉＧｅ層がチャネルとなるｎ型ＭＯＳトランジスタのしきい値電圧のシフトを、チャネル不純物濃度の増大などの方法でこれらのシフトを補正する対処法が考えられるが、このような移動度劣化を伴う方法を採ることなく、補正することができ、またｐ型ＭＯＳトランジスタのオフ電流の低減やるｎ型ＭＯＳトランジスタの低電圧動作を可能にする。
第２の実施形態
上述した、各層の界面ないしその近傍に、正、負の固定電荷の導入によって生じるバンド構造の変化、その結果として、フラットバンドのシフトと、それに伴うしきい値電圧のシフトを組合せて用いることにより、ＳｉＧｅ歪みＭＯＳトランジスタのしきい値電圧の制御やさらに移動度の劣化の抑制を効果的に行うことができる。
第２の実施形態として、ＳｉＧｅ歪みｐ型ＭＯＳトランジスタにおいて、正および負の固定電荷の導入によるしきい値電圧の制御と、さらにＳｉキャップ層での並列チャネルの形成による移動度の劣化をより抑制する半導体装置とその作製工程について示す。
図６に示した図は、図５と同様に、ＭＯＳ構造（ｐ型ＭＯＳＦＥＴ）に関して、本実施例の装置における、固定電荷導入時の変化の様子を、フラットバンド電圧Ｖｆｂにおけるエネルギーバンド構造によって説明するための図である。図６中の各符号の意味は図５おけるものと同じである。
積層半導体基板の各層の界面等に固定電荷が導入されてない状況でのエネルギーバンド構造である図６Ａに対して、図６Ｂに示すように、Ｓｉ基板２０１とＳｉＧｅ層２０２の界面近傍に正の固定電荷を導入する。これによってフラットバンド電圧Ｖｆｂは絶対値が小にシフトし、しきい値電圧Ｖｔｈの絶対値は大にシフトし、負のバイアスの印加増に伴い、キャリア領域であるＳｉＧｅ層２０２以外にＳｉキャップ層２０３において並列チャネルが形成しやすくなる。その結果トータルの正孔のキャリア移動度はより小（劣化）となる。
次いで図６Ｃに示すように、ＳｉＧｅ層２０２とＳｉキャップ層２０３の界面近傍に、さらに負の固定電荷を導入する。これにより、フラットバンド電圧Ｖｆｂは絶対値が大にシフトし、しきい値電圧Ｖｔｈの絶対値は小にシフトする。この場所に負の固定電荷があることでゲートに負のバイアスを印加しても酸窒化膜２０４とＳｉキャップ層２０２の界面から低移動度の発生（並列チャネルの発生）が抑制され、結果として移動度は大の方向にシフトする。
さらに図６Ｄに示すように、Ｓｉキャップ層２０３とゲート絶縁膜である酸窒化膜（ＳｉＯＮ膜）２０４の界面近傍に正の固定電荷を導入して、全体としてのトータル固定電荷を正にするように形成する。その結果、フラットバンド電圧Ｖｆｂは絶対値が小にシフトし、しきい値電圧Ｖｔｈの絶対値は大にシフトし、他方キャリア領域はＳｉＧｅ層２０２のみで並列チャネルの発生が抑止され、移動度は大となっている半導体装置を得ることができる。
上記の第２の実施形態による本発明の半導体装置の製造方法を図７ないし図１０を用いて説明する。各図はｐ型ＭＯＳトランジスタの製造方法を示す模式的な断面工程図である。
図７Ａに示すように、まず、Ｓｉ基板３１０に、例えばＳｉ基板３１０の当該領域に形成した溝にシリコン酸化膜等の絶縁物を充填するＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離領域３１１を形成する。
次に、例えばイオン注入法により、Ｓｉ基板３１０にｎ型の不純物を導入してＳｉ基板３１０内にチャネルドープ層３１２を形成する。チャネルドープ層３１２は、所期のしきい値電圧Ｖｔｈに制御するためのものである。ｎ型不純物としては例えば砒素（Ａｓ）を用い、イオン注入の加速電圧を例えば１００ｋｅｖ程度、ドーズ量を１×１０18／ｃｍ2とする。さらに例えば熱酸化により１ｎｍ程度の厚さの酸化膜１３を形成したのち、ＮＯガスアニールを例えば１０００℃、１０秒行い、窒素３１４をＳｉ基板３１０（チャネルドープ層３１２）の表面近傍に導入し、ここに正の固定電荷を導入する。
次に図７Ｂに示すように、酸化膜３１３を除去したのち、例えばＣＶＤ法により、素子領域上にＳｉＧｅ層３１５からなるチャネル層を積層する。ＳｉＧｅ層３１５の組成は例えば、Ｓｉを０．８、Ｇｅを０．２とし、厚さを５ｎｍ程度とする。この上に、例えば熱酸化により１ｎｍ程度の厚さの酸化膜３１６を形成することにより、ＳｉＧｅ層中のＧｅが熱処理工程によって酸化膜３１６とＳｉＧｅ膜３１５の界面に拡散し、そこに負の固定電荷が導入される。
次に、図７Ｃに示すように、酸化膜３１６を除去したのち、例えばＣＶＤ法によりキャップ層であるＳｉ層３１７を形成する。このＳｉ層の厚さは、例えば５ｎｍ程度とする。そしてその上にゲート絶縁膜としてシリコンの酸窒化膜（ＳｉＯＮ膜）３１８を形成する。この酸窒化膜３１８の厚さは例えば１ｎｍ程度とする。そして再びＮＯガスアニールを例えば１０００℃、１０秒行い、窒素３１９を酸窒化膜３１８とＳｉ層３１７の界面に導入し、ここに正の固定電荷を導入する。この際、例えばＮＯガスアニール条件を制御することなどにより、予め３つの界面の導入される固定電荷の総量が、正となるように調整しておく。
このように固定電荷が導入された、Ｓｉ基板３１０（チャネルドープ層３１２）／ＳｉＧｅ層３１５／キャップ層であるＳｉ層３１７／ゲート絶縁膜である酸窒化膜３１８からなる積層基板を用いて、以後に示すようにｐ型のＭＯＳトランジスタ形成の工程を進める。
図８Ｄに示すように、全面に、例えばＣＶＤ法により、ポリシリコン膜３２０を積層する。ポリシリコン膜３２０の膜厚は例えば１００ｎｍ程度とする。
次に、図８Ｅに示すように、フォトリソグラフィ技術によりフォトレジスト膜をパターニングし、これによりポリシリコン膜３２０をドライエッチングすることでポリシリコン膜よりなるゲート電極３２１が形成される。
次に、図８Ｆに示すように、例えばイオン注入法により、基板面に対して例えば４５度の斜めにｎ型の不純物３２２を注入する。これにより、ｎ型のポケット領域３２３が形成される。ｎ型不純物としては、例えば砒素（Ａｓ）を用い、ドーズ量を例えば１×１０13／ｃｍ2程度、イオン注入の加速電圧を例えば３０ｋｅｖ程度とする。
次に、図９Ｇに示すように、例えばイオン注入法により、ゲート電極３２１をマスクとして基板にｐ型の不純物３２４を導入する。ｐ型不純物としては例えばホウ素（Ｂ）を用い、イオン注入の加速電圧を例えば１ｋｅｖ程度、ドーズ量を例えば１×１０14／ｃｍ2程度、傾斜角度を０度とし、これによりエクステンション領域３２５が形成される。
次に、図９Ｈに示すように、ゲート電極３２１を覆うように全面に、例えばＣＶＤ法によりシリコン酸化膜３２６を形成する。
次に、図９Ｉに示すように、シリコン酸化膜３２６を異方性エッチングすることにより、ゲート電極３２１の両側壁部分にのみシリコン酸化膜を残し、サイドウォール絶縁膜３２７を形成する。なおここではサイドウォール絶縁膜３２７の材料としてシリコン酸化膜を用いたが、これに限定されず他の絶縁膜を適宜用いることが可能である。
そして、図１０Ｊに示すように、ゲート電極３２１及びサイドウォール絶縁膜３２７をマスクとして積層基板表面にｐ型不純物を導入する。これによりソース／ドレイン拡散層の深い領域を構成する深い不純物拡散領域３２９を形成する。ｐ型不純物としては例えばホウ素（Ｂ）を用い、イオン注入条件としては、例えば加速電圧を５ｋｅｖ、例えばドーズ量を１×１０15／ｃｍ2程度、傾斜角度を０度とする。エクステンション領域３２５と深い不純物拡散領域３２９とにより、ソース／ドレイン拡散層が構成される。その後、例えば温度１０００℃で１秒間の活性化アニール処理を行い、導入した各不純物を熱拡散させる。
次に、図１０Ｋに示すように、例えばスパッタ法により、全面に、例えばニッケル（Ｎｉ）により、例えば１０ｎｍ程度の厚さの金属膜を形成したのち、例えば５００℃の熱処理を行ってＮｉと積層基板のＳｉ、及びＮｉとゲート電極３２１とを反応させる。そして未反応のＮｉを除去することにより、ポリシリコンからなるゲート電極２１上に、ニッケルシリサイド（ＮｉＳｉ）よりなるシリサイド膜３３０、及びソース／ドレイン拡散層の上にニッケルシリサイド（ＮｉＳｉ）よりなるシリサイド膜３３１を形成する。
そして、図１０Ｌに示すように、例えばＣＶＤ法によりシリコンナイトライド（ＳｉＮ）膜を５０ｎｍ程度積層して、エッチングストップ膜３３２を形成し、さらに酸化シリコン（ＳｉＯ2）膜を３００ｎｍ程度積層して層間絶縁膜３３を形成したのち、ゲート電極上シリサイド膜３３０及びソース／ドレイン拡散層上のシリサイド膜３３１上にコンタクトホールを開口し、例えばタングステン（Ｗ）からなるゲート電極３３４及びソース／ドレイン電極３３５を形成して、ｐ型ＭＯＳトランジスタを完成させる。
以上のように、本発明の第２の実施例においては、正及び負の固定電荷を積層基板の界面に積極的に導入・制御することにより、フラットバンド電圧Ｖｆｂの低減やしきい値電圧Ｖｔｈの増大によるリーク電流の低減を達成することが可能となるとともに、ゲートに負のバイアスを印加したときに、ゲート絶縁膜とＳｉキャップ層の界面に低移動度の正孔が発生するのを抑制できることとなり、低消費電力、高駆動電流のｐ型ＭＯＳトランジスタを作製することができる。
以上、本発明になるｐ型ＭＯＳトランジスタの製造工程について詳細に説明したが、半導体層中の添加不純物を反対の導電型に変えることによりｎ型ＭＯＳトライジスに関しても同様に本発明になる半導体装置を形成することが可能であることはいうまでも無い。またｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタを同一シリコン基板上に形成することにより、本発明になる、ＣＭＯＳトランジスタ構造の半導体装置を形成することも可能となる。
また、実施の形態では、価電子帯端のエネルギ値が大きい材料とその値が小さくより移動度が大きい材料からなるＭＯＳ型構造の半導体装置において、Ｓｉ半導体材料層とＳｉＧｅ半導体材料のエピタキシャル成長層の構成について詳細に述べたが、上記材料の組合せ構成はこれに限らない。例えば、ＳｉＣ材料とＳｉ材料との組合せ構成なども考えられ、本発明により、同様の効果を得ることができる。

Claims (4)

  1. ＭＯＳトランジスタであって、
    第１の半導体層上に、
    前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層と、
    前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層と、
    絶縁層及び当該絶縁層上のゲート電極とが順次積層され、かつ、前記第１の半導体層と前記第２の半導体層の界面ないしその近傍に正の固定電荷と、前記第２の半導体層と前記第３の半導体層の界面ないしその近傍に負の固定電荷と、前記第３の半導体層と前記絶縁層の界面ないしその近傍に正の電荷とを有し、前記の電荷の総和は正の値であることを特徴とするＭＯＳトランジスタ。
  2. ＭＯＳトランジスタの製造方法であって、
    第１の半導体層上に、前記第１の半導体層の価電子帯端エネルギ値よりも小さい価電子帯端エネルギ値を有しかつ前記第１の半導体層の移動度よりも大きい移動度を有する第２の半導体層を形成する工程と、
    前記第２の半導体層上に前記第２の半導体層の価電子帯端エネルギ値よりも大きい価電子帯端エネルギ値を有する第３の半導体層を形成する工程と、
    前記第３の半導体層上に絶縁層を形成して半導体積層構造を形成する工程と、
    前記半導体積層構造の前記第１の半導体層と前記第２の半導体層の界面ないしその近傍に第１の正の固定電荷を導入する工程と、
    前記第２の半導体層と前記第３の半導体層の界面ないしその近傍に負の固定電荷を導入する工程と、
    前記第３の半導体層と前記絶縁層の界面ないしその近傍に第２の正の電荷の導入を導入する工程と、
    かつ前記第１の正の固定電荷、前記第２の正の固定電荷および前記負の固定電荷の総和が正の値とするように制御し、前記絶縁層上にゲート電極を形成する工程と
    を有することを特徴とするＭＯＳトランジスタの製造方法。
  3. 前記負の固定電荷は前記第２の半導体層を構成する元素の拡散に伴って導入され、前記正の固定電子は外部からの窒素原子の付加に伴って導入されることを特徴とする請求項２に記載のＭＯＳトランジスタの製造方法。
  4. 前記窒素原子の付加は、ＮＯガスアニール処理によって行うことを特徴とする請求項３に記載のＭＯＳトランジスタの製造方法。
JP2007507949A 2005-03-11 2005-03-11 Ｍｏｓトランジスタ及びその製造方法 Expired - Fee Related JP4992710B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/004314 WO2006097977A1 (ja) 2005-03-11 2005-03-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006097977A1 JPWO2006097977A1 (ja) 2008-08-21
JP4992710B2 true JP4992710B2 (ja) 2012-08-08

Family

ID=36991338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507949A Expired - Fee Related JP4992710B2 (ja) 2005-03-11 2005-03-11 Ｍｏｓトランジスタ及びその製造方法

Country Status (4)

Country Link
US (2) US8188553B2 (ja)
JP (1) JP4992710B2 (ja)
CN (1) CN100583450C (ja)
WO (1) WO2006097977A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237229B2 (en) * 2008-05-22 2012-08-07 Stmicroelectronics Inc. Method and apparatus for buried-channel semiconductor device
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5350815B2 (ja) * 2009-01-22 2013-11-27 株式会社東芝 半導体装置
US8440547B2 (en) * 2009-02-09 2013-05-14 International Business Machines Corporation Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering
JP5515613B2 (ja) * 2009-10-22 2014-06-11 株式会社豊田中央研究所 半導体光応答体
GB2497257B (en) * 2010-09-28 2013-11-06 Ibm Semiconductor device with a gate stack
US8461034B2 (en) 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress
US8828813B2 (en) * 2012-04-13 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels
EP3671813A1 (en) * 2018-12-21 2020-06-24 IMEC vzw Si-passivated ge gate stack
CN112908861B (zh) * 2021-01-25 2022-03-08 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332235A (ja) * 1999-05-17 2000-11-30 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982610A (ja) * 1995-09-14 1997-03-28 Nikon Corp 露光方法及び装置
JP3628472B2 (ja) 1997-04-01 2005-03-09 沖電気工業株式会社 Ｍｏｓｆｅｔ及びその製造方法
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332235A (ja) * 1999-05-17 2000-11-30 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2006097977A1 (ja) 2008-08-21
US20080048210A1 (en) 2008-02-28
WO2006097977A1 (ja) 2006-09-21
CN100583450C (zh) 2010-01-20
US8188553B2 (en) 2012-05-29
US8497178B2 (en) 2013-07-30
CN101142685A (zh) 2008-03-12
US20120208354A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN101295733B (zh) 半导体元件
US7838887B2 (en) Source/drain carbon implant and RTA anneal, pre-SiGe deposition
CN102165571B (zh) 具有高应力沟道的mos器件的制造方法
CN205452292U (zh) 隧穿场效应晶体管
US7754571B2 (en) Method for forming a strained channel in a semiconductor device
US7601996B2 (en) Semiconductor device and manufacturing method thereof
US8497178B2 (en) Semiconductor device and method for making the same
US8048765B2 (en) Method for fabricating a MOS transistor with source/well heterojunction and related structure
JP2006278974A (ja) 半導体装置及びその製造方法
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
CN107452627B (zh) 半导体装置的制造方法
KR100864631B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
CN101071774A (zh) 金属氧化物半导体场效应晶体管及其制造方法
US7994591B2 (en) Semiconductor device and method for manufacturing the same
US20110254054A1 (en) Semiconductor device
WO2011151945A1 (ja) 半導体装置及びその製造方法
WO2011033695A1 (ja) 半導体装置とその製造方法
JPWO2005101477A1 (ja) 半導体装置及びその製造方法
US20170263770A1 (en) Semiconductor device and manufacturing method of the same
WO2011033623A1 (ja) 半導体装置及びその製造方法
CN109904231B (zh) 半导体器件及其制造方法
JP2010123669A (ja) 半導体装置およびその製造方法
JP4833527B2 (ja) 絶縁ゲート型半導体装置及びその駆動方法
CN109427584A (zh) 一种半导体器件的制造方法及半导体器件

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4992710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees