JP4979206B2 - 情報処理方法および情報処理装置 - Google Patents
情報処理方法および情報処理装置 Download PDFInfo
- Publication number
- JP4979206B2 JP4979206B2 JP2005198118A JP2005198118A JP4979206B2 JP 4979206 B2 JP4979206 B2 JP 4979206B2 JP 2005198118 A JP2005198118 A JP 2005198118A JP 2005198118 A JP2005198118 A JP 2005198118A JP 4979206 B2 JP4979206 B2 JP 4979206B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processing
- data
- access
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/485—Resource constraint
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
図1は、本実施の形態における情報処理装置1000の構成を示すブロック図である。情報処理装置1000は、プロセッサ200、メインメモリ50、HDDコントローラ650、およびHDD600を含み、それらがバス40によって接続されている。図1などにおいて、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされた予約管理機能のあるプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
図7は本実施の形態における情報処理装置1000を含むシステム2000の全体構成を示すブロック図である。本実施の形態では複数の情報処理装置、1000Aおよび1000Bが、異なるLAN(Local Area Network)、800Aおよび800Bに接続され、それぞれのルータ1500Aおよび1500Bによってインターネットなどのネットワークに接続される構成を有する。このようなシステム構成において例えば情報処理装置1000Aから情報処理装置1000Bへデータを転送する場合、2つの情報処理装置1000Aおよび1000Bに共通のプロトコルによってデータ転送のための処理が行われる。プロトコルの物理層において一度に伝送することのできるデータサイズは決まっているため、そのサイズを超える転送データはトランスポート層やネットワーク層などにおい分割され、それぞれのデータに対してシーケンス番号やIPアドレスなどの転送情報を含むヘッダを付加したパケット単位で転送される。本実施の形態ではこのようなデータの整形を、情報処理装置1000Aの転送要求元のタスクが行う。
Claims (11)
- プロセッサが外部の装置へアクセスしデータの授受を行う情報処理方法であって、
ユーザが起動させたアプリケーションに対応し、アクセス要求元である第一のタスクに割り当てられたメモリ空間に、前記アプリケーションとは別のプロセスに属し当該アクセス要求に応じて前記外部の装置へのアクセス処理を行う第二のタスクに割り当てられたメモリ領域のうち、当該プロセスに対応するプログラムに含まれる貸し出しコードを格納した領域をマッピングするステップと、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより、前記アクセス処理の一部を実施するステップと、
前記第二のタスク処理時に、前記アクセス処理を補完するステップと、
を含むことを特徴とする情報処理方法。 - アクセス処理の一部を実施するステップは、前記貸し出しコードに含まれる関数を処理することにより、前記外部の装置が認識できる形式でアクセス要求情報を生成するステップを含み、
前記アクセス処理を補完するステップは、前記アクセス要求情報に基づき、前記外部の装置へアクセス要求を発行するステップを含むことを特徴とする請求項1に記載の情報処理方法。 - 前記アクセス要求情報を生成するステップは、
前記貸し出しコードに含まれる関数を処理することにより、出力すべきデータを前記外部の装置の処理体系に対応した形式に整形するステップと、
整形されたデータを前記第一のタスクと前記第二のタスクとの共有メモリ空間に格納するステップと、
を含み、
前記外部の装置へアクセス要求を発行するステップは、前記整形されたデータを前記共有メモリ空間より読み出し、前記外部の装置内のバッファへ書き込むステップを含むことを特徴とする請求項2に記載の情報処理方法。 - 前記アクセス要求に従い前記外部の装置から入力されたデータを、前記第二のタスク処理時に、前記第一のタスクに割り当てられたメモリ空間へ転送するステップと、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより、前記転送されたデータを前記第一のタスクの処理体系に対応した形式に整形するステップと、
をさらに含むことを特徴とする請求項2または3に記載の情報処理方法。 - 前記マッピングするステップの後、前記第一のタスク処理において、あらかじめ定められた処理内容の名称と、前記マッピングされた貸し出しコードを格納した領域における前記処理内容に対応する関数の位置を示すエントリポイントとを関連づけたテーブルを生成するステップをさらに含み、
前記第一のタスク処理時に、必要な処理内容の名称に基づき対応する関数のエントリポイントへ処理を分岐することを特徴とする請求項1から4のいずれかに記載の情報処理方法。 - 複数のタスクを処理し、外部の装置へアクセスしデータの授受を行うプロセッサと、
各タスクに割り当てられた領域を含むメモリと、を備え、
前記プロセッサは、
ユーザが起動させたアプリケーションに対応し、アクセス要求元である第一のタスクに割り当てられたメモリ領域に、前記アプリケーションとは別のプロセスに属し当該アクセス要求に応じて外部の装置へのアクセス処理を行う第二のタスクに割り当てられたメモリ領域のうち、当該プロセスが受け持つプログラムに含まれる貸し出しコードを格納した領域をマッピングするマッピング処理部を備え、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより前記アクセス処理の一部を実施し、前記第二のタスク処理時に、前記アクセス処理を補完することを特徴とする情報処理装置。 - 前記プロセッサは、
前記第一のタスク処理時に、前記貸し出しコードに含まれる関数を処理することにより、前記外部の装置が認識できる形式でアクセス要求情報を生成するアクセス要求情報生成部と、
前記アクセス要求情報に基づき、前記第二のタスク処理時に前記外部の装置へアクセス要求を発行する要求発行部と、
をさらに備えることを特徴とする請求項6に記載の情報処理装置。 - 前記プロセッサは、前記第一のタスク処理時に、前記貸し出しコードに含まれる関数を処理することにより、出力すべきデータを前記外部の装置の処理体系に対応した形式に整形し、前記第一のタスクと前記第二のタスクとの共有メモリに格納する出力データ整形部をさらに備え、
前記要求発行部は、前記整形されたデータを前記共有メモリより読み出し、前記外部の装置内のバッファへ転送することを特徴とする請求項7に記載の情報処理装置。 - 前記プロセッサは、前記アクセス要求に従い前記外部の装置から入力されたデータを、前記第二のタスク処理時に前記第一のタスクに割り当てられたメモリ領域へ転送するDMA(Direct Memory Access)コントローラと、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより、前記転送されたデータを前記第一のタスクの処理体系に対応した形式に整形する入力データ整形部と、
をさらに備えることを特徴とする請求項7または8に記載の情報処理装置。 - ユーザが起動させたアプリケーションに対応する第一のタスク処理において外部の装置へアクセスを行う必要が生じた際、
前記アプリケーションとは別のプロセスに属し前記外部の装置へのアクセス処理を制御する第二のタスクに割り当てられたメモリ領域のうち、当該プロセスが受け持つプログラムに含まれる貸し出しコードを格納した領域を、前記第一のタスクに割り当てられたメモリ空間にマッピングする機能と、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより、前記外部の装置が認識できる形式でアクセス要求情報を生成する機能と、
前記第二のタスク処理時に、前記アクセス要求情報に基づき前記外部の装置へアクセス要求を発行する機能と、
をコンピュータに実現させることを特徴とするコンピュータプログラム。 - ユーザが起動させたアプリケーションに対応する第一のタスク処理において外部の装置へアクセスを行う必要が生じた際、
前記アプリケーションとは別のプロセスに属し前記外部の装置へのアクセス処理を制御する第二のタスクに割り当てられたメモリ領域のうち、当該プロセスが受け持つプログラムに含まれる貸し出しコードを格納した領域を、前記第一のタスクに割り当てられたメモリ空間にマッピングする機能と、
前記第一のタスク処理時に、実行中の前記アプリケーションのプログラムから、前記貸し出しコードに含まれる関数へ処理を分岐することにより、前記外部の装置が認識できる形式でアクセス要求情報を生成する機能と、
前記第二のタスク処理時に、前記アクセス要求情報に基づき前記外部の装置へアクセス要求を発行する機能と、
をコンピュータに実現させることを特徴とするコンピュータプログラムを記録した記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198118A JP4979206B2 (ja) | 2005-07-06 | 2005-07-06 | 情報処理方法および情報処理装置 |
PCT/JP2006/310906 WO2007004374A1 (ja) | 2005-07-06 | 2006-05-31 | 情報処理方法および情報処理装置 |
US11/994,513 US8234651B2 (en) | 2005-07-06 | 2006-05-31 | Information processing method and apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198118A JP4979206B2 (ja) | 2005-07-06 | 2005-07-06 | 情報処理方法および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007018195A JP2007018195A (ja) | 2007-01-25 |
JP4979206B2 true JP4979206B2 (ja) | 2012-07-18 |
Family
ID=37604250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005198118A Expired - Fee Related JP4979206B2 (ja) | 2005-07-06 | 2005-07-06 | 情報処理方法および情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8234651B2 (ja) |
JP (1) | JP4979206B2 (ja) |
WO (1) | WO2007004374A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843682B2 (en) * | 2010-05-18 | 2014-09-23 | Lsi Corporation | Hybrid address mutex mechanism for memory accesses in a network processor |
US20110104213A1 (en) * | 2009-10-30 | 2011-05-05 | University Of Pittsburgh-Of The Commonwealth System Of Higher Education | Porous Biomolecule-Containing Metal-Organic Frameworks |
KR101667697B1 (ko) * | 2009-12-10 | 2016-10-19 | 로얄 뱅크 오브 캐나다 | 네트워크 컴퓨팅 자원에 의한 데이터 동기화 프로세싱 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62108346A (ja) * | 1985-11-06 | 1987-05-19 | Ricoh Co Ltd | プロセス間通信方式 |
JPH05233328A (ja) * | 1992-02-25 | 1993-09-10 | Hitachi Ltd | プロセス間通信処理を行う情報処理システム |
US5596755A (en) * | 1992-11-03 | 1997-01-21 | Microsoft Corporation | Mechanism for using common code to handle hardware interrupts in multiple processor modes |
US5915124A (en) * | 1997-01-03 | 1999-06-22 | Ncr Corporation | Method and apparatus for a first device accessing computer memory and a second device detecting the access and responding by performing sequence of actions |
JP2001243115A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 計算機システム |
US6964039B2 (en) * | 2000-12-13 | 2005-11-08 | Esmertec Ag | Method to create optimized machine code through combined verification and translation of JAVA™ bytecode |
JP2006085393A (ja) | 2004-09-15 | 2006-03-30 | National Institute Of Information & Communication Technology | デバイスからの高速データ転送方法及びデータ処理装置 |
-
2005
- 2005-07-06 JP JP2005198118A patent/JP4979206B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-31 US US11/994,513 patent/US8234651B2/en active Active
- 2006-05-31 WO PCT/JP2006/310906 patent/WO2007004374A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2007004374A1 (ja) | 2007-01-11 |
US20090307701A1 (en) | 2009-12-10 |
US8234651B2 (en) | 2012-07-31 |
JP2007018195A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050038941A1 (en) | Method and apparatus for accessing a memory | |
JP4348087B2 (ja) | ネットワークにおけるファイル共有の方法およびシステム | |
US7707337B2 (en) | Object-based storage device with low process load and control method thereof | |
JP2015537310A (ja) | データ処理システム及びデータ処理方法 | |
CN114201268B (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
CN113709131B (zh) | 一种网络数据传输方法、装置、计算机设备及可读介质 | |
JP2016515256A (ja) | メモリノードを含む分散型メモリシステム用装置および方法 | |
US7127530B2 (en) | Command issuing apparatus for high-speed serial interface | |
JP4979206B2 (ja) | 情報処理方法および情報処理装置 | |
JP2723022B2 (ja) | ディスク装置のインタフェース及びその制御方法 | |
CN118838858A (zh) | 数据处理系统、数据处理方法、计算机设备及存储介质 | |
WO2024198988A1 (zh) | 通信方法、装置、系统及存储介质 | |
JPWO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
EP1557755A1 (en) | Method for transferring data in a multiprocessor system, multiprocessor system and processor carrying out this method. | |
JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
JP3719976B2 (ja) | 二重化コントローラ構成ディスク記憶システム向けコントローラ、及び同コントローラが二重化されたディスク記憶システム | |
JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 | |
JP2007310760A (ja) | 記憶装置 | |
CN119003410B (zh) | 一种存储控制器间通信优化方法、装置、设备及存储介质 | |
TW200809597A (en) | Method and system for device to request and operate an external buffer provided from the host | |
JP4774099B2 (ja) | 演算処理装置、情報処理装置及び演算処理装置の制御方法 | |
JP2005526335A (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
CN118760635A (zh) | Cxl模组、控制器、任务处理方法、介质和系统 | |
JP2004164202A (ja) | データ送受システム、リングバッファ制御方法、制御プログラム | |
CN119576849A (zh) | 一种soc系统中门铃机制的信息交互方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4979206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |