JPH05233328A - プロセス間通信処理を行う情報処理システム - Google Patents

Abstract

(57)【要約】 【目的】メモリ性能の高速化による通信速度の向上とは
異なる方法によって通信速度を向上させたプロセス間通
信処理を行う情報処理システムを提供することにある。 【構成】２１、２２は各々プロセス間通信を行なう送信
プロセス、受信プロセスの仮想空間であり、送信プロセ
ス用ペ−ジテ−ブル２３、受信プロセス用ペ−ジテ−ブ
ル２４を介して、メモリ２の物理ペ−ジにマッピングさ
れる。ここで、送信デ−タエリア２９はペ−ジテ−ブル
２３のエントリｎにより、受信デ−タエリア３０はペ−
ジテ−ブル２４のエントリｍにより、物理メモリに対応
づけられており、ペ−ジテ−ブル２３のエントリｎと、
ペ−ジテ−ブルのエントリｍの内容を入れ替えることに
より、メモリ上のデ−タコピ−を伴わない見かけ上のメ
モリコピ−を実現できる。 【効果】本発明により、メモリ上でのデ−タコピ−を伴
わない、プロセス間通信を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オペレ−ティングシス
テム上で動作する複数のプロセス（タスクとも呼ばれ
る）間のプロセス間通信処理を行う情報処理システムに
係り、特に、高速なプロセス間通信処理を行う情報処理
システムに関する。

【０００２】

【従来の技術】従来の、オペレ−ティングシステム上で
動作する複数のプロセス間のプロセス間通信処理を行う
情報処理システムとしては、Addison-Wesley Publishin
g Company社出版 ”The Design and Implementation of
the 4.3BSD UNIX Operating System ”(ISBN 0-201-06
196-1)のＰ２７９からＰ３１０に記載されているよう
に、送信プロセスから受信プロセスにデ−タを送信する
場合に、送信プロセスと受信プロセスが同一ＣＰＵ上で
動作する場合にも、送信プロセスからオペレ−ティング
システムへのデ−タコピ−、および、オペレ−ティング
システムから受信プロセスへのデ−タコピ−と、最低２
回の送受信デ−タのメモリ上のコピ−を行なっていた。

【０００３】この内容を図２を用い簡単に説明する。図
２において、ＣＰＵ １上では、送信プロセス３、受信
プロセス４、および、オペレ−ティングシステム（Ｏ
Ｓ）５が動作する。また、メモリ２上には、送信プロセ
スの送信デ−タ８、及び、受信プロセスの受信デ−タエ
リア９、および、ＯＳ ５が管理する受信デ−タキュ−
１０が配置されている。受信デ−タキュ−１０は、送信
プロセスと受信プロセスが非同期に動作可能とするため
に設けられており、受信キュ−リストヘッダ１１にたい
して、デ−タが送られた順に、受信デ−タ１２、１３が
接続される。この構成で、送信プロセス３が ＯＳのsen
dル−チン６をコ−ルした場合には、送信デ−タ８は、
矢印１５のように受信デ−タキュ−１０にコピ−され、
さらに、受信プロセス４が receiveル−チンをコ−ルし
た場合には、矢印１６のように受信デ−タキュ−１０か
ら、受信デ−タエリア９にコピ−されるというように、
同一ＣＰＵ上で送信プロセス、受信プロセスが動作する
場合にも合計２回のメモリコピ−が必要であった。

【０００４】他の従来技術として、特開平２−２９１０
３５号公報に記載されたものが有るが、これは、画像デ
ータを処理する装置において、仮想記憶方式が使われて
いなったので仮想記憶方式を採用したというものであ
り、仮想記憶方式としては、従来技術をそのまま用いて
おり、新しい適用対象を発明したというものである。従
って、本発明のような、仮想記憶方式の使用は従来技術
であるとして、これに対する新たな改良を提示するもの
とは異なる。

【０００５】

【発明が解決しようとする課題】従来のプロセス間通信
処理を行う情報処理システムでは、同一ＣＰＵ上で動作
する送信プロセスから受信プロセスへの通信に２回のメ
モリ上のコピ−を必要とし、ＣＰＵ性能が向上しても、
メモリ上のコピ−に要する時間がネックとなり、同一Ｃ
ＰＵ内におけるプロセス間通信の性能が向上しないとい
う問題点があった。

【０００６】本発明の目的は、メモリ性能の高速化によ
る通信速度の向上とは異なる方法によって通信速度を向
上させたプロセス間通信処理を行う情報処理システムを
提供することにある。

【０００７】

【課題を解決するための手段】本発明では、オペレ−テ
ィングシステムにより管理され、データのアドレスのう
ちのページ番号とページ番号に対応したページアドレス
とを格納するエントリを有するペ−ジテ−ブルを用いた
仮想記憶を有し、複数のプロセス間のプロセス間通信処
理を行う情報処理システムにおいて、仮想空間上に、送
信側のプロセスが送信する送信データを格納するページ
と、受信側のプロセスが受信した受信データを格納する
ページと、送信データのページアドレスを、受信データ
を格納するページのページ番号に対応したエントリへ直
接または間接に設定することによりプロセス間通信を行
なう管理手段とを有することとしたものである。

【０００８】

【作用】オペレ−ティングシステムにより管理され、デ
ータのアドレスのうちのページ番号とページ番号に対応
したページアドレスとを格納するエントリを有するペ−
ジテ−ブルを用いた仮想記憶を有し、複数のプロセス間
のプロセス間通信処理を行う情報処理システムにおい
て、仮想空間上に、送信側のプロセスが送信する送信デ
ータを格納するページと、受信側のプロセスが受信した
受信データを格納するページとを有し、管理手段は、送
信データのページアドレスを、受信データを格納するペ
ージのページ番号に対応したエントリへ直接または間接
に設定する。こうして送信データを送信データエリアか
ら受信データエリアへ実際に移すことが不要となる。

【０００９】

【実施例】本発明の実施例を図１により示す。

【００１０】これは、現在の計算機システムで広く用い
られている仮想記憶の利用に着眼し、特に、仮想記憶制
御において仮想アドレスと物理アドレスの対応を記憶す
るペ−ジテ−ブルの内容を変更することにより、メモリ
上のコピ−を不要とする、プロセス間通信処理を行う情
報処理システムを考えたものである。図１でその内容を
説明する図１において、仮想アドレス空間２１、２２は
各々送信プロセス、受信プロセスに割り当てられた仮想
アドレス空間である。各々の仮想アドレス空間は、例え
ば４ＫＢというように、固定サイズの仮想ペ−ジ１、
２、３等に分割されている。ここで、送信プロセスの仮
想アドレス空間２１には、ペ−ジの境界（４ＫＢの境
界）に送信デ−タエリア２９を、受信プロセス用の仮想
アドレス空間２２には、同じくペ−ジの境界に受信デ−
タエリア３０を配置する（この様な配置をページ境界と
呼ぶ）。

【００１１】また、仮想空間と同様にメモリ２は、固定
長のペ−ジサイズの物理ペ−ジ１、２、３等に分割さ
れ、送信デ−タエリア、受信デ−タエリアは、ペ−ジテ
−ブル２３、２４を介して、各々物理ペ−ジ３１、３２
に対応づけられている。

【００１２】また、ここで、ペ−ジテ−ブル２３、２４
は、各々送信プロセス、受信プロセスの仮想アドレスと
物理アドレスを対応づける変換テ−ブルであり、仮想ア
ドレス２１、２２のペ−ジ１、２、３等の物理ペ−ジア
ドレスが、各々、ペ−ジテ−ブル２３、２４のエントリ
１、２、３等に格納され、仮想アドレスの各仮想ペ−ジ
が、メモリ上のどこに対応しているかを管理している。

【００１３】本構成においてプロセス間通信を行なう場
合に、送信デ−タ２９を送信する前の時点で、送信デ−
タエリア、受信デ−タエリアの仮想アドレス、物理アド
レスの対応が２５、２６であったのを、ペ−ジテ−ブル
２３の送信デ−タエリアの物理アドレスを記憶するエン
トリｎの内容と、ペ−ジテ−ブル２４の受信デ−タエリ
アの物理アドレスを記憶するエントリｍの内容とを入れ
替えることにより、送信デ−タエリア、受信デ−タエリ
アの仮想アドレス、物理アドレスの対応を、２７、２８
のように変更することができ、その結果として、メモリ
２上でのデ−タコピ−を伴わない、見かけ上のデ−タ転
送を実現することができる。

【００１４】以上のように受信デ−タエリアと、送信デ
−タエリアのペ−ジテ−ブルのエントリを入れ替えるこ
とにより、メモリ上でのデ−タコピ−を伴わないプロセ
ス間通信を実現することができ、メモリのコピ−オ−バ
ヘッドに依存しないプロセス間通信処理を行う情報処理
システムを実現することができる。

【００１５】本発明の実施例の詳細を図３以降に示す。

【００１６】図３は、実施例の構成図である。システム
バス４３を介して、ＣＰＵ１，メモリ２、仮想記憶制御
においてメモリが足りなくなったときに、メモリ上の物
理ペ−ジを退避するディスク装置４４が接続される。メ
モリ２上には、送信プロセス３、受信プロセス４、ＯＳ
（管理手段）５が配置され、送信プロセス３内には、送
信デ−タエリア８が、受信プロセス内には、受信デ−タ
エリア９が、各々配置される。ＯＳ５内には、sendル−
チン６、receiveル−チン７等を含む通信ドライバ４２、
及び、通信ドライバ４２が管理し、受信デ−タを格納す
る受信デ−タキュ−１０が配置される。また、メモリ２
の物理ペ−ジのサイズは４ＫＢｙｔｅであり、メモリ２
上には、プロセス３、４のペ−ジテ−ブル２３、２４が
配置され、ＣＰＵ１内のアドレス変換機構４１がペ−ジ
テ−ブル２３、２４を参照し、４ＫＢｙｔｅ単位に仮想
アドレスから物理アドレスへの変換を行なう。

【００１７】図４に、受信デ−タキュ−１０の詳細を示
す。受信デ−タキュ−１０は、受信デ−タ格納エリア５
６、受信デ−タの到着順序を管理する受信デ−タキュ−
ヘッダ５１、受信デ−タ管理テ−ブル５３、５４、５
５、及び、受信デ−タ格納エリア５６の空き状態を管理
する空きペ−ジリストヘッダ５７、空きペ−ジ管理テ−
ブル５８，５９から構成される。受信デ−タ格納エリア
５６は４ＫＢｙｔｅのペ−ジ６０〜６４より構成され、
各ペ−ジは全てペ−ジ境界に配置する。また、本図の状
態では、受信デ−タ１、２、３は、それぞれ、ペ−ジ６
０、６２、６４に格納され、ペ−ジ６１、６３は、空き
ペ−ジとなっている。受信デ−タ管理テ−ブル５３、５
４、５５は各々、受信デ−タ６０、６２、６４を管理す
る管理テ−ブルであり、各管理テ−ブルには、各受信デ
−タの格納アドレスと、受信デ−タのサイズ（Ｂｙｔｅ
数）が記憶される。また、受信デ−タ管理テ−ブル５３
〜５５は、デ−タ到着順にリストで接続され、受信デ−
タキュ−ヘッダ５１内の、topフィ−ルド５２で最初に到
着した受信デ−タに対応する受信デ−タ管理テ−ブル５
３を,lastフィ−ルド５１で最後に到着した受信デ−タ
に対応する受信デ−タ管理テ−ブル５５を管理する。空
きリスト管理テ−ブル５８、５９は空きペ−ジ６１、６
３のアドレスを管理し、空きペ−ジリストヘッダ５７の
ｅｍｐフィ−ルドから、リストにより接続される。

【００１８】図５に、以上で説明した構成において、ペ
−ジテ−ブルの変更によりプロセス間通信を行なった場
合に、仮想アドレスと物理アドレスの対応関係が、どの
ように変更されるかの、流れを示す。

【００１９】図５（ａ）は送信プロセスが送信デ−タＣ
を送信するためにsendル−チンをコ−ルする直前の、仮
想アドレスと物理アドレスの対応関係を表し、３は送信
プロセスの仮想アドレス空間、４は受信プロセスの仮想
アドレス空間、４２は通信ドライバの仮想アドレス空
間、２はメモリの物理アドレス空間を示す。また、対応
７５〜８１はペ−ジテ−ブルで管理されている仮想空間
上のペ−ジと物理ペ−ジとの対応関係を示し、送信プロ
セス３の送信デ−タＣ９１は対応７５により物理ペ−ジ
１０１に対応づけられ、受信プロセス４の、受信デ−タ
エリア９２は対応７６により、物理ペ−ジ１０２に対応
づけられている。また、通信ドライバ４２の受信デ−タ
エリア５６の各仮想ペ−ジ９３〜９７は、７７〜８１の
対応で物理ペ−ジ１０３〜１０７に対応づけられてい
る。さらに、本図は、既にデ−タＡ、Ｂが送信プロセス
により送られている状態を示し、かつ、受信デ−タキュ
−ヘッダのtopフィ−ルド５２から始まる受信キュ−リ
スト１１０から送信順に接続されている。

【００２０】次に、図５（ａ）の状態において、送信プ
ロセスがデ−タＣを送信するためにsendル−チンをコ−
ルした直後の、仮想アドレスと物理アドレスの対応を図
５（ｂ）に示す。まず、通信ドライバのsendル−チンの
処理において、受信デ−タエリア５６のなかから、空き
ペ−ジを捜し、空きペ−ジ９４を確保する。次に、send
ル−チンをコ−ルする直前では、ペ−ジテ−ブルが図
（ａ）７５、７８の対応であったのを、ペ−ジテ−ブル
の内容を入れ替えることにより、図（ｂ）の７１、７２
の対応に変更する。最後に、受信キュ−リスト１１０を
１１１のように変更し、送信デ−タＣ９４を受信キュ−
リスト１１０に接続する。以上の処理により、送信デ−
タＣを、実際のメモリ上でのデ−タコピ−を行なわず
に、受信キュ−エリア５６に格納することができる。

【００２１】図５（ｃ）は、図５（ｂ）の状態で、受信
プロセスがデ−タＡを受信するためにreceiveル−チン
をコ−ルした直後の、仮想アドレスと物理アドレスの対
応を示した図である。通信ドライバのreceiveル−チン
の処理において、まず、図５（ｂ）の受信デ−タリスト
１１１を参照し、送信プロセスにより最初に送信された
デ−タＡ９３を見つける。次に、receiveル−チンをコ
−ルする直前では、図（ｂ）において、ペ−ジテ−ブル
が７６、７７の対応であったのを、ペ−ジテ−ブルの内
容を入れ替えることにより、図５（ｃ）の７３、７４の
対応に変更する。最後に、受信キュ−リスト１１１を１
１２のように変更し、デ−タＣ９４を受信キュ−リスト
１１０に接続し、デ−タＡ９４を受信キュ−リスト１１
０から、削除する。以上の処理により、デ−タＡを、実
際のメモリ上のコピ−を行なわずに、受信エリア９２に
格納することができる。

【００２２】図６にｓｅｎｄル−チンのフロ−チャ−ト
を示す。６０１で受信デ−タエリアに空きペ−ジがある
かを判定し、空きがない場合には、６０２で空きペ−ジ
ができるのを待つ。空きペ−ジがある場合には、６０３
で空きペ−ジリストより、先頭アドレスが addrEの空き
ぺ−ジＥを１ペ−ジ確保し、６０４で、受信デ−タ管理
テ−ブルを１個作成、受信デ−タ管理テ−ブルのアドレ
スフィ−ルドに addrEを、サイズフィ−ルドに送信デ−
タ長を設定する。６０５で、作成した受信デ−タ管理テ
−ブルを、受信キュ−リストの最後に挿入し、６０６
で、送信デ−タのペ−ジＳと、６０３で確保した空きペ
−ジＥの仮想アドレスと物理アドレスの対応関係をペ−
ジテ−ブルの内容の変更により入れ替える。最後に、６
０７で受信デ−タを待っている受信プロセスに対し、受
信デ−タの到着を知らせる。

【００２３】図７に receiveル−チンのフロ−チャ−ト
を示す。７０１で受信デ−タがあるかを判定し、受信デ
−タがない場合には、７０２で受信デ−タができるのを
待つ。受信デ−タがある場合には、７０３で受信キュ−
の先頭から、先頭アドレスがaddrAのデ−タＡを取りだ
し、７０４で、受信プロセスの受信デ−タエリアのペ−
ジＲと、７０３で取りだしたデ−タＡの、仮想アドレス
と物理アドレスの対応関係をペ−ジテ−ブルの内容の変
更により入れ替える。７０５で addrAのペ−ジを受信キ
ュ−よりはずし、空きペ−ジリストに挿入する。最後
に、空きペ−ジを待っている送信プロセスに対し、空き
ペ−ジができたことを知らせる。

【００２４】以上で実施例の説明を終わる。本実施例で
は、説明を簡略化するために、図４において、受信デ−
タが受信デ−タエリア５６の４ＫＢｙｔｅのペ−ジ境界
をまたがない場合についてのみ説明したが、受信デ−タ
が４ｋＢｙｔｅ以上で複数ペ−ジにまたがる場合も、基
本的には、ペ−ジテ−ブルの変更を複数ペ−ジに対して
行なえばよく、処理は容易に類推可能である。

【００２５】また、本実施例では、送信プロセスの送信
デ−タエリア、及び、受信プロセスの受信デ−タエリア
は、ペ−ジ境界に配置されているという前提で説明を行
なったが、一般のプロセス間通信では、アプリケ−ショ
ンサイドの都合で必ずしも、送受信エリアをペ−ジ境界
に配置できるとは限らない。このような環境では、図
６、図７のフロ−チャ−トにおいて、送信デ−タエリ
ア、および、受信デ−タエリアの先頭アドレスがペ−ジ
境界で、かつ、送信デ−タ長、及び、受信デ−タエリア
の長さが、ペ−ジサイズの整数倍の場合のみ、本実施例
で説明したペ−ジテ−ブルの変更によるプロセス間通信
処理をおこない、他の条件では、従来通り、メモリ上で
のコピ−を行なう処理も、容易に作成可能である。

【００２６】さらに、ＣＰＵに接続されるディスプレイ
に図形を表示する図形表示処理において、図形表示を行
なうプロセスと、アプリケ−ションプロセスとを分離
し、アプリケ−ションプロセスから、図形表示プロセス
に対し、図形表示デ−タをプロセス間通信を用いて送信
する形態が、最近増加してきているが、この、アプリケ
−ションプロセス、図形表示プロセス間のプロセス間通
信処理にも、本発明は容易に適用可能である。

【００２７】本発明により、同一ＣＰＵ上でのメモリ上
でのプロセス間通信において、デ−タコピ−を伴わず、
かつ、メモリの性能に依存しないプロセス間通信を可能
とすることができる。

【００２８】

【発明の効果】以上のように、本発明によれば、メモリ
性能の高速化による通信速度の向上とは異なる方法によ
って通信速度を向上させたプロセス間通信処理を行う情
報処理システムを提供できる。

【図面の簡単な説明】

【図１】ペ−ジテ−ブル変更によるプロセス間通信の方
法を示す説明図。

【図２】従来技術によるプロセス間通信の方法を示す説
明図。

【図３】情報処理システムの実施例の構成図。

【図４】実施例の受信デ−タキュ−エリアの構成図。

【図５】実施例のプロセス間通信における、仮想アドレ
ス、物理アドレスの対応関係の流れの説明図。

【図６】ｓｅｎｄル−チンのフロ−チャ−ト。

【図７】ｒｅｃｅｉｖｅル−チンのフロ−チャ−ト。

【符号の説明】

１…ＣＰＵ，２…メモリ，３…送信プロセス，４…受信
プロセス，５…ＯＳ，６…ｓｅｎｄル−チン，７…ｒｅ
ｃｅｉｖｅル−チン，８…送信デ−タエリア，９…受信
デ−タエリア，１０…受信デ−タキュ−エリア，５１…
受信デ−タキュ−ヘッダ，５３〜５５…受信デ−タ管理
テ−ブル，５６…受信デ−タ格納エリア，５８〜５９…
空きペ−ジ管理テ−ブル，５７…空きペ−ジリストヘッ
ダ，７１〜８１…仮想アドレスと物理ペ−ジとの対応関
係，９１…送信デ−タエリアの仮想アドレス，９２…受
信デ−タエリアの仮想アドレス，９３〜９７…受信デ−
タ格納エリアの仮想アドレス，１０１〜１０７…物理ペ
−ジ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 朗 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内

Claims (4)

【特許請求の範囲】
1. 【請求項１】オペレ−ティングシステムにより管理さ
   れ、データのアドレスのうちのページ番号とページ番号
   に対応したページアドレスとを格納するエントリを有す
   るペ−ジテ−ブルを用いた仮想記憶を有し、複数のプロ
   セス間のプロセス間通信処理を行う情報処理システムに
   おいて、 仮想空間上に、送信側のプロセスが送信する送信データ
   を格納するページと、 受信側のプロセスが受信した受信データを格納するペー
   ジと、 送信データのページアドレスを、受信データを格納する
   ページのページ番号に対応したエントリへ直接または間
   接に設定することによりプロセス間通信を行なう管理手
   段とを有することを特徴とするプロセス間通信処理を行
   う情報処理システム
2. 【請求項２】オペレ−ティングシステムにより管理さ
   れ、データのアドレスのうちのページ番号とページ番号
   に対応したページアドレスとを格納するエントリを有す
   るペ−ジテ−ブルを用いた仮想記憶を有し、複数のプロ
   セス間のプロセス間通信処理を行う情報処理システムに
   おいて、 仮想空間上に、送信側のプロセスが送信する送信データ
   を格納するページと、 受信側のプロセスが受信した受信データを格納するペー
   ジと、 送信データおよび受信データのそれぞれが、他のデータ
   と同一ペ−ジに混在していない時に、 送信データのページアドレスを、受信データを格納する
   ページのページ番号に対応したエントリへ直接または間
   接に設定することによりプロセス間通信を行ない、 他の場合には、送信データを格納するページ内のデータ
   を、受信データを格納するページ内にデータ転送を行な
   う管理手段とを有することを特徴とするプロセス間通信
   処理を行う情報処理システム。
3. 【請求項３】オペレ−ティングシステムにより管理さ
   れ、データのアドレスのうちのページ番号とページ番号
   に対応したページアドレスとを格納するエントリを有す
   るペ−ジテ−ブルを用いた仮想記憶を有し、複数のプロ
   セス間のプロセス間通信処理を行う情報処理システムに
   おいて、 仮想空間上に、送信側のプロセスが送信する送信データ
   を格納するページと、 受信側のプロセスが受信した受信データを格納するペー
   ジと、 送信データが格納されたエリアおよび受信データが格納
   されたエリアがペ−ジ境界であり、かつ、送信デ−タ長
   がペ−ジ長の整数倍の時に、 送信データのページアドレスを、受信データを格納する
   ページのページ番号に対応したエントリへ直接または間
   接に設定することによりプロセス間通信を行ない、 他の場合には、送信データを格納するページ内のデータ
   を、受信データを格納するページ内にデータ転送を行な
   う管理手段とを有することを特徴とするプロセス間通信
   処理を行う情報処理システム。
4. 【請求項４】請求項１、２または３記載のプロセスは、
   アプリケ−ションプロセスと、ディスプレイに図形を表
   示する表示プロセスであり、 上記送信データは、アプリケ−ションプロセスと表示プ
   ロセス間の表示コマンドデ−タであることを特徴とする
   図形表示処理を行う情報処理システム。