[go: up one dir, main page]

JP4970401B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4970401B2
JP4970401B2 JP2008267102A JP2008267102A JP4970401B2 JP 4970401 B2 JP4970401 B2 JP 4970401B2 JP 2008267102 A JP2008267102 A JP 2008267102A JP 2008267102 A JP2008267102 A JP 2008267102A JP 4970401 B2 JP4970401 B2 JP 4970401B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor
semiconductor device
lead frame
mounting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008267102A
Other languages
English (en)
Other versions
JP2009117819A (ja
JP2009117819A5 (ja
Inventor
善秋 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008267102A priority Critical patent/JP4970401B2/ja
Publication of JP2009117819A publication Critical patent/JP2009117819A/ja
Publication of JP2009117819A5 publication Critical patent/JP2009117819A5/ja
Application granted granted Critical
Publication of JP4970401B2 publication Critical patent/JP4970401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置に関する。
半導体装置の小型化や高密度実装化を実現するために、１つのパッケージ内に複数の半導体素子を積層して封止した半導体パッケージが実用化されている。半導体パッケージの低コスト化等を優先させる場合には、半導体素子を搭載する回路基材としてリードフレームが使用される。リードフレームを用いた半導体パッケージ（ＴＳＯＰ等）において、複数の半導体素子はリードフレームに順に積層される。半導体素子の電極パッドはリードフレームのインナーリードと金属ワイヤを介して電気的に接続される。
リードフレームの片面（例えば裏面）のみに半導体素子を搭載する場合、片側パッド構造を有する複数の半導体素子を階段状に積層することによって、リードフレームのインナーリードと半導体素子の電極パッドとが金属ワイヤを介して電気的に接続される（特許文献１，２参照）。この場合、インナーリードと電極パッドとの接続は半導体素子の一辺に沿った領域のみで実施される。従って、インナーリードの少なくとも一部が半導体素子の搭載領域を介して引き回されたリードフレームが用いられる。
このようなリードフレームにおいては、インナーリードの少なくとも一部が引き回された素子搭載領域に複数の半導体素子が積層されることになる。リードフレームの片面（裏面）のみに半導体素子を積層して搭載する場合、素子搭載領域内を引き回されたインナーリード間の隙間は上方に向けて開放されているため、樹脂封止時にインナーリード間の隙間に樹脂が容易に入り込む。従って、素子搭載領域に相当するインナーリード部分の隙間が問題となることはない。
半導体パッケージには収容する半導体素子数を増やすことが求められている。このため、リードフレームの上下両面に半導体素子を搭載することが検討されている。しかし、リードフレームの上下両面に半導体素子を搭載すると、インナーリードの隙間が上下の半導体素子で塞がれて細長い空間が生じる。この空間を封止樹脂で埋めることは困難であり、細長い空間がそのまま半導体パッケージに残ってしまう。このような半導体パッケージが高湿度の環境下に置かれた場合、パッケージ内に吸収された水分がインナーリードの隙間に入り込み、この水分によりインナーリード間がショートするおそれがある。
特開２００１−２９８１５０号公報 特開２００５−３４０７６６号公報
本発明の目的は、インナーリードの少なくとも一部を引き回したリードフレームの上下両面に半導体素子を搭載するにあたって、インナーリードの隙間がパッケージ内に空間として残存することを抑制することによって、半導体素子の搭載数の増加と信頼性の向上を両立させた半導体装置を提供することにある。
本発明の態様に係る半導体装置は、素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた素子支持部と、前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に充填された絶縁樹脂とを備える回路基材と、前記回路基材の第１の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第１の半導体素子を備える第１の素子群と、前記回路基材の第２の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第２の半導体素子を備える第２の素子群と、前記第１の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第１の金属ワイヤと、前記第２の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第２の金属ワイヤと、前記第１および第２の素子群を前記第１および第２の金属ワイヤと共に封止する樹脂封止部とを具備する半導体装置であって、前記素子支持部は、前記半導体装置の長手側の一辺側に設けられた複数の第１の吊りリードと、前記半導体装置の長手側の他の一辺側に設けられた第２の吊りリードとを有し、前記アウターリードは、前記半導体装置の短手側の二辺側に設けられ、前記インナーリードの一端は、前記半導体装置の長手側の他の一辺側に設けられ、前記インナーリードの一部は、前記インナーリードの一端へ伸びる第１部分、前記短手側の一辺側に設けられた前記アウターリードへ伸びる第２部分、および前記第１部分と前記第２部分とを電気的に接続し、前記第１部分と前記第２部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第３部分を具備し、前記インナーリードの他の一部は、前記インナーリードの一端へ伸びる第４部分、前記短手側の他の一辺側に設けられた前記アウターリードへ伸びる第５部分、および前記第４部分と前記第５部分とを電気的に接続し、前記第４部分と前記第５部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第６部分を具備し、前記素子支持部の少なくとも一部は、前記第３部分と前記第６部分との間の領域に設けられ、前記絶縁樹脂は、前記第３部分を含む部分に位置する前記インナーリードの間隙、前記第６部分を含む部分に位置する前記インナーリードの間隙、前記第３部分と前記素子支持部との間隙、および前記第６部分と前記素子支持部との間隙に設けられることを特徴としている。
本発明の態様に係る半導体装置においては、リードフレームの素子搭載領域に位置するインナーリードの間隙を予め絶縁樹脂で埋めているため、インナーリードの隙間がパッケージ内に空間として残存することがない。従って、そのようなリードフレームの上下両面にそれぞれ半導体素子を搭載した半導体装置によれば、半導体素子の搭載数の増加と信頼性の向上を両立させることが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。本発明の第１の実施形態によるリードフレームについて、図１ないし図４を参照して説明する。図１は第１の実施形態によるリードフレームの構成を示す平面図である。図２ないし図４はそれぞれ図１のＡ−Ａ線に沿った断面図である。これらの図に示すリードフレーム１は、それに搭載される半導体素子との接続部となるインナーリード部２と、外部接続端子となる第１および第２のアウターリード部３、４とを備えている。
第１のアウターリード部３は、複数のアウターリード（第１のアウターリード）３Ａを有している。同様に、第２のアウターリード部４は複数のアウターリード（第２のアウターリード）４Ａを有している。インナーリード部２は、第１のアウターリード３Ａに接続された複数の第１のインナーリード２Ａと、第２のアウターリード４Ａに接続された複数の第２のインナーリード２Ｂとを有している。
リードフレーム１は上側の第１の面１ａと下側の第２の面１ｂとを有している。リードフレーム１の第１および第２の面１ａ、１ｂには、それぞれ矩形の素子搭載領域Ｘが設定されている。リードフレーム１は上下両面１ａ、１ｂに半導体素子が搭載される両面搭載用のリードフレームである。リードフレーム１の第１および第２の面１ａ、１ｂには、それぞれ少なくとも一つの半導体素子が搭載される。
リードフレーム１の第１の面１ａには、例えば片側パッド構造を有する複数の半導体素子がパッド配列辺を同方向に向けて積層される。リードフレーム１の第２の面１ｂには、例えば片側パッド構造を有する複数の半導体素子がパッド配列辺を同方向に向けて積層される。第１の面１ａに搭載される半導体素子と第２の面１ｂに搭載される半導体素子のパッド配列辺は同方向に揃えられる。
第１のアウターリード部３は素子搭載領域Ｘの一方の短辺に沿って配置されている。第２のアウターリード部４は素子搭載領域Ｘの他方の短辺に沿って配置されている。第１のアウターリード部３と第２のアウターリード部４とは素子搭載領域Ｘを介して対向配置されている。第１および第２のアウターリード部３、４は、リードフレーム１を用いて構成した半導体装置（半導体パッケージ）の素子封止部の両短辺からそれぞれアウターリード３Ａ、４Ａが突出するように配置されている。
インナーリード部２の半導体素子との接続領域Ｙは、上述したようにリードフレーム１の第１および第２の面１ａ、１ｂのそれぞれにパッド配列辺を同方向に向けて半導体素子が搭載されるため、素子搭載領域Ｘの一方の短辺側に配置される。図１はインナーリード部２による半導体素子との接続領域Ｙを第１のアウターリード部３側に設定したリードフレーム１を示している。第１のインナーリード２Ａは第１のアウターリード部３側に配置することによって、一方の端部を第１のアウターリード３Ａと接続しつつ、他方の端部を半導体素子との接続領域Ｙに配置することができる。
第２のインナーリード２Ｂは一方の端部を第２のアウターリード４Ａと接続しつつ、他方の端部を第２のアウターリード部４とは素子搭載領域Ｘを介して対向配置された第１のアウターリード部３側の接続領域Ｙに配置する必要がある。このため、第２のインナーリード２Ｂは第２のアウターリード４Ａに接続された一方の端部から第１のアウターリード部３側に設定された接続領域Ｙに配置される他方の端部まで延伸させている。言い換えると、第２のインナーリード２Ｂは第２のアウターリード部４から素子搭載領域Ｘを介して第１のアウターリード部３側まで引き回されている。
第１および第２のインナーリード２Ａ、２Ｂを有するインナーリード部２を適用することによって、リードフレーム１の上下両面１ａ、１ｂに短辺片側パッド構造の半導体素子を、それぞれパッド配列辺を揃えた状態で積層して搭載することができる。ただし、第２のインナーリード２Ｂは第２のアウターリード部４から第１のアウターリード部３側まで引き回されているため、その一部がリードフレーム１の上下両面１ａ、１ｂに搭載される半導体素子に挟まれることになる。このような第２のインナーリード２Ｂの隙間部分は、封止樹脂のみでは十分に埋めることができない。
そこで、第２のインナーリード２Ｂの素子搭載領域Ｘ内に位置する部分の隙間には、図２に示すように絶縁樹脂５が充填されている。絶縁樹脂５は半導体装置（半導体パッケージ）の樹脂封止部を構成する樹脂とは別にインナーリード２Ｂの隙間に充填されるものである。絶縁樹脂５には熱硬化性樹脂および熱可塑性樹脂のいずれを適用してもよい。絶縁樹脂５には加熱時における流動性が高い樹脂、例えばエポキシ樹脂やアクリル樹脂等を適用することが好ましい。絶縁樹脂５は少なくとも第２のインナーリード２Ｂの素子搭載領域Ｘに位置する部分の隙間に充填されていればよい。
第２のインナーリード２Ｂの隙間に対する絶縁樹脂５の充填状態を均一化する上で、素子搭載領域Ｘ内の隙間の比率はできるだけ一定にすることが好ましい。素子搭載領域Ｘ内の第２のインナーリード２Ｂ以外の部分６は素子支持部として機能するだけであるため、本来は単なる板状であってもよい。ここでは素子搭載領域Ｘ内の隙間の比率を一定化するために、第２のインナーリード２Ｂの両側に位置する素子支持部６に対しても、第２のインナーリード２Ｂと同様な隙間が設けられている。絶縁樹脂５は素子搭載領域Ｘに位置する第２のインナーリード２Ｂの隙間と素子支持部６の隙間に充填されている。
絶縁樹脂５は第２のインナーリード２Ｂの隙間（素子支持部６の隙間を含む）のみに存在させるだけでなく、例えば図３に示すように、その一部がリードフレーム１の上面１ａ（または下面１ｂ）に層状に存在していてもよい。さらに、図４および図５に示すように、ベースフィルム７に絶縁樹脂５を塗布した絶縁樹脂シートを使用し、絶縁樹脂５を第２のインナーリード２Ｂの隙間に充填しつつ、ベースフィルム７をリードフレーム１の上面１ａ（または下面１ｂ）に圧着して配置した状態としてもよい。
このような絶縁樹脂シートを用いた絶縁樹脂５の充填工程について、図５ないし図７を参照して説明する。図６Ａおよび図７Ａは図５のＡ−Ａ線に沿った断面図である。図６Ｂおよび図７Ｂは図５のＢ−Ｂ線に沿った断面図である。まず、図６Ａおよび図６Ｂに示すように、絶縁性を有する支持フィルム（ベースフィルム）７に絶縁樹脂５となる絶縁樹脂組成物を塗布して絶縁樹脂層８を形成した絶縁樹脂シート９を用意する。
支持フィルム７には絶縁性の樹脂フィルムが用いられる。絶縁樹脂シート９は素子搭載領域Ｘと同等の面積を有している。絶縁樹脂層８の厚さは充填する隙間の体積を考慮して設定される。図７Ａおよび図７Ｂに示すように、絶縁樹脂シート９をリードフレーム１の上面１ａ側から素子搭載領域Ｘに熱圧着し、絶縁樹脂層８を第２のインナーリード２Ｂの隙間（素子支持部６の隙間を含む）に充填する。絶縁樹脂層８は加熱による流動性の付与と支持フィルム７を介して付加される加圧力により素子搭載領域Ｘの隙間に充填される。
このようにして、第２のインナーリード２Ｂの隙間（素子支持部６の隙間を含む）に絶縁樹脂５を充填した状態を実現すると共に、絶縁樹脂５の充填に使用した絶縁樹脂シート９の支持フィルム（絶縁樹脂フィルム）７を素子搭載領域Ｘに貼り付けたリードフレーム１を得ることができる。支持フィルム７は第２のインナーリード２Ｂの変形防止材として機能するため、リードフレーム１に貼り付けた状態で使用される。支持フィルム７は必要に応じて第２のインナーリード２Ｂから剥離してもよい。
従来のリードフレームではインナーリードの変形防止のためにリード固定テープが使用されている。支持フィルム７は絶縁樹脂５の充填補助部材に加えて、従来のリード固定テープに代えて第２のインナーリード２Ｂの変形防止部材として使用することができる。これによって、第２のインナーリード２Ｂに対するワイヤボンディング性やリードフレーム１の取り扱い性を向上させることができる。さらに、支持フィルム７は素子搭載領域Ｘと同等の面積を有しているため、従来の素子搭載領域内のインナーリードの一部を覆うリード固定テープのように半導体素子の搭載を阻害することもない。
図５ないし図７では絶縁樹脂シート９をリードフレーム１の上面１ａ側に圧着した状態を示しているが、絶縁樹脂シート９はリードフレーム１の下面１ｂ側に圧着してもよい。絶縁樹脂５が第２のインナーリード２Ｂの隙間に入り込む距離によっては、リードフレーム１の下面１ｂと絶縁樹脂５との間に段差が生じる場合がある。この段差は半導体素子をリードフレーム１の下面１ｂに接着する接着剤によって吸収することができる。従って、半導体素子を接着した後に隙間（空間）が残ることはない。
図２に示した第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填した状態、あるいは図３に示した第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填しつつ、その一部をリードフレーム１の上面１ａに層状に存在させた状態は、絶縁樹脂のみをフィルム化した絶縁樹脂フィルムをリードフレーム１の素子搭載領域Ｘに熱圧着することにより実現することができる。あるいは、液状の絶縁樹脂をリードフレーム１の素子搭載領域Ｘに塗布することによって、第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填することも可能である。液状の絶縁樹脂としては、例えばエポキシ系熱硬化性樹脂が用いられる。液状の絶縁樹脂はスクリーン印刷法等を適用して塗布され、必要に応じて加圧力が付加される。
素子搭載領域Ｘに位置する第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填することによって、リードフレーム１の両面（第１および第２の面１ａ、１ｂ）に半導体素子を搭載した場合においても、第２のインナーリード２Ｂの隙間が空間としてパッケージ内に残存することはない。従って、パッケージ内に吸収された水分が第２のインナーリード２Ｂの隙間に入り込むことに起因するショートの発生等を抑制することができる。すなわち、この実施形態のリードフレーム１を使用することによって、信頼性に優れる両面搭載構造の半導体装置を提供することが可能となる。
上述した実施形態においては、第２のインナーリード２Ｂのみが素子搭載領域Ｘを介して引き回されたリードフレーム１に、インナーリードの隙間を埋める絶縁樹脂５を適用した場合について説明したが、絶縁樹脂を適用するリードフレームの形状はこれに限定されるものではない。例えば、長辺片側パッド構造を有する半導体素子を搭載する場合、インナーリード部による半導体素子との接続領域は、素子搭載領域の一方の長辺に沿って配置される。このような場合には、第１のアウターリードに接続された第１のインナーリードおよび第２のアウターリードに接続された第２のインナーリードが共に素子搭載領域を介して引き回されることになる。そのようなリードフレームを図８に示す。
図８に示すリードフレーム１０において、第１のアウターリード部３は複数のアウターリード（第１のアウターリード）３Ａを有している。同様に、第２のアウターリード部４は複数のアウターリード（第２のアウターリード）４Ａを有している。インナーリード部２は、第１のアウターリード３Ａに接続された第１のインナーリード２Ａと、第２のアウターリード４Ａに接続された第２のインナーリード２Ｂとを有している。
第１のアウターリード部３は素子搭載領域Ｘの一方の短辺（第１の外形辺）に沿って配置されている。第２のアウターリード部４は素子搭載領域Ｘの他方の短辺（第１の外形辺）に沿って配置されている。すなわち、第１のアウターリード部３と第２のアウターリード部４とは素子搭載領域Ｘを介して対向配置されている。第１および第２のアウターリード部３、４は、リードフレーム１０を用いて構成した半導体装置の素子封止部の両短辺からそれぞれアウターリード３Ａ、４Ａが突出するように配置されている。
リードフレーム１０の第１および第２の面１０ａ、１０ｂには、それぞれ素子搭載領域Ｘに長辺片側パッド構造を有する少なくとも一つの半導体素子がパッド配列辺を同方向に向けて積層して搭載される。従って、インナーリード部２の半導体素子との接続領域Ｙは、素子搭載領域Ｘの一方の長辺（第３の外形辺）側に設定される。第１および第２のインナーリード２Ａ、２Ｂはそれぞれ一方の端部を第１および第２のアウターリード３Ａ、４Ａと接続しつつ、他方の端部を素子搭載領域Ｘの一方の長辺（第３の外形辺）側に設定された接続領域Ｙに配置される。
このため、第１および第２のインナーリード２Ａ、２Ｂはそれぞれ第１および第２のアウターリード３Ａ、４Ａとの接続部から半導体素子との接続領域Ｙに向けて、素子搭載領域Ｘを介して引き回されている。具体的には、第１のインナーリード２Ａは第１のアウターリード３Ａとの接続部から９０度向きを変えるように、例えば約４５度の方向に２回屈曲させ、素子搭載領域Ｘを介して半導体素子との接続領域Ｙに向けて引き回されている。同様に、第２のインナーリード２Ｂは第２のアウターリード４Ａとの接続部から素子搭載領域Ｘを介して半導体素子との接続領域Ｙに向けて引き回されている。
このような第１および第２のインナーリード２Ａ、２Ｂを有するインナーリード部２を適用することによって、リードフレーム１０の上下両面１０ａ、１０ｂに長辺片側パッド構造の半導体素子を、それぞれパッド配列辺を揃えた状態で積層して搭載することができる。ただし、インナーリード２Ａ、２Ｂはアウターリード部３、４から半導体素子との接続領域Ｙまで引き回されているため、その一部がリードフレーム１０の上下両面１０ａ、１０ｂに搭載される半導体素子に挟まれることになる。
そこで、第１および第２のインナーリード２Ａ、２Ｂの素子搭載領域Ｘ内に位置する部分の間隙には絶縁樹脂５が充填される。絶縁樹脂５の具体的な構成は前述した実施形態で示した通りである。素子搭載領域Ｘに位置するインナーリード２Ａ、２Ｂの隙間に絶縁樹脂５を充填することによって、リードフレーム１０の両面（第１および第２の面１０ａ、１０ｂ）に半導体素子を搭載した場合においても、インナーリード２Ａ、２Ｂの隙間が空間としてパッケージ内に残存することはない。従って、パッケージ内に吸収された水分によるショートの発生等を抑制することができる。
インナーリードの隙間を埋める絶縁樹脂５は、第１のアウターリード３Ａに接続された第１のインナーリード２Ａと第２のアウターリード４Ａに接続された第２のインナーリード２Ｂのうち、少なくとも一方が素子搭載領域Ｘを介して引き回されているリードフレーム１、１０に対して有効である。第１のアウターリード部３と第２のアウターリード部４とは素子搭載領域Ｘを介して対向配置される。第１のインナーリード２Ａは第１のアウターリード部３を構成する第１のアウターリード３Ａと接続され、第２のインナーリード２Ｂは第２のアウターリード部４を構成する第２のアウターリード４Ａと接続される。
上述したリードフレーム１、１０において、絶縁樹脂５は素子搭載領域Ｘに位置するインナーリード全体の隙間を埋めるように充填されている。絶縁樹脂５の充填範囲はこれに限られるものではない。例えば、リードフレームの上下両面に搭載する半導体素子の大きさが異なる場合、上面に搭載される半導体素子と下面に搭載される半導体素子とが重なる領域に位置するインナーリードの隙間を埋めるように絶縁樹脂５を充填すればよい。絶縁樹脂５は素子搭載領域全体に限らず、素子搭載領域の少なくとも一部に位置するインナーリードの隙間を埋めるように充填される。
さらに、リードフレーム１、１０以外においても、複数のインナーリードの少なくとも一部が素子搭載領域Ｘ内を引き回されたインナーリード部を備えるリードフレームに対しても、インナーリードの隙間を埋める絶縁樹脂は適用可能である。絶縁樹脂はインナーリードの少なくとも一部が素子搭載領域Ｘ内を引き回されている場合に有効である。従って、リードフレームに搭載される半導体素子も短辺片側パッド構造や長辺片側パッド構造に限られるものではない。リードフレームの形状によっては、両辺パッド構造やＬ型パッド構造等、各種のパッド構造を有する半導体素子を搭載することができる。
次に、本発明の半導体装置の実施形態について、図９ないし図１１を参照して説明する。図９は第１の実施形態による半導体装置（半導体パッケージ）を示す平面図である。図１０は図９のＡ−Ａ線に沿った断面図、図１１は図９のＢ−Ｂ線に沿った断面図である。これらの図に示す半導体装置１１は、素子搭載用の回路基材として、前述した実施形態のリードフレーム１を具備している。図９では樹脂封止部の図示を省略している。
リードフレーム１の第１の面（上面）１ａには、第１の素子群１２を構成する第１の半導体素子１３Ａ、第２の半導体素子１３Ｂ、第３の半導体素子１３Ｃおよび第４の半導体素子１３Ｄが順に積層されている。第１ないし第４の半導体素子１３Ａ〜１３Ｄは矩形状の同一形状を有し、それぞれ電極パッド１４Ａ〜１４Ｄを有している。第１ないし第４の電極パッド１４Ａ〜１４Ｄは、それぞれ第１ないし第４の半導体素子１３Ａ〜１３Ｄの外形の一辺、具体的には一方の短辺に沿って配列されている。第１ないし第４の半導体素子１３Ａ〜１３Ｄはそれぞれ短辺片側パッド構造を有している。
第１の半導体素子１３Ａは、第１の電極パッド１４Ａが形成された電極形成面を上方に向けて、リードフレーム１の上面１ａ側の素子搭載領域Ｘに接着層（図示せず）を介して接着されている。リードフレーム１の上面１ａに支持フィルム７が貼り付けられている場合には、第１の半導体素子１３Ａは接着層を介して支持フィルム７上に接着される。接着層には一般的なポリイミド樹脂を主成分とするダイアタッチフィルム等が用いられる。他の半導体素子の接着層も同様である。第１の半導体素子１３Ａはパッド配列辺（一方の短辺）が第１のアウターリード部３側に位置するように配置されている。
第２の半導体素子１３Ｂは、第２の電極パッド１４Ｂが形成された電極形成面を上方に向けて、第１の半導体素子１３Ａ上に接着層（図示せず）を介して接着されている。同様に、第３の半導体素子１３Ｃは第２の半導体素子１３Ｂ上に、また第４の半導体素子１３Ｄは第３の半導体素子１３Ｃ上にそれぞれ接着層（図示せず）を介して接着されている。第２ないし第４の半導体素子１３Ｂ〜１３Ｄは、それぞれ第１の半導体素子１３Ａとパッド配列辺を同方向に向け、かつ下段側の半導体素子１３の電極パッド１４（第２の半導体素子１３Ｂであれば第１の半導体素子１３Ａの電極パッド１４Ａ）が露出するように、第１の半導体素子１３Ａ上に順に階段状に積層されている。
第１ないし第４の半導体素子１３Ａ〜１３Ｄは、それらのパッド配列辺を同方向に向けて積層されており、かつ長辺を揃えると共に、下段側の半導体素子１３の電極パッド１４が露出するように短辺を長辺方向にずらして階段状に積層されている。従って、第１ないし第４の半導体素子１３Ａ〜１３Ｄの電極パッド１４Ａ〜１４Ｄは、いずれも上方に向けて露出させた状態で、第１のアウターリード部３側に位置している。第１ないし第４の半導体素子１３Ａ〜１３Ｄの電極パッド１４Ａ〜１４Ｄは、第１のインナーリード２Ａと第１の金属ワイヤ１５を介して電気的に接続されている。
第１ないし第４の電極パッド１４Ａ〜１４Ｄの電気特性や信号特性が等しい場合には第１の金属ワイヤ１５で順に接続することができる。すなわち、第４の電極パッド１４Ｄと第３の電極パッド１４Ｃとの間を金属ワイヤ１５で接続する。同様に、第３の電極パッド１４Ｃと第２の電極パッド１４Ｂとの間、第２の電極パッド１４Ｂと第１の電極パッド１４Ａとの間を金属ワイヤ１５で接続する。最後に、第１の電極パッド１４Ａと第１のインナーリード２Ａとを金属ワイヤ１５で接続する。各パッド間のワイヤボンディングは個別に実施してもよいし、１本の金属ワイヤで各パッド間を順に接続してもよい。
リードフレーム１の第２の面（下面）１ｂには、第２の素子群１６を構成する第５の半導体素子１３Ｅ、第６の半導体素子１３Ｆ、第７の半導体素子１３Ｇおよび第８の半導体素子１３Ｈが順に積層されている。第５ないし第８の半導体素子１３Ｅ〜１３Ｈは矩形状の同一形状を有し、それぞれ電極パッド１４Ｅ〜１４Ｈを有している。第５ないし第８の電極パッド１４Ｅ〜１４Ｈは、それぞれ第５ないし第８の半導体素子１３Ｅ〜１３Ｈの外形の一辺、具体的には一方の短辺に沿って配列されている。第５ないし第８の半導体素子１３Ｅ〜１３Ｈはそれぞれ短辺片側パッド構造を有している。
第５の半導体素子１３Ｅは、第５の電極パッド１４Ｅが形成された電極形成面を下方に向けて、リードフレーム１の下面１ｂ側の素子搭載領域Ｘに接着層（図示せず）を介して接着されている。第５の半導体素子１３Ｅはパッド配列辺（一方の短辺）が第１のアウターリード部３側に位置するように配置されている。第５の半導体素子１３Ｅは第１の半導体素子１３Ａとパッド配列辺を同方向に向け、かつ電極形成面を逆方向（上下反対方向）に向けて、リードフレーム１を介して配置されている。
第６の半導体素子１３Ｆは、第６の電極パッド１４Ｆが形成された電極形成面を下方に向けて、第５の半導体素子１３Ｅの電極形成面に接着層（図示せず）を介して接着されている。同様に、第７の半導体素子１３Ｇは第６の半導体素子１３Ｆの電極形成面に、また第８の半導体素子１３Ｈは第７の半導体素子１３Ｇの電極形成面にそれぞれ接着層（図示せず）を介して接着されている。第６ないし第８の半導体素子１３Ｆ〜１３Ｈは、それぞれ第５の半導体素子１３Ｅとパッド配列辺を同方向に向け、かつ下段側の半導体素子１３（積層方向に対して上段側の半導体素子１３）の電極パッド１４が露出するように、第５の半導体素子１３Ｅの電極形成面上に順に階段状に積層されている。
第５ないし第８の半導体素子１３Ｅ〜１３Ｈは、それらのパッド配列辺を第１の素子群１２と同方向に向け、かつ長辺を揃えると共に、下段側の半導体素子１３の電極パッド１４が露出するように短辺を長辺方向にずらして階段状に積層されている。従って、第５ないし第８の半導体素子１３Ｅ〜１３Ｈの電極パッド１４Ｅ〜１４Ｈは、いずれも下方に向けて露出させた状態で、第１のアウターリード部３側に位置している。第５ないし第８の半導体素子１３Ｅ〜１３Ｈの電極パッド１４Ｅ〜１４Ｈは、第２のインナーリード２Ｂと第２の金属ワイヤ１７を介して電気的に接続されている。
第５ないし第８の電極パッド１４Ｅ〜１４Ｈの電気特性や信号特性が等しい場合には第２の金属ワイヤ１７で順に接続することができる。すなわち、第８の電極パッド１４Ｈと第７の電極パッド１４Ｇとの間を金属ワイヤ１７で接続する。同様に、第７の電極パッド１４Ｇと第６の電極パッド１４Ｆとの間、第６の電極パッド１４Ｆと第５の電極パッド１４Ｅとの間を金属ワイヤ１７で接続する。最後に、第５の電極パッド１４Ｅと第２のインナーリード２Ｂとを金属ワイヤ１７で接続する。各パッド間のワイヤボンディングは個別に実施してもよいし、１本の金属ワイヤで各パッド間を順に接続してもよい。
第１ないし第８の半導体素子１３Ａ〜１３Ｈの具体例としては、例えばＮＡＮＤ型フラッシュメモリのような半導体メモリ素子が挙げられる。各素子群１２、１６における半導体素子１３の積層数は４個（合計で８個）に限られるものではない。半導体素子１３はＮＡＮＤ型フラッシュメモリのみに限られるものではなく、ＮＡＮＤ型フラッシュメモリとそのコントローラ素子との積層物であってもよい。金属ワイヤ１５、１７は一般的なＡｕワイヤやＣｕワイヤ等で構成される。金属ワイヤ１５、１７の接続にはループ高さを低減することが可能なリバースボンディングを適用することが好ましい。
リードフレーム１の上面１ａ側に搭載された第１の素子群１２と下面１ｂ側に搭載された第２の素子群１６は、インナーリード部２や金属ワイヤ１５、１７と共に樹脂封止部１８で封止されている。樹脂封止部１８には一般的なエポキシ樹脂が用いられる。これらによって、両面積層構造の半導体装置１１が構成されている。半導体装置１１において、リードフレーム１は最終的に切断されて回路基材を構成する。回路基材は素子搭載領域Ｘ、インナーリード部２、アウターリード部３、４および絶縁樹脂５を備える。
この実施形態の半導体装置１１は半導体メモリ素子を多段に積層して高容量化を図った半導体記憶装置に好適である。半導体装置１１は半導体記憶装置以外の半導体装置を構成するものであってもよい。リードフレーム１の上下両面１ａ、１ｂに搭載する半導体素子の数はそれぞれ１個以上であればよい。半導体装置１１はリードフレーム１の例えは片面側に１個の半導体素子を搭載して構成したものであってもよい。
この実施形態の半導体装置１１においては、樹脂封止前にリードフレーム１の素子搭載領域Ｘに位置する第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填している。このため、リードフレーム１の上下両面１ａ、１ｂの素子搭載領域Ｘに第１および第２の素子群１２、１６を搭載し、リードフレーム１の素子搭載領域Ｘを第１の半導体素子１３Ａと第５の半導体素子１３Ｅとで挟み込んだ場合においても、素子搭載領域Ｘに位置する第２のインナーリード２Ｂの隙間が空間としてパッケージ内に残存することはない。
このように、素子搭載領域Ｘに位置する第２のインナーリード２Ｂの隙間に絶縁樹脂５を充填しておくことによって、半導体装置１１内に吸収された水分が第２のインナーリード２Ｂの隙間に入り込むことに起因するショートの発生等を抑制することができる。従って、この実施形態の半導体装置１１によれば、リードフレーム１の上下両面にそれぞれ複数の半導体素子１３を搭載し、半導体素子１３の搭載数の増加を図った上で、信頼性の向上を図ることが可能となる。すなわち、半導体素子１３の搭載数の増加と信頼性の向上を両立させた半導体装置１１を提供することができる。
さらに、半導体装置１１はリードフレーム１の上下両面に半導体素子１３を積層して搭載しているため、例えばリードフレームの片面のみに同数の半導体素子を積層して搭載した半導体装置に比べてパッケージ幅を狭くすることができる。パッケージ幅を合わせるために、半導体素子を半数で折り返して積層した場合には中間にスペーサが必要になるため、パッケージ厚が厚くなってしまう。すなわち、半導体装置１１によればパッケージサイズの小型化を図ることができる。
上述した実施形態ではリードフレーム１上に複数の半導体素子を階段状に積層しているが、複数の半導体素子はパッド配列辺（この実施形態では一方の短辺）を揃えて積層してもよい。この場合、金属ワイヤの半導体素子と接続された端部を接着層内に埋め込むことによって、金属ワイヤと上段側の半導体素子との接触を防止することができる。なお、リードフレーム１はその片面のみに半導体素子を搭載することを除外するものではない。
半導体装置１１の構造は上述したような短辺片側パッド構造を有する半導体素子１３をリードフレーム１の両面に搭載したものに限られるものではない。例えば、図８に示したリードフレーム１０を用いることによって、長辺片側パッド構造を有する半導体素子を両面搭載した半導体装置が構成される。半導体素子の電極パッドはそれぞれ接続領域Ｙに配置されたインナーリード２Ａ、２Ｂと金属ワイヤを介して電気的に接続される。実施形態の半導体装置は、第１のインナーリードと第２のインナーリードのうち、少なくとも一方が素子搭載領域Ｘを介して引き回されるリードフレームを用いる場合に有効である。
次に、本発明の第２の実施形態によるリードフレームおよびそれを用いた半導体装置について、図１２ないし図１７を参照して説明する。図１２および図１３は第２の実施形態によるリードフレームを示す平面図である。これらの図に示すリードフレーム２１は、それに搭載される半導体素子との接続部となるインナーリード部２２と、外部接続端子となる第１および第２のアウターリード部２３、２４とを備えている。
第１のアウターリード部２３は、複数のアウターリード（第１のアウターリード）２３Ａを有している。同様に、第２のアウターリード部２４は複数のアウターリード（第２のアウターリード）２４Ａを有している。インナーリード部２２は、第１のアウターリード２３Ａに接続された第１のインナーリード２５Ａと、第２のアウターリード２４Ａに接続された第２のインナーリード２５Ｂと、第１および第２のアウターリード２３Ａ、２４Ａとは電気的に独立した第３のインナーリード２５Ｃとを有している。
リードフレーム２１は第１の面（上面）２１ａとそれとは反対側の第２の面（下面）２１ｂとを有している。リードフレーム２１は上下両面２１ａ、２１ｂに半導体素子が搭載される両面搭載用のリードフレームである。リードフレーム２１の第１の面２１ａには、第１の素子搭載領域Ｘ１が設定されている。図１４および図１５に示すように、リードフレーム２１の第１の素子搭載領域Ｘ１には、小形の第１の半導体素子２６が搭載される。第１の素子搭載領域Ｘ１は第１の半導体素子２６の形状に対応している。
第１の半導体素子２６は、電極パッド２７が形成された電極形成面を上方に向けて、リードフレーム２１の第１の面２１ａの第１の素子搭載領域Ｘ１に接着層を介して接着されている。第１の半導体素子２６は第１の素子群を構成している。第１の半導体素子２６の電極パッド２７は第１の金属ワイヤ２８を介してインナーリード２５（第１、第２および第３のインナーリード２５Ａ、２５Ｂ、２５Ｃ）と電気的に接続されている。
リードフレーム２１の第２の面２１ｂには第２の素子搭載領域Ｘ２が設定されている。図１４および図１５に示すように、リードフレーム２１の第２の素子搭載領域Ｘ２には、第１の半導体素子２６より大きい形状を有する第２の半導体素子２９（２９Ａ、２９Ｂ）が搭載される。リードフレーム２１の第２の面２１ｂには２個の半導体素子２９Ａ、２９Ｂが搭載されている。２個の半導体素子２９Ａ、２９Ｂは階段状に積層されている。第２の素子搭載領域Ｘ２は下段側の半導体素子２９Ａの形状に対応している。ここでは第１の素子搭載領域Ｘ１が内側に位置する第２の素子搭載領域Ｘ２を素子搭載領域Ｘとする。第１の素子搭載領域Ｘ１の一部は第２の素子搭載領域Ｘ２の外側にはみ出す場合もある。
２個の半導体素子２９Ａ、２９Ｂは第２の素子群を構成している。下段側の半導体素子２９Ａは電極パッド３０Ａが形成された電極形成面を下方に向けて、リードフレーム２１の第２の面２１ｂの第２の素子搭載領域Ｘ２に接着層を介して接着されている。半導体素子２９Ｂは半導体素子２９Ａの電極パッド３０Ａが露出するように、半導体素子２９Ａ上に階段状に積層されている。半導体素子２９Ａ、２９Ｂの電極パッド３０Ａ、３０Ｂはそれぞれ第２の金属ワイヤ３１を介してインナーリード２５と電気的に接続されている。
第２の半導体素子２９Ａ、２９Ｂの具体例としては、例えばＮＡＮＤ型フラッシュメモリのような半導体メモリ素子が挙げられる。第１の半導体素子２６の具体例としては、例えばＮＡＮＤ型フラッシュメモリのコントローラ素子が挙げられる。第２の素子群における半導体素子２９の積層数は２個に限られるものではなく、３個もしくはそれ以上であってもよい。半導体メモリ素子（第２の半導体素子２９）とそのコントローラ素子（第１の半導体素子２６）とを備える半導体装置は半導体記憶装置を構成するものである。
第１のアウターリード部２３は素子搭載領域Ｘの一方の短辺に沿って配置されている。第２のアウターリード部２４は素子搭載領域Ｘの他方の短辺に沿って配置されている。第１のアウターリード部２３と第２のアウターリード部２４とは素子搭載領域Ｘを介して対向配置されている。第１および第２のアウターリード部２３、２４は、リードフレーム２１を用いて構成した半導体装置（半導体パッケージ）の素子封止部の両短辺からそれぞれアウターリード２３Ａ、２４Ａが突出するように配置されている。
第１、第２および第３のインナーリード２５Ａ、２５Ｂ、２５Ｃはそれぞれ素子搭載領域Ｘ内を引き回されている。このため、インナーリード２５の一部はリードフレーム２１の第１の素子搭載領域Ｘ１に搭載される第１の半導体素子２６と第２の素子搭載領域Ｘ２に搭載される第２の半導体素子２９Ａとに挟まれることになる。第１の半導体素子２６と第２の半導体素子２９Ａとが重なる領域（第１の素子搭載領域Ｘ１）に位置するインナーリード２５の隙間部分は、封止樹脂のみでは十分に埋めることができない。
そこで、第１の素子搭載領域Ｘ１に位置するインナーリード２５の隙間には、絶縁樹脂３２が充填されている。絶縁樹脂３２は半導体装置（半導体パッケージ）の樹脂封止部を構成する樹脂とは別工程で形成される。絶縁樹脂３２は樹脂封止部の形成前に予めインナーリード２５の隙間に充填されるものである。絶縁樹脂３２の構成材料や形成工程は第１の実施形態で示した通りである。第１の実施形態に示したように、リードフレーム２１には絶縁樹脂を充填する絶縁樹脂シートの支持フィルムが貼り付けられていてもよい。
絶縁樹脂３２はインナーリード２５の少なくとも第１の素子搭載領域Ｘ１に位置する部分の隙間に充填されていればよい。図１３において、絶縁樹脂３２の充填領域Ｚ１は第１の素子搭載領域Ｘ１を含むように設定されている。充填領域Ｚ１に位置するインナーリード２５の隙間には絶縁樹脂３２が充填されている。さらに、絶縁樹脂３２はインナーリード２５の脱落や変形を防止する機能を有する。このため、第１の素子搭載領域Ｘ１を含む充填領域Ｚ１以外にも、絶縁樹脂３２の充填領域を設定することができる。
図１３に示すように、リードフレーム２１は第１の充填領域Ｚ１以外に、第２、第３、第４および第５の充填領域Ｚ２、Ｚ３、Ｚ４、Ｚ５を有している。各領域Ｚ２〜Ｚ５に位置するインナーリード２５の隙間にも絶縁樹脂３２が充填されている。これらによって、インナーリード２５に対するワイヤボンディング性やリードフレーム２１の取り扱い性が向上する。絶縁樹脂３２の充填前にインナーリード２５の脱落等が生じるおそれがある場合、そのような部分のインナーリード同士を繋いでおき、絶縁樹脂３２の充填後に繋ぎ部分を切断してインナーリード２５として機能させることが好ましい。
リードフレーム２１に搭載された第１および第２の半導体素子２６、２９は、図１６および図１７に示すように、インナーリード部２２や金属ワイヤ２８、３１と共に樹脂封止部３３で封止され、両面搭載構造の半導体装置３４を構成している。半導体装置３４において、リードフレーム２１は最終的に切断されて回路基材を構成する。
第２の実施形態の半導体装置３４においては、予めインナーリード２５の隙間に絶縁樹脂３２を充填している。このため、リードフレーム２１の素子搭載領域Ｘ１を第１の半導体素子２６と第２の半導体素子２９Ａとで挟み込んだ場合においても、素子搭載領域Ｘ１に位置するインナーリード２５の隙間が空間としてパッケージ内に残存することはない。
上述したように、素子搭載領域Ｘ１に位置するインナーリード２５の隙間に絶縁樹脂３２を充填しておくことによって、半導体装置３４内に吸収された水分がインナーリード２５の隙間に入り込むことに起因するショートの発生等を抑制することができる。従って、この実施形態の半導体装置３４によれば、リードフレーム２１の上下両面にそれぞれ半導体素子２５、２９を搭載する場合に信頼性の向上を図ることが可能となる。さらに、リードフレーム２１の上下両面にそれぞれ半導体素子２５、２９を搭載することによって、半導体装置３４の高機能化や低コスト化等を実現することができる。
次に、本発明の第３の実施形態によるリードフレームおよびそれを用いた半導体装置について、図１８ないし図２１を参照して説明する。図１８は第３の実施形態によるリードフレームを示す平面図である。図１８に示すリードフレーム４１は、それに搭載される半導体素子との接続部となるインナーリード部４２と、外部接続端子となる第１および第２のアウターリード部４３、４４とを備えている。
第１のアウターリード部４３は、複数のアウターリード（第１のアウターリード）４３Ａを有している。同様に、第２のアウターリード部４４は複数のアウターリード（第２のアウターリード）４４Ａを有している。インナーリード部４２は、第１のアウターリード４３Ａに接続された第１のインナーリード４５Ａと、第２のアウターリード４４Ａに接続された第２のインナーリード４５Ｂとを有している。
リードフレーム４１は第１の面（上面）４１ａとそれとは反対側の第２の面（下面）４１ｂとを有している。リードフレーム４１は上下両面４１ａ、４１ｂに半導体素子が搭載される両面搭載用のリードフレームである。第２の実施形態と同様に、リードフレーム４１の第１の面４１ａには第１の素子搭載領域Ｘ１が設定され、第２の面４１ｂには第２の素子搭載領域Ｘ２が設定されている。ここでは第１の素子搭載領域Ｘ１が内側に位置する第２の素子搭載領域Ｘ２を素子搭載領域Ｘとする。
図１９および図２０に示すように、リードフレーム４１の第１の素子搭載領域Ｘ１には第１の半導体素子２６が搭載され、第２の素子搭載領域Ｘ２には第１の半導体素子２６より大きい形状（外形）を有する第２の半導体素子２９（２９Ａ、２９Ｂ）が搭載される。第２の素子搭載領域Ｘ２には２個半導体素子２９Ａ、２９Ｂが階段状に積層されている。第１の半導体素子２６は第１の素子群を構成し、第２の半導体素子２９Ａ、２９Ｂは第２の素子群を構成している。第１および第２の半導体素子２６、２９のリードフレーム４１に対する搭載構造や接続構造は第２の実施形態と同様である。
第１のアウターリード部４３は素子搭載領域Ｘの一方の短辺に沿って配置されている。第２のアウターリード部４４は素子搭載領域Ｘの他方の短辺に沿って配置されている。第１のアウターリード部４３と第２のアウターリード部４４とは素子搭載領域Ｘを介して対向配置されている。第１および第２のアウターリード部４３、４４は、リードフレーム４１を用いて構成した半導体装置（半導体パッケージ）の素子封止部の両短辺からそれぞれアウターリード４３Ａ、４４Ａが突出するように配置されている。
第１および第２のインナーリード４５Ａ、４５Ｂはそれぞれ素子搭載領域Ｘ内を引き回されている。このため、インナーリード４５の一部（具体的には第１のインナーリード４５Ａの一部）は、第１の素子搭載領域Ｘ１に搭載される第１の半導体素子２６と第２の素子搭載領域Ｘ２に搭載される第２の半導体素子２９Ａとに挟まれることになる。第１の半導体素子２６と第２の半導体素子２９Ａとが重なる領域（第１の素子搭載領域Ｘ１）に位置するインナーリード４５の隙間部分は、封止樹脂のみで十分に埋めることができない。
そこで、第１の素子搭載領域Ｘ１に位置するインナーリード２５の隙間に、予め絶縁樹脂４６を充填する。第３の実施形態においては、第１の半導体素子２６の接着剤樹脂（絶縁樹脂）を利用してインナーリード４５の隙間に絶縁樹脂４６を充填する。すなわち、リードフレーム４１の第１の素子搭載領域Ｘ１に絶縁性の接着剤ペースト（接着性を有する絶縁樹脂ペースト）を塗布する。接着剤ペーストの塗布層上に第１の半導体素子２６を押しつけて接着する。この際、接着剤ペーストはインナーリード２５の隙間に入り込む。これによって、インナーリード２５の隙間に絶縁樹脂４６を充填する。
第１の半導体素子２６の接着層および絶縁樹脂４６として機能する接着剤ペーストは、インナーリード４５の隙間への充填量を考慮して塗布する。接着剤ペーストの塗布量が不足すると、第１の半導体素子２６がリードフレーム４１と接触するおそれがある。第１の半導体素子２６の裏面（接着面）には、接着剤ペーストの塗布量が不足した場合にリードフレーム４１と接触することを防止するために、絶縁層４７が設けられている。絶縁層４７は第１の半導体素子２６の裏面に絶縁フィルムを貼り付けて形成される。
リードフレーム４１に搭載された第１および第２の半導体素子２６、２９は、図２１に示すように、インナーリード部４２や金属ワイヤ２８、３１と共に樹脂封止部３３で封止され、両面搭載構造の半導体装置４８を構成している。半導体装置４８において、リードフレーム４１は最終的に切断されて回路基材を構成する。
この実施形態の半導体装置４８においては、樹脂封止前にインナーリード４５の隙間に絶縁樹脂４６を充填している。このため、リードフレーム４１の素子搭載領域Ｘ１を第１の半導体素子２６と第２の半導体素子２９Ａとで挟み込んだ場合においても、素子搭載領域Ｘ１に位置するインナーリード４５の隙間が空間としてパッケージ内に残存することはない。このように、素子搭載領域Ｘ１に位置するインナーリード４５の隙間に絶縁樹脂４６を充填しておくことによって、半導体装置４８内に吸収された水分がインナーリード４５の隙間に入り込むことに起因するショートの発生等を抑制することができる。
この実施形態の半導体装置４８によれば、リードフレーム４１の上下両面にそれぞれ半導体素子２６、２９を搭載する場合においても信頼性の向上を図ることが可能となる。さらに、リードフレーム４１の上下両面にそれぞれ半導体素子２６、２９を搭載することによって、半導体装置４８の高機能化や低コスト化等を実現することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、表裏両面に半導体素子が搭載されるリードフレームやそれを用いた両面搭載構造の半導体装置に適用することができる。そのようなリードフレームや半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態によるリードフレームを示す平面図である。 図１のＡ−Ａ線に沿った断面の一例を示す図である。 図１のＡ−Ａ線に沿った断面の他の例を示す図である。 図１のＡ−Ａ線に沿った断面のさらに他の例を示す図である。 図４に示すリードフレームの平面図である。 図４に示すリードフレームの製造工程における絶縁樹脂シートの配置段階を示す図であって、図５のＡ−Ａ線に沿った断面図である。 図４に示すリードフレームの製造工程における絶縁樹脂シートの配置段階を示す図であって、図５のＢ−Ｂ線に沿った断面図である。 図６Ａに示す絶縁樹脂シートを圧着した段階を示す断面図である。 図６Ｂに示す絶縁樹脂シートを圧着した段階を示す断面図である。 本発明の他の実施形態によるリードフレームを示す平面図である。 本発明の第１の実施形態による半導体装置を示す平面図である。 図９のＡ−Ａ線に沿った断面を示す図である。 図９のＢ−Ｂ線に沿った断面を示す図である。 本発明の第２の実施形態によるリードフレームを示す平面図である。 図１２に示すリードフレームのインナーリードの隙間を絶縁樹脂で充填する領域を示す図である。 図１２に示すリードフレームに半導体素子を搭載した状態を示す平面図である。 図１２に示すリードフレームに半導体素子を搭載した状態を示す断面図である。 本発明の第２の実施形態による半導体装置を示す断面図である。 図１６に示す半導体装置の正面図である。 本発明の第３の実施形態によるリードフレームを示す平面図である。 図１８に示すリードフレームに半導体素子を搭載した状態を示す平面図である。 図１８に示すリードフレームに半導体素子を搭載した状態を示す断面図である。 本発明の第３の実施形態による半導体装置を示す断面図である。
符号の説明
１，１０…リードフレーム、２…インナーリード部、２Ａ…第１のインナーリード、２Ｂ…第２のインナーリード、３…第１のアウターリード部、３Ａ…第１のアウターリード、４…第２のアウターリード部、４Ａ…第２のアウターリード、５…絶縁樹脂、６…支持フィルム、８…絶縁樹脂フィルム、１１…半導体パッケージ、１２…第１の半導体素子群、１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ，１３Ｆ，１３Ｇ，１３Ｈ…半導体素子、１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ，１４Ｆ，１４Ｇ，１４Ｈ…電極パッド、１５…第１の金属ワイヤ、１６…第２の半導体素子群、１７…第２の金属ワイヤ、１８…樹脂封止部。

Claims (5)

  1. 素子搭載領域と、複数のアウターリードを有するアウターリード部と、複数のインナーリードを有し、前記インナーリードの少なくとも一部が前記素子搭載領域内を引き回されているインナーリード部と、前記素子搭載領域内の前記インナーリードを有する部分以外の部分に設けられた素子支持部と、前記素子搭載領域の少なくとも一部に位置する前記インナーリードの間隙に充填された絶縁樹脂とを備える回路基材と、
    前記回路基材の第１の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第１の半導体素子を備える第１の素子群と、
    前記回路基材の第２の面側の前記素子搭載領域に搭載され、電極パッドを有する少なくとも一つの第２の半導体素子を備える第２の素子群と、
    前記第１の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第１の金属ワイヤと、
    前記第２の半導体素子の前記電極パッドと前記回路基材の前記インナーリードとを電気的に接続する第２の金属ワイヤと、
    前記第１および第２の素子群を前記第１および第２の金属ワイヤと共に封止する樹脂封止部とを具備する半導体装置であって、
    前記素子支持部は、前記半導体装置の長手側の一辺側に設けられた複数の第１の吊りリードと、前記半導体装置の長手側の他の一辺側に設けられた第２の吊りリードとを有し、
    前記アウターリードは、前記半導体装置の短手側の二辺側に設けられ、
    前記インナーリードの一端は、前記半導体装置の長手側の他の一辺側に設けられ、
    前記インナーリードの一部は、前記インナーリードの一端へ伸びる第１部分、前記短手側の一辺側に設けられた前記アウターリードへ伸びる第２部分、および前記第１部分と前記第２部分とを電気的に接続し、前記第１部分と前記第２部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第３部分を具備し、
    前記インナーリードの他の一部は、前記インナーリードの一端へ伸びる第４部分、前記短手側の他の一辺側に設けられた前記アウターリードへ伸びる第５部分、および前記第４部分と前記第５部分とを電気的に接続し、前記第４部分と前記第５部分と交差する方向に伸びるように前記素子搭載領域内を引き回されている第６部分を具備し、
    前記素子支持部の少なくとも一部は、前記第３部分と前記第６部分との間の領域に設けられ、
    前記絶縁樹脂は、前記第３部分を含む部分に位置する前記インナーリードの間隙、前記第６部分を含む部分に位置する前記インナーリードの間隙、前記第３部分と前記素子支持部との間隙、および前記第６部分と前記素子支持部との間隙に設けられることを特徴とする半導体装置。
  2. 前記素子支持部は開口部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体装置の長手側における前記第１の吊りリードの位置は、前記第３部分と前記第６部分との間に位置することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記半導体装置の長手側における前記第２の吊りリードの位置は、前記第１部分と前記第４部分との間に位置することを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
  5. 前記素子支持部の少なくとも一部は、前記第１部分より前記アウターリード側かつ前記第３部分より前記インナーリードの一端側とは反対の領域、および前記第４部分より前記アウターリード側かつ前記第６部分より前記インナーリードの一端側とは反対の領域の少なくともいずれか一方の領域に設けられていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
JP2008267102A 2007-10-16 2008-10-16 半導体装置 Active JP4970401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267102A JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007268775 2007-10-16
JP2007268775 2007-10-16
JP2008267102A JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011136497A Division JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Publications (3)

Publication Number Publication Date
JP2009117819A JP2009117819A (ja) 2009-05-28
JP2009117819A5 JP2009117819A5 (ja) 2011-02-03
JP4970401B2 true JP4970401B2 (ja) 2012-07-04

Family

ID=40533376

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008267102A Active JP4970401B2 (ja) 2007-10-16 2008-10-16 半導体装置
JP2011136497A Active JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011136497A Active JP4970610B2 (ja) 2007-10-16 2011-06-20 半導体装置の製造方法とリードフレーム

Country Status (2)

Country Link
US (7) US20090096073A1 (ja)
JP (2) JP4970401B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970401B2 (ja) 2007-10-16 2012-07-04 株式会社東芝 半導体装置
US8004071B2 (en) * 2007-12-27 2011-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
JP5275019B2 (ja) * 2008-12-26 2013-08-28 株式会社東芝 半導体装置
JP5361426B2 (ja) 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
KR101685057B1 (ko) * 2010-01-22 2016-12-09 삼성전자주식회사 반도체 소자의 적층 패키지
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5924313B2 (ja) * 2012-08-06 2016-05-25 株式会社デンソー ダイオード
JP6680274B2 (ja) * 2017-06-27 2020-04-15 日亜化学工業株式会社 発光装置及び樹脂付リードフレーム

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4102209A (en) * 1977-06-17 1978-07-25 United Technologies Corporation Temperature compensated vibrating cylinder pressure transducer
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
JPH082537B2 (ja) 1989-08-25 1996-01-17 トリニティ工業株式会社 熱処理装置
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH083929Y2 (ja) * 1989-12-14 1996-01-31 株式会社小糸製作所 車輌用灯具
JPH0395661U (ja) * 1990-01-12 1991-09-30
JPH04174548A (ja) * 1990-11-07 1992-06-22 Nec Corp リードフレーム
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
EP0595021A1 (en) * 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH06244352A (ja) * 1993-02-19 1994-09-02 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP3082507B2 (ja) 1993-04-07 2000-08-28 日産自動車株式会社 移動体の画像処理装置
JP3013135B2 (ja) * 1993-11-16 2000-02-28 株式会社三井ハイテック 半導体装置用リードフレームの製造方法
JP2972096B2 (ja) * 1994-11-25 1999-11-08 シャープ株式会社 樹脂封止型半導体装置
JP2756436B2 (ja) * 1995-12-28 1998-05-25 日立超エル・エス・アイ・エンジニアリング 株式会社 半導体装置およびその製造方法
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
JP3078526B2 (ja) * 1998-08-12 2000-08-21 宮崎沖電気株式会社 樹脂封止型半導体装置
US6313527B1 (en) * 1998-12-10 2001-11-06 United Microelectronics Corp. Dual-dies packaging structure and packaging method
JP3813788B2 (ja) 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6552416B1 (en) * 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JP3082507U (ja) 2001-06-07 2001-12-14 華東先進電子股▲分▼有限公司 ダブルサイドチップパッケージ
JP3793752B2 (ja) * 2002-12-16 2006-07-05 沖電気工業株式会社 半導体装置
US7102209B1 (en) 2003-08-27 2006-09-05 National Semiconductor Corporation Substrate for use in semiconductor manufacturing and method of making same
JP2005268533A (ja) * 2004-03-18 2005-09-29 Shinko Electric Ind Co Ltd 積層型半導体装置
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
US7348660B2 (en) * 2005-07-29 2008-03-25 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8357566B2 (en) * 2006-08-25 2013-01-22 Micron Technology, Inc. Pre-encapsulated lead frames for microelectronic device packages, and associated methods
JP4970401B2 (ja) * 2007-10-16 2012-07-04 株式会社東芝 半導体装置
JP6164895B2 (ja) * 2013-04-02 2017-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus

Also Published As

Publication number Publication date
JP4970610B2 (ja) 2012-07-11
US8618643B2 (en) 2013-12-31
JP2009117819A (ja) 2009-05-28
US9177900B2 (en) 2015-11-03
JP2011181967A (ja) 2011-09-15
US20090096073A1 (en) 2009-04-16
US20200388547A1 (en) 2020-12-10
US11688659B2 (en) 2023-06-27
US20190139849A1 (en) 2019-05-09
US20170154832A1 (en) 2017-06-01
US20160027720A1 (en) 2016-01-28
US20140077348A1 (en) 2014-03-20
US10199300B2 (en) 2019-02-05
US9589870B2 (en) 2017-03-07
US20110260312A1 (en) 2011-10-27
US10777479B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
JP4970610B2 (ja) 半導体装置の製造方法とリードフレーム
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
JP4489100B2 (ja) 半導体パッケージ
JP4498403B2 (ja) 半導体装置と半導体記憶装置
US7468553B2 (en) Stackable micropackages and stacked modules
JP5275019B2 (ja) 半導体装置
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
KR101083663B1 (ko) 오버행 다이 스택 구조를 이용한 반도체 패키지
JP4489094B2 (ja) 半導体パッケージ
JP2004063579A (ja) 積層型半導体装置
JP2010232702A (ja) 積層型半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
KR100826976B1 (ko) 플래나 스택 패키지
WO2023089988A1 (ja) モジュール
JP2005327755A (ja) 半導体装置及びその製造方法
JP2010212605A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101209

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20101227

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4970401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350