JP4964430B2 - 半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイス - Google Patents

Description

本発明は、半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイスに関するものである。

近年、半導体エピタキシャルウエーハにおいて、その特性と生産性を両立させるため、例えばシリコン基板のような安価な基板上に、これと格子定数の異なる例えばＩｎＧａＡｓのような作動層を形成したエピタキシャルウエーハを製造する必要性が増加している。半導体エピタキシャルウエーハには、例えば電界効果トランジスタ（ＦＥＴ）やヘテロバイポーラトランジスタ（ＨＢＴ）等の電子デバイスや、あるいはまた、例えば発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）、受光素子等の光デバイスを作成する用途がある。
以下に、ＬＥＤに関する従来技術を一例に挙げて説明する。
小型・長寿命という利点を有する発光ダイオード（ Light Emittinｇ Diode：ＬＥＤ）を用いた照明機器が期待され、屋外での使用も増えていることからＬＥＤの一層の高輝度化が望まれている。
図５に、従来用いられてきた典型的な格子整合型発光ダイオードの断面構造の一例を示す。
この発光ダイオード３０は、ＧａＡｓの基板１を使用し、ＧａＡｓの基板１上に格子整合するＩｎＡｌＧａＰ系半導体層３〜５を形成したものである。格子定数が０．５６５３ｎｍのｎ型ＧａＡｓからなる基板１上に、先ずバッファ層２として格子定数が０．５６６６ｎｍのＩｎ_０．５Ａｌ_０．５Ｐ結晶を厚さ１μｍ形成し、さらに下クラッド層３としての厚さ１μｍで格子定数が０．５６６６ｎｍのｎ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶と、発光層４としての厚さ１μｍで格子定数が０．５６６３ｎｍのＩｎ_０．５ Ａｌ_０．２５Ｇａ_０．２５Ｐ結晶と、上クラッド層５としての厚さ１μｍで格子定数が０．５６６６ｎｍのｐ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶を形成した、３層からなるダブルへテロ発光構造９を載置し、最上部に電流拡散層６として厚さ１０μｍで格子定数が０．５６６６ｎｍのＩｎ_０．５Ａｌ_０．５Ｐ結晶を形成し、上面と底面にそれぞれ金属層からなるｎ型電極３８とｐ型電極３７を形成して構成したものである。この発光ダイオードにおいては、波長６１０ｎｍの赤色発光が得られる。
また、この発光ダイオードは、作動領域であるダブルへテロ構造発光構造部分の各層の格子定数は、基板であるＧａＡｓの格子定数と一致しているので、発光構造部分の結晶欠陥はエッチピット密度（Etch Pit Density：ＥＰＤ）が１×１０^５ ｃｍ^−２程度と少ない良質な結晶のが形成できるので、高性能な発光ダイオードが得られるとされている。
しかしながら、上記従来の発光ダイオードでは、ＧａＡｓ基板による発光の吸収が起こるため、外部に取り出せる光が内部で発光した光に対して極端に減少してしまう。

そこで、ＩｎＡｌＧａＰの発光波長に対して透明なＧａＰ基板上にＩｎＡｌＧａＰ系半導体層を積層し、外部量子効率を向上させる試みがなされている。この場合、格子定数が０．５４５１ｎｍのＧａＰ基板と０．５６６３ｎｍのＩｎＡｌＧａＰ結晶とでは格子定数のミスマッチ度が３．９％以上有るために、ＧａＰ基板上に成長させたＩｎＡｌＧａＰ系半導体層では、基板から上層に伸びる貫通転位が１０^８ ／ｃｍ^２ 以上と多数存在している。このような多数の転位の存在は、発光層の結晶性の低下を招き、輝度で代表される発光特性は格子整合系の発光半導体素子の場合の百分に一以下にまで低下してしまう。

そこで上記のようなＩｎＡｌＧａＰ系半導体層における転位の上層への伝播を低減する方法として、徐々に組成を変化させる格子緩和バッファ層（リニアグレーテッドバッファ層、以下、ＬＧバッファと呼ぶ。）や、段階的に組成を変化させる格子緩和バッファ層（ステップグレーテッドバッファ層、以下、ＳＧバッファと呼ぶ。）等を使用することが提案されている（例えば、特許文献１、特許文献２等参照。）。

図６に、ＳＧバッファ層により格子定数を段階的に変化させて、ＳＧバッファ層最上層と作動領域の格子定数を整合させた発光ダイオードの断面構造の一例を示す。この発光ダイオード４０は、ＧａＰからなる基板１を使用し、ＧａＰからなる基板１上に段階的に格子定数の変化するバッファ層２−１から２−５の５層を形成し、その上にバッファ層２−５と格子整合するＩｎＡｌＧａＰ系半導体層３〜５を形成することにより構成されている。
この発光ダイオード４０では、格子定数が０．５４５１ｎｍのＧａＰからなる基板１と、格子定数が０．５６６３ｎｍのＩｎ_０．５ Ａｌ_０．２５Ｇａ_０．２５Ｐからなる発光層４の間の格子ミスマッチ度は、（０．５６６３−０．５４５１）／０．５４５１＝０．０３９、すなわち３．９％有るものの、最上部のバッファ層２−５と発光層４とは、ほとんど格子整合している。このため発光層のＥＰＤは５×１０^６／ｃｍ^２まで低減され、輝度は基板と発光層とが格子整合している場合の十分の一程度となる。

これらのバッファ層を成長する場合、まず、ｎ−ＧａＰ基板上にｎ−ＩｎＡｌＰバッファ層を成長させる。このとき、基板としては、面方位が（１００）面となった基板か、又は０〜１５°off 基板を用いるのが好ましい。Ａｌの混晶比としては、例えば成長開始直後に０．９になるようにするとともに、バッファ層の成長が進むに従って、ＬＧバッファ層の場合はＡｌ混晶比率を連続的に変化させる。また、ＳＧバッファ層の場合はＡｌ混晶比率を段階的に不連続的に減少させ、発光構造の下クラッド層の格子定数と一致させる手段をとる。すなわち、ＳＧバッファ層の場合には格子定数が０．５４５１ｎｍのｎ型ＧａＰからなる基板１上に、先ず第１のバッファ層２−１として格子定数が０．５５０３ｎｍのＩｎ_０．１Ａｌ_０．９Ｐ結晶を厚さ０．１μｍ形成し、次いで第２のバッファ層２−２として格子定数が０．５５４４ｎｍのＩｎ_０．２Ａｌ_０．８Ｐ結晶を厚さ０．１μｍ形成し、次いで第３のバッファ層２−３として格子定数が０．５５８４ｎｍのＩｎ_０．３ Ａｌ_０．７Ｐ 結晶を厚さ０．１μｍ形成し、次いで第４のバッファ層２−４として格子定数が０．５６２５ｎｍのＩｎ_０．４Ａｌ_０．６Ｐ結晶を厚さ０．１μｍ形成し、次いで第５のバッファ層２−５として格子定数が０．５６６６ｎｍのＩｎ_０．５Ａｌ_０．５Ｐ結晶を厚さ１μｍに形成する。その上にさらに下クラッド層３としての厚さ１μｍで格子定数が０．５６６６ｎｍのｎ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶と、発光層４としての厚さ１μｍで格子定数が０．５６６３ｎｍのＩｎ_０．５Ａｌ_０．２５Ｇａ_０．２５Ｐ 結晶と、上クラッド層５としての厚さ１μｍで格子定数が０．５６６６ｎｍのｐ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶の３層からなるダブルへテロ発光構造９を載置し、最上部に電流拡散層６として厚さ１０μｍで格子定数が０．５６６６ｎｍのｐ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶を形成し、上面と底面にそれぞれ金属層からなるｎ型電極８とｐ型電極７を形成して構成したものである。このような構造に形成した発光ダイオード４０は波長６１０ｎｍの赤色発光が得られる。
特開昭５９−８４４１７号公報 特開平０４−２５７２７６号公報

しかしながら、上記従来の格子定数差異緩和バッファ層では貫通転位を十分に低減させることができず、発光層のＥＰＤが５×（１０^６〜１０^７）ｃｍ^−２程度存在するため、活性層の結晶性が低下し、貫通転位に沿って流れるリーク電流の発生により発光素子の輝度特性が格子整合させた場合に比較して十分の一から百分の一程度まで低化する。
そこで本発明は、上記問題を解決するために活性層に伝播する貫通転位を低減させて、良好な半導体素子を提供することを目的とする。

上記課題を解決するため、本発明は以下に掲げた
（１）中心部の厚さが厚く、かつ、周辺部分の厚さが薄い凸状の半導体作動領域を複数備えていると共に、表面が鏡面研磨されており、該半導体作動領域は格子状の溝に取り囲まれ、前記凸状の表面が曲面である半導体素子形成用基板、
（２） 前記表面の高低差が１μｍ以上１００μｍ以下である（１）に記載の半導体素子形成用基板、
（３）前記基板が、ＧａＰ，ＧａＡｓ，ＩｎＰ，ＡｌＰ，ＡｌＡｓ，Ｓｉのうちいずれか１種である（１）または（２）に記載の半導体素子形成用基板、
（４） 基板の結晶と格子定数が異なる半導体結晶からなる動作領域を持つエピタキシャルウェーハであって、該作動領域が前記（１）から（３）のいずれか１つに記載の半導体素子形成用基板上に形成されてなるエピタキシャルウェーハ、
（５） 前記基板結晶の格子定数と動作領域の半導体結晶との格子定数の差異が０．１５％以上である（４）に記載のエピタキシャルウェーハ、
（６） 前記動作領域の半導体結晶が、Ａｌ，Ｇａ，Ｉｎ，Ｐ，Ａｓ，Ｓｂ，Ｓｉ，Ｇｅ，Ｃのうち少なくとも１種以上の元素を含む（４）または（５）に記載のエピタキシャルウェーハ、

（７） 前記（４）から（６）のいずれか１つに記載のエピタキシャルウェーハを使用してなる半導体素子、
（８） 前記半導体素子が発光素子、レーザ素子または電子デバイス素子のいずれかである（７）に記載の半導体素子、
（９） 前記（８）に記載の半導体素子を使用した半導体デバイス、
（１０） 前記半導体デバイスが照明装置、表示装置、通信装置、レーダー装置のいずれかである（９）に記載の半導体デバイス、
の各発明を提供する。

以上説明したように本発明によれば、次のような優れた効果が得られる。すなわち、本発明で使用する基板は、表面が鏡面研磨してあるがなお高低差を有する基板を使用するので、基板中の結晶欠陥が低部に集中しており、基板と格子定数が異なる動作領域を持つ化合物半導体エピタキシャルウェーハを形成する場合において、動作領域中を通過する貫通転位の数を低減することができる。したがって、本発明のエピタキシャルウェーハを使用した半導体素子は、高性能の半導体素子となり、高性能な半導体デバイスを作成できる。 また、本発明によれは、貫通転位の密度分布をつけることができ、特に電極に近い、より動作の寄与の大きい動作領域の貫通転位密度を低減することができるので、高機能の半導体素子や半導体デバイスを作成することができる。

半導体素子を形成するための基板としては、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＡｌＰ、ＡｌＡｓ、シリコン等の半導体基板の他にも、サファイア、ダイアモンド等各種の材料が使用されている。
シリコン、ＧａＡｓ、ＧａＰ、ＩｎＰ等の半導体基板は、その表面をできるだけ平坦に、さらに研磨によるダメージを低減させるために、大きく分けて（ａ）単結晶インゴットの方位、外形を整える研削工程、（ｂ）単結晶インゴットを薄く切断するスライス工程、（ｃ）スライスしたウエーハを均等な厚さ、均等なスライスダメージ深さにするラップ工程、（ｄ）ラップしたウエーハの外周を研削するべべリング工程、（ｅ）べべリングしたウエーハをエッチングするエッチング工程、（ｆ）エッチングしたウエーハを研磨する研磨工程、（ｇ）研磨したウエーハを洗浄する洗浄工程、（ｈ）洗浄したウエーハを検査、梱包する検査・梱包工程を経て加工される。
貫通転位を減少させという課題を解決するため、本発明の半導体素子形成用基板は、表面が鏡面研磨されているが平坦ではなく、高低差を有している基板を用いることとした。

表面が鏡面研磨されているが平坦ではなく高低差を有している基板とは、一つの半導体動作領域を形成する部分の中心部の厚さが厚く、一つの半導体動作領域を形成する部分の周辺部分の厚さが薄い基板を意味する。一般に半導体素子は１枚の基板上に多数個の素子が形成されるので、本発明の基板は表面に多数の微小な高低差を有する凹凸部を具備したものとなっている。
図１に、本発明の一つである半導体素子の断面構造の一例を示す。なお、以下の図においては説明を判り易くするために、縮尺は必ずしも正確には描かれていない。
図１に示す半導体素子１０は、表面が鏡面研磨されているが平坦ではなく高低差を有している半導体基板の表面に、格子整合させるためのバッファ層を介してダブルヘテロ構造のＩｎＡｌＧａＰ系発光構造を形成した半導体発光素子である。
図１において、１は格子定数が５．４５１ｎｍのＧａＰからなる基板で、２−１〜２−５は格子定数が段階的に変化するＩｎ_１−ｘＡｌ_ｘＰからなるバッファ層で、基板１と接するバッファ層２−１は格子定数が５．５０３ｎｍのＩｎ_０．１Ａｌ_０．９Ｐ結晶からなっている。バッファ層２−１〜２−５の格子定数は次第に大きくなり、バッファ層２−２〜バッファ層２−４の組成はそれぞれＩｎ_０．２Ａｌ_０．８Ｐ、Ｉｎ_０．３Ａｌ_０．７Ｐ、Ｉｎ_０．４Ａｌ_０．６Ｐとし、格子定数はそれぞれ０．５５４４，０．５５８４，０．５６２５となる。
そして最上部のバッファ層２−５は格子定数が５．６６６ｎｍのＩｎ_０．５Ａｌ_０．５Ｐ結晶からなっていて、ダブルヘテロ発光構造部の下クラッド層３と格子整合している。このため下クラッド層３と格子整合している発光層４は、転位等の結晶欠陥の少ない良質の結晶が得られる。

ダブルヘテロ発光構造部９は、厚さが１μｍで格子定数が０．５６６６ｎｍのｎ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶からなる下クラッド層３と、厚さが１μｍで格子定数が５．６６３ｎｍのＩｎ_０．５Ａｌ_０．２５Ｇａ_０．２５Ｐ 結晶からなる発光層４、及び厚さが０．１μｍで格子定数が５．６６６ｎｍのｐ型Ｉｎ_０．５Ａｌ_０．５Ｐ結晶からなる上クラッド層５の３層からなっている。ここで、基板１のＧａＰの格子定数は５．４５１ｎｍであり、Ｉｎ_０．５Ａｌ_０．２５Ｇａ_０．２５Ｐ 結晶からなる発光層４の格子定数は５．６６３ｎｍであるから、基板１と発光層４との間の格子定数ミスマッチ度は（５．６６３−５．４５１）／５．４５１＝０．０３９、すなわち３．９％となる。

上記の構造の半導体発光素子において、ＧａＰからなる基板１の表面は鏡面研磨されているが平坦ではなく、図１に示すように、中央部の厚さｈ_１ が周辺部の厚さｈ_２ よりも僅かに大きく、動作領域を形成する部分に高低差（ｈ_１ −ｈ_２ ）を有している。この高低差（ｈ_１ −ｈ_２ )は、厚さ０．６ｍｍの基板に対して１μｍ以上１００μｍ以下程度とするのが適する。

通常、半導体素子は１枚の基板の表面に多数の作動領域を形成して、１枚の基板上の多数の作動領域に対して同時に必要な処理を施して多数の半導体素子を形成した後、最後に各半導体素子を切り離して使用するのが一般的である。
図２に、基板１の表面に図１に示す構造の半導体発光素子を多数形成して切断分離する前のエピタキシャルウェーハ２０の断面構造の一部を示す。図２では、図１に示す構造の半導体発光素子１０が４個連なった状態を示している。平面的には半導体発光素子が格子状に多数連なって形成されている。
エピタキシャルウェーハ２０では、基板１の作動領域を形成する領域が上に凸状に盛り上がって厚くなっている。このように基板の表面の形状を整えておくと、厚さの薄い部分に結晶欠陥が集中して、厚さの厚い部分では基板から上層に伸びる貫通転位が少なくなるので、この基板上にエピタキシャル成長させて形成した半導体結晶は、転位等の結晶欠陥の少ない良質の結晶が得られ、高性能な作動特性を有する半導体素子が得られる。

ここで、表面が研磨されているが高低差を有し、平坦でない基板の製造方法について半導体基板を例に挙げて説明する。
先ず、平滑な半導体基材を準備する。ここで、平滑な半導体基材の表面ダーメージ深さは、後の研磨で除去できる深さまでであれば、多少残留していても問題ない。通常の半導体基板製造工程で、単結晶インゴットからスライス工程、ラップ工程、べべリング工程等を経て得られた基材が利用できる。
この平滑な半導体基材表面の所定部分に、フォトリソグラフィー技術により例えば耐薬品性レジストからなるエッチングマスクを形成する。エッチングマスクは、例えば製造する素子の間隔が０．３ｍｍであれば、０．３ｍｍ間隔の格子状とし、レジストには一般に市販されているネガタイプまたはポジタイプのフォトレジストを用いることが可能である。ここでレジストをエッチングマスクとして使用する場合は、レジストはエッチングで使用するエッチング゛方法に対し、安定性が高いことが望ましい。
また、酸化珪素薄膜をエッチングマスクとして使用する場合は、基板の上にプラズマＣＶＤなどの方法で酸化珪素薄膜を形成し、フォトリソグラフィー技術を用いてレジストをパターニングして、酸化珪素薄膜をフッ化水素酸系のエッチャントでエッチングしてレジストを除去することにより、酸化珪素のエッチングマスクを作成することもできる。

次に、図３及び図４に示すように、表面及び裏面に図示省略の格子状のエッチングマスクを施した基材１１の一方の表面を化学的エッチング、例えば酸、アルカリ、その他の薬液によるエッチング、あるいは物理的エッチング、例えばプラズマドライエッチング、塩化水素ガスによるエッチング等により、所定の格子状の溝１２を形成する。図３に格子状の溝１２を形成する基材１１の平面図の一部分を、図４には図３の線Ａ−Ａ’に沿った断面図を示す。図中１３は個々の作動領域を形成する部分である。溝１２は作動領域を形成する部分１３を取り囲むように、格子状に形成する。作動領域を形成する部分１３の大きさは１辺Ｗが０．３ｍｍ程度の正方形とする場合が多い。この場合、溝１２の幅Ｌはおおむね０．３ｍｍ程度とするのがよい。溝１２の深さＤは、すなわちエッチング量は、後工程の研磨条件等にも依存するが、おおむね１〜１００μｍ程度が適当である。

ＧａＰ基板の化学的エッチング薬液の代表例としては、塩酸と硝酸及び純水の混合液が挙げられる。エッチング速度を大きくしたい場合は、濃度を上げたり温度を上げる等の方法が使用できる。
ＧａＡｓ基板に対する化学エッチング薬液の代表例としては、フッ化水素酸と過酸化水素水及び純水の混合液や、硫酸と過酸化水素及び純水の混合液、さらには燐酸と過酸化水素水及び純水の混合液等、半導体加工分野で基板の材質に応じて通常使用されているエッチャントが挙げられる。
ＩｎＰ基板に対する化学的エッチング薬液の代表例としては、塩酸もしくは塩酸と過酸化水素水及び純水の混合液が挙げられる。
Ｓｉ基板に対する化学的エッチング薬液の代表例としては、フッ化水素酸と純水の混合液が挙げられる。

化学的エッチングの場合は、裏面も同様にエッチングされる場合が多く、裏面のエッチングを必要としない場合は、裏面にもエッチングマスクを作成する必要がある。
ドライエッチングでは、主に酸化珪素薄膜をエッチングマスクとして用い、反応性ガスとして塩化水素等を用いてエッチングすることができる。裏面を保護するために、裏面にもエッチングマスクを付ける方法もある。
エッチングの後に、エッチングマスクとして使用したレジストや酸化珪素を、アセトン等の有機溶剤による洗浄や酸洗浄により除去する。

次に、化学−機械式研磨（ＣＭＰ）による研磨を行い、表面が滑らかな曲面となるように仕上げる。すなわち、図４に示すように溝１２を形成した基材１１の表面に化学−機械式研磨（ＣＭＰ）を施し、断面形状で基材１１の表面Ｓが破線で示すＳ’となるまで研磨し、基材表面に高さＤ（＝ｈ_１ −ｈ_２ ）の高低差を形成する。ここで、機械式研磨の割合が高い場合は、平坦性は向上するが、研磨によるダメージが残り易い問題がある。これに対し、化学式研磨の割合が高い場合は、平坦性向上の度合いは機械式研磨に比べ劣るが、研磨ダメージが少ないという特徴がある。
化学−機械式研磨（ＣＭＰ）は微細な砥粒を懸濁させた研磨液（スラリー）を基板表面に流しながら、スピンドルに貼り付けた基板を回転テーブル表面の研磨パッドに圧着させて研磨する方法であって、スラリーで研磨すべき基板の表面を酸化させるという化学的メカニズムと、酸化層を機械的に削り取るという機械的メカニズムの両方を利用して、基板の凸部を優先的に除去する技術である。スラリーとしては、シリカ微粒子やアルミナ微粒子をアルカリ溶液や酸化剤の水溶液中に懸濁させたものが使用される。また、研磨パッドとしては不織布を基材とし、その繊維交絡体中に種々の樹脂を含浸させて発泡構造を形成させたものである。研磨パッドは対象とする基板の種類や研磨目的に応じて様々な改良が加えられたものが多数採用されている。

化学式研磨の割合が多い条件の一例として、研磨布に不織布タイプの軟質研磨パッド、例えば富士紡績株式会社製ＰＯＬＹＰＡＳ＃２７を使用し、研磨剤に４０％シリカ、例えば（株）フジミインコーポレーテッド製コンポール８０に酸化剤として５ｖｏｌ％の次亜塩素酸ナトリウムを添加した水溶液を使用し、研磨圧力２Ｎ／ｃｍ^２ の研磨条件が挙げられる。
機械式研磨の割合の多い条件の一例として、研磨布に不織布タイプの硬質研磨パッド、例えば富士紡績株式会社製ＰＯＬＹＰＡＳ＃１９４を使用し、研磨剤に４０％のシリカを懸濁させたアルカリ水溶液、例えば（株）フジミインコーポレーテッド製コンポール８０を使用し、研磨圧力３Ｎ／ｃｍ^２ の研磨条件が挙げられる。この場合には酸化剤は使用しない。
本発明では、化学式研磨の割合が多い条件の下で研磨を続ければ、基板表面に設けた溝の周辺部分の研磨が進んで低くなり、溝から離れた部分は高くなって、全体として多数の微小な高低差を有する凹凸部を具備した基板が得られる。

化学的研磨の割合が多い研磨条件で研磨を進めると、溝の近傍の角が次第に取れ、基板表面全体としては凹凸を有していて平坦ではないが、微視的には鏡面状態に研磨された基板を製造することができる。研磨の量としては、エッチングにより作成した溝のおおよそ２０〜１００％の量が妥当である。
このようにして、使用する基材に必要な間隔で必要な深さの微少な高低差を有していながら、エピタキシャル成長用基板として十分に研磨ダメージが少なくなった鏡面研磨された半導体基板を製造することができる。

次に、この基板の上にＭＯＣＶＤ法やＭＢＥ法によりエピタキシャル成長させて、ＬＧバッファ層またはＳＧバッファ層、さらには目的とする半導体素子（例えば電界効果トランジスタ（ＦＥＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、受光素子）等を形成する。その後、電極形成、素子分離、配線接続等を行い電子デバイスや光デバイスを作製する。作動領域の半導体層としては特に制限はなく、目的に応じて公知のＩｎ_{１−ｘ−ｙ}Ｇａ_ｘＡｌ_ｙＡｓ_{１−ａ−ｂ}Ｓｂ_ａＰ_ｂ系半導体（ただし、０≦ｘ，ｙ，ａ，ｂ≦１）や、ＳｉＧｅＣ系半導体結晶が必要により利用できる。
これらの半導体結晶の製造方法は特に制限されるものではなく、半導体製造分野で使用されている公知の各種方法が利用できる。
基板上に目的とする半導体結晶層からなる作動領域をエピタキシャル成長させれば、本発明のエピタキシャルウエーハが得られる。
本発明のエピタキシャルウエーハは、バッファ層を成長する際に格子不整合により歪みが発生し、この歪みにより発生する転位は、表面形状変化の大きい表面凹部に集中する。この特性を利用して貫通転位等の結晶欠陥が少ない作動領域が形成され、特性の優れた素子を形成することができる。

本発明の半導体素子は、上記本発明のエピタキシャルウエーハを使用して形成したものである。本発明の半導体素子の代表例としては、電界効果トランジスタ、ヘテロバイポーラトランジスタ、発光素子あるいはレーザ素子等が挙げられる。これらの半導体素子の作動領域は、基板内の貫通転位等の結晶欠陥の少ない領域に形成されているので結晶欠陥の少ない半導体結晶となっており、高性能な素子機能を発揮することができる。
また、本発明の半導体デバイスは、上記本発明の導体素子を使用して形成したものである。本発明の半導体デバイスの代表例としては、照明装置、表示装置、通信装置、レーダー装置等が挙げられる。本発明の半導体デバイスは結晶性の優れた半導体作動領域を有する半導体素子を使用しているので、高性能で安定した動作を発揮することができる。

ＧａＰ基板上にエピタキシャル成長により図１に示す断面構造を有する半導体発光素子を形成した。
基板には格子定数が０．５４５１ｎｍで面方位（１００）のＳｉドープｎ型−ＧａＰ基板を用い、フォトリソグラフィー技術により、基板上に耐薬品性のエッチングマスクを形成した。エッチングマスクは、素子間隔と同じ０．３ｍｍピッチ、幅０．０５ｍｍの格子状パターンを用いた。裏面はエッチング不要なので、全面にエッチングマスクを形成した。エッチングマスク形成後、塩酸、硝酸、純水の混合液よりなるエッチャントにより、ＧａＰ基板表面の露出した部分を約１０μｍの厚さでエッチングした。
その後、エッチングマスクをリムーバーとしてアセトンを使用して除去した。
次に、化学−機械式研磨による研磨により、厚さにして５μｍ研磨した。この際、研磨剤に４０質量％のシリカ微粒子を懸濁させた水溶液である（株）フジミインコーポレーテッド製コンポール８０を使用した。そして化学的研磨の割合を強くするため、酸化剤として５ｖｏｌ％の次亜塩素酸ナトリウムを添加した。研磨パッドとしては、富士紡績株式会社製ＰＯＬＹＰＡＳ＃２７の軟質研磨パッドを使用した。研磨圧力としては２Ｎ／ｃｍ^２ とした。この結果、ＧａＰ基板の表面に間隔０．３ｍｍ、深さ５μｍの周期的な格子状の窪みを持ち、研磨ダメージの無いｎ型ＧａＰ基板が得られた。

次に、この基板上にＩｎＡｌＰ結晶からなるＳＧバッファ構造を介して、ＩｎＡｌＧａＰ格子不整合型ＬＥＤを形成した。各結晶層の成長はＭＯＣＶＤ法により、有機金属（ＭＯ）原料に、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡl）、トルメチルインジウム（ＴＭＩ）、アルシン(ＡｓＨ_３ )、ホスフィン（ＰＨ_３ ）を用いた。成長温度は７００℃とした。
ＳＧバッファのＡｌの混晶比は、成長開始直後に０．９になるようにしてバッファ層の成長が進むに従って、Ａｌ混晶比率を段階的に不連続に減少させた。すなわち、５層のバッファ層の組成は順次Ｉｎ_０．１Ａｌ_０．９Ｐ、Ｉｎ_０．２Ａｌ_０．８Ｐ、Ｉｎ_０．３Ａｌ_０．７Ｐ、Ｉｎ_０．４Ａｌ_０．６Ｐ、Ｉｎ_０．５Ａｌ_０．５Ｐとし、格子定数はそれぞれ０．５５０３ｎｍ、０．５５４４ｎｍ、０．５５８４ｎｍ、０．５６２５ｎｍ、０．５６６６ｎｍとなった。つぎに、バッファ層の最上部と格子整合するｎ型−Ｉｎ_０．５Ａｌ_０．５Ｐからなる下部クラッド層を１．０μｍ成長させた。つぎに、下部クラッド層の上に下部クラッド層と格子整合するundoped-Ｉｎ_０．５Ｇａ_０．２５Ａｌ_０．２５Ｐからなる発光層を厚さ１．０μｍ成長させた。
つぎに発光層の上に下部クラッド層と同じＡｌ混晶比のｐ型−Ｉｎ_０．５Ａｌ_０．５Ｐからなる上部クラッド層を厚さ１．０μｍ成長させた。さらに、電流拡散層として厚さ１０μｍで格子定数が０．５６６６のｐ型Ｉｎ_０．５Ａｌ_０．５Ｐ層を形成した後、透明電極、金属電極を形成してＬＥＤを作製した。

上記の格子不整合型ＬＥＤのＥＰＤは１×１０^５ ｃｍ^−２で、ＬＥＤの輝度は５００（任意単位）であった。
本発明により、ＬＥＤの最も重要な特性である輝度は、格子整合系ＬＥＤや、本法を用いない従来のＳＧバッファ層を使用した格子不整合系ＬＥＤに比べ、大幅な改善が確認された。

本発明の半導体素子の断面構造の一例を示す図である。 本発明のエピタキシャルウェーハの断面構造の一部を示す図である。 本発明の基板の製造方法を説明する図である。 図３の線Ａ−Ａ’に沿った断面図である。 従来の半導体素子の断面構造の一例を示す図である。 従来の半導体素子の断面構造の他の例を示す図である。

符号の説明

１・・・・・・基板、２・・・・・・バッファ層、３・・・・・・下クラッド層、４・・・・・・ 発光層、５・・・・・・上クラッド層、６・・・・・・電流拡散層、７・・・・・・ｐ型電極、８・・・・・・ｎ型電極、９・・・・・・発光構造、１０，２０，３０，４０・・・・・・発光素子、１１・・・・・・基材、１２・・・・・・溝、１３・・・・・・作動領域を形成する部分

Claims (10)

1. 中心部の厚さが厚く、かつ、周辺部分の厚さが薄い凸状の半導体作動領域を複数備えていると共に、表面が鏡面研磨されており、該半導体作動領域は格子状の溝に取り囲まれ、前記凸状の表面が曲面であることを特徴とする半導体素子形成用基板。
2. 前記表面の高低差が１μｍ以上１００μｍ以下であることを特徴とする請求項１に記載の半導体素子形成用基板。
3. 前記基板が、ＧａＰ，ＧａＡｓ，ＩｎＰ，ＡｌＰ，ＡｌＡｓ，Ｓｉのうちいずれか１種であることを特徴とする請求項１または請求項２に記載の半導体素子形成用基板。
4. 基板の結晶と格子定数が異なる半導体結晶からなる作動領域を持つエピタキシャルウェーハであって、該作動領域が請求項１から請求項３のいずれか１項に記載の半導体素子形成用基板上に形成されてなることを特徴とするエピタキシャルウェーハ。
5. 前記基板結晶の格子定数と作動領域の半導体結晶との格子定数の差異が０．１５％以上であることを特徴とする請求項４に記載のエピタキシャルウェーハ。
6. 前記作動領域の半導体結晶が、Ａｌ，Ｇａ，Ｉｎ，Ｐ，Ａｓ，Ｓｂ，Ｓｉ，Ｇｅ，Ｃのうち少なくとも１種以上の元素を含むことを特徴とする請求項４または請求項５に記載のエピタキシャルウェーハ。
7. 請求項４から請求項６のいずれか１項に記載のエピタキシャルウェーハを使用してなることを特徴とする半導体素子。
8. 前記半導体素子が発光素子、レーザ素子または電子デバイス素子のいずれかであることを特徴とする請求項７に記載の半導体素子。
9. 請求項８に記載の半導体素子を使用したことを特徴とする半導体デバイス。
10. 前記半導体デバイスが照明装置、表示装置、通信装置、レーダー装置のいずれかであることを特徴とする請求項９に記載の半導体デバイス。

Images