JP2743348B2 - エピタキシャル成長方法 - Google Patents
エピタキシャル成長方法Info
- Publication number
- JP2743348B2 JP2743348B2 JP5331199A JP33119993A JP2743348B2 JP 2743348 B2 JP2743348 B2 JP 2743348B2 JP 5331199 A JP5331199 A JP 5331199A JP 33119993 A JP33119993 A JP 33119993A JP 2743348 B2 JP2743348 B2 JP 2743348B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- inclination
- epitaxial growth
- layer
- growth method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体結晶成長
法の一種のハイドライド気相成長法に関する。
法の一種のハイドライド気相成長法に関する。
【０００２】
【従来の技術】従来、この種のハイドライド気相成長法
によるエピタキシャル成長方法は、基板表面の面方位が
＜１ ０ ０＞ジャストのものを使用し、気相成長を行
っていた。ところで、基板表面を＜１ ０ ０＞方向か
ら０．１〜０．５°傾けて基板温度を６００〜７００℃
で有機金属気相成長法により、エピタキシャル成長を行
う方法が提案されている（特開平２−２３９１８８号公
報）。
によるエピタキシャル成長方法は、基板表面の面方位が
＜１ ０ ０＞ジャストのものを使用し、気相成長を行
っていた。ところで、基板表面を＜１ ０ ０＞方向か
ら０．１〜０．５°傾けて基板温度を６００〜７００℃
で有機金属気相成長法により、エピタキシャル成長を行
う方法が提案されている（特開平２−２３９１８８号公
報）。
【０００３】
【発明が解決しようとする課題】ところで、上記の従来
のハイドライド気相成長法による方法では、＜１ ００
＞ジャスト面の基板を用いると基板表面の原子層端部の
密度が小さいため、基板自体の欠陥の影響を受けやくな
り、成長層の表面は図２ｄに示すようなヒルロックが発
生しやすいという欠点があった。
のハイドライド気相成長法による方法では、＜１ ００
＞ジャスト面の基板を用いると基板表面の原子層端部の
密度が小さいため、基板自体の欠陥の影響を受けやくな
り、成長層の表面は図２ｄに示すようなヒルロックが発
生しやすいという欠点があった。
【０００４】なお、図は面方位の傾が０．０２°の場合
の成長層の表面の状態を示す顕微鏡写真である（５０
倍）。
の成長層の表面の状態を示す顕微鏡写真である（５０
倍）。
【０００５】また、＜１ ０ ０＞方位から０．１°以
上傾けた基板を用いると基板表面の原子層端部のステッ
プ高さが大きくなりすぎて、成長層の表面は図２ｂ，ｃ
に示すような波状の外観荒れが発生する（図は、それぞ
れ面方位の傾きが０．０９°，０．１６°の場合のエピ
タキシャル成長層の表面状態を示す顕微鏡写真（５０
倍）である。）。
上傾けた基板を用いると基板表面の原子層端部のステッ
プ高さが大きくなりすぎて、成長層の表面は図２ｂ，ｃ
に示すような波状の外観荒れが発生する（図は、それぞ
れ面方位の傾きが０．０９°，０．１６°の場合のエピ
タキシャル成長層の表面状態を示す顕微鏡写真（５０
倍）である。）。
【０００６】従って、上述した有機金属気相成長法によ
る場合とは状況が異なると考えられる。
る場合とは状況が異なると考えられる。
【０００７】
【課題を解決するための手段】本発明のエピタキシャル
成長方法は、上記の問題点を解決するために基板表面の
面方位を＜１ ０ ０＞方向から０．０３〜０．０８°
傾くように鏡面加工した基板を使用して７００〜８００
℃に加熱してハイドライド気相成長法によりエピタキシ
ャル成長を行う構成となっている。
成長方法は、上記の問題点を解決するために基板表面の
面方位を＜１ ０ ０＞方向から０．０３〜０．０８°
傾くように鏡面加工した基板を使用して７００〜８００
℃に加熱してハイドライド気相成長法によりエピタキシ
ャル成長を行う構成となっている。
【０００８】
【作用】上記した手段によれば、結晶格子を構成する原
子層の端部が表面にステップ状に現れ、そこをシードと
してエピタキシャル層が成長を開始し、ステップフロー
成長がしやすくなる。
子層の端部が表面にステップ状に現れ、そこをシードと
してエピタキシャル層が成長を開始し、ステップフロー
成長がしやすくなる。
【０００９】そして、０．１°以上の傾斜角度基板に比
較し、原子層の端部密度が増して、ステップ高さが大き
くなりすぎたことによるエピタキシャル成長時に発生す
る波状の外観荒れも発生しない。
較し、原子層の端部密度が増して、ステップ高さが大き
くなりすぎたことによるエピタキシャル成長時に発生す
る波状の外観荒れも発生しない。
【００１０】よって、基板表面に亙って均一かつ緻密に
エピタキシャル層が成長する。
エピタキシャル層が成長する。
【００１１】
【実施例】以下、本発明をＩｎＰ基板上へハイドライド
気相成長法によりＩｎＰ層をエピタキシャル成長させる
場合を例にとって説明する。
気相成長法によりＩｎＰ層をエピタキシャル成長させる
場合を例にとって説明する。
【００１２】まず、成長するＩｎＰ基板として、基板表
面の面方位が＜１ ０ ０＞より，＜Ｏ −１ Ｏ＞方
向に０〜０．２°の適当な角度に傾くように鏡面加工
し、それぞれのＩｎＰ基板の面方位を正確に測定したも
のを数１０枚用意した。
面の面方位が＜１ ０ ０＞より，＜Ｏ −１ Ｏ＞方
向に０〜０．２°の適当な角度に傾くように鏡面加工
し、それぞれのＩｎＰ基板の面方位を正確に測定したも
のを数１０枚用意した。
【００１３】これらの表面にハイドライド気相成長法に
より約２μｍの層厚のＩｎＰ層を成長させた。本実験で
はIII 族原料としてインジウムメタル、Ｖ族原料にはホ
スフィンを用い基板温度７２０℃、３．５μｍ／ｈの成
長速度で常圧成長を行った。
より約２μｍの層厚のＩｎＰ層を成長させた。本実験で
はIII 族原料としてインジウムメタル、Ｖ族原料にはホ
スフィンを用い基板温度７２０℃、３．５μｍ／ｈの成
長速度で常圧成長を行った。
【００１４】上記のようにして成長されたＩｎＰ基板の
表面を微分干渉顕微鏡で観察した結果を図１〜３を用い
て説明する。
表面を微分干渉顕微鏡で観察した結果を図１〜３を用い
て説明する。
【００１５】図１は、この実験の基板表面と成長層表面
のモデル図（断面図）である。ａは基板表面の傾が０．
０３〜０．０８°、ｂは０．０９以上、ｃは０〜０．０
２°である。図において１は基板、２は成長層である。
図２はおなじくこの実験の成長層表面の微分干渉顕微鏡
写真である。ａは基板表面の傾が０．０６°、ｂは０．
０９°、ｃは０．１６°、ｄは０．０２°である。
のモデル図（断面図）である。ａは基板表面の傾が０．
０３〜０．０８°、ｂは０．０９以上、ｃは０〜０．０
２°である。図において１は基板、２は成長層である。
図２はおなじくこの実験の成長層表面の微分干渉顕微鏡
写真である。ａは基板表面の傾が０．０６°、ｂは０．
０９°、ｃは０．１６°、ｄは０．０２°である。
【００１６】図２ａより基板表面の傾きが０．０６°付
近では成長層表面は鏡面で表面欠陥は認められない。こ
れは図１ａのモデルから基板表面の面方位を傾けること
により結晶格子を構成する原子層の端部が表面に階段状
に現れ、そこをシードとしてステップフロー成長がしや
すくなり、基板全体にわたって均一かつ緻密にエピタキ
シャル層（成長層）が成長するためである。
近では成長層表面は鏡面で表面欠陥は認められない。こ
れは図１ａのモデルから基板表面の面方位を傾けること
により結晶格子を構成する原子層の端部が表面に階段状
に現れ、そこをシードとしてステップフロー成長がしや
すくなり、基板全体にわたって均一かつ緻密にエピタキ
シャル層（成長層）が成長するためである。
【００１７】図２ｂ，ｃからは基板表面の傾きが０．０
８°より大きくなるとヒルロックとはモードの異なる新
たな波状の外観荒れが発生し、傾きが大きくなると荒れ
がひどくなっている。これは図１ｂのモデルから基板表
面の傾き増により原子層端部のステップ高さの増大によ
るものである。
８°より大きくなるとヒルロックとはモードの異なる新
たな波状の外観荒れが発生し、傾きが大きくなると荒れ
がひどくなっている。これは図１ｂのモデルから基板表
面の傾き増により原子層端部のステップ高さの増大によ
るものである。
【００１８】図２ｂでは、基板表面の傾きが０．０２°
とジャスト面に近いため、ヒルロックが発生している。
図１ｃのモデルよりヒルロックの発生は基板自体の欠陥
によるものである。
とジャスト面に近いため、ヒルロックが発生している。
図１ｃのモデルよりヒルロックの発生は基板自体の欠陥
によるものである。
【００１９】これらの結果から基板表面の傾きを限定す
ることにより、成長層の表面欠陥の発生を防止できる利
点がある。
ることにより、成長層の表面欠陥の発生を防止できる利
点がある。
【００２０】限定する傾きの大きさは、図３の表面欠陥
密度と基板表面の面方位の傾きの関係のグラフから、表
面欠陥密度を５００コ／ｃｍ2 以下になる０．０３°以
上で波状の外観異常の発生しない０．０８°以下とし
た。傾かせる方向はステップフロー成長しやすい＜０
−１ −１＞方向、＜０ −１ ０＞方向、＜０ −１
１＞方向の３方向が適当である。この実施例では基板温
度７２０℃で成長しているが、基板温度は７００〜８０
０℃の範囲とする。７００℃未満で成長速度が低く実用
的でない。また、８００℃を越えるとキャリア濃度が低
いものが作れないからである。
密度と基板表面の面方位の傾きの関係のグラフから、表
面欠陥密度を５００コ／ｃｍ2 以下になる０．０３°以
上で波状の外観異常の発生しない０．０８°以下とし
た。傾かせる方向はステップフロー成長しやすい＜０
−１ −１＞方向、＜０ −１ ０＞方向、＜０ −１
１＞方向の３方向が適当である。この実施例では基板温
度７２０℃で成長しているが、基板温度は７００〜８０
０℃の範囲とする。７００℃未満で成長速度が低く実用
的でない。また、８００℃を越えるとキャリア濃度が低
いものが作れないからである。
【００２１】上記実施例において、ＩｎＰ基板にＩｎＰ
を成長する場合を例に説明したが、本発明はこれに限ら
れるものではなく、ＩｎＰ基板に他の化合物半導体、例
えばＧａＡｓを成長する場合にも有効であるし、基板が
他の半導体、例えばＧａＡｓである場合も適用できる。
を成長する場合を例に説明したが、本発明はこれに限ら
れるものではなく、ＩｎＰ基板に他の化合物半導体、例
えばＧａＡｓを成長する場合にも有効であるし、基板が
他の半導体、例えばＧａＡｓである場合も適用できる。
【００２２】さらに、基板または成長層がＡｌＧａＡｓ
Ｐ等混晶系もよく、広くIII −Ｖ化合物半導体に対して
有効である。
Ｐ等混晶系もよく、広くIII −Ｖ化合物半導体に対して
有効である。
【００２３】
【発明の効果】以上説明したように、この発明は受光素
子用のように表面の荒れを嫌うエピタキシャル成長の基
板の表面をその面方位が＜１ ０ ０＞方向から０．０
３〜０．０８°傾くように鏡面加工したことにより、結
晶格子を構成する原子層の端部が表面にステップ状に現
れたそこをシードとしてステップフロー成長がしやすく
なり、基板全体にわたって均一かつ緻密にエピタキシャ
ル層が成長し、成長に伴う欠陥が生じにくくなる。
子用のように表面の荒れを嫌うエピタキシャル成長の基
板の表面をその面方位が＜１ ０ ０＞方向から０．０
３〜０．０８°傾くように鏡面加工したことにより、結
晶格子を構成する原子層の端部が表面にステップ状に現
れたそこをシードとしてステップフロー成長がしやすく
なり、基板全体にわたって均一かつ緻密にエピタキシャ
ル層が成長し、成長に伴う欠陥が生じにくくなる。
【００２４】また、従来、面方位ジャスト品と呼ばれて
いた製品の表面の面方位角度を０．０３〜０．０８°に
限定することにより、エピタキシャル層の表面の欠陥の
発生を防止できるという効果がある。
いた製品の表面の面方位角度を０．０３〜０．０８°に
限定することにより、エピタキシャル層の表面の欠陥の
発生を防止できるという効果がある。
【図１】 ａは、基板表面の傾きが０．０３〜０．０８
°の基板表面と成長層表面の縦断面のモデル図である。
ｂは、基板表面の傾きが０．０９以上の基板表面と成長
層表面の縦断面のモデル図である。ｃは、基板表面の傾
きが０〜０．０２°の基板表面と成長層表面の縦断面の
モデル図である。
°の基板表面と成長層表面の縦断面のモデル図である。
ｂは、基板表面の傾きが０．０９以上の基板表面と成長
層表面の縦断面のモデル図である。ｃは、基板表面の傾
きが０〜０．０２°の基板表面と成長層表面の縦断面の
モデル図である。
【図２】 ａは、基板表面の面方位の傾きが０．０６°
の場合のエピタキシャル成長層の表面状態を示す顕微鏡
写真（倍率５０倍）である。ｂは、基板表面の面方位の
傾きが０．０９°の場合のエピタキシャル成長層の表面
状態を示す顕微鏡写真（倍率５０倍）である。ｃは、基
板表面の面方位の傾きが０．１６°の場合のエピタキシ
ャル成長層の表面状態を示す顕微鏡写真（倍率５０倍）
である。ｄは、基板表面の面方位の傾きが０．０２°の
場合のエピタキシャル成長層の表面状態を示す顕微鏡写
真（倍率５０倍）である。
の場合のエピタキシャル成長層の表面状態を示す顕微鏡
写真（倍率５０倍）である。ｂは、基板表面の面方位の
傾きが０．０９°の場合のエピタキシャル成長層の表面
状態を示す顕微鏡写真（倍率５０倍）である。ｃは、基
板表面の面方位の傾きが０．１６°の場合のエピタキシ
ャル成長層の表面状態を示す顕微鏡写真（倍率５０倍）
である。ｄは、基板表面の面方位の傾きが０．０２°の
場合のエピタキシャル成長層の表面状態を示す顕微鏡写
真（倍率５０倍）である。
【図３】 ＩｎＰ基板の面方位の傾きとエピタキシャル
成長層の表面の欠陥密度との関係を示す図。
成長層の表面の欠陥密度との関係を示す図。
１ 化合物半導体単結晶基板 ２ エピタキシャル成長層
Claims (3)
- 【請求項１】基板表面の面方位を＜１ ０ ０＞方向か
ら０．０３〜０．０８°傾くように鏡面加工した化合物
半導体単結晶基板を用い、ハイドライド気相成長法によ
り基板温度が７００〜８００℃の条件でエピタキシャル
層を成長させるようにしたことを特徴とするエピタキシ
ャル成長方法。 - 【請求項２】ＩＩＩ−Ｖ化合物半導体基板にハイドライ
ド気相成長法によりＩＩＩ−Ｖ化合物半導体を基板温度
が７００〜８００℃の条件で行なうエピタキシャル成長
方法において、前記基板の表面方位を、＜１ ０ ０＞
から０．０３〜０．０８°傾けた基板を使用することを
特徴とするエピタキシャル成長方法。 - 【請求項３】前記基板の表面方位の傾きの方向が＜０
−１ −１＞方向、＜０ −１ １＞方向または＜０
−１ ０＞の方向である請求項１又は２のエピタキシャ
ル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331199A JP2743348B2 (ja) | 1993-12-27 | 1993-12-27 | エピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331199A JP2743348B2 (ja) | 1993-12-27 | 1993-12-27 | エピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193007A JPH07193007A (ja) | 1995-07-28 |
| JP2743348B2 true JP2743348B2 (ja) | 1998-04-22 |
Family
ID=18241005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331199A Expired - Lifetime JP2743348B2 (ja) | 1993-12-27 | 1993-12-27 | エピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743348B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6752976B2 (en) | 2000-09-29 | 2004-06-22 | Showa Denko K.K. | Inp single crystal substrate |
| JP2007019048A (ja) * | 2003-09-19 | 2007-01-25 | Nikko Kinzoku Kk | エピタキシャル成長方法及びエピタキシャル成長用基板 |
| JP4964430B2 (ja) * | 2005-05-25 | 2012-06-27 | 昭和電工株式会社 | 半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイス |
| TWI402896B (zh) * | 2006-02-02 | 2013-07-21 | Nippon Mining Co | Substrate semiconductor growth substrate and epitaxial growth method |
-
1993
- 1993-12-27 JP JP5331199A patent/JP2743348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193007A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH0692278B2 (ja) | エピタキシャル成長方法 | |
| JP2743348B2 (ja) | エピタキシャル成長方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2870989B2 (ja) | 化合物半導体の結晶成長方法 | |
| JPH04125920A (ja) | 半導体薄膜の成長方法 | |
| JPH05347251A (ja) | 三−五族化合物半導体気相成長方法および半導体装置 | |
| JP2804959B2 (ja) | Ш−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH09162122A (ja) | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JP3124616B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPS63102222A (ja) | エピタキシヤル成長方法 | |
| JPS6142910A (ja) | 半導体装置の製造方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPS5984417A (ja) | ３−５族混晶半導体装置 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20050119 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Effective date: 20061208 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070315 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070406 |