JP4959071B2 - Surface mount semiconductor device - Google Patents
Surface mount semiconductor device Download PDFInfo
- Publication number
- JP4959071B2 JP4959071B2 JP2001203272A JP2001203272A JP4959071B2 JP 4959071 B2 JP4959071 B2 JP 4959071B2 JP 2001203272 A JP2001203272 A JP 2001203272A JP 2001203272 A JP2001203272 A JP 2001203272A JP 4959071 B2 JP4959071 B2 JP 4959071B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding electrode
- surface mounting
- substrate
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
Description
【0001】
【産業上の利用分野】
この発明は、面実装型半導体装置に関し、特にたとえば発光ダイオードやトランジスタ等が含む基板の表面に形成されたダイボンディング電極およびワイヤボンディング電極と、裏面に形成された第1および第2面実装用電極とが、互いに対応するものどうしがスルーホール内に形成された接続電極によって電気的に接続された、面実装型半導体装置に関する。
【0002】
【従来技術】
従来の面実装型半導体発光装置の一例を図3および図4に示す。この面実装型半導体発光装置(以下、単に「発光装置」と言う。)1は、基板2を含み、基板2の各端部2aおよび2bには、一対の電極3および4が形成されている。電極3および4は、それぞれ端子部3aおよび4aを含み、各端子部3aおよび4aの幅方向中央部には、ワイヤボンディング電極3bおよび引出し部4bが形成されている。そして、引出し部4bの先端にはダイボンディング電極4cが形成されている。
【0003】
そして、ダイボンディング電極4cには、半導体発光素子チップ(以下、「LEDチップ」と言う。)6がダイボンディングされて、その底面電極が電極4と電気的に接続されている。そして、LEDチップ6の上面電極と電極3のワイヤボンディング電極3bとがワイヤ5を介して電気的に接続されている。さらに、ワイヤボンディング電極3b,引出し部4b,ダイボンディング電極4c,ワイヤ5およびLEDチップ6等が、透光性の合成樹脂からなる被覆部7により封止されている。
【0004】
このような発光装置1は、端子部3aおよび4aのそれぞれの側面部3eおよび4eと、回路基板8の配線パターン8aおよび8bのそれぞれとが半田9aおよび9bにより電気的に接続される。なお、それぞれの端子部3aおよび4aは、基板2の表面に形成された表面部3d,4d,基板2の側面に形成された側面部3e,4e,および基板2の裏面に形成された裏面部3f,4fからなっている。
【0005】
【発明が解決しようとする課題】
しかし、図4に示すように、従来の発光装置1では、基板2の各端部2a,2bが、被覆部7の各側面よりも外側に突出して形成されているので、この各端部2a,2bの突出量分L1,L2が発光装置1の横幅を広くしている一因となっている。そして、端子部3a,4aのそれぞれの側面部3e,4eと、回路基板8の配線パターン8a,8bのそれぞれとが半田9a,9bによって電気的に接続されるので、この半田9a,9bのスペースL3,L4が回路基板8上に必要とされる。このように、従来の発光装置1では、横幅がL1,L2だけ広くなっており、しかも回路基板8上に半田9a,9bのスペースL3,L4を必要とするので、回路基板8に実装される発光装置1等の実装密度を上げるための妨げとなっている。
【0006】
それゆえに、この発明の主たる目的は、面実装型半導体装置の横幅を狭くするとともに、回路基板上に半田のためのスペースを必要としない、面実装型半導体装置を提供することである。
【0007】
【課題を解決するための手段】
第1の発明は、基板と、基板の表面に形成されたダイボンディング電極およびワイヤボンディング電極と、ダイボンディング電極にダイボンディングされた半導体素子チップと、半導体素子チップとワイヤボンディング電極とを電気的に接続するワイヤと、基板の裏面に形成された第1および第2面実装用電極と、基板を貫通する第1スルーホールと、基板を貫通する第2スルーホールと、第1スルーホール内に形成され、ダイボンディング電極と第1面実装用電極とを電気的に接続する第1接続電極と、第2スルーホール内に形成され、ワイヤボンディング電極と第2面実装用電極とを電気的に接続する第2接続電極とを備え、ダイボンディング電極、第1面実装用電極および第1スルーホールのそれぞれの中心を一致させるとともに、ダイボンディング電極の大きさを半導体素子チップよりも大きくし、かつダイボンディング電極の形状を半導体素子チップの底面の形状の相似形としたことを特徴とする、面実装型半導体装置である。
【0008】
【作用】
この発明の一実施例によると、第1スルーホールの両側のそれぞれの開口端部がダイボンディング電極および第1面実装用電極のそれぞれの面内に配置されており、第1スルーホール内に形成された第1接続電極によってダイボンディング電極と第1面実装用電極とが電気的に接続されている。これによって、ダイボンディング電極を基板上に形成するためのスペースと、ダイボンディング電極と第1面実装用電極とを電気的に接続するためのスペースとを共用することができる。したがって、ダイボンディング電極を形成するためのスペース以外に、ダイボンディング電極と第1面実装用電極とを接続するためのスペース(図4に示す端部2bに相当するスペースL2)を別個に確保する必要がなく、その分だけ基板の面方向の寸法を小さくすることができる。
【0009】
そして、第2スルーホールの両側のそれぞれの開口端部がワイヤボンディング電極および第2面実装用電極のそれぞれの面内に配置されており、第2スルーホール内に形成された第2接続電極によってワイヤボンディング電極と第2面実装用電極とが電気的に接続されている。これによって、ワイヤボンディング電極を基板上に形成するためのスペースと、ワイヤボンディング電極と第2面実装用電極とを電気的に接続するためのスペースとを共用することができる。したがって、ワイヤボンディング電極を形成するためのスペース以外に、ワイヤボンディング電極と第2面実装用電極とを接続するためのスペース(図4に示す端部2aに相当するスペースL1)を別個に確保する必要がなく、その分だけ基板の面方向の寸法を小さくすることができる。
【0010】
また、基板の裏面に形成された第1および第2面実装用電極が回路基板に形成された配線パターンに電気的に接続されるので、この面実装型半導体装置を実装するためのスペース以外に、図4に示す半田9b,9aのスペースL4,L3を回路基板上に確保する必要がない。
【0011】
【発明の効果】
この発明によれば、図4に示す従来の発光装置1の端部2a,2bに相当するスペースL1,L2だけ基板の面方向の寸法を短くすることができるし、回路基板上において半田9a,9bのスペースL3,L4を不用とすることができる。したがって、回路基板に実装される面実装型半導体装置の実装密度を従来よりも上げることができる。
【0012】
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【0013】
【実施例】
図1および図2に示すこの実施例の面実装型半導体発光装置(以下、単に「発光装置」と言う。)10は、携帯電話機やPHS等のような携帯用電子機器の照明等に適したものであり、絶縁性の基板12を含む。基板12は、ガラスクロスなどに耐熱性のBT樹脂を含浸させたBTレジン,ガラスエポキシ等からなり、そのサイズ(奥行き×横幅×厚み)は、近年の小型化の要請に応じて、たとえば1.25mm×2.0mm×0.8mm、または0.8mm×1.6mm×0.8mm程度と小さく設定されている。この発光装置10は、10cm×5cm程度の大きさの基板母材に多数の発光素子チップ(以下、「LEDチップ」と言う。)等を奥行き方向と横幅方向とにマトリクス状に設け、この基板母材を切断することにより得られる。
【0014】
基板12には、互いに間隔を隔ててこの基板12を貫通する一対の第1スルーホール14および第2スルーホール16が形成されている。この第1および第2スルーホール14,16のそれぞれの基板12の表面で開口する表面側開口端部14a,16aは、基板12の表面に形成されているダイボンディング電極18およびワイヤボンディング電極20のそれぞれの面内に配置されており、それぞれの対応する電極18,20によって覆われている。そして、各スルーホール14,16のそれぞれの表面側開口端部14a,16aは、各電極18,20のそれぞれの中央に位置している。また、第1および第2スルーホール14,16のそれぞれの基板12の裏面で開口する裏面側開口端部14b,16bは、基板12の裏面に形成されている第1面実装用電極22および第2面実装用電極24のそれぞれの面内に配置されており、それぞれの対応する電極22,24によって覆われている。そして、各スルーホール14,16のそれぞれの裏面側開口端部14b,16bも、第1および第2面実装用電極22,24のそれぞれの中央に位置している。
【0015】
また、第1および第2スルーホール14,16のそれぞれの内周面には、第1接続電極26および第2接続電極28が形成されている。この第1接続電極26は、ダイボンディング電極18と第1面実装用電極22とを電気的に接続している。そして、第2接続電極28は、ワイヤボンディング電極20と第2面実装用電極24とを電気的に接続している。
【0016】
ダイボンディング電極18の上面には、上面発光型のLEDチップ30が載置されてダイボンディングされている。このLEDチップ30は、その底面電極とダイボンディング電極18とが電気的に接続されている。また、LEDチップ30の表面電極30aとワイヤボンディング電極20とが金線等のワイヤ32でワイヤボンディングされている。そして、基板12の上面全体には、透光性の合成樹脂(たとえばエポキシ樹脂)からなる被覆部34が装着され、この被覆部34によってLEDチップ30,ワイヤ32,ダイボンディング電極18およびワイヤボンディング電極20が密封され、この被覆部34を通して、主として上面から、光が発光される。
【0017】
また、図1(B)に示すように、LEDチップ30、ダイボンディング電極18およびワイヤボンディング電極20のそれぞれの平面形状は、略正方形である。そして、ダイボンディング電極18の平面形状は、LEDチップ30およびワイヤボンディング電極20の平面形状よりも少し大きく形成されている。そして、図2に示すように、第1および第2面実装用電極22,24の平面形状は、略正方形であり、ダイボンディング電極18と同じ大きさである。そして、基板12の平面形状は矩形である。この基板12の横幅方向と平行する基板12の中心線36上に第1および第2スルーホール14,16のそれぞれの中心が位置している。また、平面方向から見て、第1スルーホール14の中心にダイボンディング電極18,第1面実装用電極22およびLEDチップ30のそれぞれの中心が位置するようにそれぞれが配置されている。さらに、第2スルーホール16の中心にワイヤボンディング電極20および第2面実装用電極24のそれぞれの中心が位置するようにそれぞれが配置されている。そして、これら基板12,LEDチップ30,ダイボンディング電極18,ワイヤボンディング電極20,ならびに第1および第2面実装用電極22,24は、それぞれを平面方向から見て各辺の対応するものどうしが互いに平行する状態で配置されている。
【0018】
ここで、図1(B)に示すように、ダイボンディング電極18の一辺の長さM1をLEDチップ30の一辺の長さM2よりも大きくしているが、このように大きくしているのは、LEDチップ30のボンディング位置が多少ずれてもLEDチップ30をダイボンディング電極18上に確実にボンディングできるようにするともに、両者を接着する導電性接着剤が基板12上に流れ落ちないようにするための余裕分であり、最低必要とされる余裕分だけ大きくしている。そして、基板12の左右の各側面12a,12bと、これら各側面12a,12bと隣合うダイボンディング電極18およびワイヤボンディング電極20の各側縁との間隔N1,N2は、基板母材を切断して基板12を形成するときの切断位置のばらつきを許容するための余裕分であり、最低必要とされる間隔としている。
【0019】
図1に示す発光装置10によると、ダイボンディング電極18の上面にLEDチップ30がボンディングされていて、ダイボンディング電極18および第1面実装用電極22のそれぞれの面内に第1スルーホール14のそれぞれの表面側開口端部14aおよび裏面側開口端部14bが位置している。さらに、ダイボンディング電極18と第1面実装用電極22とが、第1スルーホール14内に形成された第1接続電極26によって電気的に接続されている。したがって、ダイボンディング電極18を基板12上に形成するためのスペースと、ダイボンディング電極18と第1面実装用電極22とを電気的に接続するためのスペースとを共用することができる。
【0020】
よって、ダイボンディング電極18を形成するためのスペース以外に、ダイボンディング電極18と第1面実装用電極22とを電気的に接続するためのスペース(図4に示す端部2bに相当するスペースL2)を別個に確保する必要がなく、その分だけ基板12の面方向(横幅方向)の寸法を小さくすることができる。さらに、基板12の裏面に形成された第1面実装用電極22が回路基板38に形成された配線パターン40aに半田42aを介して電気的に接続されるので、発光装置10を実装するためのスペース以外に、図4に示す半田9bのスペースL4を回路基板38上に確保する必要がない。
【0021】
そして、ワイヤ32の一端が電気的に接続されたワイヤボンディング電極20および第2面実装用電極24のそれぞれの面内に第2スルーホール16のそれぞれの表面側開口端部16aおよび裏面側開口端部16bが位置している。さらに、ワイヤボンディング電極20と第2面実装用電極24とが、第2スルーホール16内に形成された第2接続電極28によって電気的に接続されている。これによって、ワイヤボンディング電極20を基板12上に形成するためのスペースと、ワイヤボンディング電極20と第2面実装用電極24とを電気的に接続するためのスペースとを共用することができる。
【0022】
よって、ワイヤボンディング電極20を形成するためのスペース以外に、ワイヤボンディング電極20と第2面実装用電極24とを電気的に接続するためのスペース(図4に示す端部2aに相当するスペースL1)を別個に確保する必要がなく、その分だけ基板12の面方向(横幅方向)の寸法を小さくすることができる。そして、この第2面実装用電極24が回路基板38に形成された配線パターン40bに半田42bを介して電気的に接続されるので、図4に示す半田9aのスペースL3を不用にすることができる。
【0023】
また、LEDチップ30がボンディングされたダイボンディング電極18の形状を、LEDチップ30の底面の形状よりも大きくし、かつ底面の形状の相似形にすることにより、ダイボンディング電極18上にLEDチップ30をボンディングするときの位置ずれを許容するための余裕分をダイボンディング電極18の全周に亘って一定にすることができる。よって、ダイボンディング電極18を最低必要とされる余裕分だけ大きくすることができるので、ダイボンディング電極18を比較的小さくすることができる。
【0024】
このように、図4に示す従来の発光装置1の端部2a,2bに相当するスペースL1,L2だけ基板12の面方向(横幅方向)の寸法を短くすることができるし、しかも回路基板38上において図4に示す半田9a,9bのスペースL3,L4を不用とすることができる。したがって、回路基板38に実装される発光装置10等の実装密度を従来よりも上げることができる。
【0025】
これにより、回路基板38上に多数の発光装置10を実装した場合、回路基板38の上面の面積当たりの各LEDチップ30が発生する光の強さを従来よりも大きくすることができるし、基板12の上面の面積当たりの光の強さを従来よりも大きくすることができる。
【0026】
そして、図1に示すように、LEDチップ30およびダイボンディング電極18の各中心を互いに一致させたことにより、LEDチップ30のダイボンディング電極18に対するボンディングの位置ずれの許容範囲を大きくすることができる。そして、ダイボンディング電極18,第1面実装用電極22および第1スルーホール14のそれぞれの中心を一致させたことにより、第1スルーホール14に対してダイボンディング電極18および第1面実装用電極22を形成するときの位置ずれによるそれぞれの許容範囲を大きくすることができる。同様に、ワイヤボンディング電極20,第2面実装用電極24および第2スルーホール16のそれぞれの中心を一致させたことにより、第2スルーホール16に対してワイヤボンディング電極20および第2面実装用電極24を形成するときの位置ずれによるそれぞれの許容範囲を大きくすることができる。
【0027】
ただし、上記実施例では、LEDチップ30,ダイボンディング電極18,第1面実装用電極22および第1スルーホール14のそれぞれの中心を一致させたが、それぞれの中心を一致させなくてもよい。ただし、この場合でも、第1スルーホール14の表面側開口端部14aおよび裏面側開口端部14bのそれぞれをダイボンディング電極18および第1面実装用電極22のそれぞれの面内に配置する。そして、ワイヤボンディング電極20,第2面実装用電極24および第2スルーホール16のそれぞれの中心を一致させたが、それぞれの中心を一致させなくてもよい。この場合でも同様に、第2スルーホール16の表面側開口端部16aおよび裏面側開口端部16bのそれぞれをワイヤボンディング電極20および第2面実装用電極24のそれぞれの面内に配置する。
【0028】
そして、上記実施例では、LEDチップ30の底面の形状を略正方形としたので、ダイボンディング電極18の形状を略正方形としたが、LEDチップ30の底面の形状がたとえば矩形であるときは、ダイボンディング電極18をそれよりも少し大きいその形状の相似形とするとよい。
【0029】
また、上記実施例では、ダイボンディング電極18の形状をLEDチップ30の底面の形状の相似形としたが、相似形としなくてもよい。要は、LEDチップ30をダイボンディング電極18上にボンディングできる大きさと形状であればよい。
【0030】
さらに、上記実施例では、LEDチップ30を使用する発光装置にこの発明を適用したが、これ以外のたとえば半導体レーザ等を使用する発光装置にこの発明を適用することができるし、トランジスタ等の他の面実装型半導体装置にもこの発明を適用することができる。
【0031】
そして、上記実施例では、図1に示すように、ダイボンディング電極18,ワイヤボンディング電極20,ならびに第1および第2面実装用電極22,24が、第1および第2スルーホール14,16のそれぞれと対応する表面側開口端部14a,16aおよび裏面側開口端部14b,16bを覆うように形成されているが、これに代えて、ダイボンディング電極18,ワイヤボンディング電極20,ならびに第1および第2面実装用電極22,24のそれぞれの中央に貫通孔を形成し、それぞれの貫通孔がそれぞれと対応する第1および第2スルーホール14,16の表面側開口端部14a,16aおよび裏面側開口端部14b,16bと連通するようにしてもよい。なお、それぞれの貫通孔の直径は、第1および第2スルーホール14,16のそれぞれ内面に形成されている第1および第2接続電極26,28の内径と同一とする。
【図面の簡単な説明】
【図1】(A)はこの発明の一実施例に係る発光装置が配線基板上に実装されている状態を示す縦断面図、(B)は図1(A)実施例の発光装置を示す平面図である。
【図2】図1(A)実施例の発光装置を示す底面図である。
【図3】従来の発光装置が配線基板上に実装されている状態を示す斜視図である。
【図4】従来の発光装置が配線基板上に実装されている状態を示す縦断面図である。
【符号の説明】
10 …発光装置
12 …基板
14 …第1スルーホール
14a,16a …表面側開口端部
14b,16b …裏面側開口端部
16 …第2スルーホール
18 …ダイボンディング電極
20 …ワイヤボンディング電極
22 …第1面実装用電極
24 …第2面実装用電極
26 …第1接続電極
28 …第2接続電極
30 …LEDチップ
32 …ワイヤ
34 …被覆部
38 …回路基板
40a,40b …配線パターン[0001]
[Industrial application fields]
The present invention relates to a surface-mount type semiconductor device, and in particular, a die bonding electrode and a wire bonding electrode formed on the surface of a substrate included in, for example, a light emitting diode or a transistor, and first and second surface mounting electrodes formed on the back surface. Relates to a surface mount type semiconductor device in which corresponding ones are electrically connected by connection electrodes formed in a through hole.
[0002]
[Prior art]
An example of a conventional surface mount semiconductor light emitting device is shown in FIGS. This surface-mount semiconductor light-emitting device (hereinafter simply referred to as “light-emitting device”) 1 includes a
[0003]
A semiconductor light emitting element chip (hereinafter referred to as “LED chip”) 6 is die bonded to the die
[0004]
In such a
[0005]
[Problems to be solved by the invention]
However, as shown in FIG. 4, in the conventional
[0006]
SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a surface mount type semiconductor device that reduces the lateral width of the surface mount type semiconductor device and does not require a space for soldering on a circuit board.
[0007]
[Means for Solving the Problems]
A first invention electrically connects a substrate, a die bonding electrode and a wire bonding electrode formed on the surface of the substrate, a semiconductor element chip die bonded to the die bonding electrode, and the semiconductor element chip and the wire bonding electrode. Wires to be connected, first and second surface mounting electrodes formed on the back surface of the substrate, a first through hole penetrating the substrate, a second through hole penetrating the substrate , and formed in the first through hole A first connection electrode that electrically connects the die bonding electrode and the first surface mounting electrode, and is formed in the second through hole, and electrically connects the wire bonding electrode and the second surface mounting electrode. A second connection electrode that aligns the centers of the die bonding electrode, the first surface mounting electrode, and the first through hole, and The size of the bonding electrodes to be larger than the semiconductor element chip, and is characterized in that the shape of the die bonding electrode similar in shape of the bottom surface of the shape of the semiconductor device chip, a surface mount type semiconductor device.
[0008]
[Action]
According to one embodiment of the present invention , the opening end portions on both sides of the first through hole are disposed in the respective surfaces of the die bonding electrode and the first surface mounting electrode, and are formed in the first through hole. The die bonding electrode and the first surface mounting electrode are electrically connected by the formed first connection electrode. Thereby, a space for forming the die bonding electrode on the substrate and a space for electrically connecting the die bonding electrode and the first surface mounting electrode can be shared. Therefore, in addition to the space for forming the die bonding electrode, a space for connecting the die bonding electrode and the first surface mounting electrode (space L2 corresponding to the
[0009]
And each opening edge part of the both sides of a 2nd through hole is arrange | positioned in each surface of a wire bonding electrode and a 2nd surface mounting electrode, and the 2nd connection electrode formed in the 2nd through hole The wire bonding electrode and the second surface mounting electrode are electrically connected. As a result, a space for forming the wire bonding electrode on the substrate and a space for electrically connecting the wire bonding electrode and the second surface mounting electrode can be shared. Therefore, in addition to the space for forming the wire bonding electrode, a space for connecting the wire bonding electrode and the second surface mounting electrode (space L1 corresponding to the
[0010]
In addition, since the first and second surface mounting electrodes formed on the back surface of the substrate are electrically connected to the wiring pattern formed on the circuit substrate, other than the space for mounting the surface mounting type semiconductor device. It is not necessary to secure the spaces L4 and L3 of the
[0011]
【Effect of the invention】
According to this invention, the dimension in the surface direction of the substrate can be shortened by the spaces L1 and L2 corresponding to the
[0012]
The above object, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.
[0013]
【Example】
A surface-mount semiconductor light-emitting device (hereinafter simply referred to as “light-emitting device”) 10 of this embodiment shown in FIGS. 1 and 2 is suitable for illumination of portable electronic devices such as mobile phones and PHS. And includes an
[0014]
A pair of first through
[0015]
A
[0016]
On the upper surface of the
[0017]
Further, as shown in FIG. 1B, the planar shape of each of the
[0018]
Here, as shown in FIG. 1 (B), the length M1 of one side of the
[0019]
According to the
[0020]
Therefore, in addition to a space for forming the
[0021]
And each surface side opening
[0022]
Therefore, in addition to the space for forming the
[0023]
Further, the shape of the
[0024]
As described above, the dimension in the surface direction (lateral width direction) of the
[0025]
Thereby, when many light-emitting
[0026]
As shown in FIG. 1, by allowing the centers of the
[0027]
However, in the above embodiment, the centers of the
[0028]
In the above embodiment, since the shape of the bottom surface of the
[0029]
Moreover, in the said Example, although the shape of the
[0030]
Further, in the above embodiment, the present invention is applied to the light emitting device using the
[0031]
In the above embodiment, as shown in FIG. 1, the
[Brief description of the drawings]
1A is a longitudinal sectional view showing a state in which a light emitting device according to an embodiment of the present invention is mounted on a wiring board, and FIG. 1B shows a light emitting device according to the embodiment of FIG. It is a top view.
FIG. 2 is a bottom view showing the light emitting device of the embodiment of FIG.
FIG. 3 is a perspective view showing a state in which a conventional light emitting device is mounted on a wiring board.
FIG. 4 is a longitudinal sectional view showing a state where a conventional light emitting device is mounted on a wiring board.
[Explanation of symbols]
DESCRIPTION OF
Claims (10)
前記基板の表面に形成されたダイボンディング電極およびワイヤボンディング電極と、
前記ダイボンディング電極にダイボンディングされた半導体素子チップと、
前記半導体素子チップと前記ワイヤボンディング電極とを電気的に接続するワイヤと、
前記基板の裏面に形成された第1および第2面実装用電極と、
前記基板を貫通する第1スルーホールと、
前記基板を貫通する第2スルーホールと、
前記第1スルーホール内に形成され、前記ダイボンディング電極と前記第1面実装用電極とを電気的に接続する第1接続電極と、
前記第2スルーホール内に形成され、前記ワイヤボンディング電極と前記第2面実装用電極とを電気的に接続する第2接続電極とを備え、
前記ダイボンディング電極、前記第1面実装用電極および前記第1スルーホールのそれぞれの中心を一致させるとともに、
前記ダイボンディング電極の大きさを前記半導体素子チップよりも大きくし、かつ前記ダイボンディング電極の形状を前記半導体素子チップの底面の形状の相似形としたことを特徴とする、面実装型半導体装置。A substrate,
A die bonding electrode and a wire bonding electrode formed on the surface of the substrate;
A semiconductor element chip die bonded to the die bonding electrode;
A wire for electrically connecting the semiconductor element chip and the wire bonding electrode;
First and second surface mounting electrodes formed on the back surface of the substrate;
A first through hole penetrating the substrate;
A second through hole penetrating the substrate;
A first connection electrode formed in the first through hole and electrically connecting the die bonding electrode and the first surface mounting electrode;
A second connection electrode formed in the second through hole and electrically connecting the wire bonding electrode and the second surface mounting electrode;
While matching the centers of the die bonding electrode, the first surface mounting electrode and the first through hole,
A surface-mounting type semiconductor device, wherein the size of the die bonding electrode is larger than that of the semiconductor element chip, and the shape of the die bonding electrode is similar to the shape of the bottom surface of the semiconductor element chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203272A JP4959071B2 (en) | 2001-07-04 | 2001-07-04 | Surface mount semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203272A JP4959071B2 (en) | 2001-07-04 | 2001-07-04 | Surface mount semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017754A JP2003017754A (en) | 2003-01-17 |
JP4959071B2 true JP4959071B2 (en) | 2012-06-20 |
Family
ID=19039938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203272A Expired - Lifetime JP4959071B2 (en) | 2001-07-04 | 2001-07-04 | Surface mount semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4959071B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004082034A1 (en) | 2003-03-14 | 2004-09-23 | Sumitomo Electric Industries Ltd. | Semiconductor device |
JP2007142479A (en) * | 2003-03-14 | 2007-06-07 | Sumitomo Electric Ind Ltd | Semiconductor device |
AT501081B8 (en) * | 2003-07-11 | 2007-02-15 | Tridonic Optoelectronics Gmbh | LED AS WELL AS LED LIGHT SOURCE |
JP5692952B2 (en) * | 2007-12-11 | 2015-04-01 | シチズン電子株式会社 | Light emitting diode |
JP5549104B2 (en) * | 2008-05-29 | 2014-07-16 | 株式会社リコー | Light emitting device, optical scanning device, and image forming apparatus |
DE102009032253B4 (en) * | 2009-07-08 | 2022-11-17 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | electronic component |
US20120068218A1 (en) * | 2010-09-17 | 2012-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally efficient packaging for a photonic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2717903B2 (en) * | 1992-04-22 | 1998-02-25 | 三菱電線工業株式会社 | Light emitting board |
JP3832877B2 (en) * | 1995-07-26 | 2006-10-11 | 日亜化学工業株式会社 | Ceramic LED package and manufacturing method thereof |
JP3269025B2 (en) * | 1998-04-16 | 2002-03-25 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
JP2000091645A (en) * | 1998-09-10 | 2000-03-31 | Sharp Corp | Semiconductor light emitting device and its manufacture |
JP2001352102A (en) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | Optical semiconductor device |
-
2001
- 2001-07-04 JP JP2001203272A patent/JP4959071B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003017754A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138512B2 (en) | LED package with metal PCB | |
KR100723618B1 (en) | LED reflector and LED device | |
US6093940A (en) | Light-emitting diode chip component and a light-emitting device | |
JP3795248B2 (en) | Chip type light emitting device | |
JP2001326390A (en) | Back-side light emitting chip type light emitting element and insulating substrate used therefor | |
JPH11163419A (en) | Light emitting device | |
TWI505519B (en) | Light-emitting diode light bar and manufacturing method thereof | |
KR101374894B1 (en) | Double-side emitting type light emitting diode package | |
JP2000196000A (en) | Chip electronic component and its manufacture | |
JP4959071B2 (en) | Surface mount semiconductor device | |
JP2006156462A (en) | Surface mount type light emitting diode | |
JP4908669B2 (en) | Chip light emitting device | |
JP2001352105A (en) | Surface mount type light emitting device | |
KR20030056176A (en) | Chip package and the method of fabricating the same | |
JP2004259893A (en) | Light emitting element storage package and light emitting device | |
JP2006156643A (en) | Surface-mounted light-emitting diode | |
JP3974154B2 (en) | Optical semiconductor module and optical semiconductor device | |
US20050141396A1 (en) | Package for light emitting element and process for fabricating same | |
JP6831624B2 (en) | LED light emitting device | |
JPH11214741A (en) | Optical space transmission sensor | |
CN103107273B (en) | LED Packaging | |
TWI420711B (en) | Light emitting device package and fabricating method thereof | |
JP7332412B2 (en) | semiconductor light emitting device | |
JPH05218507A (en) | Optical semiconductor device | |
KR20120016787A (en) | Light emitting diode package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070822 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110322 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |