JP4943939B2

JP4943939B2 - 過電流保護装置

Info

Publication number: JP4943939B2
Application number: JP2007128411A
Authority: JP
Inventors: 俊藏大島
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2007-05-14
Filing date: 2007-05-14
Publication date: 2012-05-30
Anticipated expiration: 2027-05-14
Also published as: JP2008283641A; US20100110599A1; WO2008140096A1; CN101682319B; EP2146430A4; EP2146430A1; CN101682319A; US8315028B2

Description

本発明は、複数系統の負荷回路と、各負荷回路に電力を供給するための直流電源とを備えた負荷駆動装置に係り、特に、負荷回路にレアショート、及びデッドショートが発生した際に、それぞれの状況に応じて負荷回路を遮断し、回路を保護する過電流保護装置に関する。

車両に搭載されるモータ、ランプ、ヒータ等の各負荷は、該車両に搭載されるバッテリより電力が供給されて駆動する。各負荷は、半導体スイッチを介してバッテリに接続され、該半導体スイッチをオン、オフ操作することにより、負荷の駆動、停止が切り換えられる。

半導体スイッチと負荷からなる負荷回路では、過負荷などの原因により過電流が発生するレアショート、或いはバッテリの出力端子とグランドとが直接短絡するデッドショートが発生することがある。従って、このようなトラブルが発生したときに、負荷回路を保護するために、従来における負荷駆動装置には、過電流保護装置を搭載している（例えば、特許文献１参照）。

図５は、従来における過電流保護装置を搭載した負荷駆動装置の構成を示す回路図である。同図に示すように、この負荷駆動装置は、複数系統（図では２系統）の負荷回路１００，１００ａを有しており、これらの各負荷回路１００，１００ａには、バッテリ１０１（出力電圧ＶＢ）が接続されている。

負荷回路１００は、例えば、ＭＯＳ−ＦＥＴよりなる半導体スイッチＴ１０１と、負荷１０２との直列接続回路で構成されている。半導体スイッチＴ１０１のゲートには、駆動回路１０３が接続され、また、このゲートは半導体スイッチＴ１０２を介してグランドに接地されている。更に、この駆動回路１０３の入力側には、アンド回路ＡＮＤ１０１，スイッチＳＷ１０１，抵抗Ｒ１０１が接続されている。

また、半導体スイッチＴ１０１の両端電圧を検出し、この両端電圧と所定の基準電圧とを比較する電圧検出回路１０４を備え、この電圧検出回路１０４の出力側には、ノイズ除去用のフィルタ１０７が設けられている。更に、各負荷回路１００，１００ａが接続される点Ｐ１（電圧Ｖ１）とバッテリ１０１との間を接続する電源配線１０５に生じる逆起電力Ｅ１を検出する逆起電力検出回路１０６を備えている。また、アンド回路ＡＮＤ１０２、オア回路ＯＲ１０１、及びラッチＤＦ１０１を備えている。ここで、電源配線１０５が有する抵抗をＲｗ１、インダクタンスをＬ１とする。

以下、図５に示す負荷駆動回路の動作について説明する。通常時においては、駆動回路１０３より出力される駆動信号により、半導体スイッチＴ１０１がオン、オフ動作して、負荷１０２の駆動、停止が切り換えられる。また、何らかの理由により、負荷１０２に流れる電流が過電流となった場合、即ち、レアショートが発生した場合には、負荷電流ＩＤが増大する。そして、半導体スイッチＴ１０１の両端電圧が増大し、電圧検出回路１０４より、過電流検出信号が出力されるので、この過電流検出信号がオア回路ＯＲ１０１を介してラッチＤＦ１０１に供給され、半導体スイッチＴ１０２がオンとされる。そして、半導体スイッチＴ１０１がオフとなり、負荷回路１００が遮断される。これにより、回路を保護することができる。

他方、半導体スイッチＴ１０１と負荷１０２とを接続する電線が直接グランドに接続されるような事故、即ち、デッドショートが発生した場合には、電源配線１０５に過大電流が流れ、電源配線１０５に逆起電力Ｅ１が発生する。すると、この逆起電力Ｅ１の発生が逆起電力検出回路１０６で検出され、逆起電力検出信号が出力される。

この逆起電力検出信号は、アンド回路ＡＮＤ１０２の一方の入力端子に供給され、また、他方の入力端子には、電圧検出回路１０４より出力される過電流検出信号が供給されるので、このアンド回路ＡＮＤ１０１の出力信号がＨレベルとなる。従って、オア回路ＯＲ１０１の出力信号がＨレベルとなるので、ラッチＤＦ１０１の出力が反転して半導体スイッチＴ１０２がオンとなり、半導体スイッチＴ１０１がオフとなって、負荷回路１００が遮断される。

ここで、アンド回路ＡＮＤ１０２を設ける理由は、デッドショートが発生した負荷回路１００以外の負荷回路（負荷回路１００ａ）が遮断されないようにするためである。つまり、もしアンド回路ＡＮＤ１０２を設けない構成とすれば、複数の負荷回路１００，１００ａのうちの一つの負荷回路でデッドショートが発生すると、バッテリ１０１に接続されている負荷回路全てが遮断されてしまうことになり、これを防止するために、アンド回路ＡＮＤ１０２を設けている。

しかしながら、上記の構成を備える過電流保護装置では、電圧検出回路１０４より出力される過電流検出信号と、逆起電力検出回路１０６より出力される逆起電力検出信号の論理和（アンド）の出力を用いているので、ラッチＤＦ１０１の動作が電圧検出回路１０４より出力される過電流検出信号に支配されてしまい、逆起電力の発生が検出されたときに、瞬時に負荷回路１００を遮断することができない。
特開２００６−５５８１号公報

上述したように、従来における過電流保護装置では、デッドショートが発生した際に、瞬時に負荷回路１００を遮断して、回路を保護することができないという問題があった。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、負荷回路にレアショート、或いはデッドショートが発生した場合には、それぞれの状況に応じて、回路を遮断して、確実に回路を保護することのできる過電流保護装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、半導体スイッチ及び負荷を備えた負荷回路を複数備え、前記各負荷回路を直流電源に接続して、前記各負荷回路を駆動するようにした負荷駆動装置の、前記負荷回路に過電流が流れた際に、これを検出して前記半導体スイッチを遮断する過電流保護装置において、前記直流電源と、前記各負荷回路とを接続する電源配線に生じる逆起電力の大きさに基づいて、前記負荷回路のいずれかに生じる過電流を検出する第１の過電流検出手段と、前記複数の各負荷回路に設けられ、前記半導体スイッチの両端に発生する電圧に基づいてこの負荷回路に生じる過電流を検出する第２の過電流検出手段と、前記第２の過電流検出手段のみにより過電流検出信号が検出された際には、第１の遅延時間で遅延信号を出力し、前記第１の過電流検出手段及び前記第２の過電流検出手段の双方で過電流検出信号が検出された際には、前記第１の遅延時間よりも短い第２の遅延時間で遅延信号を出力する遅延手段と、前記遅延手段より前記遅延信号が出力された際に、この負荷回路の半導体スイッチを遮断する制御手段と、を備えたことを特徴とする。

また、前記遅延手段は、前記過電流検出信号を所定のサンプリング周期でサンプリングして遅延信号を出力するフィルタ回路であり、該フィルタ回路は、前記第１の過電流検出手段にて過電流が検出されないときには、第１のサンプリング周期で前記サンプリングを実行し、前記第１の過電流検出手段にて過電流が検出されたときには、前記第１のサンプリング周期よりも短い第２のサンプリング周期で前記サンプリングを実行することを特徴とする。

請求項２に記載の発明は、半導体スイッチ及び負荷を備えた負荷回路を複数備え、前記各負荷回路を直流電源に接続して、前記各負荷回路を駆動するようにした負荷駆動装置の、前記負荷回路に過電流が流れた際に、これを検出して前記半導体スイッチを遮断する過電流保護装置において、前記直流電源と、前記各負荷回路とを接続する電源配線に生じる逆起電力の大きさに基づいて、前記負荷回路のいずれかに生じる過電流を検出する第１の過電流検出手段と、前記複数の各負荷回路に設けられ、前記半導体スイッチの両端に発生する電圧に基づいてこの負荷回路に生じる過電流を検出する第２の過電流検出手段と、前記第２の過電流検出手段のみにより過電流検出信号が検出された際には、第１の遅延時間で遅延信号を出力し、前記第１の過電流検出手段及び前記第２の過電流検出手段の双方で過電流検出信号が検出された際には、前記第１の遅延時間よりも短い第２の遅延時間で遅延信号を出力する遅延手段と、前記遅延手段より前記遅延信号が出力された際に、この負荷回路の半導体スイッチを遮断する制御手段と、を備え、前記遅延手段は、前記過電流検出信号を所定のサンプリング周期でサンプリングして遅延信号を出力するフィルタ回路であり、該フィルタ回路は、前記第１の過電流検出手段にて過電流が検出されないときには、前記遅延信号を出力する際のサンプリング回数を、第１のサンプリング回数とし、前記第１の過電流検出手段にて過電流が検出されたときには、前記遅延信号を出力する際のサンプリング回数を、前記第１のサンプリング回数よりも少ない第２のサンプリング回数とすることを特徴とする。

請求項１の発明では、第２の過電流検出手段のみで過電流が検出された際には、遅延手段における遅延時間を第１の遅延時間に設定し、第１の過電流検出手段及び第２の過電流検出手段の双方で過電流が検出された際には、遅延手段における遅延時間を第２の遅延時間に設定する。従って、軽微な過電流が発生した場合には、第１の遅延時間で負荷回路を遮断するので、ノイズ等の影響を受けて負荷回路が誤遮断されることを防止でき、電源とグランドとが直接短絡するようなデッドショートが発生した場合には、第２の遅延時間で負荷回路を遮断するので、即応性をもって負荷回路を遮断し、半導体スイッチ及びその他の回路構成要素を過電流から保護することができる。また、デッドショートが発生した負荷回路のみを遮断し、その他のデッドショートが発生していない負荷回路の駆動を継続させることができる。

更に、遅延手段としてフィルタ回路を用い、このフィルタ回路のサンプリング周期を変更することにより、第１の遅延時間、第２の遅延時間を設定する。従って、極めて簡単な方法で、遅延時間を設定することができる。

請求項２の発明では、遅延手段としてフィルタ回路を用い、このフィルタ回路のサンプリング回数を変更することにより、第１の遅延時間、第２の遅延時間を設定する。従って、極めて簡単な方法で、遅延時間を設定することができる。

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流保護装置が搭載された負荷駆動装置の構成を示す回路図である。同図に示すように、この負荷駆動装置は、複数系統（図では２系統）の負荷回路１０，１０ａと、各負荷回路１０，１０ａに駆動用の電力を供給するバッテリ１（出力電圧ＶＢ）とを備えている。

負荷回路１０は、ＭＯＳ−ＦＥＴ等で構成される半導体スイッチＴ１１と、ランプ、モータ、ヒータ等の負荷２との直列接続回路を備え、更に、半導体スイッチＴ１１に駆動信号を出力する駆動回路３を備えている。

また、負荷回路１０は、半導体スイッチＴ１１の両端（ドレイン、ソース間）に発生する両端電圧ＶDSを検出することにより、該半導体スイッチＴ１１に流れる負荷電流ＩＤが過電流となったことを検出する電圧検出回路（第２の過電流検出手段）４と、各負荷回路１０，１０ａとバッテリ１との接続点Ｐ１（電圧Ｖ１）に接続され、各負荷回路１０，１０ａとバッテリ１とを接続する電源配線５に逆起電力Ｅ１が発生したことを検出する逆起電力検出回路（第１の過電流検出手段）６を備えている。

更に、逆起電力検出回路６及び電圧検出回路４の後段には、これらの回路６，４の出力信号に基づいて、半導体スイッチＴ１１をオフとするか否かを決定するための制御回路８が設けられている。

なお、負荷回路１０ａは、上述した負荷回路１０と同様の構成を備えているので、その構成説明を省略する。但し、逆起電力検出回路６は、各負荷回路１０，１０ａ共通に配置されている。つまり、逆起電力検出回路６の比較器ＣＭＰ２の出力信号は、負荷回路１０ａの制御回路にも接続される。

また、半導体スイッチＴ１１と負荷２との間には、抵抗成分、及びインダクタンス成分が存在するので、等価的に抵抗Ｒｗ２、インダクタンスＬ２を示し、また、半導体スイッチＴ１１と負荷２との間の配線がグランドに接続されるデッドショートが発生したときには、このときの短絡経路には、抵抗成分、及びインダクタンス成分が存在するので、等価的に抵抗Ｒｗ３、インダクタンスＬ３を示している。

電圧検出回路４は、比較器ＣＭＰ１と、抵抗Ｒ１，Ｒ２，Ｒ３を備えている。抵抗Ｒ１，Ｒ２の直列接続は、点Ｐ１とグランドとの間に配置されている。比較器ＣＭＰ１のマイナス側入力端子は、半導体スイッチＴ１１のソースとなる点Ｐ２（電圧Ｖ２）に接続される。また、該比較器ＣＭＰ１のプラス側入力端子は、抵抗Ｒ１とＲ２の接続点Ｐ４（電圧Ｖ４）に接続され、更に、比較器ＣＭＰ１の出力端子は、制御回路８に接続されると共に、抵抗Ｒ３を介して５Ｖ電源に接続されている。

抵抗Ｒ１は、例えば抵抗値が１［ＫΩ］であり、抵抗Ｒ２は、例えば抵抗値が１５０［ＫΩ］であり、これらの接続点Ｐ４の電圧Ｖ４（基準電圧）は、点Ｐ２の電圧Ｖ２よりも若干低い電圧となるように設定されている。即ち、（Ｖ１−Ｖ４）＞（Ｖ１−Ｖ２）となっている。従って、通常動作時には、比較器ＣＭＰ１のマイナス側入力端子に供給される電圧Ｖ２の方が、プラス側入力端子に供給される電圧Ｖ４よりも大きいので、比較器ＣＭＰ１の出力信号は、Ｌレベルの信号となる。また、負荷回路１０の負荷電流ＩＤが増大すると、半導体スイッチＴ１１の両端電圧が上昇するので、（Ｖ１−Ｖ２）＞（Ｖ１−Ｖ４）となり、換言すれば、電圧Ｖ２が基準電圧Ｖ４よりも低くなり、比較器ＣＭＰ１の出力信号が反転する。

逆起電力検出回路６は、比較器ＣＭＰ２と、抵抗Ｒ４，Ｒ５，Ｒ６と、コンデンサＣ１とを備えている。抵抗Ｒ４とＲ５の直列接続は、点Ｐ１とグランドとの間に配置されている。比較器ＣＭＰ２のマイナス側入力端子は、点Ｐ１に接続されており、プラス側入力端子は、抵抗Ｒ４とＲ５との接続点Ｐ３（電圧Ｖ３）に接続されている。更にこの点Ｐ３は、コンデンサＣ１を介してグランドに接地されている。抵抗Ｒ４は、例えば抵抗値が４０［ＫΩ］であり、抵抗Ｒ５は、例えば抵抗値が６０［ＫΩ］である。

制御回路８は、フィルタ回路（遅延手段）７と、ラッチＤＦ１とを有している。フィルタ回路７は、デジタルフィルタを採用しており、設定されたサンプリング周期（例えば、１［μsec］）で、電圧検出回路４より出力される過電流検出信号をサンプリングし、所定回数（例えば、５回）連続してＨレベルの信号が検出された際には、Ｈレベルのフィルタ出力信号を出力する。このフィルタ出力信号（遅延信号）は、ラッチＤＦ１に出力される。

また、フィルタ回路７は、逆起電力検出回路６より、逆起電力検出信号が出力された際には、上記のサンプリング周期を変更してサンプリング処理を実行する。例えば、サンプリング周期を０．２５［μsec］に変更する。更に、フィルタ回路７は、入力される過電流検出信号を、設定されたサンプリング周期で、複数回サンプリングした後、サンプリングした信号を出力するので、入力から出力までに遅延が生じる。即ち、フィルタ回路７は遅延手段としての機能を備える。また、上記のサンプリング周期の変更は、クロックパルスを調整する等により、容易に行うことができる。

更に、サンプリングの回数を変更してフィルタ出力信号を出力することができる。例えば、上記のように５回連続してＨレベルの信号が検出されたときに、Ｈレベルのフィルタ出力信号を出力する場合や、３回連続してＨレベルの信号が検出されたときに、Ｈレベルのフィルタ出力信号を出力するように設定することができる。

ラッチＤＦ１は、通常時は、出力＋ＱがＬレベル、出力−ＱがＨレベルとなり、フィルタ回路７よりＨレベル信号が供給されると、各出力＋Ｑ，−Ｑを反転させる。即ち、出力＋ＱがＨレベル、出力−ＱがＬレベルとなる。

ラッチＤＦ１の出力＋Ｑは、ＭＯＳ−ＦＥＴ等で構成される半導体スイッチＴ１２のゲートに接続され、この半導体スイッチＴ１２は、半導体スイッチＴ１１のゲートとグランドとの間に設けられている。従って、半導体スイッチＴ１２がオンとなると、半導体スイッチＴ１１のゲートがグランドに接地されるので、該半導体スイッチＴ１１がオフとなる。

また、ラッチＤＦ１の出力−Ｑは、アンド回路ＡＮＤ１の一方の入力端子に接続され、更に、他方の入力端子は、スイッチＳＷ１を介して電源に接続され、且つ、抵抗Ｒ８を介してグランドに接地されている。また、アンド回路ＡＮＤ１の出力端子は、駆動回路３に接続されている。駆動回路３は、チャージポンプ９より電力が供給されて駆動し、該駆動回路３の出力端子は、抵抗Ｒ７を介して半導体スイッチＴ１２のドレイン、及び半導体スイッチＴ１１のゲートに接続されている。

次に、上記のように構成された負荷駆動装置の動作について説明する。操作者がスイッチＳＷ１をオンとすると、アンド回路ＡＮＤ１の２つの入力端子が共にＨレベルとなるので、該アンド回路ＡＮＤ１の出力信号がＨレベルとなる。

駆動回路３は、半導体スイッチＴ１１のゲートに駆動信号を出力するので、該半導体スイッチＴ１１がオンとなり、負荷電流ＩＤが流れて、負荷２が駆動する。例えば、負荷２がランプであれば、ランプが点灯し、負荷２がモータであればモータが回転を開始する。

このとき、電圧検出回路４では、電圧（Ｖ１−Ｖ４）が電圧（Ｖ１−Ｖ２）よりも大きいので、換言すれば、Ｖ２＞Ｖ４であるので、比較器ＣＭＰ１の出力信号はＬレベルである。よって、フィルタ回路７に過電流検出信号は供給されない。また、逆起電力検出回路６では、Ｖ１＞Ｖ３が成立しているので、比較器ＣＭＰ２の出力信号はＬレベルである。

そして、負荷２が駆動しているときに、負荷電流ＩＤが増大すると（レアショートが発生すると）半導体スイッチＴ１１の両端電圧（ドレイン、ソース間電圧）が上昇し、Ｖ１−Ｖ２が増大する。即ち、点Ｐ２の電圧Ｖ２が点Ｐ４の電圧Ｖ４よりも低くなるので、比較器ＣＭＰ１の出力信号が「Ｌ」から「Ｈ」に反転する。その結果、比較器ＣＭＰ１より過電流検出信号が出力され、フィルタ回路７に供給される。

フィルタ回路７は、予め設定されている第１のサンプリング周期で、供給された過電流検出信号をサンプリングし、サンプリング後に得られるＨレベルの出力信号をフィルタ出力信号（遅延信号）として、ラッチＤＦ１に出力する。

ラッチＤＦ１は、フィルタ出力信号が供給されると、出力＋Ｑ，−Ｑを反転させる。従って、アンド回路ＡＮＤ１の一方の入力端子にはＬレベルの信号が入力されるので、該アンド回路ＡＮＤ１の出力信号はＬレベルとなり、駆動回路３の出力はＬレベルとなる。更に、半導体スイッチＴ１２がオンとなり、半導体スイッチＴ１１のゲートがグランドに接地されるので、該半導体スイッチＴ１１がオフとなり、負荷回路１０が遮断される。

上記のように、負荷回路１０にレアショートが発生した場合には、フィルタ回路７の第１のサンプリング周期で定まる遅延時間だけ遅延して、負荷回路１０が遮断される。

他方、半導体スイッチＴ１１と負荷２を接続する電線が直接グランドに接続される等の原因によるデッドショートが発生した場合には、上記と同様の手順により、電圧検出回路４の比較器ＣＭＰ１より、過電流検出信号が出力される。

更に、デッドショート発生時には、電源配線５が有する抵抗Ｒｗ１、及びインダクタンスＬ１により逆起電力Ｅ１が発生する。すると、Ｖ１＝ＶＢ−Ｅ１となり、電圧Ｖ１は、バッテリ電圧ＶＢを下回る。従って、比較器ＣＭＰ２のマイナス側入力端子に供給される電圧は、即時にＶＢ−Ｅ１まで低下する。しかし、点Ｐ３の電圧Ｖ３は、抵抗Ｒ４，Ｒ５、コンデンサＣ１から構成される時定数回路により、即時に低下することができない。従って、この間は電圧Ｖ１と電圧Ｖ３が逆転し、Ｖ３＞Ｖ１となるので、比較器ＣＭＰ２の出力信号がＨレベルに反転する。このＨレベルの出力信号（逆起電力検出信号）は、フィルタ回路７に出力される。

フィルタ回路７は、比較器ＣＭＰ２より逆起電力検出信号が供給されると、サンプリング周期を短くする処理を行う。具体的には、第１のサンプリング周期を、これよりも短い第２のサンプリング周期に変更する処理を行う。このサンプリング周期を短くする処理は、例えば、クロックパルスを変更する等の処理により、フィルタ回路７にて容易に行うことができる。

すると、電圧検出回路４の比較器ＣＭＰ１より出力された過電流検出信号は、第２のサンプリング周期でフィルタ回路７を通過することになり、レアショート発生時よりも短い時間でラッチＤＦ１の出力信号を反転させる。こうして、デッドショート発生時には、レアショート発生時よりも素早く負荷回路を遮断することができるのである。

これを図２に示すタイミングチャートを参照して説明する。図２（ａ）は、過電流検出信号を第１のサンプリング周期Ｔ１でサンプリングした場合、図２（ｂ）は、過電流検出信号を第２のサンプリング周期Ｔ２でサンプリングした場合の、サンプリングのタイミングを示している。

時刻ｔ０で過電流検出信号が入力され、５回のサンプリングでフィルタ出力信号を出力する場合には、第１のサンプリング周期Ｔ１の場合には、遅延時間が（Ｔ１＊４）となり（第１の遅延時間）、第２のサンプリング周期Ｔ２の場合には、遅延時間が（Ｔ２＊４）となる（第２の遅延時間）。そして、図２から明らかなように、第２のサンプリング周期Ｔ２を採用した方が、第１のサンプリング周期Ｔ１を採用した場合よりも、遅延時間が短くなっている。即ち、デッドショート発生時の方が、より速く半導体スイッチＴ１１をオフとして、負荷回路１０を遮断することができる。

このようにして、本実施形態に係る過電流保護装置では、電圧検出回路４の後段に設けられたフィルタ回路７のサンプリング周期が、レアショート発生時とデッドショート発生時とで異なるようにしている。具体的には、レアショート発生時には、第１のサンプリング周期でサンプリング処理を行い、デッドショート発生時には、第２のサンプリング周期でサンプリング処理を行うようにした。従って、レアショート発生時には、第１の遅延時間で負荷回路１００を遮断することができ、また、デッドショート発生時には、第１の遅延時間よりも短い第２の遅延時間で負荷回路を遮断することができる。

従って、簡単な構成で確実にレアショート発生時とデッドショート発生時に応じた負荷回路を遮断する制御を行うことができる。即ち、レアショート発生時には、緊急に負荷回路１０を遮断する必要がないので、遅延時間を長くすることによりノイズ等の影響による負荷回路１０の誤遮断を防止することができ、デッドショート発生時には瞬時に負荷回路１０を遮断することにより、半導体スイッチＴ１１、及びその他の回路構成要素をデッドショート発生時の過電流から保護することができる。

更に、デッドショートが発生した場合には、デッドショートが発生した負荷回路のみを遮断し、その他の負荷回路を継続して動作させることができる。

また、上記した実施形態では、レアショート発生時とデッドショート発生時で、フィルタ回路７のサンプリング周期を変更する場合を例に挙げて説明したが、サンプリング周期に換えて、サンプリング回数を変更しても同様の効果を得ることができる。

図３は、サンプリング回数を変更する場合の例を示すタイミングチャートであり、図３（ａ）は、サンプリング回数が多い場合、図３（ｂ）は、サンプリング回数が少ない場合をそれぞれ示している。図３から明らかなように、サンプリング回数が少ない方が、遅延時間が短くなる。

よって、レアショート発生時には、例えば、図３（ａ）に示すようにサンプリング回数を５回とし、デッドショート発生時には、図３（ｂ）に示すように、サンプリング回数を３回とすることにより、遅延時間を変更することができる。具体的には、図３（ａ）に示すサンプリング回数が５回の場合には、遅延時間が（Ｔ１＊４）となり、図３（ｂ）に示すサンプリング回数が３回の場合には、遅延時間が（Ｔ１＊２）となり、サンプリング回数が３回の場合の方が、サンプリング回数が５回の場合よりも遅延時間が短くなっている。そして、このような構成とした場合でも、上記した実施形態と同様の効果を得ることができる。

図４は、本発明の第２の実施形態に係る過電流保護装置の、制御回路８′を示すブロック図である。図４に示すように第２の実施形態に係る過電流保護装置に用いる制御回路８′は、２つのフィルタ回路７-1、７-2を備えており、フィルタ回路７-1は、第１の遅延時間でフィルタ出力信号（遅延信号）を出力し、フィルタ回路７は、第１の遅延時間よりも短い第２の遅延時間でフィルタ出力信号（遅延信号）を出力する。

そして、電圧検出回路４の比較器ＣＭＰ１より出力される過電流検出信号は、各フィルタ回路７-1、７-2に供給され、更に、フィルタ回路７-2の出力信号は、アンド回路ＡＮＤ２の一方の入力端子に供給され、他方の入力端子には、逆起電力検出信号が供給される。更に、アンド回路ＡＮＤ２の出力端子と、フィルタ回路７-1の出力端子は、オア回路ＯＲ１の２つの入力端子に接続されている。

従って、レアショートが発生しているときには、逆起電力検出信号がアンド回路ＡＮＤ２に供給されず、アンド回路ＡＮＤ２の出力信号はＬとなる。そして、フィルタ回路７-1の出力信号のみがオア回路ＯＲ１に供給されるので、ラッチＤＦ１は、フィルタ回路７-1に依存する遅延時間で出力＋Ｑ、−Ｑを反転させる。

他方、デッドショートが発生している場合には、逆起電力検出回路６より逆起電力検出信号が出力されるので、アンド回路ＡＮＤ１の出力がＨレベルとなり、ラッチＤＦ１は、フィルタ回路７-2に依存する遅延時間で出力＋Ｑ、−Ｑを反転させる。従って、上記した実施形態と同様に、レアショート発生時には、第１の遅延時間で負荷回路１０を遮断し、デッドショート発生時には、第１の遅延時間よりも短い第２の遅延時間で負荷回路１０を遮断することができる。

また、各フィルタ回路７-1，７-2は、図２に示したように、サンプリング周期を変更することにより、各フィルタ回路７-1，７-2の遅延時間が異なるように設定しても良いし、図３に示したようにサンプリング回数を変更することにより、各フィルタ回路７-1，７-2の遅延時間が異なるように設定しても良い。

以上、本発明の過電流保護装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、上記した実施形態では、２系統の負荷回路１０，１０ａを備える例について説明したが、本発明はこれに限定されるものではなく、３系統以上の負荷回路が設けられる場合についても適用することができる。

デッドショートとレアショートを区別し、それぞれの状況に応じた適切な負荷回路の遮断を行う上で極めて有用である。

本発明の一実施形態に係る過電流保護装置が搭載された負荷駆動装置の構成を示す回路図である。フィルタ回路のサンプリング周期を示すタイミングチャート図であり、（ａ）は第１のサンプリング周期、（ｂ）は第２のサンプリング周期を示す。フィルタ回路のサンプリング回数を示すタイミングチャート図であり、（ａ）はサンプリング回数を５回、（ｂ）はサンプリング回数を３回とした場合を示す。本発明の第２の実施形態に係る過電流保護装置の、制御回路の構成を示すブロック図である。従来における過電流保護装置が搭載された負荷駆動装置の構成を示す回路図である。

符号の説明

１バッテリ
２負荷
３駆動回路
４電圧検出回路
５電源配線
６逆起電力検出回路
７フィルタ
８制御回路
９チャージポンプ
１０負荷回路
１００負荷回路
１０１バッテリ
１０２負荷
１０３駆動回路
１０４電圧検出回路
１０５電源配線
１０６逆起電力検出回路
１０７フィルタ

Claims

半導体スイッチ及び負荷を備えた負荷回路を複数備え、前記各負荷回路を直流電源に接続して、前記各負荷回路を駆動するようにした負荷駆動装置の、前記負荷回路に過電流が流れた際に、これを検出して前記半導体スイッチを遮断する過電流保護装置において、
前記直流電源と、前記各負荷回路とを接続する電源配線に生じる逆起電力の大きさに基づいて、前記負荷回路のいずれかに生じる過電流を検出する第１の過電流検出手段と、
前記複数の各負荷回路に設けられ、前記半導体スイッチの両端に発生する電圧に基づいてこの負荷回路に生じる過電流を検出する第２の過電流検出手段と、
前記第２の過電流検出手段のみにより過電流検出信号が検出された際には、第１の遅延時間で遅延信号を出力し、前記第１の過電流検出手段及び前記第２の過電流検出手段の双方で過電流検出信号が検出された際には、前記第１の遅延時間よりも短い第２の遅延時間で遅延信号を出力する遅延手段と、
前記遅延手段より前記遅延信号が出力された際に、この負荷回路の半導体スイッチを遮断する制御手段と、を備え、
前記遅延手段は、前記過電流検出信号を所定のサンプリング周期でサンプリングして遅延信号を出力するフィルタ回路であり、
該フィルタ回路は、前記第１の過電流検出手段にて過電流が検出されないときには、第１のサンプリング周期で前記サンプリングを実行し、前記第１の過電流検出手段にて過電流が検出されたときには、前記第１のサンプリング周期よりも短い第２のサンプリング周期で前記サンプリングを実行することを特徴とする過電流保護装置。
半導体スイッチ及び負荷を備えた負荷回路を複数備え、前記各負荷回路を直流電源に接続して、前記各負荷回路を駆動するようにした負荷駆動装置の、前記負荷回路に過電流が流れた際に、これを検出して前記半導体スイッチを遮断する過電流保護装置において、
前記直流電源と、前記各負荷回路とを接続する電源配線に生じる逆起電力の大きさに基づいて、前記負荷回路のいずれかに生じる過電流を検出する第１の過電流検出手段と、
前記複数の各負荷回路に設けられ、前記半導体スイッチの両端に発生する電圧に基づいてこの負荷回路に生じる過電流を検出する第２の過電流検出手段と、
前記第２の過電流検出手段のみにより過電流検出信号が検出された際には、第１の遅延時間で遅延信号を出力し、前記第１の過電流検出手段及び前記第２の過電流検出手段の双方で過電流検出信号が検出された際には、前記第１の遅延時間よりも短い第２の遅延時間で遅延信号を出力する遅延手段と、
前記遅延手段より前記遅延信号が出力された際に、この負荷回路の半導体スイッチを遮断する制御手段と、を備え、
前記遅延手段は、前記過電流検出信号を所定のサンプリング周期でサンプリングして遅延信号を出力するフィルタ回路であり、
該フィルタ回路は、前記第１の過電流検出手段にて過電流が検出されないときには、前記遅延信号を出力する際のサンプリング回数を、第１のサンプリング回数とし、
前記第１の過電流検出手段にて過電流が検出されたときには、前記遅延信号を出力する際のサンプリング回数を、前記第１のサンプリング回数よりも少ない第２のサンプリング回数とすることを特徴とする過電流保護装置。