JP4928666B2

JP4928666B2 - ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換

Info

Publication number: JP4928666B2
Application number: JP2000527089A
Authority: JP
Inventors: グレン，エー．レートメイヤー，
Original assignee: メディアテックインコーポレイション
Priority date: 1997-12-31
Filing date: 1998-12-31
Publication date: 2012-05-09
Anticipated expiration: 2018-12-31
Also published as: WO1999034597A1; EP1050162A4; AU2014199A; EP1050162A1; JP2002500480A

Description

【０００１】
本願は、米国特許出願書連続番号０９／００１，９５２（弁理士整理番号１２７１３）に関係する。これは本願と同日に出願されるものである。
【０００２】
本願は、米国特許出願書連続番号０９／００１，６２０（弁理士整理番号１２６６９）に関係する。これは本願と同日に出願されるものである。
【０００３】
【発明の属する技術分野】
本発明は、全般的には、ビデオ処理システムに関係しており、具体的には、様々な高品位及び標準品位フォーマットなど、複数のビデオ信号フォーマットを受領及び処理することが可能なビデオ処理システムに関係している。
【０００４】
【発明の背景】
ＮＴＳＣ（米国テレビジョン委員会）テレビ受信機など、現在のテレビ受信機はビデオ処理回路を含んでおり、これは通常、予め定められた単一のビデオ・フォーマットのみに適合するビデオ信号しか処理できない。将来型のデジタル・テレビ（ＤＴＶ）受信機は、大部分が次世代テレビ標準委員会（ＡＴＳＣ）が定めた放送規格に従って実施されることが予想される。同様の規格にはヨーロッパ・デジタル・ビデオ放送（ＤＶＢ）規格がある。圧縮デジタル・ビデオ・システムについてはＡＴＳＣデジタル・テレビジョン規格文書Ａ／５３に記述されており、これは参考文献として本願に含めている。更にカラー動画符号標準化作業グループ（ＭＰＥＧ）はデジタル・データ送信システムに関する幾つかの規格を公表している。一つ目はＭＰＥＧ−１として知られており、ＩＳＯ／ＩＥＣ規格１１１７２に関するもので、これは参考文献として本願に含めている。２つ目はＭＰＥＧ−２として知られており、ＩＳＯ／ＩＥＣ規格１３８１８に関するもので、これは参考文献として本願に含めている。新しいＤＴＶ規格では、放送局は事実上１９２０×１０８０ピクセルまでの任意のフォーマットでの送信が可能になる。具体的には、ＤＴＶ受信機は、様々な空間解像度（４８０本、７２０本、１０８０本）、時相解像度（６０ｆｐｓ、３０ｆｐｓ、２４ｆｐｓ）、走査フォーマット（２：１インタレース又はプログレッシブ走査）の画像シーケンスを備えるソース・ビデオを受信できなくてはいけない。
【０００５】
コンピュータ業界では、いわゆる「マルチシンク」ディスプレイ装置で複数の画像フォーマットを表示することが知られている。具体的には、マルチシンク・ディスプレイは、グラフィック・フォーマットの変化に対応して、水平走査周波数や垂直走査周波数を変更する。こうしたマルチシンクのアプローチは、映画テレビ技術者協会（ＳＭＰＴＥ）が標準化したスタジオ設備ラスタ・フォーマットなどを使用することで、ビデオやテレビの環境において実施できる。残念なことに、マルチシンクのアプローチは、複雑な偏向回路、消費電力の増加、偏向コイル・インダクタンスに伴う長い時間定数によるフォーマット間切り換え待ち時間の長さから、コストの増加につながる。
【０００６】
これよりも優れたアプローチは、１９９６年１月１６日に発行された米国特許番号５，４８５，２１６「高品位テレビのビデオ変換装置」の中でリーが開示している。リーの特許においては、高品位テレビ信号をデコードした後、３０Ｈｚフレーム・レートに変換し、垂直方向の縮減と水平方向の縮減を順に行い、インタリーブして３０Ｈｚ、１０５０垂直走査線ビデオ信号を作り出す。従って、リーの方法では、強引なテクニックを用いて、高品位テレビ信号を３０Ｈｚ、１０５０垂直走査線ビデオ信号に変換することになる。フォーマットを変換したテレビ信号は、従来の方法で処理され、画像が形成される。
【０００７】
残念なことに、リーの方法には、複雑なタイミング、切り換え、ビデオ処理回路が必要になるという欠点がある。加えて、リーの方法で作り出したテレビ信号には、２４Ｈｚソース・ビデオ（フィルムなど）の場合に、動画ビデオの不具合を引き起こす性質を持っている。これは、リーの方法が良く知られた３：２プルアップ・シーケンスを使用して毎秒２４フレームのビデオを毎秒６０フレームに変換しているためで、この結果、変換したビデオを表示したときに動画ジッタの不具合が生じる。ゴールデンアワーのテレビ番組のほとんどはマスターがフィルムであるため、ビデオ・データの大部分は今後も２４Ｈｚプログレッシブ走査フォーマットで送信される。
【０００８】
そのため、例えば、複数のフォーマットに対応するテレビ受信機などで使用するのに適した費用効率の良いビデオ処理システムの技術には需要が存在する。更に、２４Ｈｚソース・ビデオの使用に適したビデオ処理システムを提供することが望ましいと思われる。
【０００９】
【発明の概要】
本発明は、ソース・ビデオのフレーム・レートを３倍にし、結果として生じるビデオ信号のフォーマットを反応的に調整することで、２４Ｈｚソース・ビデオの３：２変換による動画表示の不具合を避けることに適応した複数フォーマット・ビデオ処理システムにおける電子式フォーマット及びフレーム・レート変換の方法及び付随する装置である。
【００１０】
具体的には、本発明は、フォーマット変換器及びフレーム・レート変換器を備えるビデオ処理システムにおいて使用する方法で、このフォーマット変換器はフォーマット制御信号に反応して入力ビデオ信号の垂直フォーマット及び水平フォーマットの最低一つを適応させ、フレーム・レート変換器はフレーム・レート制御信号に反応して入力ビデオ信号のフレーム・レートを適合させる。この方法が備えるステップでは、入力ビデオ信号のフォーマット及びフレーム・レートの確認し、入力ビデオ信号をネイティブ表示フォーマットへ適合化し、入力ビデオ信号のフレーム・レートが第一の値、例えば約２４Ｈｚの場合、入力ビデオ信号のフレーム・レートを３倍にする。
【００１１】
本発明は、複数のビデオ・フォーマットの一つを有する入力ビデオ信号を処理して出力ビデオ信号を作り出すための装置でもある。この装置は、入力ビデオ信号を受信するために結合し、フォーマット制御信号に反応して入力ビデオ信号の垂直及び水平フォーマットを適合化するフォーマット変換器、フォーマット変換器と結合し、フレーム・レート制御信号に反応して入力ビデオ信号のフレーム・レートを適合化するフレーム・レート変換器、フォーマット変換器及びフレーム・レート変換器と結合し、フォーマット制御信号及びフレーム・レート制御信号を発信するコントローラを備える。このコントローラは、第一の値のフレーム・レートを有する入力ビデオ信号の場合、フレーム・レート変換器に入力ビデオのフレーム・レートを３倍にさせ、フォーマット変換器に入力ビデオ信号の垂直及び水平フォーマットをディスプレイ装置で使用するのに適したフォーマットに適合化させる。
【００１２】
本発明の内容は、添付図面と共に以下の詳細な説明を検討することで容易に理解できる。図面は以下の通りである。
【００１３】
【好ましい実施形態の詳細な説明】
本発明は、１９９７年９月２６日に出願した米国暫定特許番号６０／０６０１１２の長所を有しており、これは参考文献として本願に全て含んでいる。
【００１４】
本発明は、デジタル・テレビ（ＤＴＶ）受信機、例えばＡＴＳＣテレビ受信機の場合について説明する。しかし、本発明が、ＤＶＢ、ＭＰＥＧ−１、ＭＰＥＧ−２その他の情報ストリームに適したシステムを含む、任意の複数フォーマット・ビデオ処理システムに応用可能であることは当業者にとって明らかである。
【００１５】
図１は、本発明に従ったＤＴＶ受信機１００の高レベルのブロック図を示している。具体的には、このＤＴＶ受信機１００はビデオ処理部分及びタイミング部分を備えている。ビデオ処理部分は、ビデオ・デコーダ１２０、オプショナル・デインタレーサ１３０、垂直リサイザ１４０、水平リサイザ１５０、フレーム・バッファ１６０を備える。タイミング部分は、クロック回路１１０、ラスタ発生器１９０，表示クロック１９５、読み出しアドレス発生器１８０、書き込みアドレス発生器１８５を備える。ビデオ処理部分で処理されるビデオ信号Ｓ２は、アンテナ１０２、チューナ１０４、復調装置１０６、トランスポート多重分離装置１０８を備えるＤＴＶフロント・エンドが受信する。処理されたビデオ信号Ｓ８は、ラスタ発生器１９０が発信する水平及び垂直タイミング信号Ｈ−ＤＥＦ及びＶ−ＤＥＦに従って、ディスプレイ装置１７５などで（適切なカラー・マトリックス処理の後）表示される。
【００１６】
ＲＦソース１０２（例えば、アンテナやケーブルテレビの配信網）は、残留側波帯（ＶＳＢ）、直交振幅変調（ＱＡＭ）その他の最適な変調方式に従って変調された、複数のテレビ信号を備える無線周波数（ＲＦ）信号ＲＦを供給する。供給されたＲＦテレビ信号は、チューナ１０４と結合し、チューナ１０４は要求されたテレビ信号をダウンコンバートし、第一の中間周波数（ＩＦ）テレビ信号ＩＦを生成する。復調装置１０６、例えばＶＳＢ又はＱＡＭは、ＩＦテレビ信号ＩＦを復調し、デジタル情報ストリームＳ１を生成する。デジタル情報ストリームＳ１の例としては、一つ以上のＭＰＥＧのようなプログラム・トランスポート・ストリームを含むＭＰＥＧのようなシステム・ストリームＳ１がある。
【００１７】
ＭＰＥＧのようなプログラム・トランスポート・ストリームは、各プログラム・トランスポート・ストリームが、通常、映画その他の視聴覚プログラムなど、単一のプログラムの視聴覚部分を運ぶ点において、ＮＴＳＣチャンネルと似ている。各プログラム・トランスポート・ストリームは、運ばれる視聴覚プログラムの視聴覚部分に関連する複数の基本ストリームを備える。
【００１８】
トランスポート多重分離装置１０８は既知の方法で動作し、ＭＰＥＧのようなシステム・ストリームＳ１から特定のプログラム・トランスポート・ストリームを多重分離する。多重分離されたプログラム・トランスポート・ストリームに関連する基本音声ストリームＳ３は、音声デコーダ１１５と結合し、音声ドライバ回路（図示せず）によって処理される前にデコードされる。重分離されたプログラム・トランスポート・ストリームに関連する基本ビデオ・ストリームＳ２はビデオ・デコーダ１２０と結合する。
【００１９】
トランスポート多重分離装置１０８は、多重分離されたプログラム・トランスポート・ストリームの選択されたトランスポート・ストリーム・パケット（基準パケット）の適合化フィールドと呼ばれるものに含まれるプログラム・クロック基準（ＰＣＲ）も抽出する。このＰＣＲは、プログラム・トランスポート・ストリームを伝達する前に、多重分離されたプログラム・トランスポート・ストリームをコード化するのに使用する２７ＭＨｚクロックのサンプルである。抽出されたＰＣＲはクロック回路１１０と結合する。
【００２０】
クロック回路１１０は、例えば、位相ロック・ループ（ＰＬＬ）１１２、電圧制御発振器（ＶＣＯ）１１４を備える。クロック回路１１０はシステム・クロックｆＳＹＳ、例えばＭＰＥＧのような情報ストリームを処理するのに適した２７ＭＨｚシステム・クロックを発信する。クロック回路１１０は、多重分離されたプログラム・トランスポート・ストリームから抽出したＰＣＲを利用して、ＤＴＶ受信機のデコーダ・システム・クロック（つまり、システム・クロックｆＳＹＳ）を、多重分離されたプログラム・トランスポート・ストリームを生成するエンコーダのシステム・クロックにロックする。
【００２１】
ＰＬＬ１１２は既知の方法で動作し、（例えば）ＶＣＯ１１４の２７ＭＨｚ出力とトランスポート多重分離装置１０８から受領したＰＣＲとの比較に応じて、制御信号Ｃ１を発信する。ＶＣＯ１１４は、制御信号Ｃ１に反応し、既知の方法で動作し、２７ＭＨｚシステム・クロックｆＳＹＳの周波数を増減させる。
【００２２】
ビデオ・デコーダ１２０は標準の方法でビデオ・ストリームＳ２をデコードし、一定の送信フォーマット及びフレーム・レートを有するデコード済みビデオ信号Ｓ４を生成する。ビデオ・デコーダ１２０はビデオ・ストリームＳ２のシーケンス・ヘッダを調べ、フォーマット、比色定量（可能な場合）、その他ビデオ・ストリームＳ２にコード化されたビデオ信号に関連する情報を判断する。シーケンス・ヘッダを調べた後、ビデオ・デコーダ１４０はフォーマット、比色定量、その他の情報を出力と結合させ、ヘッダ・データ信号ＨＤとする。
【００２３】
オプショナル・デインタレーサ１３０はデコード済みビデオ信号Ｓ４及びヘッダ・データ信号ＨＤの少なくとも入部を受信する。デコード済みビデオ信号Ｓ４が（ＨＤ信号が示す通り）インタレース・フォーマットを有するビデオ情報を備える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４をプログレッシブ走査フォーマット・ビデオ信号に変換し、出力と結合させ、ビデオ信号Ｓ５とする。デコード済みビデオ信号Ｓ４がプログレッシブ走査フォーマットを有するビデオ情報を備える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４を直接出力と結合させ、ビデオ信号Ｓ５とする。デインタレーサ１３０は、例えば、フレーム・ストレージを必要とする動画適応アプローチや、直接垂直補間又は線反復アプローチを使用して実施する。
【００２４】
水平リサイザ１５０はビデオ信号Ｓ５を受信し、コントローラ２００からの制御信号ＨＳに反応して、ビデオ信号Ｓ５に含まれるビデオ情報の線１本当たりの画素（ピクセル）数を選択的に変更する。水平リサイザ１５０は、水平方向にリサイズされたビデオ信号Ｓ６を生成する。水平リサイザ１５０は、例えば、既存の２つのピクセル間に挿入する新しいピクセルの輝度及びクロミナンス情報を計算する補間手法を使用して、線１本当たりのピクセル数を増加させることができる。また、水平リサイザ１５０は、例えば、線に含まれるＮ番目のピクセルを全て除去することでビデオ線を縮減し、線１本当たりのピクセル数を減らすことができる。
【００２５】
垂直リサイザ１４０は水平方向にリサイズされたビデオ信号Ｓ６を受信し、コントローラ２００からの制御信号ＶＳに反応して、ビデオ信号Ｓ６に含まれるビデオ情報の１フレーム当たりの垂直走査線数を選択的に変更する。垂直リサイザ１４０は垂直方向にリサイズされたビデオ信号Ｓ７を生成する。垂直リサイザ１４０は、例えば、既存の２線の間に挿入する新しい線の輝度及びクロミナンス情報を計算する補間手法を使用して、１ビデオ・フレーム当たりの線の数を増やすことができる。また、垂直リサイザ１４０は、例えば、減少した線の密度において新しい走査線を計算する補間手法を使用してビデオ・フレームを縮減し、１ビデオ・フレーム当たりの線の数を減らすことができる。
【００２６】
オプショナル・デインタレーサ１３０が前記垂直補間又は線反復アプローチを使用して実施された場合、デインタレース機能は垂直リサイジング・ユニット１４０に組み入れることができる。この場合、水平リサイザ１５０は、図１の点線で示すように、ビデオ・デコーダ１２０からデコード済みビデオ信号Ｓ４を直接受信するように結合する。
【００２７】
フレーム・バッファ１６０は、水平方向及び垂直方向にリサイザされたビデオ信号Ｓ７を選択的に受信する。フレーム・バッファ１６０は二重バッファリング・タイプのフレーム・バッファで、入力フレーム・ストア・バッファ１６２及び出力フレーム・ストア・バッファ１６４を備える。ビデオ信号Ｓ７内のビデオ情報は、バッファ入力制御信号ＩＮに反応して、入力フレーム・ストア・バッファ１６２に保存される。出力フレーム・ストア・バッファ１６４の内容を完全に読み出されたとき、入力フレーム・ストア・バッファ１６２の内容は出力フレーム・ストア・バッファ１６４として使用される。つまり、入力バッファ及び出力バッファを機能的にスワップし、入力バッファの情報を出力バッファに転送する必要性を回避する。出力フレーム・ストア・バッファ１６４に保存されるビデオ情報は、バッファ出力制御信号ＯＵＴに反応して、フレーム・バッファ出力と結合し、バッファ済みビデオ信号Ｓ８となる。フレーム・バッファ１６０は二重バッファリング・タイプのフレーム・バッファであるため、入力データが入力フレーム・ストア・バッファ１６２に保存されるよりも速い（又は遅い）速度で、出力データを出力フレーム・ストア・バッファ１６４から取り込むことができる。つまり、ビデオ信号Ｓ７に伴うクロック周波数が、バッファ済みビデオ信号Ｓ８に伴うクロック周波数と同じである必要はない。６０Ｈｚディスプレイで３０Ｈｚビデオ情報を利用するために、出力フレーム・ストア・バッファ１６４からの各ビデオ・フレームの読み出しは、次のビデオ・フレームが出力フレーム・ストア・バッファ１６４に入る前に２回行われる。
【００２８】
フレーム・バッファ１６０は、好ましくは、図１に示すように二重バッファリング装置とする。単一バッファリング装置を使用することもできるが、単一バッファリング装置では、バッファ読み出し速度とバッファ書き込み速度が異なるときに、表示画像に「ティアリング」の不具合が発生しがちである。例の実施形態において、（ＯＵＴ信号によって決定する）バッファ読み出し速度及び（ＩＮ信号によって決定する）バッファ書き込み速度は異なると思われ、２４Ｈｚソース・ビデオの場合、以下で説明するような違いが生じる。低伝送フレーム・レート・ビデオ信号（２４又は３０Ｈｚなど）の使用は、ほとんどのディスプレイ技術を使用して表示した画像において、望ましくない広範なフリッカの原因となるため、こうした表示レートの変換が必要になる。
【００２９】
ＲＧＢマトリックス及びドライバ１７０はバッファ済みビデオ信号Ｓ８を受信する。ＲＧＢマトリックス及びドライバ１７０は既知の方法で動作し、マトリックス係数、伝送特性、基本ビデオ・ストリームＳ２のシーケンス・ヘッダに含まれるカラーの一次情報に従って、バッファ済みビデオ信号Ｓ８を処理する。具体的には、ＲＧＢマトリックス及びドライバ１７０は、伝送されたＹ、Ｃｒ、Ｃｂのカラー構成要素を表示に必要な赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラー信号へ変換するのに必要なカラー変換処理を実行する。３つのカラー信号Ｒ、Ｇ、Ｂは、ディスプレイ装置１７５と結合し、ここで各カラー信号は、例えば、受像管内の関連する電子銃（図示せず）などを駆動するのに使用される。ここでの注意点として、ＲＧＢマトリックス及びドライバ１７０が発信する３つのカラー信号Ｒ、Ｇ、Ｂは、ディスプレイ装置１７５と結合させる前に、適切なドライバ回路（図示せず）によって、更に増幅する必要が生じる場合もある。
【００３０】
ラスタ発生器１９０は、ラスタ・クロック信号ｆＲＡＳＴに反応して、固定周波数の水平偏向信号Ｈ−ＤＥＦ及び垂直偏向信号Ｖ−ＤＥＦを従来の方法で発信する。ラスタ・クロック信号ｆＲＡＳＴは、従来の方法で表示クロック回路１９５が発信する。水平及び垂直偏向信号Ｈ−ＤＥＦ、Ｖ−ＤＥＦは、例えば、受像管内の関連する水平及び垂直偏向コイルをそれぞれ駆動するのに使用される。ここでの注意点として、ラスタ発生器１９０が発信する水平及び垂直偏向信号Ｈ−ＤＥＦ、Ｖ−ＤＥＦは、ディスプレイ装置１７５と結合させる前に、適切なドライバ回路（図示せず）による増幅が必要な場合もある。
【００３１】
書き込みアドレス発生器１８０は、コントローラ２００からの制御信号ＷＲＩＴＥ、及びクロック信号ｆＳＹＳに反応して、フレーム・バッファ入力制御信号ＩＮを発信する。同様に、読み出しアドレス発生器１８５は、コントローラ２００からの制御信号ＲＥＡＤ、及びクロック信号ｆＲＡＳＴに反応して、フレーム・バッファ出力制御信号ＯＵＴを発信する。重要な点として、ビデオ信号Ｓ７のビデオ情報は、システム・クロックｆＳＹＳが決定する速度で、入力フレーム・ストア・バッファ１６２に保存される。同様に、出力フレーム・ストア・バッファ１６４のビデオ情報は、ラスタ・クロックｆＲＡＳＴが決定する速度で取り込まれる。従って、例えば２７ＭＨｚ表示クロック（２７ＭＨｚシステム・クロックｆＳＹＳと選択的に関連する場合など）及び８１ＭＨｚラスタ・クロックｆＲＡＳＴの場合、データがフレーム・バッファ１６０から取り込まれる速度は保存速度の３倍になる。
【００３２】
コントローラ２００は、標準的なマイクロプロセッサ、備え付けのメモリ・ユニット、入出力ポート及び付随するサポート回路を使用して、標準的な方法で実施できる。更にコントローラ２００は、特殊目的のデジタル信号処理回路を備えることができる。コントローラ２００は、ビデオ・デコーダ１２０からヘッダ・データ信号ＨＤを通じて、デコード済みビデオ信号Ｓ４に関するフォーマット、比色定量、その他の情報を受領する。コントローラ２００は、この情報とディスプレイ装置１７５に関する追加情報（ディスプレイ装置のネイティブ・フォーマットなど）を利用して、垂直リサイザ１４０へ垂直サイズ制御信号ＶＳ、水平リサイザ１５０へ水平サイズ制御信号ＨＳ、書き込みアドレス発生器１８０へ書き込みアドレス制御信号ＷＲＩＴＥ、読み出しアドレス発生器１８５へ読み出しアドレス制御信号ＲＥＡＤを発信する。
【００３３】
本発明の実施形態の一つにおいて、前記すべての処理及び保存動作は、処理及び保存条件を最小化するために、４：２：０サンプリング（つまりＭＰＥＧＹＵＶ）コンポーネント・フォーマットを使用して実行する。
【００３４】
図１に例示するＤＴＶ受信機１００のようなＡＴＳＣ受信機は、少なくともＡＴＳＣの推奨圧縮フォーマットに従って、ビデオ信号を処理する必要がある。このフォーマットを下の表１に示す。表１において、「Ｐ」はプログレッシブ走査を表し、「Ｉ」はインタレース走査を表す。更に、表１に示すフレーム・レート数は整数値である。ＡＴＳＣ規格では、フレーム・レート値に１０００／１００１を乗じることも認めている（つまり、６７０Ｈｚベースの代わりに５９．９４Ｈｚ）。
【００３５】
【表１】
図１のＤＴＶ受信機において、通常の独立ビデオ・フォーマット変換及び表示レート変換プロセスは、本発明に従って制御及び調整される。つまり、入力ビデオ信号のビデオ・フォーマットは、デインタレーサ１３０、垂直リサイザ１４０、水平リサイザ１５０を使用して制御される。同様に、表示レート変換プロセスは、書き込みアドレス発生器１８０及び読み出しアドレス発生器１８５を使用して制御される。コントローラ２００は両方のプロセスを制御し、プロセスの使用を調整して、ディスプレイ装置１７５に表示される画像に、６０Ｈｚディスプレイ装置において２４Ｈｚソース・データを使用することによる動画の不具合が含まれないようにする。
【００３６】
従って、図１に示すＤＴＶ受信機１００の実施形態の一つにおいて、ディスプレイ装置１７５は、６０Ｈｚ（又は５９．９４Ｈｚ）のフレーム・リフレッシュ・レートで、伝送フォーマットの一つ（いわゆるネイティブ表示フォーマット）を実施するために選択した水平偏向周波数によって動作する。６０Ｈｚ（又は５９．９４Ｈｚ）のフィールド又はフレーム・レートを有する伝送ビデオ情報は、フレーム・レート変換の対象にならない。対照的に、３０Ｈｚ（又は２９．９７Ｈｚ）のフレーム・レートを有する伝送ビデオ情報は、２：１フレーム反復を使用して６０Ｈｚ（又は５９．９４Ｈｚ）に変換される。つまり、コントローラ２００は、フレーム・バッファ６００の出力フレーム・ストア・バッファ１６４が、各フレームについて２回、読み出されるようにする。
【００３７】
２４Ｈｚフレーム・レートは、典型的な３：２フレーム・レート変換プロセスによる望ましくない動画の不具合を発生させずに６０Ｈｚ（又は３０Ｈｚ）ディスプレイ装置で表示することはできないため、図１のＤＴＶ受信機１００は、２４Ｈｚビデオがデコードされるときは異なる方法で動作する。具体的には、フォーマット変換プロセスにおける必要性に応じて、２４Ｈｚ（又は２４＊１０００／１００１Ｈｚ）ビデオがリサイズされ、最終的にはフレーム・レート変換プロセスで７２Ｈｚ（又は７２＊１０００／１００１Ｈｚ）に変換される。ディスプレイ装置１７５は、２４Ｈｚビデオが存在するとき、７２Ｈｚリフレッシュ・レートで動作する。注意点として、フォーマット変換プロセスは、以下で説明するように、コントローラ２００によって７２Ｈｚフレーム・レートに適応化される。
【００３８】
もしくは、２４Ｈｚ（又は２４＊１０００／１００１Ｈｚ）ビデオは、フォーマット変換プロセスにおける必要性に応じて、最終的にフォーマット変換プロセスで４８Ｈｚ（又は４８＊１０００／１００１Ｈｚ）ビデオに変換される。４８Ｈｚで動作する場合、本開示内容を利用する当業者は、説明した７２Ｈｚの方法及び装置の実施に関連する各種のパラメータを４８Ｈｚの方法及び装置に適応させることができる。この４８Ｈｚ動作は、ディスプレイ装置が液晶ディスプレイ装置であるときに望ましい場合がある。重要な注意点として、整数の倍数（７２Ｈｚでは３、４８Ｈｚでは２）を利用することで、本発明では、ここで説明した３：２の不具合を回避している。
【００３９】
図２は、本発明に従った、光弁ディスプレイを含むＤＴＶ受信機の高レベルのブロック図である。図２のＤＴＶ受信機２００は、図１のＤＴＶ受信機１００とほとんど同じ方法で動作するため、２つの図の相違点のみを説明する。具体的には、ＤＴＶ受信機２００は、例えば、光弁又はデジタル・マイクロミラ・ディスプレイ（ＤＭＤ）タイプや、液晶ディスプレイ（ＬＣＤ）タイプのプロジェクション・ディスプレイを備えるディスプレイ１７５を含んでいる。そのため、図２のＤＴＶ受信機２００は、水平及び垂直偏向信号を発信する回路を含まない。この実施形態では、読み出しアドレス発生器１８５は６／５（つまり、７２／６０）高い周波数に切り替わっており、２４Ｈｚ伝送フォーマットが存在するときに、二重バッファ済みフレーム・ディスプレイの７２Ｈｚ読み出しを提供する。注意点として、２４Ｈｚ伝送フォーマットの空間フォーマット調整は、通常、こうしたディスプレイでは必要としない。
【００４０】
以下の説明では、ディスプレイ装置１７５が陰極線管（ＣＲＴ）ディスプレイを備えると仮定する。本発明をＣＲＴベースの受信機において費用効率に優れた方法で実施するためには、ＣＲＴディスプレイの水平偏向周波数を一定に保つべきであるため、走査線数の５／６（つまり、６０／７２）変更が必要となる。走査線数を変更するために、コントローラ２００は、垂直リサイザ１４０がビデオ信号Ｓ５の線の数を減らすようにする。フレームを反復（２：１反復）させるために、コントローラ２００は、次のフレームを受領する前に、出力フレーム・ストア・バッファ１６４からの読み出しが２回行われるようにする。また、フレームを２度反復（３：１反復）させるために、コントローラ２００は、次のフレームを受領する前に、出力フレーム・ストア・バッファ１６４からの読み出しが３回行われるようにする。
【００４１】
表２は、ビデオ伝送及び表示フォーマットの一覧と、ＤＴＶ受信機１００の場合にこうしたビデオ信号を処理するのに適した処理パラメータを示している。具体的には、この処理パラメータは、６４．８ｋＨｚの水平走査周波数を有する１９２０ピクセル×１０８０ラインのプログレッシブ走査ディスプレイであるディスプレイ装置１７５の場合に、前記方法でこうしたビデオ信号を処理するのに適している。注意点として、このディスプレイ１７５は、２４Ｈｚソース・ビデオの場合に９００ライン・モードで動作する。
【００４２】
垂直補間パラメータ（垂直補間）、水平補間パラメータ（水平補間）、フレーム反復パラメータ（フレーム反復）は、特定の伝送フォーマットに反応してコントローラ２００が利用する垂直リサイジング係数、水平リサイジング係数、フレーム・レート変換係数をそれぞれ備える。コントローラ２００は、前に説明したように、これらのパラメータを修正し、固定水平表示周波数を維持し、２４Ｈｚソース・ビデオの場合の動画に関する不具合を回避する。
【００４３】
【表２】
表３は上の表２と同じ種類の情報を示しているが、表３では４５ｋＨｚの水平走査周波数を有する１２８０ピクセル×７２０ラインのプログレッシブ走査ディスプレイであるディスプレイ装置１７５の場合について表している。
【００４４】
【表３】
表４は上の表２、３と同じ種類の情報を示しているが、表４では３２ｋＨｚの水平走査周波数を有する１９２０ピクセル×１０８０ラインのインタレース走査ディスプレイであるディスプレイ装置１７５の場合について表している。注意点として、このディスプレイは、２４Ｈｚソース・ビデオの場合、９００ライン・モードで動作する。１９２０×１０８０のプログレッシブ走査における前記アプローチ（表２）が使用されるが、ディスプレイがインタレースされるという事実に適した修正が施される。
【００４５】
この場合、最高速度のデインタレースが必要なのは、４８０ライン・フォーマット・ビデオで実行する場合のみであるため、デインタレーサ１３０を実施する際の複雑性や必要なメモリは大幅に減少させることができる。更に注意点として、二重フレーム・バッファ１６０はインタレース走査フォーマット出力信号Ｓ８を発信することができる。
【００４６】
【表４】
表５は上の表２〜４と同じ種類の情報を示しているが、表５では２２．５ｋＨｚの水平走査周波数を有する１２８０ピクセル×７２０ラインのインタレース走査ディスプレイであるディスプレイ装置１７５の場合について表している。注意点として、このディスプレイは、２４Ｈｚソース・ビデオの場合、６００ライン・モードで動作する。１２８０×７２０のプログレッシブ走査における前記アプローチ（表３）が使用されるが、ディスプレイがインタレースされるという事実に適した修正が施される。また、表４に関して述べたように、デインタレーサ１３０における複雑性や必要なメモリは大幅に減少させることが可能で、読み出しアドレス発生回路１８５は修正しなければならない。
【００４７】
【表５】
表２〜５では、３０／１１、２０／１１、１５／１１といった補間比率が数回発生している。こうした比率はそれぞれ３／１、２／１、３／２に簡略化し、補間の複雑性を減らすことができる。こうした簡略化は、当然ながら、アクティブな画像範囲の縮小につながる。
【００４８】
図３は、本発明に従ってビデオ信号を処理する方法３００のフローチャートである。具体的には、図３は、図１及び２に示すディスプレイ装置１７５のようなディスプレイ装置に３：２プルアップによる不具合が伝播しないように、ビデオ信号の最適なフォーマットを行う方法を表すフローチャートである。図３のルーチン３００は、例えば、図１及び２のコントローラ２００を利用したハードウェア、ソフトウェア、ハードウェア及びソフトウェアの組み合わせによって実施できる。
【００４９】
図３のルーチン３００はステップ３０２で開始され、ここで入力ビデオ信号は図１のＤＴＶ受信機又は図２のＤＴＶ受信機２００の何れかが受信する。ステップ３０４において、ビデオ信号のフォーマット及びフレーム・レートを特定し、このルーチンはステップ３０６へ続く。ステップ３０６において、受信したビデオ信号がディスプレイ装置１７５のネイティブ・フォーマットと互換性があるかどうかの質問が行われる。ステップ３０６の質問の答えが否定だった場合、ルーチンはステップ３０８へ進み、ビデオ信号のフォーマットとディスプレイ装置のネイティブ・フォーマットを一致させる。その後、ルーチン３００はステップ３１０へ進む。ステップ３０６の質問の答えが肯定だった場合、ルーチン３００はステップ３１０へ進む。
【００５０】
ステップ３１０において、受信したビデオ信号のフレーム・レートがほぼ２４Ｈｚ（２４Ｈｚや２３．９７Ｈｚなど）に等しいかどうかの質問が行われる。ステップ３１０の質問の答えが否定だった場合、ルーチン３００はステップ３１２へ進み、ここで、受信したビデオ信号のフレーム・レートを３倍にする。つまり、ステップ３１２において、コントローラ２００は、フレーム・レート変換器が入力ビデオ信号のフレーム・レート約２４Ｈｚを約７２Ｈｚに増加させるようにする。この方法により、毎秒２４フレームのビデオ信号を、例えば３０Ｈｚ又は６０Ｈｚフレーム・レートのビデオ信号に変換する際に通常伴う３：２プルアップによる不具合を回避する。
【００５１】
これまでに説明した本発明の実施形態は、２４Ｈｚビデオ・ソース・ビデオの３：２変換による表示動画の不具合を避ける方法及び装置を提示している。複数ビデオ・フォーマットＤＴＶ受信機など、この動作を最適化するのに使用できるフォーマット関連機能は他にもある。例えば、固定水平走査周波数ディスプレイ装置で使用するのに適した同期ビデオ及びタイミング信号を生成するディスプレイ装置タイミング・システムと共に動作する複数フォーマット・ビデオ信号処理システムについては、本願と同日に出願する米国特許出願書０９／００１９５２番（弁理士整理番号１２７１３）の中で更に詳しく説明されており、これは参考文献として本願に全て含んでいる。もう一つの例は、受信したビデオ信号のフォーマットに応じて、水平ピーキング、垂直ピーキング、比色定量パラメータといったビデオ・プロセッサ動作の調整を自動的に行うビデオ処理システムで、これについては本願と同日に出願する米国特許出願書０９／００１６２０番（弁理士整理番号１２６６９）の中で更に詳しく説明されており、これは参考文献として本願に全て含んでいる。
【００５２】
ここでは本発明の内容を取り入れた様々な実施形態について示し、説明してきたが、当業者はこれらの内容を取り入れた他の数多くの各種実施形態を容易に考案できる。
【図面の簡単な説明】
【図１】図１は、本発明に従ったＤＴＶ受信機の高レベルのブロック図である。
【図２】図２は、本発明に従った、光弁ディスプレイを含むＤＴＶ受信機の高レベルのブロック図である。
【図３】図３は、本発明に従ったビデオ信号処理方法のフローチャートである。

Claims

複数の伝送表示フォーマットの少なくとも一つに関連するビデオ画像を含む入力デジタルビデオ信号を処理して、ディスプレイ装置での提示に適した出力ビデオ信号を生成する装置であって、
前記伝送表示フォーマットの各々は、対応する水平サイズと、対応する垂直サイズとを有しており、
前記ディスプレイ装置は、単一の所定のフレーム・レートに関連しており、
第一の制御信号に応じて、前記入力デジタルビデオ信号の水平サイズを適応させて、水平方向にリサイズされたデジタルビデオ信号を生成する水平リサイザ（１５０）と、
第二の制御信号に応じて、前記入力デジタルビデオ信号の垂直サイズを適応させて、垂直方向にリサイズされたデジタルビデオ信号を生成する垂直リサイザ（１４０）と、
第三の制御信号に応じて、前記水平方向及び垂直方向にリサイズされたデジタルビデオ信号のフレーム・レートを固定の水平走査周波数の下で適応させて、前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚである場合に前記入力デジタルビデオ信号のフレーム・レートの３倍であって且つ前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚでない場合に前記単一の所定のフレーム・レートに等しい適応フレーム・レートを有するフレーム・レート適応デジタルビデオ信号を生成するフレーム・レート変換器（１６０）と、
前記入力デジタルビデオ信号の内部に含まれるビデオ画像の前記伝送表示フォーマットに応じて前記第一、第二、及び第三の制御信号を発信するコントローラ（２００）と、を備え、
前記コントローラが、前記水平リサイザに、前記入力デジタルビデオ信号の水平サイズを、前記ディスプレイ装置と互換性があるサイズに適応させるように設定され、
前記コントローラが、前記垂直リサイザに、前記入力デジタルビデオ信号の垂直サイズを、前記ディスプレイ装置と互換性があるサイズに適応させるように設定され、
前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚである場合、前記入力デジタルビデオ信号の適応された垂直サイズは、前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚでない場合の前記入力デジタルビデオ信号の垂直サイズに、前記適応フレーム・レートに対する前記単一の所定のフレーム・レートの比率を掛け合わせたサイズに等しく、
前記コントローラが、入力フレーム・バッファ（１６２）に、前記水平方向及び垂直方向にリサイズされたデジタルビデオ信号を受信させるように設定され、
前記コントローラが、出力フレーム・バッファ（１６４）に、前記フレーム・レート適応デジタルビデオ信号（Ｓ８）を生成させるように設定され、
前記コントローラが、前記入力フレーム・バッファが完全フレームを受信するときに前記入力フレーム・バッファと前記出力フレーム・バッファとをスワップするように設定される装置。
インタレース・デジタルビデオ信号をプログレッシブ走査デジタルビデオ信号に変換するデインタレーサ（１３０）を更に備え、
前記デインタレーサは、前記水平リサイザ、前記垂直リサイザ、及び前記フレーム・レート変換器より前に、前記デジタルビデオ信号を処理する請求項１の装置。
前記フレーム・レート変換器（１６０）は、前記入力フレーム・バッファ（１６２）を備え、前記入力フレーム・バッファは、第一のアドレッシング・レートに従って前記水平方向及び垂直方向にリサイズされたデジタルビデオ信号を受信するように設定される請求項２の装置。
前記ディスプレイ装置で使用するのに適した水平及び垂直偏向信号を導き出すのに使用するのに適したタイミング信号を提供するための表示クロックを更に備える請求項３の装置。
前記ディスプレイ装置で使用するのに適した水平及び垂直偏向信号を発生するための、前記表示クロックと結合する、ラスタ発生器を更に備える請求項４の装置。
前記ディスプレイ装置は、ｈラインでｐピクセルの伝送表示フォーマットと、所定の固定ライン走査レートとを有し、
前記コントローラ（２００）が、前記適応フレーム・レートが前記単一の所定のフレーム・レート以上となるようにし、
前記コントローラ（２００）が、前記垂直リサイザ（１４０）に、前記デジタルビデオ信号のフレームあたりのラインの数を、前記固定ライン走査レートと互換性があるように変更させる請求項１の装置。
ディスプレイ装置のラインあたりのピクセルの数ｐは、デジタルビデオ信号のラインあたりのピクセルの数とは異なっており、
コントローラ（２００）が、水平リサイザに、デジタルビデオ信号のラインあたりのピクセルの数を、ディスプレイ装置のラインあたりのピクセルの数と互換性があるように変更させる請求項６の装置。
ディスプレイ装置は、非インタレース・フォーマットを有し、
インタレース・フォーマットを有するデインタレース・デジタルビデオ信号のためのデインタレーサ（１３０）を更に備える請求項６又は７の装置。
ディスプレイ装置に表示された際のデジタル信号のフォーマットに対する、デジタルビデオ信号のフォーマットの関係が、下記の表２、３、４、又は５のいずれかにおいて設定される請求項６、７、又は８のいずれかの装置。
前記整数は、１、２、又は３のいずれかである請求項１、６、７、又は８のいずれかの装置。
前記ディスプレイ装置は、光弁、ＤＭＤ、又はＬＣＤディスプレイ装置のいずれか一つを備える請求項１の装置。
複数の伝送表示フォーマットの少なくとも一つに関連するビデオ画像を含むデジタルビデオ信号を処理して、ディスプレイ装置での提示に適した出力ビデオ信号を生成する方法であって、
前記伝送表示フォーマットの各々は、対応する水平サイズと、対応する垂直サイズとを有しており、
前記ディスプレイ装置は、単一の所定のフレーム・レートに関連しており、
前記入力デジタルビデオ信号の水平サイズを適応させて、前記ディスプレイ装置と互換性がある水平方向にリサイズされたデジタルビデオ信号を生成するステップと、
前記入力デジタルビデオ信号の垂直サイズを適応させて、前記ディスプレイ装置と互換性がある垂直方向にリサイズされたデジタルビデオ信号を生成するステップと、
第三の制御信号に応じて、前記水平方向及び垂直方向にリサイズされたデジタルビデオ信号のフレーム・レートを固定の水平走査周波数の下で適応させて、前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚである場合に前記入力デジタルビデオ信号のフレーム・レートの３倍であって且つ前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚでない場合に前記単一の所定のフレーム・レートに等しい適応フレーム・レートを有するフレーム・レート適応デジタルビデオ信号を生成するステップと、
入力フレーム・バッファに、前記水平方向及び垂直方向にリサイズされたデジタルビデオ信号を格納するステップと、
出力フレーム・バッファから、前記フレーム・レート適応デジタルビデオ信号（Ｓ８）を生成するステップと、
前記入力フレーム・バッファが完全フレームを受信するときに前記入力フレーム・バッファと前記出力フレーム・バッファとをスワップするステップと、
を備え、前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚである場合、前記入力デジタルビデオ信号の適応された垂直サイズは、前記入力デジタルビデオ信号のフレーム・レートが２４Ｈｚでない場合の前記入力デジタルビデオ信号の垂直サイズに、前記適応フレーム・レートに対する前記単一の所定のフレーム・レートの比率を掛け合わせたサイズに等しい方法。