JP3847826B2 - 字幕データ表示制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はワイドアスペクト比の表示スクリーンを有するカラーテレビジョンシステムに関し、特に、このようなカラーテレビジョンシステムに用いられ、ワイドアスペクト比を有する表示装置上での標準映像信号内に含まれる字幕データ(Caption data)の表示を自動制御し得る装置に関する。
【０００２】
【従来の技術】
一般に、テレビジョン受像機のような映像表示装置には、映像を表示するために、陰極線管（ＣＲＴ）や液晶表示器のような表示装置が設けられている。かかるテレビジョン受像機の表示装置は、一般に２つのタイプがあるが、そのうちの一つは通常のテレビジョン放送システム用の４対３の標準アスペクト比の画像の表示装置であり、他の一つはＨＤＴＶ放送システム用の１６対９のワイドアスペクト比の画像の表示装置である。
【０００３】
ＮＴＳＣ式のような現テレビジョン放送システムにおいて、映像信号は、一般に４対３の標準アスペクト比を有する画像を表すのに用いられる。よって、１６対９のアスペクト比の画像表示に適したスクリーンが取り付けられたテレビジョン受信機は、２つのアスペクト比（即ち、４対３及び１６対９）を有する画像表示用の映像処理回路を必要とする。
【０００４】
ワイドアスペクト比の画像表示用スクリーンが設けられたテレビジョン受信機の１つが、１９９２年１２月１日に付与された米国特許出願第５，１６８，３６２号明細書に開示されており、このテレビジョン受信機は、２つのアスペクト比（即ち、４対３及び１６対９）を有する画像表示用のアスペクト比変換回路を含む映像処理回路を有する。詳述すると、４対３のアスペクト比を有する画像を表示するために、映像処理回路は、２つの表示モード（即ち、フル画像表示モードとフルスクリーン表示モード）を用いる。
【０００５】
フル画像表示モードでは、標準映像信号の画像全体を表示スクリーンの一部分、即ち水平方向へ３／４、垂直方向へ全範囲に亘って表示するので、表示スクリーンの左右両側領域は単一のカラー信号でマスクされ、標準映像信号に含まれた画像は表示スクリーンの中央に表示される。
【０００６】
一方、フルスクリーン表示モードでは、標準映像信号の画像の大部分を表示スクリーン全体に表示するので、画像の上下部領域は表示スクリーンの外側に投映されることになり、視聴者が見ることができなくなるが、水平方向には画像全体が、表示スクリーンの水平方向の全長にわたって表示される。
【０００７】
一方、通常の標準テレビジョンシステムにおいて、映像信号は、一般に、表示画像の予め定められた下部領域に位置する字幕データを含む場合もある。従って、従来のテレビジョン受像機において、字幕データを有する映像信号がフルスクリーン表示モードで表示される場合、画像の予め定められた下部領域に位置する字幕データは表示スクリーンの可視表示領域から外れ、よって、字幕データを表示スクリーン上に表示することができないという問題点がある。
【０００８】
【発明が解決しようとする課題】
従って、本発明の主な目的は、カラーテレビジョンシステムで用いられ、標準映像信号に含まれた字幕データを自動に調整して、フリスクリーン表示モードにてワイドアスペクト比を有する表示装置上に表示し得る字幕データ表示制御装置を提供することである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、字幕データを有する輝度信号、水平及び垂直同期信号よりなる標準入力映像信号内に含まれる前記字幕データを、フルスクリーン表示モードを用いるとともに標準入力映像信号と異なるアスペクト比を有するテレビジョン受信機の表示スクリーン上に表示する字幕データ表示制御装置であって、
前記水平同期信号に応じて、クロック信号を発生し、前記垂直同期信号に応じて、垂直同期検出信号を発生し、前記水平同期信号に応じて、水平同期信号計数信号を発生する制御手段と、
前記クロック信号に応じて、前記輝度信号を前記画像を形成する全画素に対応する第１組の画素値に変換する第１変換手段と、
前記クロック信号、前記垂直同期検出信号及び前記水平同期計数信号に応じて、前記画像内の予め定められた第１画像領域に位置する画素値から前記字幕データを表す第２組の画素値を検出し、前記第２組の画素値及び予め定められた第２画像領域内の画素位置を表す字幕データ位置情報を発生する字幕データ検出手段と、
前記クロック信号に応じて、前記第２組の画素値を前記字幕データを表す字幕信号に変換する第２変換手段と、
前記フルスクリーン表示モードにて、前記表示スクリーンの可視領域上に前記字幕データを表示するために、前記字幕データ位置情報に基づいて、前記輝度信号と前記字幕データとを合成する合成手段とを含むことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施例について図面を参照しながら詳細に説明する。
図１には、本発明に基づく、字幕データ表示制御回路を用いるテレビジョン受像機の概略的なブロック図が示されている。このテレビジョン受像機は輝度信号（Ｙ）／クロミナンス信号（Ｃ）（以下、Ｙ／Ｃと称す）分離回路１０、同期分離回路２０、映像処理回路３０、字幕データ表示制御回路４０及び表示装置５０から構成されている。
【００１１】
当技術分野に公知であるように、テレビジョン信号は通常のアンテナを通じて同調及び復調回路（図示せず）へ入力される。この同調及び復調回路において、選択されたチャネルに対応する入力テレビジョン信号を選択し、復調して、映像信号とオーディオ信号とを形成する。その後、映像信号は、Ｙ／Ｃ分離回路１０及び同期分離回路２０へ供給される。ここで、映像信号は輝度信号、クロミナンス信号及び同期信号の成分を含み、これらは４対３の標準アスペクト比を有する画像を表示するに用いられる。
【００１２】
Ｙ／Ｃ分離回路１０は、入力される映像信号をグレイレベルで画像を表す輝度信号Ｙと、画像の色情報を含むクロミナンス信号Ｃとに分けるのに用いられる。クロミナンス信号Ｃは、映像処理回路３０へ、輝度信号Ｙは字幕データ表示制御回路４０へ各々供給される。一方、同期分離回路２０においては、入力される映像信号から同期信号を取出して、映像処理回路３０及び字幕データ表示制御回路４０へ供給する。ここで、同期信号は、垂直同期信号Ｖｓ及び水平同期信号Ｈｓを有する。
【００１３】
字幕データ表示制御信号４０は、垂直同期信号Ｖｓ及び水平同期信号Ｈｓを用いて、輝度信号Ｙの予め定められた画像領域から字幕データを取出して、位置制御された字幕データを有する輝度信号を発生する。その後、この輝度信号は映像処理回路３０へ供給される。
【００１４】
映像処理回路３０は、２つの処理経路、即ち、輝度信号処理経路及びクロミナンス信号処理経路を有する。当技術分野に公知であるように、クロミナンス信号処理経路において、クロミナンス信号Ｃは自動カラー制御（ＡＣＣ）及び自動位相制御（ＡＰＣ）の他に、信号増幅段により処理された後、処理されたクロミナンス信号は色差信号に復調される。
【００１５】
また、輝度信号処理経路において、位置制御された字幕データを有する合成輝度信号は、予め定められた動作パラメータを用いて増幅、調節される。ここで、映像処理回路３０の動作パラメータは、コントラスト、明るさ、色、色合い及び鮮明度であり、使用者により手動に選択される。その後、調節された輝度信号は通常のマトリックス段で色差信号と組合わせられて、カラー表示信号を発生する。このカラー表示信号は、２つの表示モード（即ち、フル画像表示モードとフルスクリーン表示モード）によって調整された後、表示装置５０へ供給される。
【００１６】
図２には、フルスクリーン表示モードにおける表示装置５０の表示スクリーンが示されている。図２（Ａ）に示されているように、映像信号を表すカラー表示信号が表示装置５０（図１参照）へ供給される場合、表示装置５０からの電子ビームは、１６対９のワイドアスペクト比の画像表示用の表示スクリーン２１上に画像を表示するためにラスタ走査される。前述したように、フルスクリーン表示モードにおいて、４対３のアスペクト比を有する画像２２は、水平方向に表示スクリーン２１の全体に表示され、垂直方向に表示スクリーン２１を越えて表示され、画像の上部領域２３及び下部領域２４は、表示スクリーン２１の可視表示領域の外側に位置することになる。この場合、字幕データ２５は、一般に予め定められた画像下部領域２４に位置し、かつ白レベルで形成され、表示スクリーンの可視表示領域から切り取られることとなる。本発明によれば、字幕データ２５を、図１の字幕データ表示制御回路４０により、輝度信号の予め定められた画像領域Ｐ１から取出し、次いで位置制御する。即ち、図２（Ｂ）に示されているように、取出した字幕データ２５を、表示スクリーン２１内の予め定められた第２画像領域２６上に表示させる。
【００１７】
図３には、図１に示した字幕データ表示制御回路４０の回路図が示されており、図４には、図３の回路の動作を説明するための信号波形が示されている。本発明の好適な実施例によれば、字幕データ表示制御回路４０はクランピング回路４２、アナログ／ディジタル（Ａ／Ｄ）変換器４４、字幕データ検出回路４６、ディジタル／アナログ（Ｄ／Ａ）変換器５２、制御信号発生回路５４及び映像信号スイッチング回路５６から構成されている。
【００１８】
Ｙ／Ｃ分離回路２０からの輝度信号は、クランピング回路４２へ供給される。このクランピング回路４２では、輝度信号のペデスタルレベル（即ち、黒レベル）をクランプして、レベル調整された輝度信号を発生する。この信号はＡ／Ｄ変換器４４及び映像信号スイッチング回路５６へ供給される。
【００１９】
制御信号発生回路５４は、クロック信号発生器６２、垂直同期検出器（ＶＳＤ）６４及び水平同期カウンタ（ＨＳＣ）６６からなり、同期信号（図４の水平同期信号Ｈｓ及び垂直同期信号Ｖｓ）を受け取って、クロック信号ＣＬＫ、垂直同期検出信号及び水平同期計数信号を発生する。
【００２０】
クロック信号発生器６２は、図４に示した水平同期信号Ｈｓを受け取ると共に、クロック信号ＣＬＫを発生して、Ａ／Ｄ変換器４４、字幕データ検出回路４６及びＤ／Ａ変換器５２へ供給する。ＶＳＤ６４は垂直同期信号Ｖｓを受け取って、Ｖｓ検出信号を発生する。その後、このＶｓ検出信号は、ＨＳＣ６６及び字幕データ検出回路４６へ供給される。ＨＳＣ６６では、各水平同期信号Ｈｓをカウントして、Ｈｓカウント信号を字幕データ検出回路４６へ供給する。ここで、カウント動作はＶｓ検出信号により開始される。
【００２１】
Ａ／Ｄ変換器４４では、レベル調節された輝度信号を、サンプリング信号としてクロック信号ＣＬＫを用いて、画像を構成する１組の画素に対応する第１組の画素値に変換する。ここで、各画素値は６ビットで表わし、黒レベルから白レベルまでのグレイレベルのうちのいずれか１つを表すのが好ましい。その後、第１組の画素値は、字幕データ検出回路４６へ供給される。この字幕データ検出回路４６はメモリコントローラ４６０、ＡＮＤゲート４６２及び４７２、排他的ＮＯＲゲート４７４、４７６、４７８、４８０、４８２及び４８４と、バッファ４６４、４６６及び４６８と、メモリ４９０とを含む。
【００２２】
字幕データ検出回路４６は、図２に示した予め定められた第１画像領域Ｐ１に含まれる画素値から、字幕データＣＤを構成する第２組の画素値を検出すると共に、第２組の画素値と字幕データ位置情報ＰＣとを発生する。
【００２３】
メモリコントローラ４６０は、クロック信号ＣＬＫ、Ｖｓ検出信号、Ｈｓカウント信号及び白レベル検出信号を受け取ると共に、メモリ制御信号及び字幕データ位置情報ＰＣを発生する。ここで、図４に示されているように、メモリ制御信号は、予め定められた第１画像領域Ｐ１を表す書き込みイネーブル信号ＷＥ及び予め定められた第２画像領域２６を表す読み出しイネーブル信号ＲＥを含む。
【００２４】
第１組の画素値の各々は、順にバッファ４６４へ送られる。この場合、各画素値の上位３ビットはＡＮＤゲート４６２に供給される。このＡＮＤゲート４６２は、上位３ビット全体がハイレベルの「１１１」の場合、第１のバッファイネーブル信号を発生する。即ち、画素値が予め定められた第１値（即ち、「１１０１１」より大きい場合、第１のバッファイネーブル信号はＡＮＤゲート４６２により発生される。その後、この第１のバッファイネーブル信号は、バッファ４６４のイネーブル端子（ＥＮ）へ供給される。バッファ４６４は第１のバッファイネーブル信号に応じて、上位ビット「１１１」を有する画素値をバッファ４６６及び排他的ＮＯＲゲート４７４、４７６、４７８、４８０、４８２及び４８４へ供給する。第１のバッファイネーブル信号が供給されない場合、バッファ４６４は画素値を阻止し、「００００００」にマスクされたディジタル画素値を出力する。その結果、バッファ４６４は、予め定められた値より小さい場合、第１組の画素値内の画素値が「０」にマスクされた第３組の画素値を生成する。その後、この第３組の画素値の各々は、順に現画素値として排他的ＮＯＲゲート４７４、４７６、４７８、４８０、４８２及び４８４へ各々ビット単位で入力される。
【００２５】
バッファ４６６は、クロック信号ＣＬＫに応じて、第３組の画素値を１クロックだけ順次に遅延させることによって、遅延された画素値（第４組の画素値）を発生する。この第４組の画素値の各々が、前画素値として排他的ＮＯＲゲート４７４、４７６、４７８、４８０、４８２及び４８４へビット単位で順に供給される。従って、連続する２つの画素値（即ち、バッファ４６４からの現画素値とバッファ４６６からの遅延された画素値（即ち、前画素値））が、排他的ＮＯＲゲート４７４、４７６、４７８、４８０、４８２及び４８４においてビット単位で、排他的ＮＯＲ演算される。ＡＮＤゲート４７４、４７６、４７８、４８０、４８２及び４８４の出力はＡＮＤゲート４７２に入力される。このＡＮＤゲート４７２は、ＡＮＤゲート４７４、４７６、４７８、４８０、４８２及び４８４からの全ての出力がハイレベルの信号の「１１１１１１」の場合、白レベル検出信号ＤＳを発生する。その後、この白レベル信号ＤＳは、バッファ４６８及びメモリコントローラ４６０へ供給される。
【００２６】
前述したように、メモリコントローラ４６０は白レベル検出信号ＤＳを受け取ると共に、予め定められた第２画像領域２６に含まれる画素の位置を表す字幕データ位置情報ＰＣを発生する。バッファ４６８は、第２のバッファイネーブル信号として白レベル検出信号ＤＳを受け取ると共に、現画素値をバッファ４６４からメモリ４９０へ供給する。即ち、バッファ４６８は白レベル検出信号ＤＳに応じて、第５組の画素値を発生する。ここで、現画素値及び前画素値が各々予め定められた第２値と同じである場合、この現画素値が第５組の画素値として割り当てられ、白レベル検出信号が発生される。画素値を一時的に格納するバッファ４６４、４６６及び４６８は、通常の回路素子で構成することができ、好ましくは、例えば、Ｄ−フリップフロップで実現することができる。
【００２７】
一方、メモリ４９０は、クロック信号ＣＬＫ及び予め定められた第１画像領域Ｐ１（図２参照）を表す書き込みイネーブル信号ＷＥに応じて、第５組の画素値から第２組の画素値を順に格納する。即ち、書き込みイネーブル信号ＷＥが供給される場合、複数のメモリ位置を有するメモリ４９０は、クロック信号ＣＬＫに応じて第２組の画素値を順に格納する。その後、メモリ４９０は、クロック信号ＣＬＫ及び予め定められた第２画像領域２６（図２参照）を表す読み出しイネーブル信号ＲＥに応じて、格納された第２組の画素値を発生する。
【００２８】
Ｄ／Ａ変換器５２では、入力された第２組の画素値をクロック信号ＣＬＫに基づいて、字幕データＣＤを表すアナログ形態の字幕信号に変換する。その後、この字幕信号は映像信号スイッチング回路５６へ供給される。この映像信号スイッチング回路５６は、字幕データ位置情報ＰＣとシステムコントローラ（図示せず）からのフルスクリーン表示モード選択信号ＶＯＭとによって、輝度信号と字幕信号とを合成する。その後、この合成された輝度信号は、映像処理回路３０（図１参照）へ供給される。
【００２９】
前述したように、映像処理信号３０の輝度信号の処理経路において、合成された輝度信号は、予め定められた動作パラメータを用いて増幅、調節される。その後、調節された輝度信号は、色差信号と組み合わせられてカラー表示信号を発生する。このカラー表示信号は、表示モード（即ち、フルスクリーン表示モード）によって調節されて表示装置５０へ伝送される。ここで、表示装置５０により発生された電子ビームは、例えば、１６対９のワイドアスペクト比を有する映像表示用の表示スクリーン上に、ラスタ−走査されることによって、映像を形成する。
【００３０】
上記において、本発明の特定の実施例について説明したが、本明細書に記載した特許請求の範囲を逸脱することなく、当業者は種々の変更を加え得ることは勿論である。
【００３１】
【発明の効果】
従って、本発明によれば、スクリーン上の予め定められた画像領域に置かれたた字幕データを自動に検出して、予め定められた可視領域上に該字幕データを再位置させることによって、ワイドアスペクト比を有する映像表示用の表示装置上に、標準映像信号に含まれる字幕データを効果的に表示することができ、更に、簡単な論理回路、例えば、ＡＮＤゲート、排他的ＮＯＲゲートまたはＤーフリップフロップを用いるので、通常のテレビジョン受像機でより容易に実現することができる。
【図面の簡単な説明】
【図１】本発明による字幕データ表示制御回路を用いるテレビジョン受像機の概略的なブロック図である。
【図２】Ａは表示装置の表示スクリーンを示す図、Ｂは取出された字幕データが表示スクリーンの可視領域上に表示されることを説明するための図である。
【図３】図１の字幕データ表示制御回路の詳細な内部回路図である。
【図４】図３の字幕データ表示制御回路の動作を説明するための信号波形図である。
【符号の説明】
１０ Ｙ／Ｃ分離回路
２０ 同期分離回路
３０ 映像処理回路
４０ 字幕データ表示制御回路
４２ クランピング回路
４４ Ａ／Ｄ変換器
４６ 字幕データ検出回路
５０ 表示装置
５２ Ｄ／Ａ変換器
５４ 制御信号発生回路
５６ 映像信号スイッチング回路
６２ クロック信号発生器
６４ 垂直同期検出器（ＶＳＤ）
６６ 水平同期カウンタ（ＨＳＣ）
４６０ メモリコントローラ
４６２、４７２、４７４、４７８、４８２、４８４ ＡＮＤゲート
４６４、４６６、４６８ バッファ
４９０ メモリ
Ｖｓ 垂直同期信号
Ｈｓ 水平同期信号
Ｙ 輝度信号
Ｃ クロミナンス信号
ＤＳ 白レベル検出信号
ＣＤ 字幕データ
ＰＣ 字幕データ位置情報

Claims (6)

1. 字幕データを有する輝度信号、水平及び垂直同期信号よりなる標準入力映像信号内に含まれる前記字幕データを、フルスクリーン表示モードを用いるとともに標準入力映像信号の画像と異なるアスペクト比を有するテレビジョン受信機の表示スクリーン上に表示する字幕データ表示制御装置であって、前記輝度信号に応じて、前記輝度信号のペデスタルレベルを調整して、調整された輝度信号を発生する輝度信号発生手段と、前記水平同期信号に応じて、クロック信号を発生し、前記垂直同期信号に応じて、垂直同期検出信号を発生し、前記水平同期信号に応じて、水平同期信号計数信号を発生する制御手段と、前記クロック信号に応じて、前記輝度信号発生手段からの前記輝度信号を前記画像を形成する全画素に対応する第１組の画素値に変換する第１変換手段と、前記クロック信号、前記垂直同期検出信号及び前記水平同期計数信号に応じて、前記画像内の予め定められた第１画像領域に位置する画素値から前記字幕データを表す第２組の画素値を検出し、前記第２組の画素値及び予め定められた第２画像領域内の画素位置を表す字幕データ位置情報を発生する字幕データ検出手段と、前記クロック信号に応じて、前記第２組の画素値を前記字幕データを表す字幕信号に変換する第２変換手段と、前記フルスクリーン表示モードにて、前記表示スクリーンの可視領域上に前記字幕データを表示するために、前記字幕データ位置情報に基づいて、前記輝度信号と前記字幕データとを合成する合成手段とを含み,
   前記字幕データ検出手段が、前記クロック信号に応じて、前記第１組の画素値の各々を予め定められた第１値と順に比較して、前記第１組の画素値に含まれた画素値が前記予め定められた第１値より小さい場合、「０」にマスクされた第３組の画素値を各々現画素値として順に発生する第１比較手段と、前記クロック信号に応じて、前記第３組の画素値を１クロックだけ画素単位で遅延させた第４組の画素値を前画素値として順に発生する遅延手段と、前記第３及び第４組の画素値を順に受け取って、前記現画素値及び前記前画素値を予め定められた第２値と比較して、前記現画素値及び前記前画素値が前記予め定められた第２値と同じである場合、白レベル検出信号を発生するとともに、前記現画素値を第５組の画素値として割り当てる第２比較手段と、前記クロック信号及び書き込みイネーブル信号に応じて、前記第５組の画素値を前記第２組の画素値として格納し、前記クロック信号及び読み出しイネーブル信号に応じて、前記第２組の画素値を発生するメモリ手段と、前記垂直同期検出信号、前記水平同期計数信号及び前記白レベル検出信号に応じて、前記予め定められた第１画像領域を表す前記書き込みイネーブル信号と、前記予め定められた第２画像領域及び前記字幕データ位置情報を表す前記読み出しイネーブル信号を発生する制御信号発生手段と、を有することを特徴とするデータ表示制御装置。
2. 前記第１組の画素値の各々がＮビットからなり、前記第１比較手段が、前記第１組の画素値の各々の上位Ｍビット（Ｍは、Ｎより小さい正の整数）を受け取って、前記上位Ｍビット全体がハイレベルの「１」の場合、イネーブル信号を発生するＡＮＤゲートと、前記イネーブル信号が供給される場合、前記各画素値を、前記イネーブル信号が供給されない場合「ゼロ」にマスクされた画素値を前記第３組の画素値として発生するバッファ手段とを有することを特徴とする請求項１に記載の字幕データ表示制御装置。
3. 前記前画素値及び前記現画素値がＮビットからより、前記第２比較手段が、前記前画素値及び前記現画素値から一対のビットを受け取るＮ個の排他的ＮＯＲゲートと、前記Ｎ個の排他的ＮＯＲゲートの各出力がハイレベルの「１」の場合、前記白レベル検出信号を発生するＡＮＤゲートと、前記白レベル検出信号に応じて、前記現画素値を前記第５画素値として発生するバッファ手段とを有することを特徴とする請求項２に記載の字幕データ表示制御装置。
4. 前記バッファ手段が、Ｎ個のＤフリップフロップからなることを特徴とする請求項３に記載の字幕データ表示制御装置。
5. 前記遅延手段が、Ｎ個のＤフリップフロップからなることを特徴とする請求項４に記載の字幕データ表示制御装置。
6. 前記Ｎが６であり、前記Ｍが３であることを特徴とする請求項５に記載の字幕データ表示制御装置。

Images