JP4895598B2 - 画像形成装置、画像形成方法および画像形成プログラム - Google Patents

Description

本発明は、複数の感光体を有する画像形成装置、画像形成方法および画像形成プログラムに関するものである。

複数の感光体ドラムを有する電子写真装置においては、それぞれのレーザのあたる位置が同じ位置にならないと、各感光体ドラムの画像を重ね合わせた時にトナー像の位置がずれてしまい画像品質が低下してしまう。

各色のトナー像の位置ずれ原因としては、副走査方向のレジストずれ、主走査方向の傾き、主走査方向のレジストずれ、主走査方向の倍率誤差が挙げられる。レジストずれに対しては副走査、主走査とも走査タイミングを補正する手法が一般的に採られる。主走査方向の傾きに対してはミラーの傾き調整で補正する手法が一般的に採られる。倍率誤差に対しては書き込みクロックで補正する手法が一般的に採られる。しかし、これでは、倍率誤差偏差による位置ずれは補正できない。

倍率誤差偏差による位置ずれは、レンズの特性や構造物への微小な取り付けの違いによって左右のバランスが崩れて生じるものである。このような主走査倍率誤差偏差が原因となる位置ずれの発生を防止するためには、書込み系のレンズやミラーの加工精度が求められコスト面で不利になる。特に、レンズやミラーを安価なプラスチックで形成する場合には、この主走査倍率誤差偏差が原因となる各色のトナー像の位置ずれ量が大きくなる傾向がある。

このような主走査倍率誤差偏差を補正する手段として、感光体ドラムの両端部の偏心量に基づいて、補正する方法が知られている（例えば、「特許文献１」参照）。また、書き込み領域を複数エリアに分割し、それぞれのエリアでの主走査倍率誤差偏差量を測定し、測定された主走査倍率誤差偏差量を補正するために主走査方向に画素長の異なるドットを発生させる手法が提案されている。

特開２００４−１０１６１８号公報

しかしながら、補正ドットを発生させることとすると、主走査倍率誤差偏差量が多くなると、補正に必要なドットを大量に発生させる必要があり、画像品質が低下するという問題がある。

本発明は、上記に鑑みてなされたものであって、安価な光学系を用いた場合であっても、画像品質への影響を最小限に抑えつつ主走査倍率誤差偏差を補正することのできる画像形成装置、画像形成方法および画像形成プログラムを提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、画像形成装置であって、複数の感光体と、前記感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段と、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出手段と、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出手段と、前記最大値抽出手段により抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出手段と、前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整手段と、前記主走査倍率誤差偏差補正量調整手段により調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整手段と、前記画素クロックに基づいて、前記複数の感光体に対して光ビームを走査して露光する光学系とを備えることを特徴とする。

また、請求項２にかかる発明は、請求項１に記載の画像形成装置であって、前記画素クロック調整手段は、ＰＬＬの逓倍数を設定する分周回路であることを特徴とする。

また、請求項３にかかる発明は、請求項１または２に記載の画像形成装置であって、前記画像の書き出し位置および書き終わり位置を検出する同期検出手段と、前記同期検出手段により検出された前記書き出し位置および前記書き終わり位置に基づいて、全体倍率を算出する全体倍率算出手段とを備え、前記画素クロック調整手段は、さらに前記全体倍率算出手段により算出された前記全体倍率に基づいて、前記画素クロックを調整することを特徴とする。

また、請求項４にかかる発明は、請求項１から３のいずれか一項に記載の画像形成装置であって、前記主走査倍率誤差偏差補正量調整手段により調整された後の前記主走査倍率誤差偏差補正量における前記最大値および前記最小値の差分値を算出する差分値算出手段をさらに備え、前記算出手段は、前記差分値算出手段により算出された前記差分値が前記閾値よりも大きい場合には、調整後の主走査倍率誤差偏差補正量の前記最大値と前記最小値の差分値に基づいて、再度前記調整補正量を算出し、前記主走査倍率誤差偏差補正量調整手段は、調整された後の複数の前記主走査倍率誤差偏差補正量それぞれから、再度算出された前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整することを特徴とする。

また、請求項５にかかる発明は、請求項４に記載の画像形成装置であって、前記主走査倍率誤差偏差補正量調整手段が調整を行う回数をカウントするカウント手段と、前記カウント手段がカウントした回数が予め定めた閾値よりも大きい場合には、前記主走査倍率誤差偏差補正量調整手段による調整処理を中断する中断手段とをさらに備えたことを特徴とする。

また、請求項６にかかる発明は、複数の感光体を備える画像形成装置で実行される画像形成方法であって、前記画像形成装置は、前記感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段を備え、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出ステップと、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出ステップと、前記最大値抽出ステップにおいて抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出ステップと、前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整ステップと、前記主走査倍率誤差偏差補正量調整ステップにおいて調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整ステップと、前記画素クロックに基づいて、前記複数の感光体に対して光ビームを走査して露光するステップとを有することを特徴とする。

また、請求項７にかかる発明は、画像形成処理をコンピュータに実行させる画像形成プログラムであって、前記コンピュータは、感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段を備え、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出ステップと、前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出ステップと、前記最大値抽出ステップにおいて抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出ステップと、前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整ステップと、前記主走査倍率誤差偏差補正量調整ステップにおいて調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整ステップとをコンピュータに実行させるための画像形成プログラムである。

請求項１にかかる発明によれば、記憶手段が、感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、部分領域に対応付けて記憶し、最大値抽出手段が、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最大値を抽出し、最小値抽出手段が、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最小値を抽出し、算出手段が、最大値抽出手段により抽出された最大値と、最小値抽出手段により抽出された最小値の差分値に基づいて、調整補正量を算出し、主走査倍率誤差偏差補正量調整手段が、記憶部に記憶されている複数の主走査倍率誤差偏差補正量それぞれから調整補正量を減ずることにより、記憶部に記憶されている各主走査倍率誤差偏差補正量を調整し、画素クロック調整手段が、主走査倍率誤差偏差補正量調整手段により調整された後の主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する光学系が、画素クロックに基づいて、複数の感光体に対して光ビームを走査して露光するので、この主走査倍率誤差偏差補正量に基づいて、画素クロックの補正を行いつつも、主走査倍率誤差偏差の補正量を抑制しているので、安価な光学系においても画質の低下を抑制することができるという効果を奏する。

また、請求項２にかかる発明によれば、画素クロック調整手段が、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の逓倍数を設定する分周回路であるので、精度良く容易に画素クロックの調整ができ、高い精度で主走査倍率誤差偏差の補正が行えるという効果を奏する。

また、請求項３にかかる発明によれば、同期検出手段が、画像の書き出し位置および書き終わり位置を検出し、全体倍率算出手段が、同期検出手段により検出された書き出し位置および書き終わり位置に基づいて、全体倍率を算出し、画素クロック調整手段が、さらに全体倍率算出手段により算出された全体倍率に基づいて、画素クロックを調整するので、より高い精度で主走査倍率誤差偏差を補正することができるという効果を奏する。

また、請求項４にかかる発明によれば、差分値算出手段が、主走査倍率誤差偏差補正量調整手段により調整された後の主走査倍率誤差偏差補正量における最大値および最小値の差分値を算出し、算出手段が差分値算出手段により算出された差分値が閾値よりも大きい場合には、調整後の主走査倍率誤差偏差補正量の最大値と最小値の差分値に基づいて、再度調整補正量を算出し、主走査倍率誤差偏差補正量調整手段は、調整された後の複数の主走査倍率誤差偏差補正量それぞれから、再度算出された調整補正量を減ずることにより、記憶部に記憶されている各主走査倍率誤差偏差補正量を調整するので、閾値以下になるまで処理を繰り返すことになり、処理量を削減し、補正精度を確保することができるという効果を奏する。

また、請求項５にかかる発明によれば、カウント手段が、主走査倍率誤差偏差補正量調整手段が調整を行う回数をカウントし、中断手段が、カウント手段がカウントした回数が予め定めた閾値よりも大きい場合には、主走査倍率誤差偏差補正量調整手段による調整処理を中断するので、処理量を削減し、補正精度を確保することができるという効果を奏する。

また、請求項６にかかる発明によれば、最大値抽出ステップにおいて、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最大値を抽出し、最小値抽出ステップにおいて、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最小値を抽出し、算出ステップにおいて、最大値抽出ステップにおいて抽出された最大値と、最小値抽出手段により抽出された最小値の差分値に基づいて、調整補正量を算出し、主走査倍率誤差偏差補正量調整ステップにおいて、記憶部に記憶されている複数の主走査倍率誤差偏差補正量それぞれから調整補正量を減ずることにより、記憶部に記憶されている各主走査倍率誤差偏差補正量を調整し、画素クロック調整ステップにおいて、主走査倍率誤差偏差補正量調整ステップにおいて調整された後の主走査倍率誤差偏差補正量に基づいて、画素クロックを調整し、露光ステップにおいて、画素クロックに基づいて、複数の感光体に対して光ビームを走査して露光するので、この主走査倍率誤差偏差補正量に基づいて、画素クロックの補正を行いつつも、主走査倍率誤差偏差の補正量を抑制しているので、安価な光学系においても画質の低下を抑制することができるという効果を奏する。

また、請求項７にかかる発明によれば、最大値抽出ステップにおいて、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最大値を抽出し、最小値抽出ステップにおいて、記憶手段に記憶されている複数の主走査倍率誤差偏差補正量から最小値を抽出し、算出ステップにおいて、最大値抽出ステップにおいて抽出された最大値と、最小値抽出手段により抽出された最小値の差分値に基づいて、調整補正量を算出し、主走査倍率誤差偏差補正量調整ステップにおいて、記憶部に記憶されている複数の主走査倍率誤差偏差補正量それぞれから調整補正量を減ずることにより、記憶部に記憶されている各主走査倍率誤差偏差補正量を調整し、画素クロック調整ステップにおいて、主走査倍率誤差偏差補正量調整ステップにおいて調整された後の主走査倍率誤差偏差補正量に基づいて、画素クロックを調整するので、この主走査倍率誤差偏差補正量に基づいて、画素クロックの補正を行いつつも、主走査倍率誤差偏差の補正量を抑制しているので、安価な光学系においても画質の低下を抑制することができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる画像形成装置、画像形成方法および画像形成プログラムの最良な実施の形態を詳細に説明する。

（第１の実施の形態）
図１は、第１の実施の形態にかかる画像形成装置に特徴的な主走査倍率誤差偏差の補正処理を行う補正部１００の機能構成を示すブロック図である。

補正部１００は、主走査倍率誤差偏差補正量記憶部１０２と、最大値抽出部１０４と、最小値抽出部１０６と、調整補正量算出部１０８と、主走査倍率誤差偏差補正量更新部１１０とを備えている。

主走査倍率誤差偏差補正量記憶部１０２は、主走査倍率誤差偏差補正量を記憶している。ここで、主走査倍率誤差偏差補正量とは、主走査倍率誤差偏差により生じる位置ずれを補正するための補正量である。なお、書き込み領域は複数の部分領域に分割され、各部分領域の主走査倍率誤差偏差補正量が測定されている。主走査倍率誤差偏差補正量記憶部１０２は、各部分領域の主走査倍率誤差偏差補正量を、各部分領域を認識可能に保持している。

図２は、主走査倍率誤差偏差補正量記憶部１０２に記憶されているデータを模式的に示す図である。主走査倍率誤差偏差補正量記憶部１０２は、各部分領域と、各部分領域における主走査倍率誤差偏差補正量と、補正ドット数とを対応付けて保持している。

図３は、書き込み領域と主走査倍率誤差偏差の関係を示す図である。図３に示すグラフの横軸は、書き込み領域に相当する。縦軸は、主走査倍率誤差偏差を示している。主走査倍率誤差偏差は、安価なプラスチックで形成されたレンズや加工精度の低い光学系ほど大きくなる。

図３に示すように、主走査倍率誤差偏差は、書き込み領域における位置に依存する。そこで、書き込み領域を１から９までの境界線により８等分に分割された各部分領域に対し主走査倍率誤差偏差補正量を定めることとした。

例えば書き込み領域を２２０ｍｍとし、６００ｄｐｉの解像度で画像を書き込むとする。この場合には、書き込み領域全体のドット数は約５２００ドットとなる。したがって、１つの部分領域に対しては６５０ドットの画素が配置される。

例えば、図２に示す主走査倍率誤差偏差特性においては、境界線４と境界線５の間の部分領域における主走査倍率誤差偏差補正量はΔＤ４５と表される。例えば、画素クロックを±１／１６ｄｏｔ（１５／１６ｄｏｔまたは１７／１６ｄｏｔ）画素長を伸縮させることにより補正するとする。この場合の補正ドット数は、（式１）により求められる。

補正ドット数＝ΔＤ４５／２５．４×６００×１６ ・・・（式１）

例えば、ΔＤ４５＝０．２ｍｍの場合には、ΔＤ４５を補正するには、（式１）より、７６ドットを１５／１６ｄｏｔの画素長に収縮する必要があることがわかる。

各部分領域に対し、上記のようにして算出された補正ドット数が図２に示す主走査倍率誤差偏差補正量記憶部１０２に記憶されている。この補正ドット数が多くなると画像品質が低下する。したがって、できるだけ、補正ドット数を少なくするのが好ましい。

再び説明を図１に戻す。最大値抽出部１０４は、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各部分領域の主走査倍率誤差偏差補正量のうち最大となる主走査倍率誤差偏差補正量を抽出する。最小値抽出部１０６は、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各部分領域の主走査倍率誤差偏差補正量のうち最小となる主走査倍率誤差偏差補正量を抽出する。

調整補正量算出部１０８は、最大値抽出部１０４が抽出した最大値および最小値抽出部１０６が抽出した最小値に基づいて、調整補正量を算出する。ここで、調整補正量とは、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各主走査倍率誤差偏差補正量を調整するための値である。

調整補正量算出部１０８は、具体的には、（式２）により調整補正量ΔＤａｖｅを算出する。

ΔＤａｖｅ＝(｜ΔＤｍａｘ｜−｜ΔＤｍｉｎ｜)／２ ・・・（式２）

主走査倍率誤差偏差補正量更新部１１０は、調整補正量算出部１０８により算出された調整補正量に基づいて、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各主走査倍率誤差偏差補正量の値を更新する。具体的には、各主走査倍率誤差偏差補正量から調整補正量を減ずる。

図４は、画像形成装置１０のハードウェア構成を示すブロック図である。画像形成装置１０は、ＣＰＵ２００と、メモリ２０２と、閾値設定レジスタ２０４と、カウンタ２０６と、基準クロック２１０と、分周器Ｍ２１２と、分周器Ｎ２１４と、ＰＬＬ２１６と、ポリゴンミラー制御部２２０と、レーザーダイオード制御部２２２と、同期検知制御部２２４とを備えている。ＣＰＵ２００は、画像形成装置１０の各部を制御する。メモリ２０２は、ＲＯＭやＲＡＭであり、図１を参照しつつ説明した機能を実現するためのプログラムを保持している。また、メモリ２０２は、補正部１００の主走査倍率誤差偏差補正量記憶部１０２として機能する。

先に述べた画像形成装置１０における補正部１００の機能を実現する補正処理プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フロッピー（Ｒ）ディスク（ＦＤ）、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録されて提供されてもよい。

この場合には、補正処理プログラムは、画像形成装置１０において上記記録媒体から読み出して実行することにより主記憶装置上にロードされ、上記ソフトウェア構成で説明した各部が主記憶装置上に生成されるようになっている。

画素クロックは、基準クロック２１０、分周器Ｍ２１２、分周器Ｎ２１４およびＰＬＬ２１６の処理により制御される。具体的には、ＰＬＬの分周回路（後述）の設定を変更することにより制御される。画素クロックは、主走査倍率誤差偏差補正量更新部１１０により更新された後の主走査倍率誤差偏差補正量に基づいて算出される。画素クロックの調整量は（式３）により算出される。

α＝（書き込み領域）／[（書き込み領域）＋（境界線９での変位量）] ・・・（式３）

レーザーダイオード制御部２２２は、この制御にしたがいレーザダイオード（ＬＤ）を制御するポリゴンミラー制御部２２０は、ポリゴンミラーを制御する。同期検知制御部２２４は、同期検知部を制御する。なお、ＬＤ、ポリゴンミラーおよび同期検知部については、後述する。

図５は、画像形成装置１０が備える光走査装置３００の基本的な構成を示す図である。ＬＤ３０２から照射されたレーザー光は回転するポリゴンミラー３０４によって反射され、主走査方向の走査を行う。反射されたレーザー光は像担持体（感光体）３０８上で等速に走査させるためにＦθレンズ３０６を通過する。また、画像の先端のレーザー光は同期検知折り返しミラー３１０によって反射され同期検知部３１２に照射される。

同期検知部３１２には受光素子が備えられレーザー光が受光素子に照射されると電気信号に変換され画像の書き出し位置を検出することができる。この書き出し位置を基準に主走査の書き込み位置が決定されるが、この時、Ｆθレンズ３０６の取り付け誤差やＦθレンズ３０６の特性により主走査倍率誤差偏差が生じる。

図６は、画像形成装置１０のこれ以外の構成を示す図である。画像形成装置１０は、像担持体（感光体）３０８ａ〜３０８ｄのほか、像担持体（感光体）３０８ａ〜３０８ｄに帯電を行う帯電器３２０ａ〜３２０ｄと、現像材を可視化する現像器３２２ａ〜３２２ｄと、像担持体（感光体）３０８ａ〜３０８ｄから転写する中間転写ベルト３２４と、中間転写ベルト３２４から紙に転写する２次転写ローラ３２６を備えている。

図７は、画像形成装置１０による主走査倍率誤差偏差の補正処理を示すフローチャートである。まず、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各エリアの主走査倍率誤差偏差補正量を取得する（ステップＳ１００）。

次に、最大値抽出部１０４は、主走査倍率誤差偏差補正量記憶部１０２に保持されている複数の主走査倍率誤差偏差補正量の中から最大値を抽出する（ステップＳ１０２）。さらに、最小値抽出部１０６は、主走査倍率誤差偏差補正量記憶部１０２に保持されている複数の主走査倍率誤差偏差補正量の中から最小値を抽出する（ステップＳ１０４）。次に、調整補正量算出部１０８は、主走査倍率誤差偏差補正量の最大値および最小値から調整補正量を算出する（ステップＳ１０６）。

次に、主走査倍率誤差偏差補正量更新部１１０は、主走査倍率誤差偏差補正量記憶部１０２に記憶されている各主走査倍率誤差偏差補正量から調整補正量を減じた値を新たな主走査倍率誤差偏差補正量として主走査倍率誤差偏差補正量記憶部１０２に記憶する。すなわち、主走査倍率誤差偏差補正量を更新する（ステップＳ１０８）。

例えば、主走査倍率誤差偏差補正量記憶部１０２が図２に示す８つの主走査倍率誤差偏差補正量を保持している場合には、最大値として「０．２」が抽出される。また、最小値として、「−０．７４」が抽出される。この場合、調整補正量は、（式２）により、「−０．２７」となる。

図８は、更新後の主走査倍率誤差偏差補正量記憶部１０２のデータ構成を示す図である。図８に示す主走査倍率誤差偏差補正量は、図２に示す主走査倍率誤差偏差補正量から調整補正量「−０．２７」を減じた値である。また、図８に示す補正ドット数は、更新後の主走査倍率誤差偏差補正量から算出された値である。このように、最大となる補正ドット数は、更新前の２８０から１７８に約６３％に減少することができている。このように、調整補正量に基づいて、主走査倍率誤差偏差補正量を更新することにより、補正ドット数を減少させることができる。すなわち、画像品質の低下を抑制することができる。

図９は、更新後の主走査倍率誤差を示す図である。このように、更新後においては、境界線９で主走査の変位量が０になっていない。これは、全体倍率がずれていることを示している。この全体倍率のズレを画素クロックを調整することで補正する（ステップＳ１１０）。書き込み領域が２２０ｍｍ、境界線９における変位量を２．１６ｍｍとすると、（式３）により「−０．９９」が得られる。すなわち、画素クロックの周波数が１％減となる設定を行う。以上で、画像形成装置１０における補正処理が完了する。

（第２の実施の形態）
次に、第２の実施の形態にかかる画像形成装置１０について説明する。図１０は、第２の実施の形態にかかる画像形成装置１０のハードウェア構成を示す図である。第２の実施の形態にかかる画像形成装置１０は、第１の実施の形態にかかる画像形成装置１０の構成に加えて、閾値設定レジスタ２０４と、カウンタ２０６とをさらに備えている。

閾値設定レジスタ２０４には閾値が設定されている。この閾値は、主走査倍率誤差偏差補正量の最大値と最小値の差分値と比較するための値である。主走査倍率誤差偏差の補正処理を繰り返す場合には、この最大値と最小値の差分値が閾値よりも小さくなるまで処理を繰り返す。

カウンタ２０６は、補正処理を繰り返す際に、補正処理の回数をカウントする。この補正処理の回数に基づいて、不具合発生時には補正処理を行わないなどの措置をとることができる。

図１１は、第２の実施の形態にかかる光走査装置３００の基本的な構成を示す図である。光走査装置３００は、２つの同期検知折り返しミラー３１０，３１４と２つの同期検知部３１２，３１６を備えている。

第２の実施の形態にかかる画像形成装置１０は、同期検知折り返しミラー３１４および同期検知部３１６により、画像の書き出し位置に加えて、書き終わり位置を検出することができる。すなわち、全体倍率を特定することができる。

図１２は、第２の実施の形態にかかる画像形成装置１０による主走査倍率誤差偏差の補正処理を示すフローチャートである。まず、カウンタ２０６を初期化する（ステップＳ２００）。すなわち、カウンタにゼロをセットする。次に、各エリアの主走査倍率誤差偏差補正量を取得する（ステップＳ２０２）。次に、最大値抽出部１０４は、主走査倍率誤差偏差補正量の最大値を抽出する（ステップＳ２０４）。

次に、最小値抽出部１０６は、主走査倍率誤差偏差補正量の最小値を抽出する（ステップＳ２０６）。そして、カウンタ２０６の値を１加算する（ステップＳ２０８）。次に、最大値および最小値に基づいて、補正変位量を算出する（ステップＳ２１０）。具体的には、（式４）により境界線９における補正変位量Ｄ９を算出する。

Ｄ９＝（｜ΔＤｍａｘ｜−｜ΔＤｍｉｎ｜）／２×エリア数 ・・・（式４）

最大値が０．２であり、最小値−０．７４である場合には、補正変位量Ｄ９は、（式４）より２．１６となる。

さらに、（式３）によりＰＬＬの設定値を更新する（ステップＳ２１２）。この状態で全体倍率を計測する（ステップＳ２１４）。例えば、ＰＬＬに１％減の設定を行った際に全体倍率として、０．９９が計測されたとする。また、全体倍率のズレを各エリアの画素クロックを±１／１６ｄｏｔ（１５／１６ｄｏｔまたは１７／１６ｄｏｔ）画素長を伸縮させることにより補正するとする。

この場合、各エリアの補正ｄｏｔ数は、エリアが等分割されている場合は、各エリアの値は同じ値となり、（式５）により算出される。

補正ドット数＝（１エリア画素数）／（１−全体倍率測定結果）×１６ ・・・（式５）

１エリアの画素数が６５０であるから、この場合、補正ドット数は、１０４となる。この補正ドット数に基づいて、主走査倍率誤差偏差補正量記憶部１０２に保持されている各部分領域の補正ドット数を更新する。例えば、図２に示すΔ１２における補正ドット数は、１３８（＝１０４＋３４）に補正される。

各部分領域の補正ドット数から主走査倍率誤差偏差補正量を算出し、主走査倍率誤差偏差補正量記憶部１０２に記憶されている主走査倍率誤差偏差補正量を算出後の値に更新する（ステップＳ２１６）。

以上の処理により、主走査倍率誤差偏差補正量記憶部１０２に記憶されている主走査倍率誤差偏差補正量の最大値と最小値はほぼ同等の値となる。しかし、さらに処理を繰り返すことにより、補正精度を向上させることができる。

すなわち、さらに、主走査倍率誤差偏差補正量記憶部１０２から更新後の主走査倍率誤差偏差補正量の最大値および最小値を抽出する（ステップＳ２１８，ステップＳ２２０）。そして、最大値と最小値の差分値が予め定めた閾値より以上であり（ステップＳ２２２，Ｎｏ）、さらに、カウンタの値が予め定めた閾値よりも小さい場合には（ステップＳ２２４，Ｙｅｓ）、（ステップＳ２０８に戻りカウンタの値を１加算し、ステップＳ２１０以降の処理を繰り返す。

なお、ステップＳ２２２において最大値と最小値の差分値が閾値よりも小さい場合には（ステップＳ２２２，Ｙｅｓ）、補正処理が完了する。これにより、処理量の削減と精度の確保を実現することができる。

また、ステップＳ２２４において、カウンタの値が閾値以上となった場合には（ステップＳ２２４，Ｎｏ）、エラーと判断し（ステップＳ２２６）処理を中断する。例えば、画像形成装置１０の不具合により補正処理を正しく行えない場合がある。このような場合には、繰り返し処理を続けても適切な補正を行うことができない。そこで、この場合には、ステップＳ２２６により処理を中断する。

以上、本発明を実施の形態を用いて説明したが、上記実施の形態に多様な変更または改良を加えることができる。

第１の実施の形態にかかる画像形成装置に特徴的な主走査倍率誤差偏差の補正処理を行う補正部１００の機能構成を示すブロック図である。 主走査倍率誤差偏差補正量記憶部１０２に記憶されているデータを模式的に示す図である。 書き込み領域と主走査倍率誤差偏差の関係を示す図である。 画像形成装置１０のハードウェア構成を示すブロック図である。 画像形成装置１０が備える光走査装置３００の基本的な構成を示す図である。 画像形成装置１０のこれ以外の構成を示す図である。 画像形成装置１０による主走査倍率誤差偏差の補正処理を示すフローチャートである。 更新後の主走査倍率誤差偏差補正量記憶部１０２のデータ構成を示す図である。 更新後の主走査倍率誤差を示す図である。 第２の実施の形態にかかる画像形成装置１０のハードウェア構成を示す図である。 第２の実施の形態にかかる光走査装置３００の基本的な構成を示す図である。 第２の実施の形態にかかる画像形成装置１０による主走査倍率誤差偏差の補正処理を示すフローチャートである。

符号の説明

１０ 画像形成装置
１００ 補正部
１０２ 主走査倍率誤差偏差補正量記憶部
１０４ 最大値抽出部
１０６ 最小値抽出部
１０８ 調整補正量算出部
１１０ 主走査倍率誤差偏差補正量更新部
２０２ メモリ
２０４ 閾値設定レジスタ
２０６ カウンタ
２１０ 基準クロック
２１２ 第１分周器
２１４ 第２分周器
２２０ ポリゴンミラー制御部
２２２ レーザーダイオード制御部
２２４ 同期検知制御部
３００ 光走査装置
３０４ ポリゴンミラー
３０６ Ｆθレンズ
３１０，３１４ 同期検知折り返しミラー
３１２，３１６ 同期検知部
３２０ａ 帯電器
３２２ａ 現像器
３２４ 中間転写ベルト
３２６ ２次転写ローラ

Claims (7)

1. 複数の感光体と、
   前記感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段と、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出手段と、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出手段と、
   前記最大値抽出手段により抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出手段と、
   前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整手段と、
   前記主走査倍率誤差偏差補正量調整手段により調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整手段と、
   前記画素クロックに基づいて、前記複数の感光体に対して光ビームを走査して露光する光学系と
   を備えることを特徴とする画像形成装置。
2. 前記画素クロック調整手段は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の逓倍数を設定する分周回路であることを特徴とする請求項１に記載の画像形成装置。
3. 前記画像の書き出し位置および書き終わり位置を検出する同期検出手段と、
   前記同期検出手段により検出された前記書き出し位置および前記書き終わり位置に基づいて、全体倍率を算出する全体倍率算出手段と
   を備え、
   前記画素クロック調整手段は、さらに前記全体倍率算出手段により算出された前記全体倍率に基づいて、前記画素クロックを調整することを特徴とする請求項１または２に記載の画像形成装置。
4. 前記主走査倍率誤差偏差補正量調整手段により調整された後の前記主走査倍率誤差偏差補正量における前記最大値および前記最小値の差分値を算出する差分値算出手段をさらに備え、
   前記算出手段は、前記差分値算出手段により算出された前記差分値が前記閾値よりも大きい場合には、調整後の主走査倍率誤差偏差補正量の前記最大値と前記最小値の差分値に基づいて、再度前記調整補正量を算出し、
   前記主走査倍率誤差偏差補正量調整手段は、調整された後の複数の前記主走査倍率誤差偏差補正量それぞれから、再度算出された前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整することを特徴とする請求項１から３のいずれか一項に記載の画像形成装置。
5. 前記主走査倍率誤差偏差補正量調整手段が調整を行う回数をカウントするカウント手段と、
   前記カウント手段がカウントした回数が予め定めた閾値よりも大きい場合には、前記主走査倍率誤差偏差補正量調整手段による調整処理を中断する中断手段と
   をさらに備えたことを特徴とする請求項４に記載の画像形成装置。
6. 複数の感光体を有する画像形成装置で実行される画像形成方法であって、
   前記画像形成装置は、前記感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段を備え、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出ステップと、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出ステップと、
   前記最大値抽出ステップにおいて抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出ステップと、
   前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整ステップと、
   前記主走査倍率誤差偏差補正量調整ステップにおいて調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整ステップと、
   前記画素クロックに基づいて、前記複数の感光体に対して光ビームを走査して露光するステップと
   を有することを特徴とする画像形成方法。
7. コンピュータにおいて実行される画像形成プログラムであって、
   前記コンピュータは、感光体上の画像が形成される書き込み領域を分割して得られた複数の部分領域それぞれにおいて生じる、画像形成時の主走査倍率誤差偏差を補正する主走査倍率誤差偏差補正量を、前記部分領域に対応付けて記憶する記憶手段を備え、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最大値を抽出する最大値抽出ステップと、
   前記記憶手段に記憶されている複数の前記主走査倍率誤差偏差補正量から最小値を抽出する最小値抽出ステップと、
   前記最大値抽出ステップにおいて抽出された前記最大値と、前記最小値抽出手段により抽出された前記最小値の差分値に基づいて、調整補正量を算出する算出ステップと、
   前記記憶部に記憶されている複数の前記主走査倍率誤差偏差補正量それぞれから前記調整補正量を減ずることにより、前記記憶部に記憶されている各主走査倍率誤差偏差補正量を調整する主走査倍率誤差偏差補正量調整ステップと、
   前記主走査倍率誤差偏差補正量調整ステップにおいて調整された後の前記主走査倍率誤差偏差補正量に基づいて、画素クロックを調整する画素クロック調整ステップと
   をコンピュータに実行させるための画像形成プログラム。

Images