[go: up one dir, main page]

JP4871973B2 - 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 - Google Patents

半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 Download PDF

Info

Publication number
JP4871973B2
JP4871973B2 JP2009109282A JP2009109282A JP4871973B2 JP 4871973 B2 JP4871973 B2 JP 4871973B2 JP 2009109282 A JP2009109282 A JP 2009109282A JP 2009109282 A JP2009109282 A JP 2009109282A JP 4871973 B2 JP4871973 B2 JP 4871973B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
single crystal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009109282A
Other languages
English (en)
Other versions
JP2010258352A (ja
Inventor
光彦 荻原
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2009109282A priority Critical patent/JP4871973B2/ja
Priority to US12/662,646 priority patent/US8664086B2/en
Publication of JP2010258352A publication Critical patent/JP2010258352A/ja
Application granted granted Critical
Publication of JP4871973B2 publication Critical patent/JP4871973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H10F71/1274—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP comprising nitrides, e.g. InGaN or InGaAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1246—III-V nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H10F77/12485—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP comprising nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子に関する。
窒化物半導体デバイスやＳｉＣ半導体デバイスは、放熱性や優れた特性を目的として、Ｓｉ基板上に形成されたものが開示されている。特許文献１には、Ｓｉ基板（Ｓｉ（１００）基板）表面に多孔質Ｓｉ層を形成し、多孔質Ｓｉ層上にＢＰバッファ層を形成し、さらに、ＧａＮ／ＡｌＧａＮ層を形成し、最表面にＡｌ／Ｔｉを形成した後、最表面のＡｌ／Ｔｉ層を別のＳｉ基板に接合した後、多孔質Ｓｉ層を境にＳｉ基板から分離する技術が開示されている。さらに、ＢＰ層、ＧａＮ層を除去して最上層にＴｉ／Ａｌ／Ｐｔ電極を形成する、技術が開示されている。
特開２００５−１２９８７６号公報
上記形態では、Ｓｉ基板上に形成したＡｌＧａＮ層上にＡｌ／Ｔｉ層を形成し、Ａｌ／Ｔｉ層を別のＳｉ基板に接合し、ＡｌＧａＮ層を形成したＳｉ基板（成長基板〉を除去し、さらに、研磨によってバッファ層を除去し、電極を形成するため、別のＳｉ基板上に接合する半導体層の層構造は、成長基板上の半導体の層構造と上下が反転する。
したがって、この形態では、素子構造によっては素子形成ができない。さらに、この形態では、成長基板上に形成した素子を別の基板へ接合することも困難である。半導体層を別の基板に接合した後に、素子を形成する場合にも、素子形成プロセスで高温に加熱する工程がある場合には、例えば、Ａｌ／Ｔｉ層とＳｉとの間の接合で信頼性が確保できない。一方、窒化物半導体層やＳｉＣでは材料の特性から、不純物を高濃度にドーピングしたとしても高い活性化率を得ることが困難なため金属電極層との低抵抗コンタクト形成が困難である。
本発明は、このような問題を解決するためになされたものであり、Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供することを目的とする。
前記目的を達成するために、本発明の半導体薄膜素子の製造方法は、Ｓｉ（１１１）基板（第1の基板）の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、前記分離島の表面を覆う被覆層を形成する第３の工程と、前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、前記分離島の剥離面を別の基板（第２の基板）の表面に接合する第５の工程とを備えることを特徴とする。
前記目的を達成するために、本発明の半導体ウエハは、Ｓｉ（１１１）基板からエッチング剥離され、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、前記Ｓｉ（１１１）基板と異なる別の基板とが、前記Ｓｉ（１１１）層の裏面で接合されていることを特徴とする。
さらに、前記目的を達成するために、本発明の半導体薄膜素子は、Ｓｉ（１１１）基板からエッチング剥離され、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、前記Ｓｉ（１１１）層の裏面を接合面として、前記Ｓｉ（１１１）基板と異なる別の基板の表面又は前記別の基板の表面に設けられた接合層の表面に接合されていることを特徴とする。
本発明によれば、Ｓｉ（１１１）基板と異なる別のＳｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子を提供することができる。
したがって、成長基板側の半導体層表面を分子間力接合によって別の基板上に接合することができる。また、成長基板側の半導体層表面を分子間力接合によって別の基板上に形成した金属層に直接密着させ接合し固定させ、接合した金属層と低抵抗コンタクトを形成することができる。
本発明の第１の実施形態における基板及び結晶成長層の構成を説明するための断面図である。 第１の実施形態の窒化物半導体層の具体的構成例（その１：発光デバイス）を説明するための断面図である。 第１の実施形態の窒化物半導体層の具体的構成例（その２：受光デバイス）を説明するための断面図である。 第１の実施形態の窒化物半導体層の具体的構成例（その３：電子デバイス）を説明するための断面図である。 第１の実施形態の窒化物半導体層の具体的構成例（その４：欠陥低減層）を説明するための断面図である。 第１の実施形態における分離島の形成工程乃至剥離工程を説明するための工程断面図である。 第１の実施形態における分離島の接合工程を説明するための工程断面図である。 第１の実施形態の製造方法を説明するための主な製造工程のフローチャートを示す図である。 本発明の第２の実施形態における基板及び結晶成長層の構成を説明するための断面図である。 第２の実施形態における分離島の形成工程、剥離工程、及び、接合工程を説明するための工程断面図である。 第２の実施形態における結晶成長層の構成に変形例（その１）を示す断面図である。 第２の実施形態における結晶成長層の構成に変形例（その２）を示す断面図である。
本発明の半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子について、図１乃至図１２を参照して、第１の実施形態乃至第２の実施形態を説明する。なお、これらの図は、本発明の実施形態を概略的に示したものであり、各構成部分の形状や寸法の関係等は、本発明の技術的範囲を何ら限定するものではない。また、実施形態を説明するにあたり、同様な構成又は機能を示す部位については、同様の符号を付し、その説明の重複を省略することもある。
（第１の実施形態）
図１乃至図８は、本発明の第１の実施形態を示す図である。以下、これらの図を参照しながら本実施形態を説明する。
図１（ａ）乃至図１（ｂ）に示すように、第１の基板としてＳｉ（１１１）基板１０１を用意する。そして、このＳｉ（１１１）基板１０１の表面にバッファ層１０２、窒化物半導体層１０３を順次形成する。
ここで、Ｓｉ（１１１）基板とは、Ｓｉ基板の主面の結晶面の面方位が（１１１）面であることを意味する。そして、本実施形態では、Ｓｉ（１１１）基板１０１の主面の結晶面方位が厳密な（１１１）面（以下、（１１１）ジャスト面と称す）から傾斜している場合も含むことができる。
まず、図１（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、窒化物半導体層１０３を形成するためのバッファ層１０２を形成する。バッファ層１０２は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）、及び、ＡｌｘＩｎ１−ｘＮ（０≦ｘ≦１）から選択される半導体材料である。
後記する分離島１５０を、第２の基板２０１上の接合層２１０の表面に接合する際に、分離島１５０の剥離面Ａと接合層２１０の表面とがオーミック接触となるように形成させる場合には、第１の基板であるＳｉ（１１１）基板１０１は、低抵抗基板であることが望ましい。また、バッファ層１０２は、高濃度の不純物がドーピングされるように形成することが望ましく、さらに、これらバッファ層１０２とＳｉ（１１１）基板１０１の導電型は、同一であることが望ましい。
ここで、低抵抗基板とは、基板の体積抵抗率値が０．０１Ω・ｃｍ以下の基板であることを意味する。また、バッファ層１０２の不純物濃度が高濃度であるとは、例えば、不純物濃度が１×１０１８ｃｍ−３以上の不純物濃度あるいはキャリア濃度であることを意味する。
そして、図１（ｂ）に示すように、バッファ層１０２の表面に、半導体単結晶層である窒化物半導体層１０３を形成する。窒化物半導体層１０３は、窒化物発光デバイスや窒化物電子デバイスを形成する半導体単結晶層である。各デバイスを作製するための窒化物半導体層１０３の具体的構成の例を、図２乃至図５を参照して説明する。
図２（ａ）乃至図２（ｃ）は、発光デバイスの具体例であり、図３（ａ）及び図３（ｂ）は、受光デバイスの具体例、図４（ａ）及び図４（ｂ）は、電子デバイスの具体例、そして、図５は、基板と半導体層結晶成長層界面からデバイス動作層に貫通する結晶欠陥を低減させる構造を備える発光デバイスを説明するための構成例である。
図２は、発光デバイスの具体例であって、図２（ａ）では、第１導電型ＧａＮ層５０２、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３、多重量子井戸層５０４で、例えば、ＧａｙＩｎ１−ｙＮ／ＧａｚＩｎ１−ｚＮ／・・・／ＧａｘＩｎ１−ｘＮ／ＧａｙＩｎ１−ｙＮ／ＧａｘＩｎ１−ｘＮ（１≧ｙ＞ｘ≧０）、第２導電型ＡｌｔＧａ１−ｔＮ（１≧ｔ≧０）層５０５、第２導電型ＧａＮ層５０６とすることができる。第１導電型は、バッファ層１０２の導電型と同一の導電型とする。例えば、第１導電型をｎ型とし、第２導電型をｐ型とする。また、図２（ｂ）のように、第１導電型ＡｌｓＧａ１−ｓＮ（１≧ｓ≧０）層５０３を省略することもできる。また、図２（ｃ）では、第１導電型ＧａＮ層６０２、ＧａｘＩｎ１−ｘＮ（１≧ｘ≧０）層６０３、第２導電型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層６０４、第２導電型ＧａＮ層６０５である。
図３の受光デバイスの具体例として、図３（ａ）は、いわゆる、ｐｉｎフォトダイオードの具体例で、第１導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０２、ｉ型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層７０３、第２導電型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層７０４である。そして、図３（ｂ）は、フォトトランジスタの具体例で、ｎ＋型ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層８０２、ｎ-型ＡｌｙＧａ１−ｙＮ（１≧ｙ≧０）層８０３、ｐ型ＧａＮ層８０４、ｐ＋型ＧａＮ層８０５である。
図４の電子デバイスでは、図４（ａ）は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）の具体例で、アンドープＧａＮ層９０２、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）層９０３、ｎ型ＧａＮ層９０４である。そして、図４（ｂ）は、ＭＥＳＦＥＴ（Meta1 Semiconductor Field Effect Transistor）の具体例で、アンドープＧａＮ層１００２、第１導電型ＧａＮ層１００３である。
さらに、図５に示すように、図２（ａ）乃至図２（ｂ）の発光デバイスにおける窒化物半導体層１０３の構成に、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設け、ＧａＮ層１１２０を形成した欠陥低減層１１０１を設けることによって、ＳｉＯ２やＳｉＮ等の島状パターン１１１０を設けた領域よりも上層側の半導体層に欠陥を貫通させない構造を形成することができる。この欠陥低減層１１０１は、島状パターン１１１０上にＧａＮ層１１２０をオーバグロースさせる横方向エピタキシにより、貫通転位を成長厚み方向に対して水平方向に向け上層の結晶層への転位の貫通を抑制して欠陥を低減させる効果を利用したものである。
次に、図６（ａ）乃至図６（ｃ）を参照して、Ｓｉ（１１１）基板１０１の表面に形成した、バッファ層１０２ａと窒化物半導体層１０３ａと第１の基板であるＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂとを含む分離島１５０を被覆層２００で被覆し、露出しているＳｉ（１１１）基板１０１をＳｉ（１１１）面に沿ってエッチングして、分離島１５０をＳｉ（１１１）基板１０１から剥離する工程について説明する。
まず、図６（ａ）に示すように、窒化物半導体層１０３ａ、バッフファ層１０２ａ、及び、所定のＳｉ基板１０１の表面側の所定の厚さの部分（１０１ａ、及び１０１ｂ）とを含みパターン形成し、分離島１５０を形成する。この分離島１５０の形成は、ドライエッチング法を使うことができる。
次に、図６（ｂ）及び図６（ｃ）に示すように、分離島１５０の下面のＳｉ（１１１）基板１０１の表面側の一部１０１ａを、Ｓｉ（１１１）面に沿ってエッチングする。このエッチング工程でのエッチング特性を決定するＳｉ（１１１）基板１０１の面方位が、前記した（１１１）ジャストから傾斜していてもよい。このエッチングの際には、分離島１５０は被覆層２００で被覆されていることが好適である。Ｓｉ（１１１）基板１０１を、（１１１）面に沿ってエッチングするために、異方性エッチング液に浸漬する。Ｓｉ（１１１）基板１０１を異方性エッチング液に浸漬する工程に先立って、分離島１５０の第１の支持体、及び、各分離島１５０を連結する第２の支持体等を設けることもできる（図示せず）。
エッチング液は、Ｓｉ（１１１）基板１０１の異方性エッチング液を用いることが好適である。ここで、Ｓｉのエッチングの異方性とは、Ｓｉの結晶面の方位によってエッチング速度が異なるエッチングを意味する。本実施形態では、図６（ｂ）の白矢印で示したように、Ｓｉ（１１１）基板の面方位である（１１１）面に沿った水平方向のエッチング速度が、（１１１）面に対して垂直方向のエッチング速度がほとんど無視できる程度に、格段に速い速度でエッチングされる。この異方性エッチング液として、ＫＯＨやＴＭＡＨ（Tetra-Methy1-Ammonium-Hydroxide）から選択される薬剤を含むエッチング液が好適である。また、好適ではないが、Ｓｉ（１１１）面の異方性エッチング液として、ＥＤＰ（エチレンジアミンピロテコール）を使うこともできる。
また、分離島１５０を被覆する被覆層２００は、絶縁膜で形成することができる。この被覆層２００は、上記異方性エッチング液に対して、十分な耐性を備えることが望ましい。そして、被覆層２００は、例えば、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜、Ａ１２Ｏ３膜、ＡｌＮ膜、ＰＳＧ膜、ＢＳＧ膜から選択される１種類又は複数種類の材料とすることができる。これらの膜は、Ｐ−ＣＶＤ法、ＣＶＤ法、スパッタ法等の成膜方法を適宜選択することによって成膜することができる。さらに、これらの膜はスピン・オン・ガラス（ＳＯＧ）等の塗布法やその他の印刷方法によって形成するものであってもよい。さらにまた、被覆層２００は、無機材料の他、有機材料からなる膜を含んでいてもよい。被覆層２００が有機材料膜を含む場合には、上記異方性エッチング液に対して耐性を持たせるため、その表面を前記無機絶縁膜材料でさらに被覆することができる。
発明者は、Ｓｉ（１１１）基板１０１をＳｉ（１１１）面の異方性エッチング液を使ってＳｉ（１１１）面に沿ってエッチングして、分離島１５０を剥離することによって、分離島１５０の剥離面Ａ（図６（c）参照）において、平坦性に優れた平坦面が得られていることを、原子間力顕微鏡（ＡＦＭ）を用いた測定結果により確認した。
測定結果は、５μｍ平方の領域で、Ｓｉ（１１１）基板１０１から剥離したＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂの剥離面Ａの平坦性（頂上−谷の粗さ（peak-to-valley粗さ）：ＲＰＶ）は、短周期の凹凸の高低さで、ＲＰＶ≦０．５ｎｍ、長周期の凹凸の高低差でＲＰＶ≦１．６ｎｍ（凹凸の傾斜で１／２０００以下）と、接合面同士をナノメータオーダで近接させることができるのに十分な平坦性であることを確認した。
次に、図７（ａ）乃至図７（ｃ）を参照して、Ｓｉ（１１１）基板１０１から剥離した分離島１５０を第２の基板２０１の表面に接合する工程を説明する。
図７（ａ）に示したように、表面に接合層２１０を形成した第２の基板２０１を用意する。この接合層２１０は、例えば、良好な接合状態を実現するための層である。ここで良好な接合状態とは、接合面内で接合強度が均一であり、接合界面にヴォイドの発生や、接合した場合に、接合面同士にクラックの発生がないことを意味している。
本実施形態では、前記したように、接合する分離島１５０の剥離面Ａと接合層２１０の表面との間で低抵抗なオーミック接触を形成する具体例を示している。接合する分離島１５０のＳｉ（１１１）基板１０１の所定の厚さ部分１０１ｂと接合層２１０の間で低抵抗なオーミック接触を形成する場合には、接合する分離島１５０の剥離面Ａが高濃度に不純物ドープされており、且つ、ドープされた不純物が電気的に活性化されていることが望ましい。
一方、接合する分離島１５０の剥離面Ａが窒化物半導体、例えば、ＡｌＮ層のような窒化物半導体層の場合には、ｎ型不純物（例えば、Ｓｉ）を高濃度にドーピングしてもドーピングした不純物の活性化率が低いため、実効的なキャリア濃度を高くすることができず、低抵抗のオーミック接触を得る要件を満たさない。具体的には、例えば、ｎ型のＡｌＮ層に不純物として、Ｓｉを１×１０１８ｃｍ−３以上の高濃度ドープをした場合であっても、キャリア濃度が高くならず、例えば、１×１０１７ｃｍ−３ということもあり得る。
本実施形態では、接合する分離島１５０の構造は、前記したように、窒化物半導体層１０３とバッファ層１０２と、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂとを備えて構成されている。したがって、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂは、Ｓｉ（１１１）基板から構成されていることから、例えば、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの体積抵抗率値を０．０１Ω・ｃｍ以下と小さくすることは、所望の抵抗率を有するＳｉ（１１１）基板を第１の基板として選定することにより容易に行うことができる。そのため、本実施形態では、低抵抗のオーミック接触を実現するために低い体積抵抗率値を有する、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂを有する分離島１５０を備えることが特徴である。
そして、接合工程として、接合層２１０を金属層とする場合、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｄ、Ａｌ、Ｃｕから選択される金属を含む単層、積層、合金層とすることができる。また、この接合層２１０を金属層としない形態とする場合には、例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ等の絶縁膜材料層や、ダイモンドライクカーボン層等のＣを含む材料層、ＩＴＯ、ＺｎＯ等の酸化物材料層や透明導電性材料層、ポリイミド、ＢＣＢ等の有機材料層や有機導電性材料層等とすることができる。
第２の基板２０１は、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板等の化合物半導体基板、ＧａＮ基板、ＡｌＮ基板、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）基板、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）基板等の窒化物半導体基板、ガラス基板、石英基板、 ＡｌＮやＰＢＮ等のセラミックス基板、サファイア基板、ＬｉＮｂ３、ＭｇＯ、ＧａＯ３等の酸化物基板、ＰＥＴやＰＥＮ等のプラスチック基板、ステンレス、ニッケル、銅、真鍮、アルミニウム等の金属基板、金属基板上にニッケルや銅をメッキしたメッキ金属基板、ダイヤモンド基板、ダイヤモンド・ライク・カーボン基板等である。
また、第２の基板２０１の表面に接合層２１０を設けずに、直接接合する形態も可能である。この場合の接合では、接着剤を使わずに接合面同士を直接密着させ接合し固定する。例えば、接合面同士を少なくともナノメータオーダ、すなわち、１０ｎｍ以内に近接させて、接合面間に働く分子間力を使った接合を行う。分子間力を使った接合の他、接合界面間で共有結合等の結合を形成する接合、静電的相互作用による接合、接合界面での合金形成等の原子再配列を伴う相互作用による接合、あるいは、接着剤を使った接合とすることもできる。接着剤として、例えば、半田ペースト、Ａｇペースト、熱硬化接着剤、ＵＶ硬化接着剤、粘着剤、ポリイミド、ＢＣＢ等の有機塗布材料を利用することもできる。
また、分子間力を使った接合を実現するため、接合層２１０及び分離島１５０の接合表面のクリーニングや活性化表面処理を行った後に、分離島１５０を接合層２１０の表面に、分離島１５０を第２の基板２０１上の接合層２１０の表面に接合（Ｂ）する（図７（ｂ）、図７（ｃ））。接合する材料の特性にしたがって、加圧・密着させる際に加熱工程を備えることもできる。
なお、図８に、本発明の第１の実施形態を説明するための主な製造工程のフローチャートを示す。主な製造工程は、Ｓｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する（ステップＳ１）、窒化物半導体層とバッファ層とＳｉ（１１１）基板の一部とを含む分離島を形成し、その表面を被覆層で被覆する（ステップＳ２）、Ｓｉ（１１１）基板表面の露出領域を（１１１）面に沿ってエッチングして、分離島をＳｉ（１１１）基板から剥離する（ステップＳ３）、そして、剥離した分離島を第２の基板の表面に接合する（ステップＳ４）、である。
接合する分離島１５０の剥離面Ａは、前記したように、ＲＰＶ≦０．５ｎｍと極めて平坦であるので、接合工程においては、接合面同士をナノメータオーダで近接させることができ、接合面間で作用する分子間力を大きくすることができる。本実施形態の接合工程では、接合面同士を直接密着させ強固に接合し固定することができる。例えば、接合面間に働く分子間力によって強固な接合を実現することができる。
分離島１５０を、第２の基板２０１の表面に接合した後、適宜必要に応じて、支持体の除去、被覆層の除去等を行う。分離島１５０は、第１の基板であるＳｉ（１１１）基板１０１から剥離する前に、所定のデバイス構造又は所定のデバイス構造の一部を備えていてもよい。分離島１５０を第２の基板に接合する前に、第２の基板上にデバイス構造や配線層等のデバイス要素を形成してあって、分離島１５０を第２の基板に接合した後に、第２の基板上のデバイスや配線層と電気的あるいは光学的に接続することによって集積素子を形成してもよい。また、複数の分離島１５０を第２の基板に接合して、相互配線によって接続することによって集積素子を構成してもよい。
本発明の第１の実施形態によれば、第１の基板としてのＳｉ（１１１）基板の表面にバッファ層と窒化物半導体層とを形成する工程と、そのバッファ層の下面のＳｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する工程と、この分離島の表面を覆う被覆層を形成する工程と、この被覆層をマスクに分離島の下面をＳｉ（１１１）面に沿ってエッチングして剥離する工程と、分離島の剥離面を第２の基板の表面に分子間力接合する工程を備えるので以下の効果を奏する。
（１）剥離するための犠牲層を設ける必要がないので、製造工程が簡略化できる。
（２）平坦性のよい剥離面が得られるので、分子間力接合が可能となる。
（３）接合する分離島の剥離面のキャリア濃度を高濃度にすることができるので、金属層上に接合することで、低抵抗のオーミック接触を容易に形成する行うことができる。
（４）Ｓｉ（１１１）基板を再利用することができる。
（第２の実施形態）
図９乃至図１２は、本発明の第２の実施形態を説明する図である。第２の実施形態が第１の実施形態と異なる点は、Ｓｉ（１１１）基板１０１上に形成する半導体層の材料が異なる点にある。したがって、Ｓｉ（１１１）基板１０１からの分離島３５０の剥離工程及び第２の基板への接合工程は、第１の実施形態と同様であるので、本実施形態が第１の実施形態と異なる点を中心に説明する。
図９（ａ）及び図９（ｂ）を参照して、本実施形態の基板構成を説明する。第１の基板であるＳｉ（１１１）基板１０１の表面に、炭化層３０２及びＳｉＣ層である３Ｃ−ＳｉＣ層３０３を順次形成する。まず、図９（ａ）に示すように、Ｓｉ（１１１）基板１０１の表面に、炭化層３０２を形成する。この炭化層３０２は、例えば、炭素Ｃイオンのイオン注入によりＳｉ（１１１）基板１０１の表面に形成してもよい。このイオン注入によって、炭化層３０２表面にイオン注入ダメージ層が形成された場合には、適宜このダメージ層をエッチング除去する。
次に、図９（ｂ）に示すように、炭化層３０２の表面にＳｉＣ層である３Ｃ−ＳｉＣ層３０３を、例えば、プラズマＣＶＤ法により形成する。この３Ｃ−ＳｉＣ層３０３は、好ましくは１０００℃以下の温度、より好ましくは９００℃以下の温度で形成する。９００℃以下の温度で３Ｃ−ＳｉＣ層３０３を形成することにより、Ｓｉ（１１１）基板１０１と３Ｃ−ＳｉＣ層３０３との熱膨張係数の差異による応力を低減し、欠陥の発生を低減することができる。
次に、図１０（ａ）乃至図１０（ｃ）を参照して、剥離工程及び接合工程について説明する。図１０（ａ）及び図１０（ｂ）は、Ｓｉ（１１１）基板の表面に、被覆層２００で被覆された、３Ｃ−ＳｉＣ層３０３ａと炭化層３０２ａとこの炭化層３０２ａの下面のＳｉ（１１１）基板の所定の厚さ部分１０１ｂとから構成される分離島３５０を、被覆層２００をマスクにＳｉ（１１１）基板１０１の表面の露出領域をＳｉ（１１１）面に沿ってエッチングして分離島３５０が剥離される工程を示す断面図である。工程の詳細は、第１の実施形態と同様なのでここではその説明を省略する。なお、この実施形態でも第１の実施形態と同様に、剥離面Ａは、Ｓｉ（１１１）基板の所定の厚さ部分１０１ｂの表面である。
そして、図１０（ｃ）は、剥離した分離島３５０の剥離面Ａを第２の基板２１０の表面に形成された接合層２１０の表面に接合した工程を示す断面図である。剥離工程と同様に、この接合工程は第１に実施形態と同様なのでその説明を省略する。
ＳｉＣ層３０３ａには、剥離工程以前に、所定のデバイス構造あるいは所定のデバイス構造の一部を備えていることが望ましい。これは、ＳｉＣデバイス形成プロセスにおける最高処理温度が高いため、すべての工程を、分離島３５０を第２の基板に分子間力接合した後には、できるだけ高温、例えば、１０００℃に及ぶような高温を避けるためである。ＳｉＣ層３０３ａが備える素子は、例えば、ＭＯＳＦＥＴ、ＳＢＤ(Schottky Barrier Diode)、ＳＩＴ(Static Induction Transistor)等である。
本発明の第２の実施形態では、３Ｃ−ＳｉＣ層と共にＳｉ（１１１）層をＳｉ（１１ １）基板から剥離し、低抵抗のコンタクトをＳｉ（１１１）層で形成するので、第１の実施形態で得られる効果に加えて、以下の効果を奏する。
（１）Ｓｉの熱伝導率よりも高い熱伝導率を持つ基板を備えた３Ｃ−ＳｉＣデバイスを形成できる。
（２）３Ｃ−ＳｉＣデバイスを薄膜配線で接続することによって第２の基板上に高密度に集積できる。
（変形例）
図１１及び図１２に第２の実施形態の変形例を示す。
図１１（ａ）及び図１１（ｂ）に示すように、本実施形態の構成要素のＳｉＣ層３０３の表面に窒化物半導体層４０３を形成して（図１１（ａ））、前記手段によってＳｉ（１１１）基板の所定の厚さ部分１０１ｂを含む分離島４５０をＳｉ（１１１）基板１０１から剥離した後、分離島４５０を第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１１（ａ））。
また、図１２（ａ）及び図１２（ｂ）に示すように、図１１に示す変形例に於いて、ＳｉＣ層３０３を形成する工程を省略して、窒化物半導体層４０３を炭化層３０２の表面に形成し（、図１２（ａ））、分離島４５１をすることもできる第２の基板２０１の表面に形成された接合層２１０の表面に接合した工程を備えるようにすることもできる（図１２（ｂ））。
以上、本発明の実施形態につき説明したが、本発明は、前記説明した実施形態の範囲に限らず、特許請求の範囲に記載した各請求項の技術的範囲に及ぶものである。
１０１ Ｓｉ（１１１）基板（第１の基板）
１０１ａ エッチングされるＳｉ（１１１）基板の表面側の一部
１０１ｂ 分離島のＳｉ（１１１）基板の所定の厚さ部分
１０２ バッファ層
１０２ａ 分離島のバッファ層
１０３ 窒化物半導体層（半導体単結晶層）
１０３ａ 分離島の窒化物半導体層
１５０ 分離島
２００ 被覆層
２０１ 第２の基板（別の基板）
２０２ 接合層
３０２ 炭化層
３０２ａ 分離島の炭化層
３０３ ３Ｃ−ＳｉＣ層（ＳｉＣ層）
３０３ａ 分離島の３Ｃ−ＳｉＣ層
３５０ 分離島
４０３ 窒化物半導体層
４５０、４５１ 分離島

Claims (20)

  1. Ｓｉ（１１１）基板の表面にバッファ層と半導体単結晶層とを順次形成する第1の工程と、
    前記半導体単結晶層と前記バッファ層と前記Ｓｉ（１１１）基板の所定の厚さ部分とを含む分離島を形成する第２の工程と、
    前記分離島の表面を覆う被覆層を形成する第３の工程と、
    前記被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、
    前記分離島の剥離面を別の基板の表面に接合する第５の工程と
    を備えることを特徴とする半導体薄膜素子の製造方法。
  2. 前記Ｓｉ（１１１）基板は、０．０１Ω・ｃｍ以下の体積抵抗率値を有し、
    前記別の基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層を最表面層に備え、
    前記第５の工程では、前記体積抵抗率値を有するＳｉ（１１１）面と前記金属層の最表面とが接合される。
    ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
  3. 前記接合が少なくとも分子間力接合工程を含む工程によって形成されることを特徴とする請求項１又は請求項２に記載の半導体薄膜素子の製造方法。
  4. 前記バッファ層が、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
    前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
  5. 前記バッファ層は、ＳｉとＣとを含み、
    前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
    ことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体薄膜素子の製造方法。
  6. 前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項５に記載の半導体薄膜素子の製造方法。
  7. 前記バッファ層がＳｉとＣを含み、
    前記半導体単結晶層がＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項１に記載の半導体薄膜素子の製造方法。
  8. Ｓｉ（１１１）基板からエッチング剥離され、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層とバッファ層と半導体単結晶層とが順次形成された積層体と、前記Ｓｉ（１１１）基板と異なる別の基板とが、前記Ｓｉ（１１１）層の裏面で接合されていることを特徴とする半導体ウエハ。
  9. 前記Ｓｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
    前記別の基板の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層であり、
    前記体積抵抗率値を有するＳｉ（１１１）層の裏面と前記金属層の最表面とが接合されている
    ことを特徴とする請求項８に記載の半導体ウエハ。
  10. 前記接合が分子間力接合であることを特徴とする請求項８に記載の半導体ウエハ。
  11. 前記バッファ層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）であり、
    前記半導体単結晶層は、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項８に記載の半導体ウエハ。
  12. 前記バッファ層は、ＳｉとＣとを含み、
    前記半導体単結晶層が立方晶（３Ｃ−）ＳｉＣ層を備える
    ことを特徴とする請求項８に記載の半導体ウエハ。
  13. 前記半導体単結晶層が前記立方晶ＳｉＣ層に加えて、ＡｌｘＧａ１−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から、選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項１２に記載の半導体ウエハ。
  14. 前記バッファ層は、ＳｉとＣを含み、
    前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）から選択される半導体単結晶層の単層又は積層を備える
    ことを特徴とする請求項８に記載の半導体ウエハ。
  15. Ｓｉ（１１１）基板からエッチング剥離され、Ｓｉ（１１１）面をその表裏とするＳｉ（１１１）層の表面に、半導体素子を備えたＳｉ以外の半導体材料の半導体単結晶層を備え、
    前記Ｓｉ（１１１）層の裏面を接合面として、前記Ｓｉ（１１１）基板と異なる別の基板の表面又は前記別の基板の表面に設けられた接合層の表面に接合されている
    ことを特徴とする半導体薄膜素子。
  16. 前記接合は、直接密着され接合し固定されている
    ことを特徴とする請求項１５に記載の半導体薄膜素子。
  17. 前記接合は、分子間力によって接合されている
    ことを特徴とする請求項１５に記載の半導体薄膜素子。
  18. 前記接合面のＳｉ（１１１）層の体積抵抗率値は、０．０１Ω・ｃｍ以下であり、
    前記別の基板又は前記接合層の最表面層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ａｌ、Ｃｕから選択される一つ又は複数の元素を含む金属層である
    ことを特徴とする請求項１５に記載の半導体薄膜素子。
  19. 前記半導体単結晶層の最上層に第１の電極を備え、
    前記金属層を第２の電極として備える
    ことを特徴とする請求項１８に記載の半導体薄膜素子。
  20. 前記半導体単結晶層は、ＡｌｘＧａｌ−ｘＮ（１≧ｘ≧０）、ＩｎｘＧａ１−ｘＮ（１≧ｘ≧０）、ＡｌｘＩｎ１−ｘＮ（１≧ｘ≧０）、及び、ＳｉＣから選択される半導体材料を一つ又は複数の半導体材料層を備える
    ことを特徴とする請求項１５に記載の半導体薄膜素子。
JP2009109282A 2009-04-28 2009-04-28 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 Active JP4871973B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009109282A JP4871973B2 (ja) 2009-04-28 2009-04-28 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US12/662,646 US8664086B2 (en) 2009-04-28 2010-04-27 Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009109282A JP4871973B2 (ja) 2009-04-28 2009-04-28 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子

Publications (2)

Publication Number Publication Date
JP2010258352A JP2010258352A (ja) 2010-11-11
JP4871973B2 true JP4871973B2 (ja) 2012-02-08

Family

ID=42991329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009109282A Active JP4871973B2 (ja) 2009-04-28 2009-04-28 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子

Country Status (2)

Country Link
US (1) US8664086B2 (ja)
JP (1) JP4871973B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502608B2 (en) * 2010-05-31 2016-11-22 Nichia Corporation Method of manufacturing a light emitting device in which light emitting element and light transmissive member are directly bonded
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
US9663374B2 (en) * 2011-04-21 2017-05-30 The United States Of America, As Represented By The Secretary Of The Navy Situ grown SiC coatings on carbon materials
WO2012164437A2 (en) * 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. Light emitting device bonded to a support substrate
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
TWI466343B (zh) * 2012-01-06 2014-12-21 Phostek Inc 發光二極體裝置
CN106887384B (zh) * 2012-03-30 2018-12-14 帝人株式会社 掺杂剂组合物、掺杂剂注入层和掺杂层的形成方法
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
JP2015149376A (ja) * 2014-02-06 2015-08-20 国立研究開発法人物質・材料研究機構 半導体光検出器
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
US9773711B2 (en) 2014-12-01 2017-09-26 Industrial Technology Research Institute Picking-up and placing process for electronic devices and electronic module
JP5941523B2 (ja) * 2014-12-04 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
TWI796504B (zh) * 2018-02-28 2023-03-21 日商菲爾尼克斯股份有限公司 半導體元件的製造方法與半導體基板
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
JP6622445B1 (ja) * 2018-10-02 2019-12-18 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
CN112740359B (zh) * 2018-10-02 2022-07-12 株式会社菲尔尼克斯 半导体元件的制造方法及半导体基板
WO2020121649A1 (ja) 2018-12-10 2020-06-18 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
WO2021019855A1 (ja) * 2019-07-29 2021-02-04 株式会社フィルネックス 半導体素子の製造方法及び半導体素子の製造システム
JP2025029771A (ja) * 2023-08-22 2025-03-07 沖電気工業株式会社 電子デバイスおよびその製造方法
JP7642176B1 (ja) 2024-05-21 2025-03-07 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297628A (ja) * 1998-04-09 1999-10-29 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体
JP2005079369A (ja) * 2003-09-01 2005-03-24 Oki Data Corp 半導体複合装置の製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP2005129876A (ja) 2003-10-22 2005-05-19 Sc Technology Kk 化合物半導体材料の積層方法
JP2006120785A (ja) * 2004-10-20 2006-05-11 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2006179802A (ja) * 2004-12-24 2006-07-06 Toshiba Ceramics Co Ltd 化合物半導体
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
KR101636750B1 (ko) * 2007-01-17 2016-07-06 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
JP2010238845A (ja) * 2009-03-31 2010-10-21 Oki Data Corp 半導体装置の製造方法、半導体装置、及び、半導体複合装置

Also Published As

Publication number Publication date
US20100270562A1 (en) 2010-10-28
US8664086B2 (en) 2014-03-04
JP2010258352A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
JP4871973B2 (ja) 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US7741632B2 (en) InGaAIN light-emitting device containing carbon-based substrate and method for making the same
JP5220916B2 (ja) 発光素子及びその製造方法
JP2010056458A (ja) 発光素子の製造方法
KR101149677B1 (ko) 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, ｌｅｄ
JP2010238845A (ja) 半導体装置の製造方法、半導体装置、及び、半導体複合装置
CN102067341A (zh) 发光器件和用于制造发光器件的方法
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
US20090239324A1 (en) Method for manufacturing semiconductor device using separable support body
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
CN107624197A (zh) 通过预图案化台面进行的减轻应变的外延剥离
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
US8395184B2 (en) Semiconductor device based on the cubic silicon carbide single crystal thin film
JP5879964B2 (ja) 複合基板の製造方法および半導体デバイスの製造方法
JP2015126188A (ja) 半導体装置の製造方法、半導体装置、及び半導体複合装置
JP7179121B2 (ja) 半導体素子を選択的にトランスファーする方法
KR20060057855A (ko) ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법
CN102856254A (zh) 半导体制程方法
TW202414515A (zh) 微型led用接合型晶圓的製造方法
JP5022396B2 (ja) 半導体複合装置の製造方法
JP5674692B2 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2017175134A (ja) 半導体素子を選択的にトランスファーする方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

R150 Certificate of patent or registration of utility model

Ref document number: 4871973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350