JP4850786B2

JP4850786B2 - 送受信機

Info

Publication number: JP4850786B2
Application number: JP2007158610A
Authority: JP
Inventors: 聡田中; 央上妻; 功治前田; スンウーチャ; 幸徳赤峰; 大造山脇
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-06-15
Filing date: 2007-06-15
Publication date: 2012-01-11
Anticipated expiration: 2027-06-15
Also published as: JP2008311988A; US20120320957A1; US8275325B2; US8086188B2; US20120064840A1; US8494456B2; US20080311860A1

Description

本発明は携帯電話、無線ＬＡＮ等のＲＦ通信に利用される受信機（レシーバー）と送信機（トランスミッター）とを具備する送受信機（トランシーバー）に関する。本発明は、特に送信用変調器もしくは受信用復調器に供給されるローカル信号へのＲＦ信号による干渉を低減するのに有益な技術に関する。

世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。

これらのモバイルシステムは、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳのセルラーを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックスの広範囲な組み合わせのマルチバンド、マルチモードへの要望が、大きくなっている。尚、ＧＳＭはGlobal System for Mobile Communicationの略であり、ＧＰＲＳはGeneral Packet Radio Serviceの略である。ＥＤＧＥは、Enhanced Data for GSM Evolution; Enhanced Data for GPRSの略である。ＷＣＤＭＡは、Wideband Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellular Systemの略である。ＰＣＳは、Personal Communication Systemの略である。

下記非特許文献１には、一般的なツーステップ送信機が記載されている。この一般的なツーステップ送信機は、ミキサー、π／２位相分割器、加算器を含むクォドラチャー変調器、第１バンドパスフィルタ、ＲＦミキサー、バッファアンプ、第２バンドパスフィルタにより構成され、第２バンドパスフィルタの出力信号はＲＦ電力増幅器に供給される。ツーステップ送信機では、ベースバンド信号Ｉ、Ｑはクォドラチャー変調器の２つのミキサーの一方の入力端子に供給され、中間周波数ローカル信号がπ／２位相分割器の入力端子に供給され、π／２位相分割器のπ／２（９０度）の位相差の２つの出力信号は２つのミキサーの他方の入力端子に供給される。２つのミキサーの２つの出力信号は、加算器の２つの入力端子に供給される。それにより、ベースバンド信号は、中間周波数ローカル信号によって例えば７０ＭＨｚの中間周波数にアップコンバートされる。クォドラチャー変調器の加算器の出力とＲＦミキサーの一方の入力端子との間には中間周波数の高調波を除去するための第１バンドパスフィルタが接続され、ＲＦミキサーの他方の入力端子にはＲＦ（無線周波数）ローカル信号が供給される。ＲＦミキサーのＲＦ出力信号はバッファアンプにより増幅された後、不所望なサイドバンドを除去するための第２バンドパスフィルタに供給される。高レベルのサイドバンドを減衰するためフィルタを使用すると言う解決は非常に単純で低電力であるが、フィルタの実現は困難で物理的に大きなオフチップ寸法を必要とする。更に下記非特許文献１には、より少ない素子で実現されることが可能なダイレクトアップコンバージョンアーキテクチャーも紹介されている。このアーキテクチャーでは、ベースバンド信号は、クォドラチャー変調器のπ／２位相分割器に供給されるＲＦローカル信号によってクォドラチャー変調器の加算器の出力にてダイレクトにＲＦ送信信号に変換される。

下記非特許文献２には、高価な外部部品の省略による高集積の送信機の有力な候補として、ダイレクトアップコンバージョン（ＤＵＣ）アーキテクチャーが紹介されている。ＤＵＣ送信機アーキテクチャーでは、Ｉ、Ｑ送信ベースバンド信号は、ベースバンドフィルターを介してＩ／Ｑ変調器に供給される。Ｉ／Ｑ変調器は、送信ベースバンド信号を無線周波数（ＲＦ）に変換する。この無線周波数では、Ｉ、Ｑ信号が合成され、増幅されている。外部フィルタリングと更なる増幅の後、信号はアンテナから送信される前にデュプレクサに供給される。電力増幅器（ＰＡ）の出力による発振器引き込みを低減するため、ローカル発振器（ＬＯ）はキャリア周波数の２倍の４ＧＨｚに設定されている。２ＧＨｚの正確なクォドラチャーローカル信号を生成するために、ディジタル分周器が使用される。また、下記非特許文献２には、ＤＵＣアーキテクチャーの深刻な欠点はキャリア漏洩であることが記載されている。このキャリア漏洩は、１．８９５〜１．９０５ＧＨｚのＷＣＤＭＡ信号の周波数帯域の内部の略１．９ＧＨｚの妨害信号となっている。このキャリア漏洩は、ＥＶＭ（エラーベクトルマグニチュード）やＡＣＰＲ（隣接チャンネル電力レシオ）が仕様を越える原因となるものである。下記非特許文献２では、キャリア漏洩の抑圧のために、ベースバンドフィルターの２つのオペアンプで６ビット電流源を使用したオフセットキャリブレーションが採用されている。また、下記非特許文献２では、キャリア漏洩の抑圧のために、Ｉ／Ｑ変調器に５ビットバイナリ重み付けの電流源を使用したキャリア漏洩キャリブレーションが採用されている。送信信号が無い状態でのキャリア漏洩電力がオンチップパワー検出器で検出され、この検出器のアナログ出力電圧は自動ディジタルキャリブレーションアルゴリズムを使用することでディジタル信号に変換される。このアルゴリズムは、測定キャリア漏洩が最小となるように、変調器とベースバンドフィルターの校正回路を制御するものである。

一方、下記特許文献１には、ダイレクトコンバージョン方式において、送信周波数とローカル発振器の周波数とが同じ場合に、変調送信信号のローカル発振器への飛び込みによる干渉を防止することが記載されている。そのため、下記特許文献１では、ローカル発振器からのローカル信号をバンドパスフィルタに供給することより所定の高調波（例えば、３次高調波）を取り出す。この高調波を所定の分周比で分周して、送信信号の周波数がローカル発振器の発振周波数の整数倍の関係とならないように設定している。

また、下記特許文献２には、受信系ローカル発振器と送信系ローカル発振器との干渉による受信感度への悪影響を低減するために、受信周波数と受信系ローカル発振器の発振周波数の比Ｃ／Ｄを、送信周波数と送信系ローカル発振器の発振周波数の比Ａ／Ｂと異ならせることが記載されている。

ＡｂｄｅｌｌａｔｉｆＢｅｌｌａｏｕａｒ， "ＲＦＴｒａｎｓｍｉｔｔｅｒＡｒｃｈｉｔｅｃｔｕｒｅｓｆｏｒＩｎｔｅｇｒａｔｅｄＷｉｒｅｌｅｓｓＴｒａｎｓｃｅｉｖｅｒｓ"，ＴｈｅＥｌｅｖｅｎｔｈＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，１９９９，２２−２４Ｎｏｖ．１９９９，ＰＰ．２５−３０．ＧａｂｒｉｅｌＢｒｅｎｎａｅｔａｌ， "Ａ２−ＧＨｚＣａｒｒｉｅｒＬｅａｋａｇｅＣａｌｉｂｒａｔｅｄＤｉｒｅｃｔ−ＣｏｎｖｅｒｓｉｏｎＷＣＤＭＡＴｒａｎｓｍｉｔｔｅｒｉｎ０．１３−μｍＣＭＯＳ"，ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯＬ．３９，ＮＯ．８，ＡＵＧＵＳＴ２００４，ＰＰ．１２５３−１２６２．特開２００３−１５２５５８号公報特開２００３−３２４３６６号公報

前記非特許文献２に記載されているように、通信用ＲＦ半導体集積回路（以下、通信用ＲＦＩＣ）ではトランシーバーの送信信号の周波数帯域内へのキャリア信号の漏洩は可能な限り低く抑圧する必要がある。

本発明者等は、本発明に先立ってＷＣＤＭＡ方式の通信が可能な通信用ＲＦＩＣの開発に従事した。この通信用ＲＦＩＣの送信機には、ダイレクトアップコンバージョンアーキテクチャーの採用が検討された。

図１は、本発明に先立って検討された通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図１において、アナログＩ、Ｑ信号入力端子１５、１６に供給されるアナログベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱは可変利得増幅器９４、９５で増幅され、Ｉ／Ｑ変調器を構成する一対のミキサー１、２の一方の入力端子に供給される。分周比が２に設定された分周器３６のＶＣＯ入力端子９６には、４．０ＧＨｚの周波数の送信用電圧制御発振信号ｆ_Ｔｘ−ＶＣＯが供給される。それにより、分周器３６の２つの出力端子から一対のミキサー１、２の他方の入力端子に、９０度（π／２）位相の異なる２．０ＧＨｚの周波数の送信用ローカル信号ｆ_Ｔｘ−ＬＯが供給される。一対のミキサー１、２のＲＦ出力信号は合成された後、可変利得増幅器８で増幅され、送信機の出力端子１４からＲＦ送信信号が生成される。

図２は、図１に示したダイレクトアップコンバージョンアーキテクチャーの送信機の各部の信号の周波数の関係を示す図である。図２では、２．０ＧＨｚの周波数ｆ_Ｔｘの送信用ローカル信号２２（ｆ_Ｔｘ−ＬＯ）の近傍には、送信機の出力端子１４からのＲＦ送信信号２３の周波数信号成分が分布している。また図２では、４．０ＧＨｚの周波数２ｆ_Ｔｘの送信用電圧制御発振信号３７（ｆ_Ｔｘ−ＶＣＯ）の近傍には、送信機の出力端子１４からのＲＦ送信信号２３の２次高調波３８の周波数信号成分が分布している。ＲＦ送信信号２３の２次高調波３８による分周器３６の入力端子９６の送信用電圧制御発振信号３７（ｆ_Ｔｘ−ＶＣＯ）への干渉により、インジェクションロック現象が発生すると言う問題が本発明者等の検討により明らかとされた。このインジェクションロック現象により、分周器３６の入力端子９６の送信用電圧制御発振信号３７に対して送信機の出力端子１４からのＲＦ送信信号２３の２次高調波３８が干渉信号となり、送信用ローカル信号の位相精度が低下する。

従って、この干渉を低減するために、図１に示すように通信用ＲＦＩＣのチップには送信用電圧制御発振器を形成しないことも、本発明者等により検討された。実際に、前記非特許文献２に記載されたＤＵＣアーキテクチャーのオンチップの内部に４ＧＨｚの周波数の送信ローカル信号を生成する発振器が存在するとは記載されていない。しかし、通信用ＲＦＩＣのチップ内部に送信用電圧制御発振器を形成しないことは、通信用ＲＦＩＣの実用的価値を著しく低下させるものである。

また、前記特許文献１に記載されたように、送信用ローカル発振器からのバンドパスフィルタにより所定の高調波（例えば、３次高調波）を取り出す方法もある。しかし、送信用ローカル発振器からの基本波成分は破棄されてしまうので、Ｓ／Ｎ比が劣化して、ＥＶＭ（エラーベクトルマグニチュード）が増大する問題が本発明者等の検討により明らかとされた。

更に、前記特許文献２に記載された方式は、受信系ローカル発振器と送信系ローカル発振器との干渉を低減することはできるが、ダイレクトアップコンバージョンアーキテクチャーの送信機でのインジェクションロック現象の問題を解決できないと言う問題が本発明者等の検討により明らかとされた。

図３は、本発明に先立って検討された通信用ＲＦＩＣの他の方式によるダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図３の通信用ＲＦＩＣのチップ内部では、送信用ローカル信号の生成のために送信用電圧制御発振器４とＲＦフェーズロックドループ回路５とが使用されている。またこのチップ内部では、送信用ローカル信号の位相精度の低下を軽減するために、ポリフェーズフィルタ（ＰＰＦ）２１が使用されている。すなわち、ポリフェーズフィルタ２１は複数の抵抗Ｒ１…Ｒ８と複数の容量Ｃ１…Ｃ８とで構成されることにより、ポリフェーズフィルタ２１から生成される送信用ローカル信号の位相の精度を向上することができる。送信用電圧制御発振器４からの逆位相の送信用発振信号φＴｘ−ＶＣＯ、／φＴｘ−ＶＣＯがポリフェーズフィルタ２１に供給され、一対のミキサー１、２に供給される一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは正確な９０度（π／２）の位相差を有するものとなる。同様にして、一対のミキサー１、２に供給される一対の逆相送信用ローカル信号／φＩＴｘ−ＬＯ、／φＱＴｘ−ＬＯも正確な９０度（π／２）の位相差を有するものとなる。

図４は、図３に示したダイレクトアップコンバージョンアーキテクチャーの送信機の各部の信号の周波数の関係を示す図である。すなわち、図３の通信用ＲＦＩＣでは、図４に示すように周波数ｆ_Ｔｘ−ＶＣＯの送信用電圧制御発振器４の送信用電圧制御発振信号２２の近傍には、送信機の出力端子１４からのＲＦ送信信号２３の周波数信号成分が分布している。その結果、図３の通信用ＲＦＩＣでは、ＲＦ送信信号２３から送信用電圧制御発振信号２２への干渉によってインジェクションロック現象が発生してしまう。

図５は、図３の通信用ＲＦＩＣでインジェクションロック現象が発生するメカニズムを説明する図である。図５に示すように、送信機の出力端子１４からのＲＦ送信信号２３を生成する可変利得増幅器８と送信用電圧制御発振信号２２を生成する送信用電圧制御発振器４とは、共通の電源２４から電源電圧Ｖｄｄが供給されることが多い。電源２４から電源ライン２５を介して送信用電圧制御発振器４に電源電圧Ｖｄｄが供給され、更に電源ライン２８を介して可変利得増幅器８に電源電圧Ｖｄｄが供給される。一方、送信用電圧制御発振器４には、ＲＦフェーズロックドループ回路５から発振周波数制御信号Ｖｃが供給されている。しかし、電源ライン２８を介しての可変利得増幅器８から送信用電圧制御発振器４への擾乱によって、ＲＦ送信信号２３から送信用電圧制御発振信号２２への干渉が生じて、インジェクションロック現象が発生してしまう。

図６は、図３の通信用ＲＦＩＣで発生するインジェクションロック現象の特性を説明する図である。図６に示すように、送信用電圧制御発振器４の発振周波数ｆ０より低い周波数ではラインＬ１よりも高いレベルの干渉信号によりインジェクションロック現象が発生する。また、送信用電圧制御発振器４の発振周波数ｆ０より高い周波数ではラインＬ２よりも高いレベルの干渉信号によりインジェクションロック現象が発生する。すなわち、ラインＬ１とラインＬ２の信号レベルよりも高い干渉信号レベルの領域３０と送信機の出力端子１４からのＲＦ送信信号２３の分布とのオーバーラップ部分で、インジェクションロック現象が発生する。また、ＲＦ送信信号２３が送信用電圧制御発振器４の発振周波数ｆ０に近い周波数である時に、低レベルの干渉信号によりインジェクションロック現象が発生する。インジェクションロック現象が発生すると、送信用電圧制御発振器４の送信用電圧制御発振信号２２の発振周波数は発振周波数制御信号Ｖｃにより決定されずにＲＦ送信信号２３の周波数にロックされてしまう。

図７は、図３の通信用ＲＦＩＣでインジェクションロック現象が発生するメカニズムをより詳細に説明する図である。図７に示すように、送信用電圧制御発振器４へ供給される発振周波数制御信号Ｖｃを生成するＲＦフェーズロックドループ回路５は分周器３１、位相比較器３２、チャージポンプ回路３３、ローパスフィルタ３４で構成されている。分周器３１の入力は送信用電圧制御発振器４の送信用電圧制御発振信号２２により駆動され、分周器３１の出力は位相比較器３２の一方の入力端子に供給され、位相比較器３２の他方の入力端子には基準周波数ｆ_ＲＥＦが供給される。位相比較器３２の出力はチャージポンプ回路３３の入力端子に供給され、チャージポンプ回路３３の出力はローパスフィルタ３４の入力端子に供給される。ローパスフィルタ３４の出力から、送信用電圧制御発振器４へ供給される発振周波数制御信号Ｖｃが生成される。

図８は、図３の通信用ＲＦＩＣで発生するインジェクションロック現象の特性をより詳細に説明する図である。図８に示すように、図７のＲＦフェーズロックドループ回路５は分周器３１の分周比と基準周波数ｆ_ＲＥＦとで決定されるＰＬＬロック周波数ｆ０の中心近傍３５で干渉に対して強くなる。しかし、ＰＬＬロック周波数ｆ０の中心近傍３５より低い低周波数領域３６と高い高周波数領域３７では、図７のＲＦフェーズロックドループ回路５は干渉に対して弱くなる。

図９は、図３の通信用ＲＦＩＣでＰＬＬロック周波数ｆ０の付近の周波数領域への擾乱による影響を示す図である。ＲＦフェーズロックドループ回路５のカットオフ周波数は３０ＫＨｚに設定され、送信機の出力端子１４からのＲＦ送信信号２３による擾乱は−４０ｄＢｍに設定されている。図９に示すように、ＲＦフェーズロックドループ回路５のカットオフ周波数３０ＫＨｚと略等しいオフセット周波数ｆ＿ｏｆｓで最も大きな位相誤差ＰＥ［ｄｅｇ］の干渉の影響を受けることが理解できる。

本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。従って、本発明の目的とするところは、送信用電圧制御発振器から生成され送信用変調器に供給される送信用ローカル信号への送信機からのＲＦ送信信号による干渉を低減することにある。また、本発明の他の目的とするところは、受信用電圧制御発振器から生成され受信用復調器に供給される受信用ローカル信号への受信機のＲＦ受信信号による干渉を低減することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、本発明の１つの代表的な送受信機の送信機は、送信用変調器（１、２）、送信用電圧制御発振器（４）、送信用分周器（３）を含む。分周比が非整数に設定された送信用分周器に送信用電圧制御発振器からの送信用発振出力信号が供給されることにより、９０度と所定のオフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号が送信用分周器から生成されて送信用変調器に供給される。送信機は、アナログ換算で略９０度の位相差を持った一対のクォドラチャー・送信信号（Ｉ、Ｑ）をアナログ換算で９０度と所定のオフセット角度を有する位相差を持った一対の非クォドラチャー・変換送信信号（Ｉ´、Ｑ´）に変換する変換ユニット（１１）を含む（図１０、図１１参照）。

また、本発明の他の１つの代表的な送受信機の受信機は、ローノイズアンプ（８５）、受信用復調器（８６Ｉ、８６Ｑ）、受信用電圧制御発振器（４）、受信用分周器（３）を含む。分周比が非整数に設定された受信用分周器に受信用電圧制御発振器からの受信用発振出力信号が供給されることにより、９０度と所定のオフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号が受信用分周器から生成されて受信用変調器に供給される。受信用変調器の出力からの受信アナログ信号として９０度と所定のオフセット角度を有する位相差を持った一対の非クォドラチャー・受信信号（Ｉ´、Ｑ´）は変換ユニット（９０）により、アナログ換算で略９０度の位相差を持つ一対のクォドラチャー・変換受信信号（Ｉ、Ｑ）に変換される（図２４、図２６参照）。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本発明によれば、送信用電圧制御発振器から生成され送信用変調器に供給される送信用ローカル信号への送信機からのＲＦ送信信号による干渉を低減することができる。また、本発明によれば、受信用電圧制御発振器から生成され受信用復調器に供給される受信用ローカル信号への受信機のＲＦ受信信号による干渉を低減することができる。

《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態に係る本発明の代表的な送受信機は、受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器を含む受信機と、送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する。

前記送信機は、送信ディジタル信号（Ｉ、Ｑ）を前記送信アナログ信号（Ｉ´、Ｑ´）に変換するディジタル／アナログ変換器（９、１０）を更に含む。前記送信機は、送信用電圧制御発振器（４）と、前記送信用電圧制御発振器から生成される送信用発振出力信号（φ０）を分周することによって前記送信用変調器に供給される第１送信用ローカル信号（φＩＴｘ−ＬＯ）と第２送信用ローカル信号（φＱＴｘ−ＬＯ）とを生成する送信用分周器（３）とを更に含む。前記送信用分周器の分周比は、１よりも大きな非整数に設定されている。前記非整数に設定された前記分周比を有する前記送信用分周器は、そのロジック動作によって位相の異なる前記第１送信用ローカル信号と前記第２送信用ローカル信号とを生成するロジック分周器によって構成されている（図１２参照）。

前記送信用分周器から生成される前記第１送信用ローカル信号と前記第２送信用ローカル信号とは、９０度と所定のローカル・オフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号である。前記送信ディジタル信号は、アナログ換算で略９０度の位相差を持った一対のクォドラチャー・送信信号である。

前記送信機は、前記一対のクォドラチャー・送信信号をアナログ換算で９０度と所定の送信信号・オフセット角度を有する位相差を持った一対の非クォドラチャー・変換送信信号に変換する変換ユニット（１１）を更に含む。

前記送信機の前記送信用変調器では、前記変換ユニットからの前記一対の非クォドラチャー・変換送信信号と前記送信用分周器からの前記一対の非クォドラチャー・ローカル信号とのミキシングとが行われる。

前記送信機の前記送信用変調器の出力から、前記ミキシングの結果によるクォドラチャー変調による前記ＲＦ送信信号が形成される（図１０、図１１参照）。

前記実施の形態によれば、送信用分周器の分周比が非整数に設定されているので、ＲＦ送信信号の高調波による送信用分周器からの送信用ローカル信号への干渉が低減されることができる。前記非整数に設定された前記分周比を有する前記送信用分周器は、そのロジック動作によって位相の異なる前記第１送信用ローカル信号と前記第２送信用ローカル信号とを生成するロジック分周器により構成されている。その結果、前記第１送信用ローカル信号と前記第２送信用ローカル信号との振幅は電源電圧と接地電圧との間のフル振幅となり、前記特許文献１に記載されたようなＳ／Ｎ比の劣化、ＥＶＭ（エラーベクトルマグニチュード）の増大の問題を回避することができる。

好適な実施の形態として、前記送信用変調器は、第１ミキサー（１）と第２ミキサー（２）と加算器（８ａ）とを含む。前記送信用電圧制御発振器から生成される前記送信用発振出力信号が前記送信用分周器に供給されることにより、前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１送信用ローカル信号と前記第２送信用ローカル信号とが前記送信用分周器から生成される。前記一対の非クォドラチャー・変換送信信号として前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される第１送信アナログ信号と第２送信アナログ信号とのアナログ信号位相差は９０度と所定のアナログオフセット角度を有している。前記送信用変調器の前記第１ミキサーの出力と前記第２ミキサーの出力とに接続された前記加算器の出力から前記ＲＦ送信信号が形成される。

より好適な実施の形態として、前記送信ディジタル信号は第１送信ディジタル信号と第２送信ディジタル信号とを含む。前記変換ユニットの第１入力端子と第２入力端子とに前記第１送信ディジタル信号と前記第２送信ディジタル信号とがそれぞれ供給される。前記ディジタル／アナログ変換器は、前記変換ユニットの第１出力端子の第１送信ディジタル変換信号が供給される第１ディジタル／アナログ変換器と、前記変換ユニットの第２出力端子の第２送信ディジタル変換信号が供給される第２ディジタル／アナログ変換器とを含む。前記変換ユニットの前記第１出力端子の前記第１送信ディジタル変換信号と前記第２出力端子の前記第２送信ディジタル変換信号とはアナログ換算で９０度と前記所定の送信信号・オフセット角度を持つように設定されている（図１０参照）。

前記より好適な実施の形態によれば、前記変換ユニットによるディジタル信号処理により前記所定の送信信号・オフセット角度が設定されることができる。

他のより好適な実施の形態として、前記送信ディジタル信号は第１送信ディジタル信号と第２送信ディジタル信号とを含む。前記ディジタル／アナログ変換器は、前記第１送信ディジタル信号が供給される第１ディジタル／アナログ変換器と、前記第２送信ディジタル信号が供給される第２ディジタル／アナログ変換器とを含む。前記変換ユニットの第１入力端子と第２入力端子とに前記第１ディジタル／アナログ変換器からの前記第１送信アナログ信号と前記第２ディジタル／アナログ変換器からの前記第２送信アナログ信号とがそれぞれ供給される。前記変換ユニットの第１出力端子と第２出力端子とから、前記送信用変調器の前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１送信アナログ信号と前記第２送信アナログ信号とが生成される。前記変換ユニットの前記第１出力端子の前記第１送信アナログ信号と前記第２出力端子の前記第２送信アナログ信号とは９０度と前記所定の送信信号・オフセット角度を持つように設定されている（図１１参照）。

前記他のより好適な実施の形態によれば、前記変換ユニットによるアナログ信号処理により前記所定の送信信号・オフセット角度が設定されることができる。

具体的な実施の形態として、前記送信用電圧制御発振器から生成される前記送信用発振出力信号の発振周波数は、その閉ループに前記送信用電圧制御発振器と発振分周器と位相比較器とローパスフィルタとを含むフェーズロックループによって制御される。

他の具体的な実施の形態として、前記所定のローカル・オフセット角度と前記所定の送信信号・オフセット角度との和は実質的にゼロである。

更に他の具体的な実施の形態として、前記送信用変調器と前記送信用電圧制御発振器と前記送信用分周器とは、ダイレクトアップコンバージョン送信機アーキテクチャーと低ＩＦアップコンバージョン送信機アーキテクチャーとのいずれか一方の送信機を構成するものである。

また更に他の具体的な実施の形態として、前記送信機は略１．７ＧＨｚから略２．０ＧＨｚの周波数に設定されたＷＣＤＭＡ方式の前記ＲＦ送信信号を送信するものである。

最も具体的な実施の形態として、前記受信機の前記受信用復調器と、前記送信機の前記送信用変調器と前記ディジタル／アナログ変換器と前記送信用電圧制御発振器と前記送信用分周器と前記変換ユニットとが、半導体チップに構成されている。

他の最も具体的な実施の形態として、前記送信用分周器の前記非整数の前記分周比は奇数と偶数との比または異なる奇数の比より設定されている。
〔２〕本発明の別の観点の代表的な実施の形態に係る本発明の代表的な送受信機は、受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器（１、２）を含む受信機と、送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する。

前記受信機は、前記ＲＦ受信信号を増幅するローノイズアンプ（８５）と、受信用電圧制御発振器（４）とを更に含む。前記受信機は、前記受信用電圧制御発振器から生成される受信用発振出力信号を分周することによって前記受信用復調器に供給される第１受信用ローカル信号（φＩＲｘ−ＬＯ）と第２受信用ローカル信号（φＱＲｘ−ＬＯ）とを生成する受信用分周器（３）を更に含む。前記受信機は、前記受信用復調器の出力から生成される受信アナログ信号を受信ディジタル信号に変換するアナログ／ディジタル変換器（８９Ｉ、８９Ｑ）を更に含む。

前記受信用分周器の分周比は、１よりも大きな非整数に設定されている。前記非整数に設定された前記分周比を有する前記受信用分周器は、そのロジック動作によって位相の異なる前記第１受信用ローカル信号と前記第２受信用ローカル信号とを生成するロジック分周器によって構成されている。

前記受信用分周器から生成される前記第１受信用ローカル信号と前記第２受信用ローカル信号とは９０度と所定のローカル・オフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号である。

前記受信機の前記受信用復調器では、前記ローノイズアンプからのＲＦ受信増幅信号と前記受信用分周器からの前記一対の非クォドラチャー・ローカル信号とのミキシングとが行われる。

前記受信機の前記受信用復調器の出力から、前記ミキシングの結果による非クォドラチャー復調による前記受信アナログ信号が形成される。

前記受信アナログ信号は９０度と所定の受信信号・オフセット角度を有する位相差を持った一対の非クォドラチャー・受信信号である。

前記受信機は、前記一対の非クォドラチャー・受信信号をアナログ換算で略９０度の位相差を持つ一対のクォドラチャー・変換受信信号に変換する変換ユニットを更に含む（図２４、図２６参照）。

前記実施の形態によれば、受信用分周器の分周比が非整数に設定されているので、ＲＦ受信信号の高調波による受信用分周器からの受信用ローカル信号への干渉が低減されることができる。前記非整数に設定された前記分周比を有する前記受信用分周器は、そのロジック動作によって位相の異なる前記第１受信用ローカル信号と前記第２受信用ローカル信号とを生成するロジック分周器により構成されている。その結果、前記第１受信用ローカル信号と前記第２受信用ローカル信号との振幅は電源電圧と接地電圧との間のフル振幅となり、前記特許文献１に記載されたようなＳ／Ｎ比の劣化、ＥＶＭ（エラーベクトルマグニチュード）の増大の問題を回避することができる。また、前記変換ユニットによるディジタル信号処理によってアナログ換算の前記アナログ信号位相差が生成されることができる。

好適な実施の形態として、前記受信用復調器は、第１ミキサーと第２ミキサーとを含む。前記受信用電圧制御発振器から生成される前記受信用発振出力信号が前記受信用分周器に供給されることにより、前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１受信用ローカル信号と前記第２受信用ローカル信号とが前記受信用分周器から生成される。前記ローノイズアンプからの前記ＲＦ受信増幅信号が供給される前記送信用変調器の前記第１ミキサーの出力と前記第２ミキサーの出力とから前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号が形成される。

より好適な実施の形態として、前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号は第１受信アナログ信号と第２受信アナログ信号とを含む。前記アナログ／ディジタル変換器は、前記第１受信アナログ信号が供給される第１アナログ／ディジタル変換器と、前記第２受信アナログ信号が供給される第２アナログ／ディジタル変換器とを含む。前記変換ユニットの第１入力端子と第２入力端子とに前記第１アナログ／ディジタル変換器の出力からの第１受信ディジタル信号と前記第２アナログ／ディジタル変換器の出力からの第２受信ディジタル信号とが供給される。前記アナログ／ディジタル変換器からの前記第１受信ディジタル信号と前記第２受信ディジタル信号とはアナログ換算で９０度と前記所定の受信信号・オフセット角度と略等しいオフセット角度を有している。前記変換ユニットの第１出力端子と第２出力端子とからそれぞれ生成される第１変換受信ディジタル信号と第２変換受信ディジタル信号とがアナログ換算で略９０度の位相差を持つように設定されている（図２４参照）。

前記より好適な実施の形態によれば、前記変換ユニットによるディジタル信号処理により前記略９０度の位相差が設定されることができる。

他のより好適な実施の形態として、前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号は第１受信アナログ信号と第２受信アナログ信号とを含む。前記変換ユニットの第１入力端子と第２入力端子とに前記第１受信アナログ信号と前記第２受信アナログ信号とが供給される。前記アナログ／ディジタル変換器は、前記変換ユニットの第１出力端子からの第１変換受信アナログ信号が供給される第１アナログ／ディジタル変換器と、前記変換ユニットの第２出力端子からの第２変換受信アナログ信号が供給される第２アナログ／ディジタル変換器とを含む。前記変換ユニットの前記第１出力端子と前記第２出力端子とからそれぞれ生成される前記第１変換受信アナログ信号と前記第２変換受信アナログ信号とが略９０度の位相差を持つように設定される。前記第１アナログ／ディジタル変換器から生成される第１変換受信ディジタル信号と前記第２アナログ／ディジタル変換器から生成される第２変換受信ディジタル信号とがアナログ換算で略９０度の位相差を持つように設定されている（図２６参照）。

前記他のより好適な実施の形態によれば、前記変換ユニットによるアナログ信号処理により前記略９０度の位相差が設定されることができる。

具体的な実施の形態として、前記受信用電圧制御発振器から生成される前記受信用発振出力信号の発振周波数は、その閉ループに前記受信用電圧制御発振器と発振分周器と位相比較器とローパスフィルタとを含むフェーズロックループによって制御される。

他の具体的な実施の形態として、前記受信用復調器と前記受信用電圧制御発振器と前記受信用分周器とは、ダイレクトダウンコンバージョン受信機アーキテクチャーと低ＩＦダウンコンバージョン受信機アーキテクチャーとディジタルＩＦダウンコンバージョン受信機アーキテクチャーとのいずれか一方の受信機を構成するものである。

更に他の具体的な実施の形態として、前記受信機は略１．８ＧＨｚから略２．１７ＧＨｚの周波数に設定されたＷＣＤＭＡ方式のＲＦ受信信号を受信するものである。

また更に他の具体的な実施の形態として、前記受信機の前記受信用復調器と前記ローノイズアンプと前記受信用電圧制御発振器と前記送信用分周器と前記アナログ／ディジタル変換器と前記変換ユニットと、前記送信機の前記送信用変調器とが、半導体チップに構成されている。

最も具体的な実施の形態として、前記受信用分周器の前記非整数の前記分周比は奇数と偶数との比または異なる奇数の比により設定されている。

《実施の形態の説明》
次に、実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

≪通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機≫
図１０は、本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。この通信用ＲＦＩＣは、受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器を含む受信機と、送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する。また、この通信用ＲＦＩＣは、ディジタル位相変換ユニット１１、Ｄ／Ａ変換器９、１０、送信用のＩ／Ｑ変調器の一対のミキサー１、２、ロジック分周器３、送信用電圧制御発振器４、送信用ＲＦ・ＰＬＬ回路５を半導体チップに含んでいる。図１０において、送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２と送信用電圧制御発振器４との間に接続されたロジック分周器３の分周比は、従来のような整数（例えば、分周比２）に設定されるのではなく、例えば３／２＝１．５のような非整数（少数を含む分数）に設定されている。

従って、送信用電圧制御発振器４の発振出力信号の２．５５〜３．０ＧＨｚの発振周波数は、一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯの１．７〜２．０ＧＨｚの送信用ローカル信号周波数に変換される。送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２、加算器８ａ、可変増幅器８ｂ、バンドパスフィルタ１２、ＲＦ電力増幅器１３により生成され送信機の送信出力端子１４から得られるＲＦ送信質力信号のＲＦ送信周波数も１．７〜２．０ＧＨｚの周波数となる。ＲＦ送信周波数の２次高調波の周波数は３．４〜４．０ＧＨｚとなり、ＲＦ送信周波数の３次高調波の周波数５．１〜６．０ＧＨｚとなる。このように高い周波数を有する２次高調波と３次高調波の信号は、インジェクションロック現象の原因となることはない。

また、３／２＝１．５のような非整数（分数）に設定された分周比を有するロジック分周器３は、そのロジック動作によって位相の異なる一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯを生成する。ロジック動作による１．５分周の最も簡単な実現方法は、一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯを、０．５期間にハイレベル、１．０期間にローレベルとなるデューティー比を３３．３３％に設定して、位相差を１２０度（２π／３）に設定することである（分周器３の右の波形図参照）。一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯの振幅は電源電圧と接地電圧との間のフル振幅となり、前記特許文献１に記載されたようなＳ／Ｎ比の劣化、ＥＶＭ（エラーベクトルマグニチュード）の増大の問題を回避することができる。

ロジック分周器３の１よりも大きな非整数に設定された分周比をＮとすると、第１送信用ローカル信号φＩＴｘ−ＬＯと第２送信用ローカル信号φＱＴｘ−ＬＯとのローカル信号位相差は、π／Ｎとなる。図１０の送信機の例のようにＮ＝１．５の場合では、ローカル信号位相差は１８０°／１．５＝１２０°となる。クォドラチャー変調では、一般的には第１送信用ローカル信号と第２送信用ローカル信号とは９０度のローカル信号位相差を有するが、この第１送信用ローカル信号φＩＴｘ−ＬＯと第２送信用ローカル信号φＱＴｘ−ＬＯとのローカル信号位相差は、９０度と＋３０度のローカルオフセット角度を有する１２０°となる。

その結果、分周比Ｎが非整数１．５に設定されたロジック分周器３から送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２の他方の入力端子に供給される一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは、従来のように９０度（π／２）の位相差を有するのではなく、１２０度（２π／３）の位相差を有するものとなる。このように１２０度（２π／３）の位相差を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは、ロジック分周器３、送信用電圧制御発振器４、ＲＦフェーズロックドループ回路５により形成される。ＲＦフェーズロックドループ回路５の制御により、送信用電圧制御発振器４は、例えば２．５５〜３．０ＧＨｚの安定な周波数で発振する。送信用電圧制御発振器４よりの発振出力信号φ０に応答して、分周器３は分周比が３／２（＝１．５）の分周動作を実行する。従って、送信用電圧制御発振器４よりの発振出力信号φ０の周期の略１．５倍の周期を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）が分周器３の出力から生成される。分周器３の右の波形図に示すように、一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）は、１２０度（２π／３）の位相差を有するものとなる。また、図１０の下の図に示すように、Ｉ軸上の送信用ローカル信号φＩＴｘ−ＬＯとＱ軸と＋３０度の角度を持つ送信用ローカル信号φＱＴｘ−ＬＯ（１８）とは、１２０度（２π／３）の位相差を有するものとなる。

一方、送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２で正確なクォドラチャー変調を行うために、一対のミキサー１、２の一方の入力端子に供給されるアナログベースバンド送信信号Ｉ´、Ｑ´も従来のように９０度（π／２）の位相差を有するのではなく、６０度（π／３）の位相差を有するものとなる。図１０の下の図に示すように、Ｉ軸上のアナログベースバンド送信信号Ｉ´とＱ軸と−３０度の角度を持つアナログベースバンド送信信号Ｑ´とは、６０度（π／３）の位相差を有するものとなる。すなわち、第１ミキサー１と第２ミキサー２とにそれぞれ供給される第１送信アナログ信号Ｉ´と第２送信アナログ信号Ｑ´とのアナログ信号位相差は、９０度と−３０度のアナログオフセット角度を有する。また、＋３０度のローカルオフセット角度と−３０度のアナログオフセット角度との和は、ゼロとなる。

その結果、一方のミキサー１でのＩ軸上のアナログベースバンド送信信号Ｉ´とＩ軸上の送信用ローカル信号φＩＴｘ−ＬＯとのアナログ乗算によって、Ｉ軸上のアナログ乗算信号Ｉ´・φＩＴｘ−ＬＯが形成される。また、他方のミキサー２でのＱ軸と−３０度の角度を持つアナログベースバンド送信信号Ｑ´とＱ軸と＋３０度の角度を持つ送信用ローカル信号φＱＴｘ−ＬＯとのアナログ乗算によって、Ｑ軸上のアナログ乗算信号Ｑ´・φＱＴｘ−ＬＯが形成される。従って、一方のミキサー１からのＩ軸上のアナログ乗算信号Ｉ´・φＩＴｘ−ＬＯと他方のミキサー２からのＱ軸上のアナログ乗算信号Ｑ´・φＱＴｘ−ＬＯとは正確な９０度（π／２）の位相差を有するものとなり、正確なクォドラチャー変調を行うことができる。

送信用電圧制御発振器４が２．５５〜３．０ＧＨｚの安定な周波数で発振する一方、分周器３が分周比３／２（＝１．５）の分周動作を実行することにより、一対のミキサー１、２の出力の加算器８ａで合成されるＲＦ送信信号ＲＦ＿ＴｘのＲＦ周波数は１．７〜２．０ＧＨｚとなる。加算器８ａで合成されたＲＦ送信信号は可変利得増幅器８ｂで増幅された後、バンドパスフィルタ１２を介して、ＲＦＩＣのチップ外部のＲＦ電力増幅器１３により増幅される。かくして、ダイレクトアップコンバージョンアーキテクチャーの送信機の出力端子１４から送信アンテナへ、ＲＦ送信出力信号が供給される。尚、バンドパスフィルタ１２は、分周器３が分周比３／２（＝１．５）の分周動作による波形歪を抑圧するような伝達特性を持つことが推奨される。

また、送信機の出力端子１４からのＲＦ送信出力信号の周波数は、送信用電圧制御発振器４の発振周波数の非整数倍に設定されている。その結果、送信用電圧制御発振器４の発振周波数が送信機の出力端子１４のＲＦ送信出力信号の基本波成分や２次、３次の高調波成分によりロックされると言うインジェクションロック現象の発生を回避することができる。

また、図１０の送信機でも送信用電圧制御発振器４の発振周波数ｆ０は、図７に示すように分周器３１、位相比較器３２、チャージポンプ回路３３、ローパスフィルタ３４により構成されたＲＦフェーズロックループ５により制御される。図１０の送信機を採用することにより、図８に示すように、ＰＬＬロック周波数ｆ０の中心近傍３５だけではなく、ＰＬＬロック周波数ｆ０の中心近傍３５より低い低周波数領域３６と高い高周波数領域３７とでインジェクションロック現象の発生を回避することができる。尚、図７のＲＦフェーズロックループ５で位相比較器３２の他方の入力端子に供給されるシステム基準発振器の基準周波数ｆ_ＲＥＦが２６．０ＭＨｚに設定され、分周器３１の分周比Ｍを１０．１９６に設定すると、送信用電圧制御発振器４の発振周波数ｆ０は２．５５ＭＨｚとすることができる。また、分周器３１の分周比Ｍを８．６６７に設定すると、送信用電圧制御発振器４の発振周波数ｆ０は３．００ＭＨｚとすることができる。分周比Ｍが整数と伴に少数を含む分周器３１をΔΣ変調器で構成することで、図７のＲＦフェーズロックループ５はΔΣフラクショナルＰＬＬ回路となる。尚、システム基準発振器は水晶振動子を含むと伴にベースバンド信号処理ユニットからＡＦＣ（自動周波数制御信号）が供給されることにより、安定で正確な２６．０ＭＨｚの基準周波数ｆ_ＲＥＦを生成するものである。

≪ディジタル位相変換ユニット≫
図１０の送信機では、アナログベースバンド送信信号Ｉ´とアナログベースバンド送信信号Ｑ´との間の６０度（π／３）のアナログ位相差は、実効的にはディジタル位相変換ユニット１１で生成されるものである。図示されていないディジタルベースバンド信号処理ＬＳＩ等のディジタルベースバンド信号処理ユニットからのディジタルベースバンド送信信号Ｉとディジタルベースバンド送信信号Ｑとは、ディジタル位相変換ユニット１１の入力端子１５ｂ、１６ｂに供給される。この２つのディジタルベースバンド送信信号Ｉ、Ｑは、アナログ換算で９０度（π／４）の位相差を持つようなディジタル値を持っている。ディジタル位相変換ユニット１１はディジタルベースバンド送信信号Ｉ、Ｑに応答して、アナログ換算で６０度（π／３）の位相差を持つような２つの位相変換ディジタルベースバンド送信信号を生成する。この２つの位相変換ディジタルベースバンド送信信号はＤ／Ａ変換器９、１０によりアナログ信号に変換されることにより、６０度（π／３）の位相差を持つアナログベースバンド送信信号Ｉ´、Ｑ´が生成されることができる。

≪アナログ位相変換ユニットを含む送信機≫
図１１は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１１において、アナログ換算で９０度（π／４）の位相差を持つディジタルベースバンド送信信号Ｉ（ｔ）、Ｑ（ｔ）は、ディジタルアナログ変換器９、１０の入力端子１５ｂ、１６ｂに供給される。従って、ディジタルアナログ変換器９、１０の出力からのアナログベースバンド送信信号は、アナログ位相変換ユニット１１の入力端子１５、１６に供給される。アナログ位相変換ユニット１１は供給されるアナログベースバンド送信信号Ｉ（ｔ）、Ｑ（ｔ）と下記のマトリックスとの行列演算を実行して、出力端子１９、２０には２つの位相変換アナログベースバンド送信信号Ｉ´（ｔ）、Ｑ´（ｔ）が生成される。

送信用のＩ／Ｑ変調器を構成する一方のミキサー１では一方の位相変換アナログベースバンド送信信号Ｉ´（ｔ）＝Ｉ（ｔ）＋ｔａｎ（π／６）・Ｑ（ｔ）と一方の送信用ローカル信号φＩＴｘ−ＬＯ＝ｃｏｓ（ωｔ）とのアナログ乗算が行われる。他方のミキサー２では他方の位相変換アナログベースバンド送信信号Ｑ´（ｔ）＝Ｑ（ｔ）／ｃｏｓ（π／６）と他方の送信用ローカル信号φＱＴｘ−ＬＯ＝ｓｉｎ（ωｔ−（π／６））とのアナログ乗算が行われる。送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは１２０度（２π／３）の位相差を持ち、一方の位相変換アナログベースバンド送信信号Ｉ´（ｔ）、Ｑ´（ｔ）は６０度（π／３）の位相差を持つ。その結果、ミキサー１、２の出力に接続された加算器８ａから正確なクォドラチャー変調出力信号Ｓ_ＯＵＴが得られることができる。

≪ロジック分周器≫
図１２は、図１０に示した本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機に含まれた分周比が非整数（分数）のロジック分周器３の構成を示す図である。入力端子４８には、送信用電圧制御発振器４よりの発振出力信号φ０であるクロック信号ＣＬＫが供給される。入力端子４８のクロック信号は直接に１ビットカウンターで構成された２分周器４２のトリガー入力端子に供給され、インバータ４３を介して１ビットカウンターで構成された２分周器４１のトリガー入力端子に供給される。２分周器４１、４２はトリガー入力端子に供給されるポジティブエッジに応答することなくネガティブエッジにのみ応答して出力状態を反転して、分周比２の分周動作を実行する。２分周器４１、４２の出力からは位相差が１２０度（２π／３）の出力信号ａ、ｂが形成され、２つのインバータにより反転信号ａＢ、ｂＢが形成される。出力信号ａ、ｂと反転信号ａＢ、ｂＢとは４個のアンド回路ＡＮＤ１〜ＡＮＤ４に供給され、４個のアンド回路ＡＮＤ１〜ＡＮＤ４の出力から論理信号ａ＊ｂＢ、ａＢ＊ｂＢ、ａＢ＊ｂ、ａ＊ｂが生成される。この４個の論理信号はマルチプレクサ４５と選択ロジック４６とに供給され、選択ロジック４６からマルチプレクサ４５に供給される４ビットの選択信号が形成される。すなわち、選択ロジック４６はステートマシンであり、論理信号ａ＊ｂＢ、ａＢ＊ｂＢ、ａＢ＊ｂ、ａ＊ｂの複雑な論理レベルの組み合わせの推移に従って、マルチプレクサ４５に選択すべき入力信号を選択するものである。

図１３は、図１２に示したロジック分周器３の内部の波形を示す図である。すなわち、ロジック分周器３の出力端子４７ａ、４７ｂから、１２０度（２π／３）の位相差を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）が生成される。

図１４は、図１０に示した本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機に含まれた分周比が非整数（分数）のロジック分周器３の他の構成を示す図である。図１４の入力端子４８には、送信用電圧制御発振器４よりの発振出力信号φ０の周波数の２倍の周波数の信号であるクロック信号ＣＬＫが供給される。図１４のロジック分周器３は、６個の遅延型フリップフロップ（ＦＦ）５９、６０、６１、６２、６３、６４がループ接続されたカウンタを含んでいる。６個の遅延型ＦＦ５９、６０、６１、６２、６３、６４のそれぞれはサンプリング入力端子Ｓに供給された入力信号をトリガー入力端子に供給されるネガティブエッジに応答してその内部にラッチする。１番目の遅延型ＦＦ５９、３番目の遅延ＦＦ６１、５番目の遅延ＦＦ６３の各トリガー入力端子にはクロック信号ＣＬＫのポジティブエッジが供給され、２番目の遅延型ＦＦ６０、４番目の遅延ＦＦ６２、６番目の遅延ＦＦ６４の各トリガー入力端子にはインバータにより反転クロック信号ＣＬＫＢのポジティブエッジが供給される。

入力端子４８のクロック信号は直接に１ビットカウンターで構成された２分周器８１のトリガー入力端子に供給され、２分周器８１の出力端子７２からクロック信号ＣＬＫの２分周の出力信号Ｄ０が生成される。この２分周の出力信号Ｄ０は、図１０に示した通信用ＲＦＩＣの送信用電圧制御発振器４の発振出力信号φ０として利用されることができる。アンド回路８２の一方の入力端子と他方の入力端子には、ハイレベルの選択信号ＳＥＬ１と１番目の遅延ＦＦ５９の入力信号Ｄ１とがそれぞれ供給される。アンド回路８３の一方の入力端子と他方の入力端子には、ハイレベルの選択信号ＳＥＬ２と３番目の遅延ＦＦ６１の入力信号Ｄ３とがそれぞれ供給される。

図１５は、図１４に示したロジック分周器３の内部の波形を示す図である。すなわち、アンド回路８２、８３により、入力信号Ｄ１、Ｄ３が１２０度（２π／３）の位相差を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）として出力されることができる。

≪他のアナログ位相変換ユニットを含む送信機≫
図１６は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１６において、入力端子１５、１６に供給されるディジタルベースバンド送信信号Ｉ、Ｑは、アナログ換算で９０度（π／４）の位相差を持つようなディジタル値を持っている。Ｄ／Ａ変換器９、１０はこのディジタルベースバンド送信信号Ｉ、Ｑをアナログ信号に変換するので、９０度（π／４）の位相差を持つアナログベースバンド信号Ｉ、Ｑがアナログ位相変換ユニット１１に供給される。アナログ位相変換ユニット１１は、Ｄ／Ａ変換器９のアナログ出力に入力が接続された第１アナログ増幅器７４ａと、Ｄ／Ａ変換器１０のアナログ出力に入力が接続された第２アナログ増幅器７５とを含む。Ｄ／Ａ変換器９のアナログ出力は、直接位相変換アナログベースバンド送信信号Ｉ´（ｔ）としてローパスフィルタ６の入力に供給される。アナログ位相変換ユニット１１の第１アナログ増幅器７４と第２アナログ増幅器７５との出力端子ではディジタルベースバンド送信信号Ｉ、Ｑに対応するアナログ信号が合成されることにより、位相変換アナログベースバンド送信信号Ｑ´（ｔ）が生成される。図１０の下の図に示すように、位相変換アナログベースバンド送信信号Ｑ´（ｔ）はＱ軸と−３０度の角度に対応する位相差を有するものとなる。

また、図１６においては、図１０と同様に、送信用電圧制御発振器４よりの発振出力信号φ０に応答して、分周器３は分周比が３／２（＝１．５）の分周動作を実行する。従って、送信用電圧制御発振器４よりの発振出力信号φ０の周期の略１．５倍の周期を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）が分周器３の出力から生成される。分周器３の右の波形図に示すように、一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）は、１２０度（２π／３）の位相差を有するものとなる。また、図１６の下の図に示すように、Ｉ軸上の送信用ローカル信号φＩＴｘ−ＬＯとＱ軸と＋３０度の角度を持つ送信用ローカル信号φＱＴｘ−ＬＯ（１８）とは、１２０度（２π／３）の位相差を有するものとなる。

また、送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２で正確なクォドラチャー変調を行うために、一対のミキサー１、２の一方の入力端子に供給される位相変換アナログベースバンド送信信号Ｉ´（ｔ）、Ｑ´（ｔ）は、６０度（π／３）の位相差を有するものとなる。すなわち、図１６の下の図に示すように、Ｉ軸上の位相変換アナログベースバンド送信信号Ｉ´（ｔ）とＱ軸と−３０度の角度を持つ位相変換アナログベースバンド送信信号Ｑ´（ｔ）とは、６０度（π／３）の位相差を有するものとなる。

その結果、図１０と同様に図１６でも、一方のミキサー１からのＩ軸上のアナログ乗算信号Ｉ´・φＩＴｘ−ＬＯと他方のミキサー２からのＱ軸上のアナログ乗算信号Ｑ´・φＱＴｘ−ＬＯとは正確な９０度（π／２）の位相差を有するものとなり、正確なクォドラチャー変調を行うことができる。

≪他の分周比の分周器を含む送信機≫
図１７は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１０の送信機と比較すると、図１７の送信機の分周器３は非整数の分周比Ｎが５／２（＝２．５）の分周動作を実行する。従って、送信用電圧制御発振器４の発振出力信号の４．２５〜５．０ＧＨｚの発振周波数は、一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯの１．７〜２．０ＧＨｚの送信用ローカル信号周波数に変換される。送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２、加算器８ａ、可変増幅器８ｂ、バンドパスフィルタ１２、ＲＦ電力増幅器１３により生成され送信機の送信出力端子１４から得られるＲＦ送信質力信号のＲＦ送信周波数も１．７〜２．０ＧＨｚの周波数となる。ＲＦ送信周波数の２次高調波の周波数は３．４〜４．０ＧＨｚとなり、ＲＦ送信周波数の３次高調波の周波数５．１〜６．０ＧＨｚとなる。このように高い周波数を有する２次高調波と３次高調波の信号は、インジェクションロック現象の原因となることはない。

また、５／２＝２．５のような非整数Ｎ（分数）に設定された分周比を有するロジック分周器３は、そのロジック動作によって位相の異なる一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯを生成する。ロジック動作による２．５分周の最も簡単な実現方法は、一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯを、０．４期間にハイレベル、０．６期間にローレベルとなるデューティー比を４０％に設定して、位相差を７２度（π／Ｎ＝２π／５）に設定することである（分周器３の右の波形図参照）。その結果、一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯの振幅は電源電圧と接地電圧との間のフル振幅となり、前記特許文献１に記載されたようなＳ／Ｎ比の劣化、ＥＶＭ（エラーベクトルマグニチュード）の増大の問題を回避することができる。

その結果、ロジック分周器３から送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２の他方の入力端子に供給される一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは、従来のように９０度（π／２）の位相差を有するのではなく、７２度（２π／５）の位相差を有するものとなる。このように７２度（２π／５）の位相差を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯは、ロジック分周器３、送信用電圧制御発振器４、ＲＦフェーズロックドループ回路５により形成される。ＲＦフェーズロックドループ回路５の制御により、送信用電圧制御発振器４は、例えば４．２５〜５．０ＧＨｚの安定な周波数で発振する。送信用電圧制御発振器４よりの発振出力信号φ０に応答して、分周器３は分周比が５／２（＝２．５）の分周動作を実行する。従って、送信用電圧制御発振器４よりの発振出力信号φ０の周期の略２．５倍の周期を有する一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）が分周器３の出力から生成される。分周器３の右の波形図に示すように、一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）は、７２度（２π／５）の位相差を有するものとなる。また、図１７の下の図に示すように、Ｉ軸上の送信用ローカル信号φＩＴｘ−ＬＯとＱ軸と−１８度の角度を持つ送信用ローカル信号φＱＴｘ−ＬＯ（１８）とは、７２度（２π／５）の位相差を有するものとなる。

一方、送信用のＩ／Ｑ変調器を構成する一対のミキサー１、２で正確なクォドラチャー変調を行うために、一対のミキサー１、２の一方の入力端子に供給されるアナログベースバンド送信信号Ｉ´、Ｑ´も従来のように９０度（π／２）の位相差を有するのではなく、１０８度（３π／５）の位相差を有するものとなる。図１７の下の図に示すように、Ｉ軸上のアナログベースバンド送信信号Ｉ´とＱ軸と＋１８度の角度を持つアナログベースバンド送信信号Ｑ´とは、１０８度（３π／５）の位相差を有するものとなる。

その結果、一方のミキサー１でのＩ軸上のアナログベースバンド送信信号Ｉ´とＩ軸上の送信用ローカル信号φＩＴｘ−ＬＯとのアナログ乗算によって、Ｉ軸上のアナログ乗算信号Ｉ´・φＩＴｘ−ＬＯが形成される。また、他方のミキサー２でのＱ軸と＋１８度の角度を持つアナログベースバンド送信信号Ｑ´とＱ軸と−１８度の角度を持つ送信用ローカル信号φＱＴｘ−ＬＯとのアナログ乗算によって、Ｑ軸上のアナログ乗算信号Ｑ´・φＱＴｘ−ＬＯが形成される。従って、一方のミキサー１からのＩ軸上のアナログ乗算信号Ｉ´・φＩＴｘ−ＬＯと他方のミキサー２からのＱ軸上のアナログ乗算信号Ｑ´・φＱＴｘ−ＬＯとは正確な９０度（π／２）の位相差を有するものとなり、正確なクォドラチャー変調を行うことができる。

≪他のディジタル位相変換ユニット≫
図１７の送信機では、アナログベースバンド送信信号Ｉ´とアナログベースバンド送信信号Ｑ´との間の１０８度（３π／５）の位相差は、図１７のディジタル位相変換ユニット１１で生成される。図示されていないディジタルベースバンド信号処理ＬＳＩ等のディジタルベースバンド信号処理ユニットからのディジタルベースバンド送信信号Ｉとディジタルベースバンド送信信号Ｑとは、ディジタル位相変換ユニット１１の入力端子１５、１６に供給される。この２つのディジタルベースバンド送信信号Ｉ、Ｑは、アナログ換算で９０度（π／４）の位相差を持つようなディジタル値を持っている。ディジタル位相変換ユニット１１はディジタルベースバンド送信信号Ｉ、Ｑに応答して、アナログ換算で１０８度（３π／５）の位相差を持つような２つの位相変換ディジタルベースバンド送信信号を生成する。この２つの位相変換ディジタルベースバンド送信信号はＤ／Ａ変換器９、１０によりアナログ信号に変換されることにより、１０８度（３π／５）の位相差を持つアナログベースバンド送信信号Ｉ´、Ｑ´が生成されることができる。

≪他のロジック分周器≫
図１８は、図１７に示した本発明の他の１つの実施の形態による送信機に含まれた分周比が非整数である２．５のロジック分周器３の構成を示す図である。入力端子４８には、送信用電圧制御発振器４よりの発振出力信号φ０であるクロック信号ＣＬＫが供給される。図１８のロジック分周器３は、図１４に示したロジック分周器３と類似している。

図１８のロジック分周器３は、２個の遅延型フリップフロップ（ＦＦ）を含む５個のマスタースレーブフリップフロップ７７、７８、７９、８０、８１がループ接続されたカウンタを含んでいる。各遅延型ＦＦは、サンプリング入力端子Ｓに供給された入力信号をトリガー入力端子に供給されるネガティブエッジに応答してその内部にラッチする。奇数番目の遅延ＦＦの各トリガー入力端子にはクロック信号ＣＬＫのネガティブエッジが供給され、偶数番目の遅延ＦＦの各トリガー入力端子にはインバータにより反転クロック信号ＣＬＫＢのネガティブエッジが供給される。

入力端子４８のクロック信号は直接に１ビットカウンターで構成された２分周器８１のトリガー入力端子に供給され、２分周器８１の出力端子７２からクロック信号ＣＬＫの２分周の出力信号Ｄ０が生成される。この２分周の出力信号Ｄ０は、図１７に示した通信用ＲＦＩＣの送信用電圧制御発振器４の発振出力信号φ０として利用されることができる。オア回路８２の一方の入力端子と他方の入力端子には、１番目の遅延の入力信号Ｄ１と３番目の遅延ＦＦの入力信号Ｄ３とがそれぞれ供給される。オア回路８３の一方の入力端子と他方の入力端子には、２番目の遅延の入力信号Ｄ２と４番目の遅延ＦＦの入力信号Ｄ４とがそれぞれ供給される。

図１９は、図１８に示したロジック分周器３の内部の波形を示す図である。すなわち、オア回路８２、８３により、７２度（２π／５）の位相差を有するオア出力信号Ｄ１＋Ｄ３、Ｄ２＋Ｄ４が、一対の送信用ローカル信号φＩＴｘ−ＬＯ（１７）、φＱＴｘ−ＬＯ（１８）として出力されることができる。

≪送信用のＩ／Ｑ変調器の位相誤差によるイメージ抑圧量の変化≫
図２０は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機のロジック分周器３の分周比による送信用のＩ／Ｑ変調器の位相誤差によるイメージ抑圧量の変化を示す図である。同図の横軸ＰＥは送信用のＩ／Ｑ変調器に供給される一対の送信用ローカル信号の位相誤差または一対のアナログベースバンド送信信号の位相誤差であり、縦軸ＩＳはイメージ抑圧量である。

送信機のロジック分周器３の分周比が一般的な２に設定された場合には（２ＤＩＶ）、位相誤差の変化に対するイメージ抑圧量が大きく良好な特性である。本発明の実施の形態の図１０、図１１、図１６の送信機のようにロジック分周器３の分周比が３／２（＝１．５）に設定された場合には（３／２ＤＩＶ）、位相誤差の変化に対するイメージ抑圧量が小さくそれほど良好な特性とは言えない。本発明の実施の形態の図１７の送信機のようにロジック分周器３の分周比が５／２（＝２．５）に設定された場合には（５／２ＤＩＶ）、位相誤差の変化に対するイメージ抑圧量は分周比２と分周比３／２との間の比較的良好な特性が得られる。

≪送信用ローカル信号のデューティー比によるイメージ抑圧量の変化≫
図２２は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の送信用ローカル信号のデューティー比によるイメージ抑圧量の変化を示す図である。

図２１は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機のロジック分周器３の分周比が２、５／２、３／２に設定された場合の送信用ローカル信号のデューティー比の変化を示す図である。図２１（Ａ）は、ロジック分周器３の分周比が２に設定され、送信用ローカル信号のデューティー比が５０％となる様子を示している。図２１（Ｂ）は、ロジック分周器３の分周比が５／２に設定され、送信用ローカル信号のデューティー比が４０％となる様子を示している。また、図２１（Ｃ）は、ロジック分周器３の分周比が３／２に設定され、送信用ローカル信号のデューティー比が３３％となる様子を示している。

図２２の横軸は送信機の送信用ローカル信号のデューティー比であり、縦軸ＩＳはイメージ抑圧量である。分周比２の場合と比較すると、分周比が５／２、３／２に変化すると２次高調波によりイメージ抑圧量が小さくなってしまう。しかし、分周比が３／２に設定された場合には、３次高調波によるイメージ抑圧量が極めて大きく良好な特性となる。

≪その他の送信機≫
例えば、図２３は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。すなわち、図２３は図１０の送信機の可変利得増幅器８ｂの出力とバンドパスフィルタ１２との間にノッチフィルタ８４を追加したものである。このノッチフィルタ８４は、ロジック分周器３の分周比が５／２、３／２であることにより、上述の２次高調波を低減するものである。

また、ロジック分周器３の分周比は５／２（＝２．５）、３／２（＝１．５）の以外にも、４／３（＝１．３３３）、８／５（＝１．６）、５／３（＝１．６６６）、７／４（＝１．７５）、７／３（＝２．３３３）、８／３（＝２．６６６）、７／２（＝３．５）等の非整数に設定することも可能である。

≪通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機≫
また、本発明は一対の送信ミキサを含む変調器を具備する送信機だけではなく、一対の受信ミキサを含む復調器を具備する受信機に適用することができる。すなわち、図２４は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の主要部を示す図である。この通信用ＲＦＩＣは、受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器を含む受信機と、送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する。また、この通信用ＲＦＩＣは、ローノイズアンプ８５、受信用復調器のミキサー８６Ｉ、８６Ｑ、ローパスフィルタＬＰＦ、可変利得増幅器ＶＧＡ、Ａ／Ｄ変換器８９Ｉ、８９Ｑ、ディジタル位相変換ユニット９０、分周器３、受信用電圧制御発振器４、受信用ＲＦ・ＰＬＬ回路５を半導体チップに含んでいる。

図２４で、携帯電話のアンテナＡＮＴで受信されたＲＦ受信信号は、受信機の入力端子９１に印加され、バンドパスフィルタ９２を介してローノイズアンプ８５の入力端子に供給される。ローノイズアンプ８５のＲＦ増幅出力信号は、受信用復調器の第１ミキサー８６Ｉと第２ミキサー８６Ｑの一方の入力端子に供給される。また、受信用復調器の第１ミキサー８６Ｉと第２ミキサー８６Ｑの他方の入力端子には、ロジック分周器３からの第１受信用ローカル信号φＩＲｘ＿ＬＯと第２受信用ローカル信号φＱＲｘ＿ＬＯとが供給される。受信用ＲＦ・ＰＬＬ回路５により制御された受信用電圧制御発振器４から生成される受信用発振出力信号φ０がロジック分周器３の入力端子に供給されることにより、第１受信用ローカル信号φＩＲｘ＿ＬＯと第２受信用ローカル信号φＱＲｘ＿ＬＯとがロジック分周器３から生成される。また、受信用ＲＦ・ＰＬＬ回路５は、図７に示すＰＬＬ回路と略同様に構成されることができる。

受信用のロジック分周器３の分周比は、従来のような整数（例えば、分周比２）に設定されるのではなく、例えば３／２＝１．５のような非整数（少数を含む分数）に設定されている。

従って、受信用電圧制御発振器４の発振出力信号の２．７〜３．２５５ＧＨｚの発振周波数は、一対の受信用ローカル信号φＩＲｘ＿ＬＯ、φＱＲｘ＿ＬＯの１．８〜２．１７ＧＨｚの受信用ローカル信号周波数に変換される。ＷＣＤＭＡのＢａｎｄ３、Ｂａｎｄ１、Ｂａｎｄ４の受信ＲＦ信号周波数は略１．８０５〜２．１７ＧＨｚであるので、これらのＷＣＤＭＡの受信ＲＦ信号を図２４に示す受信機が受信することができる。受信用のロジック分周器３の分周比が１．５のような非整数に設定されているので、これらのＷＣＤＭＡの受信ＲＦ信号の強受信電界強度による高調波の影響により、一対の受信用ローカル信号φＩＲｘ＿ＬＯ、φＱＲｘ＿ＬＯの受信用ローカル信号周波数が干渉されることがなくなる。

図２５は、図２４に示した通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の各部の信号の周波数の関係を示す図である。図２５の左では、受信用ローカル信号周波数ｆＲｘ＿ＬＯ（＝ｆ_Ｒｘ）の受信用ローカル信号２２の近傍に、ＷＣＤＭＡの受信ＲＦ信号２３の周波数信号成分が分布している。図２５の略中央には、発振周波数ｆＲｘ＿ＶＣＯ（＝１．５ｆ_Ｒｘ）の受信用電圧制御発振器４の発振出力信号３７が存在している。図２５の右には、ＷＣＤＭＡの受信ＲＦ信号の強受信電界強度による高調波信号（周波数２ｆ_Ｒｘ）が分布している。

また、図２４に示した受信機の受信用ロジック分周器３は、図１２または図１４の回路により構成されることができる。従って、受信用ロジック分周器３から生成される一対の受信用ローカル信号φＩＲｘ＿ＬＯ、φＱＲｘ＿ＬＯの位相差は、９０度（π／２）ではなく、１２０度（２π／３）となる。その結果、受信用復調器の第１ミキサー８６Ｉ、第２ミキサー８６Ｑの出力から得られる一対の受信アナログベースバンド信号の位相差も、９０度（π／２）ではなく、１２０度（２π／３）となる。この１２０度（２π／３）の位相差を有する一対の受信アナログベースバンド信号は、ローパスフィルタ８７Ｉａ、８７Ｑａ、８７Ｉｂ、８７Ｑｂ、８７Ｉｃ、８７Ｑｃと可変利得増幅器８８Ｉａ、８８Ｑａ、８８Ｉｂ、８８Ｑｂとを介して一対のＡ／Ｄ変換器８９Ｉ、８９Ｑの入力端子に供給される。従って、一対のＡ／Ｄ変換器８９Ｉ、８９Ｑの出力端子から得られる受信ディジタルベースバンド信号Ｉ´（ｔ）、Ｑ´（ｔ）も、アナログ換算で略１２０度（２π／３）の位相差を持っている。一対の入力端子が一対のＡ／Ｄ変換器８９Ｉ、８９Ｑの出力端子に接続されたデータ変換ユニット９０は、受信ディジタルベースバンド信号Ｉ´（ｔ）、Ｑ´（ｔ）を変換ディジタルベースバンド信号Ｉ、Ｑに変換して一対の出力端子９１、９２へ出力する。データ変換ユニット９０の変換機能によって、一対の出力端子９１、９２から得られる変換ディジタルベースバンド信号Ｉ、Ｑはアナログ換算で略９０度（π／２）の位相差を持つようになる。従って、一対の出力端子９１、９２から正確なクォドラチャー復調ディジタルベースバンド信号が得られ、ベースバンド信号処理ユニットで処理されることができる。

図２６は本発明の更に他の１つの実施の形態による通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の主要部を示す図である。図２４に示した受信機と比較すると、図２６に示す受信機ではデータ変換ユニット９０の接続位置と変換機能とが異なっている。すなわち、図２６に示す受信機では、データ変換ユニット９０はローパスフィルタ８７Ｉｃ、８７Ｑｃの出力端子とＡ／Ｄ変換器８９Ｉ、８９Ｑの入力端子との間に接続されている。従って、図２６のデータ変換ユニット９０は、ローパスフィルタ８７Ｉｃ、８７Ｑｃの出力端子に得られる１２０度（２π／３）の位相差を有する一対の受信アナログベースバンド信号Ｉ´（ｔ）、Ｑ´（ｔ）を略９０度（π／２）の位相差を持つ一対の変換アナログベースバンド信号Ｉ、Ｑに直接的にアナログ変換してＡ／Ｄ変換器８９Ｉ、８９Ｑの入力端子に供給する。従って、図２６に示す受信機でも一対の出力端子９１、９２から正確なクォドラチャー復調ディジタルベースバンド信号が得られ、ベースバンド信号処理ユニットで処理されることができる。

または、本発明はダイレクトアップコンバージョン（ＤＵＣ）アーキテクチャーやダイレクトダウンコンバージョン（ＤＤＣ）アーキテクチャーに限定されるものではない。例えば、受信ＲＦ信号を比較的低い中間周波数受信信号に変換する低ＩＦダウンコンバージョン受信機アーキテクチャーや、比較的低い中間周波数送信信号を送信ＲＦ信号に変換する低ＩＦアップコンバージョン送信機アーキテクチャーに適用することができる。

また、図２４の受信機において、ディジタルＩＦダウンコンバージョン受信機アーキテクチャーを採用することもできる。このアーキテクチャーでは、受信ミキサー８６Ｉ、８６ＱでＲＦ受信信号から第１中間周波数信号へ変換するファーストダウンコンバージョンを行い、Ａ／Ｄ変換器８９Ｉ、８９ＱをバンドパスΔΣ変調器により構成する。バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器８９Ｉ、８９Ｑにて、第１中間周波数信号のアナログ信号からベースバンドデジタル受信信号へのセカンドダウンコンバージョンを伴うＡ／Ｄ変換を実行することができる。

また、本発明はＷＣＤＭＡ方式の送受信機に限定されるものではなく、ＧＳＭのＤＣＳ１８００、ＰＣＳ１９００の約２ＧＨｚのＲＦ信号の送受信を行う送受信機や、２ＧＨｚ無線ＬＡＮの送受信機にも適用することができる。

《マルチバンド対応の通信用ＲＦＩＣ》
図２７は、本発明の他の１つの実施の形態によるマルチバンド対応の通信用ＲＦＩＣを示すブロック図である。この通信用ＲＦＩＣは、ＷＣＤＭＡ方式のＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の送受信を行うとともに、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の方式の送受信を行うことが可能である。

図２９は、携帯電話の各種の通信方式の送受信帯域を示す図である。図２９の上部には、ＷＣＤＭＡ方式の送受信帯域を示している。ＷＣＤＭＡ方式の一番低い周波数帯域のＢａｎｄ５（地域は米国）の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８２４〜８４９ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８６９〜８９４ＭＨｚとなっている。同様に、ＷＣＤＭＡ方式のＢａｎｄ２（地域は欧州）の場合も、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１８５０〜１９１０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１９３０〜１９９０ＭＨｚとなっている。また、ＵＭＴＳ規格におけるＷＣＤＭＡ方式の一番高い周波数帯域のＢａｎｄ１（地域は米国）の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１９２０〜１９８０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は２１１０〜２１７０ＭＨｚとなっている。

更に、これ以外のＷＣＤＭＡ方式の通信も存在する。ＷＣＤＭＡ方式の低い周波数帯域のＢａｎｄ６（地域は日本）の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８３０〜８４０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８７５〜８８５ＭＨｚとなっている。ＷＣＤＭＡ方式の周波数帯域のＢａｎｄ４（地域は米国）の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７７５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は２１１０〜２１５５ＭＨｚとなっている。ＷＣＤＭＡ方式の周波数帯域のＢａｎｄ３（地域は欧州他）の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７８５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１８０５〜１８８０ＭＨｚとなっている。

図２９の下部には、ＷＣＤＭＡ方式以外の通信方式の送受信帯域を示している。ＧＳＭ８５０の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８２４〜８４９ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８６９〜８９４ＭＨｚとなっている。ＧＳＭ９００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８８０〜９１５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は９２５〜９６０ＭＨｚとなっている。ＤＣＳ１８００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７８５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１８０５〜１８８０ＭＨｚとなっている。ＰＣＳ１９００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１８５０〜１９１０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１９３０〜１９９０ＭＨｚとなっている。このように、いずれの周波数帯域（バンド）においても、受信帯域周波数ＲＸが送信帯域周波数ＴＸよりも高いＦＤＤ方式が採用されている。尚、ＦＤＤは、Frequency Division Duplexの略である。

図２７に示したＲＦＩＣの上部の回路ＲＸ＿ＳＰＵ＿ＷＣＤＭＡはＷＣＤＭＡ方式のＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の受信のための回路である。図２７に示したＲＦＩＣの下部の回路ＴＸ＿ＳＰＵ＿ＷＣＤＭＡはＷＣＤＭＡ方式のＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の送信のための回路である。図２７に示したＲＦＩＣの中央上部の回路ＲＸ＿ＳＰＵ＿ＧＳＭは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の受信のための回路である。図２７に示したＲＦＩＣの中央下部の回路ＴＸ＿ＳＰＵ＿ＧＳＭは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の送信のための回路である。

図２７に示したＲＦＩＣの中央の回路Ｆｒｃｔ＿Ｓｙｎｔｈは、ＲＦＩＣの送受信ローカル信号を形成するフラクショナルシンセサイザである。このフラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈは、受信用電圧制御発振器４Ｒｘ−ＶＣＯと、システム基準電圧制御発振器（ＤＣＸ−ＣＶＯ）を内蔵したフェーズロックループ（ＰＬＬ）５と、複数の分周器と、複数のスイッチとを含んでいる。

いずれの通信方式の「受信モード」においても、ＷＣＤＭＡ方式受信回路ＲＸ＿ＳＰＵ＿ＷＣＤＭＡの出力または他方式受信回路ＲＸ＿ＳＰＵ＿ＧＳＭの出力にＩ、Ｑアナログベースバンド受信信号が形成される。この信号はローパスフィルタ８７Ｉ、８７Ｑを介してＡ／Ｄ変換器８９Ｉ、８９Ｑに供給されることよりＩ、Ｑディジタルベースバンド受信信号に変換され、ディジタル位相変換ユニット９０Ｒｘと、受信系ディジタルインターフェース１４とを介してベースバンド信号処理ＬＳＩに供給される。図２７のＷＣＤＭＡ方式受信回路ＲＸ＿ＳＰＵ＿ＷＣＤＭＡのロジック分周器３Ｒｘ＿ＷＣＤＭＡも、図２４と図２６のロジック分周器３と同様に、受信用電圧制御発振器４Ｒｘ−ＶＣＯからの発振出力に応答して一対の受信ミキサー８６Ｉ、８６Ｑに供給される一対の受信用ローカル信号の位相差を１２０度（２π／３）に設定する。図２７の他方式受信回路ＲＸ＿ＳＰＵ＿ＧＳＭのロジック分周器３Ｒｘ＿ＧＳＭも、図２４と図２６のロジック分周器３と同様に、受信用電圧制御発振器４Ｒｘ−ＶＣＯからの発振出力に応答して一対の受信ミキサーＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑに供給される一対の受信用ローカル信号の位相差を１２０度（２π／３）に設定する。Ａ／Ｄ変換器８９Ｉ、８９Ｑに接続されたディジタル位相変換ユニット９０Ｒｘは、ＷＣＤＭＡ方式の受信でもＧＳＭ方式の受信でも、図２４のディジタル位相変換ユニット９０と同様に、その２つの出力端子から得られる２つのディジタ受信信号がアナログ換算で９０度の位相差となるようにデータ変換を行うものである。

逆にベースバンド信号処理ＬＳＩからのディジタルベースバンド送信信号ＴｘＤＢＩ、ＴｘＤＢＱはＲＦＩＣの送信系ディジタルインターフェース３７により受信された後、ディジタル位相変換ユニット１１Ｔｘにてデータ変換される。ディジタル位相変換ユニット１１Ｔｘの２つの入力端子のディジタルベースバンド送信入力信号はアナログ換算で９０度の位相差を持つ一方、ディジタル位相変換ユニット１１Ｔｘの２つの出力端子のディジタル変換信号はアナログ換算でのアナログ信号位相差が９０度と所定のアナログオフセット角度を有するものである。ディジタル位相変換ユニット１１Ｔｘの２つの出力端子のディジタル変換信号は、Ｄ／Ａ変換器９、１０によりアナログベースバンド信号に変換される。Ｄ／Ａ変換器９、１０の出力のアナログベースバンド信号のアナログ信号位相差は、９０度と所定のアナログオフセット角度を有するものである。

ＷＣＤＭＡ方式の送信では、Ｄ／Ａ変換器９、１０の出力のアナログベースバンド信号はＷＣＤＭＡ方式送信回路ＴＸ＿ＳＰＵ＿ＷＣＤＭＡのローパスフィルタ６，７を介して一対の送信ミキサー１、２の一方の入力端子に供給される。送信用ＲＦ・ＰＬＬ回路５により制御された送信用電圧制御発振器４Ｔｘ−ＶＣＯ＿ＷＣＤＭＡの発振出力は、ロジック分周器３Ｔｘ＿ＷＣＤＭＡに供給される。図２７のＷＣＤＭＡ方式送信回路ＴＸ＿ＳＰＵ＿ＷＣＤＭＡのロジック分周器３Ｔｘ＿ＷＣＤＭＡも、図１０のロジック分周器３と同様に、送信用電圧制御発振器４Ｔｘ−ＶＣＯ＿ＷＣＤＭＡからの発振出力に応答して一対の送信ミキサー１、２に供給される一対の送信用ローカル信号のローカル信号位相差は９０度と所定のローカルオフセット角度を有するものである。所定のローカルオフセット角度と所定のアナログオフセット角度との和が実質的にゼロであることにより、一対の送信ミキサー１、２と加算器８ａとからなる送信用変調器で、正確なクォドラチャー変調が可能となる。

ＧＳＭ方式の送信では、Ｄ／Ａ変換器９、１０の出力のアナログベースバンド信号は他方式送信回路ＴＸ＿ＳＰＵ＿ＧＳＭの一対の送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの一方の入力端子に供給される。フラクショナルシンセサイザＦｒｃｔ＿ＳｙｎｔｈのＰＬＬ回路５により制御された電圧制御発振器４Ｒｘ−ＶＣＯの発振信号は、中間周波数分周器ＤＩＶ２（１／Ｎ_ＩＦ）を介してロジック分周器３Ｔｘ＿ＧＳＭに供給される。図２７の他方式送信回路ＴＸ＿ＳＰＵ＿ＧＳＭのロジック分周器３Ｔｘ＿ＧＳＭも、分周器ＤＩＶ２（１／Ｎ_ＩＦ）の出力の中間周波数信号に応答して一対の送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに供給される一対の送信用中間周波数ローカル信号のローカル信号位相差は９０度と所定のローカルオフセット角度を有するものである。所定のローカルオフセット角度と所定のアナログオフセット角度との和が実質的にゼロであることにより、一対の送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑと加算器とからなる送信用変調器で、正確なクォドラチャー変調が可能となる。

送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬは、ＧＳＭ８５０のＲＦ送信信号Ｔｘ_ＧＳＭ８５０とＧＳＭ９００のＲＦ送信信号Ｔｘ_ＧＳＭ９００との送信動作に対応する必要が有る。そのため、受信用電圧制御発振器４Ｒｘ−ＶＣＯの発振周波数は分周比２に設定された２個の分周器ＤＩＶ１（１／２）、ＤＩＶ４（１／２）を介して位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給される。また、送信ミキサＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑのためのロジック分周器３Ｔｘ＿ＧＳＭに接続された中間周波数分周器ＤＩＶ２（１／Ｎ_ＩＦ）の分周比Ｎ_ＩＦは、３５に設定されている。一方、ＧＳＭ送信用電圧制御発振器Ｔｘ−ＶＣＯ＿ＧＳＭの発振出力信号が、分周数２に設定された２個の分周器ＤＩＶ５、分周器ＤＩＶ３を介して、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの他方の入力端子に供給されている。その結果、ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭでは、一方の入力信号と他方の入力信号とのミキシングが行われる。従って、ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの出力から、２つの入力信号の差の周波数の帰還信号が形成されて、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相比較器ＰＣの他方の入力端子に供給される。また、位相比較器ＰＣの一方の入力端子には、送信ミキサＴＸ−ＭＩＸ＿Ｉ、Ｑの出力に接続された加算器の出力のベクトル合成された中間周波送信信号ｆ_ＩＦが基準信号として供給されている。中間周波数分周器ＤＩＶ２（１／Ｎ_ＩＦ）の分周数Ｎ_ＩＦである３５とロジック分周器３Ｔｘ＿ＧＳＭでの分周数１．５とで、合計分周数は５２．５となっている。従って、中間周波送信信号ｆ_ＩＦの周波数は、受信用電圧制御発振器４Ｒｘ−ＶＣＯの周波数の１／５２．５となる。また、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの負帰還制御によって、位相比較器ＰＣの一方の入力端子の基準信号と他方の入力端子のダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭから帰還信号とは一致するようになる。結果としては、０．８ＧＨｚのＲＦ送信信号のＧＳＭ８５０と０．９ＧＨｚのＲＦ送信信号のＧＳＭ９００との送信動作に、受信用電圧制御発振器４Ｒｘ−ＶＣＯとＧＳＭ送信用電圧制御発振器Ｔｘ−ＶＣＯ＿ＧＳＭとは送信周波数の略４倍の略３．６ＧＨｚから略３．９ＧＨｚで発振すれば良くなる。

また送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬは、ＤＣＳ１８００のＲＦ送信信号Ｔｘ_ＤＣＳ１８００とＰＳＣ１９００のＲＦ送信信号Ｔｘ_ＰＳＣ１９００との送信動作に対応する必要が有る。そのため、受信用電圧制御発振器４Ｒｘ−ＶＣＯの発振周波数は、分周比２に設定された分周器ＤＩＶ１（１／２）を介して位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給される。また、送信ミキサＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑのためのロジック分周器３Ｔｘ＿ＧＳＭに接続された中間周波数分周器ＤＩＶ２（１／Ｎ_ＩＦ）の分周比Ｎ_ＩＦは、３５に設定されている。一方、ＧＳＭ送信用電圧制御発振器Ｔｘ−ＶＣＯ＿ＧＳＭの発振出力信号が、分周数２に設定された１個の分周器ＤＩＶ５を介して、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの他方の入力端子に供給されている。その結果、ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭでは、一方の入力信号と他方の入力信号とのミキシングが行われる。従って、ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの出力から、２つの入力信号の差の周波数の帰還信号が形成されて、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相比較器ＰＣの他方の入力端子に供給される。また、位相比較器ＰＣの一方の入力端子には、送信ミキサＴＸ−ＭＩＸ＿Ｉ、Ｑの出力に接続された加算器の出力のベクトル合成された中間周波送信信号ｆ_ＩＦが基準信号として供給されている。中間周波数分周器ＤＩＶ２（１／Ｎ_ＩＦ）の分周数Ｎ_ＩＦである３５とロジック分周器３Ｔｘ＿ＧＳＭでの分周数１．５とで、合計分周数は５２．５となっている。従って、中間周波送信信号ｆ_ＩＦの周波数は、受信用電圧制御発振器４Ｒｘ−ＶＣＯの周波数の１／５２．５となる。また、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの負帰還制御によって、位相比較器ＰＣの一方の入力端子の基準信号と他方の入力端子のダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭから帰還信号とは一致するようになる。結果としては、１．７ＧＨｚのＲＦ送信信号のＤＣＳ１８００と１．９ＧＨｚのＲＦ送信信号のＰＣＳ１９００との送信動作に、受信用電圧制御発振器４Ｒｘ−ＶＣＯとＧＳＭ送信用電圧制御発振器Ｔｘ−ＶＣＯ＿ＧＳＭとは送信周波数の略２倍の略３．６ＧＨｚから略３．９ＧＨｚで発振すれば良くなる。

≪携帯電話の構成≫
図２８は、上記で説明した本発明の実施の形態によるＲＦＩＣと、アンテナスイッチＭＭＩＣとＲＦ電力増幅器とを内蔵したＲＦモジュールと、ベースバンド信号処理ＬＳＩとを搭載した携帯電話の構成を示すブロック図である。尚、ＭＭＩＣは、Microwave Monolithic ICの略である。

同図で、携帯電話の送受信用アンテナＡＮＴにはＲＦモジュールＲＦ＿ＭＬのアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の共通の入出力端子Ｉ／Ｏが接続されている。ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの制御信号Ｂ．Ｂ＿Ｃｎｔは、ＲＦアナログ信号処理半導体集積回路（ＲＦ＿ＩＣ）を経由して高出力電力増幅器モジュール（ＨＰＡ＿ＭＬ）のコントローラ集積回路（ＣＮＴ＿ＩＣ）に供給される。送受信用アンテナＡＮＴから共通の入出力端子Ｉ／ＯへのＲＦ信号の流れは携帯電話の受信動作ＲＸとなり、共通の入出力端子Ｉ／Ｏから送受信用アンテナＡＮＴへのＲＦ信号の流れは携帯電話の送信動作ＴＸとなる。

ＲＦＩＣ（ＲＦ＿ＩＣ）は、ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ディジタルベースバンド信号ＴｘＤＢＩ、ＴｘＤＢＱをＲＦ送信信号に周波数アップコンバージョンを行う。逆に、ＲＦＩＣ（ＲＦ＿ＩＣ）は、送受信用アンテナＡＮＴで受信されたＲＦ受信信号を受信ディジタルベースバンド信号ＲｘＤＢＩ、ＲｘＤＢＱに周波数ダウンコンバージョンを行いベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）に供給する。

ＲＦモジュールＲＦ＿ＭＬのアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）は共通の入出力端子Ｉ／Ｏと送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ２、Ｒｘ３、Ｒｘ４、送受信端子ＴＲｘ１、ＴＲｘ５のいずれかの端子の間で信号経路を確立して、受信動作ＲＸと送信動作ＴＸとのいずれかを行う。このＲＦ信号の受送信動作のためのスイッチはＨＥＭＴ（高電子移動度トランジスタ）で構成され、アンテナスイッチＭＭＩＣはＧａＡｓ等の化合物半導体を使用したマイクロウェーブモノリシック集積回路（ＭＩＣ）で構成されている。このアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）は受信動作ＲＸと送信動作ＴＸとのいずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。アンテナスイッチの分野では、共通の入出力端子Ｉ／Ｏはシングルポール（Single Pole）と呼ばれ、送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ２、Ｒｘ３、Ｒｘ４、送受信端子ＴＲｘ１、ＴＲｘ５の合計７個の端子は７スロー（7 throw）と呼ばれる。従って、図２８のアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）は、シングルポール７スロー（ＳＰ７Ｔ； Single Pole 7 throw）型のスイッチである。

尚、ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）は図示されていない外部不揮発性メモリと図示されていないアプリケーションプロセッサとに接続されている。アプリケーションプロセッサは、図示されていない液晶表示装置と図示されていないキー入力装置とに接続され、汎用プログラムやゲームを含む種々のアプリケーションプログラムを実行することができる。携帯電話等のモバイル機器のブートプログラム（起動イニシャライズプログラム）、オペレーティングシステムプログラム（ＯＳ）、ベースバンド信号処理ＬＳＩの内部のディジタルシグナルプロセッサ（ＤＳＰ）によるＧＳＭ方式等の受信ベースバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラム、種々のアプリケーションプログラムは、外部不揮発性メモリに格納されることができる。

≪ＧＳＭ８５０、ＧＳＭ９００による送受信動作≫
ＢＢ＿ＬＳＩからの送信ベースバンド信号ＴｘＤＢＩ、ＱがＧＳＭ８５０のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＧＳＭ８５０のバンドへの周波数アップコンバージョンを行って、ＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ８５０が生成される。ＢＢ＿ＬＳＩからの送信ベースバンド信号がＧＳＭ９００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＧＳＭ９００のバンドへの周波数アップコンバージョンを行って、ＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ９００が生成される。ＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ８５０とＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ９００とは、高出力電力増幅器モジュール（ＨＰＡ＿ＭＬ）の高出力電力増幅器ＨＰＡ２で電力増幅される。高出力電力増幅器ＨＰＡ２のＲＦ出力は、ローパスフィルタＬＰＦ２を経由してアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の送信端子Ｔｘ２に供給される。送信端子Ｔｘ２に供給されたＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ８５０とＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ９００とは共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。

送受信用アンテナＡＮＴで受信されたＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ８５０とＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ９００とは、アンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の受信端子Ｒｘ２から得られるＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ８５０とＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ９００とは表面弾性波フィルタＳＡＷ３を介してＲＦＩＣの低雑音増幅器ＬＮＡ１、２で増幅される。その後、これらのＲＦ受信信号は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ８５０またはＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ９００から受信ベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。

ＧＳＭ８５０の送受信モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ２との接続によるＲＦ送信信号Ｔｘ＿ＧＳＭ８５０の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ２との接続によるＲＦ受信信号Ｔｘ＿ＧＳＭ８５０の受信とを時分割で行う。同様に、ＧＳＭ９００の送受信モードでも、アンテナスイッチＭＭＩＣ（は制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ２との接続によるＲＦ送信信号Ｔｘ＿ＧＳＭ９００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ２との接続によるＲＦ受信信号Ｒｘ＿ＧＳＭ９００の受信とを時分割で行う。

≪ＤＣＳ１８００、ＰＣＳ１９００による送受信動作≫
ＢＢ＿ＬＳＩからの送信ベースバンド信号ＴｘＤＢＩ、ＱがＤＣＳ１８００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＤＣＳ１８００のバンドへの周波数アップコンバージョンを行って、ＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００が生成される。ＢＢ＿ＬＳＩからの送信ベースバンド信号がＰＣＳ１９００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＰＣＳ１９００のバンドへの周波数アップコンバージョンを行って、ＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００が生成される。ＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００とは、高出力電力増幅器モジュール（ＨＰＡ＿ＭＬ）の高出力電力増幅器ＨＰＡ１で電力増幅される。高出力電力増幅器ＨＰＡ１のＲＦ出力は、ローパスフィルタＬＰＦ１を経由してアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の送信端子Ｔｘ１に供給される。送信端子Ｔｘ１に供給されたＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００とは共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。

送受信用アンテナＡＮＴで受信されたＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００とは、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの受信端子Ｒｘ３から得られるＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００は表面弾性波フィルタＳＡＷ２を介してＲＦＩＣ（ＲＦ＿ＩＣ）の低雑音増幅器ＬＮＡ３で増幅される。アンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）の受信端子Ｒｘ４から得られるＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００は表面弾性波フィルタＳＡＷ１を介してＲＦＩＣの低雑音増幅器ＬＮＡ４で増幅される。その後、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００またはＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００から受信ベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。

ＤＣＳ１８００の送受信モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ１との接続によるＲＦ送信信号Ｔｘ＿ＤＣＳ１８００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ３との接続によるＲＦ受信信号Ｒｘ＿ＤＣＳ１８００の受信とを時分割で行う。同様に、ＰＣＳ１９００の送受信モードでも、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ１との接続によるＲＦ送信信号Ｔｘ＿ＰＣＳ１９００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ４との接続によるＲＦ受信信号Ｒｘ＿ＰＣＳ１９００の受信とを時分割で行う。

≪ＷＣＤＭＡによる送受信動作≫
ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ディジタルベースバンド信号ＴｘＤＢＩ、Ｑが、ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２に周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２への周波数アップコンバージョンを行う。ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡＢａｎｄ１、２は、高出力電力増幅器Ｗ＿ＰＡ１で電力増幅され、デュープレクサＤＵＰ１を経由してアンテナスイッチＭＭＩＣの送受信端子ＴＲｘ１に供給される。送受信端子ＴＲｘ１に供給されたＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡＢａｎｄ１、２は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。

ＷＣＤＭＡ方式では、コード分割により送信動作と受信動作とが並列に処理されることができる。すなわち、送受信用アンテナＡＮＴで受信されたＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ１、２は、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの送受信端子ＴＲｘ１から得られるＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ１、２はデュープレクサＤＵＰ１を経由してＲＦＩＣの低雑音増幅器ＬＮＡ５で増幅され、その後、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ１、２から受信ディジタルベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。ＷＣＤＭＡ方式のＢａｎｄ１、２による送信と受信との並列処理モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送受信端子ＴＲｘ１との間の定常接続によりＲＦ送信信号の送信とＲＦ受信信号の受信とを並列して行う。

ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ディジタルベースバンド信号ＴｘＤＢＩ、ＱがＷＣＤＭＡ方式のＢａｎｄ５に周波数アップコンバージョンされるべき場合を想定する。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ディジタルベースバンド信号ＴｘＤＢＩ、ＱをＷＣＤＭＡ方式のＢａｎｄ５への周波数アップコンバージョンを行う。ＷＣＤＭＡ方式のＢａｎｄ５のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡＢａｎｄ５は、高出力電力増幅器Ｗ＿ＰＡ２で電力増幅され、デュープレクサＤＵＰ２を経由してアンテナスイッチＭＭＩＣの送受信端子ＴＲｘ５に供給される。送受信端子ＴＲｘ５に供給されたＷＣＤＭＡ方式のＢａｎｄ５のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡＢａｎｄ５は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。

送受信用アンテナＡＮＴで受信されたＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ５は、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの送受信端子ＴＲｘ５から得られるＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ５はデュープレクサＤＵＰ２を経由してＲＦＩＣの低雑音増幅器ＬＮＡ６で増幅される。低雑音増幅器ＬＮＡ６の増幅信号は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡＢａｎｄ５から受信ディジタルベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。

ＷＣＤＭＡ方式のＢａｎｄ５による送信とＷＣＤＭＡ方式のＢａｎｄ５による受信との並列処理モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送受信端子ＴＲｘ５との間の定常接続によりＲＦ送信信号の送信とＲＦ受信信号の受信とを並列して行うものである。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能であることは言うまでもない。

例えば、図２８に示す携帯電話では通信用ＲＦＩＣとベースバンド信号処理ＬＳＩとはそれぞれ別の半導体チップで構成されていたが、別な実施形態ではそれらは１つの半導体チップに統合された統合ワンチップとされることができる。

図１は、本発明に先立って検討された通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図２は、図１に示したダイレクトアップコンバージョンアーキテクチャーの送信機の各部の信号の周波数の関係を示す図である。図３は、本発明に先立って検討された通信用ＲＦＩＣの他の方式によるダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図４は、図３に示したダイレクトアップコンバージョンアーキテクチャーの送信機の各部の信号の周波数の関係を示す図である。図５は、図３の通信用ＲＦＩＣでインジェクションロック現象が発生するメカニズムを説明する図である。図６は、図３の通信用ＲＦＩＣで発生するインジェクションロック現象の特性を説明する図である。図７は、図３の通信用ＲＦＩＣでインジェクションロック現象が発生するメカニズムをより詳細に説明する図である。図８は、図３の通信用ＲＦＩＣで発生するインジェクションロック現象の特性をより詳細に説明する図である。図９は、図３の通信用ＲＦＩＣでＰＬＬロック周波数ｆ０の付近の周波数領域への擾乱による影響を示す図である。図１０は、本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図１１は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１２は、図１０に示した本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機に含まれた分周比が非整数のロジック分周器の構成を示す図である。図１３は、図１２に示したロジック分周器の内部の波形を示す図である。図１４は、図１０に示した本発明の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機に含まれた分周比が非整数のロジック分周器の他の構成を示す図である。図１５は、図１４に示したロジック分周器の内部の波形を示す図である。図１６は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１７は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図１８は、図１７に示した本発明の他の１つの実施の形態による送信機に含まれた分周比が非整数である２．５のロジック分周器の構成を示す図である図１９は、図１８に示したロジック分周器の内部の波形を示す図である。図２０は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機のロジック分周器の分周比による送信用のＩ／Ｑ変調器の位相誤差によるイメージ抑圧量の変化を示す図である。図２１は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機のロジック分周器の分周比が２、５／２、３／２に設定された場合の送信用ローカル信号のデューティー比の変化を示す図である。図２２は、通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の送信用ローカル信号のデューティー比によるイメージ抑圧量の変化を示す図である。図２３は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の主要部を示す図である。図２４は本発明の他の１つの実施の形態による通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の主要部を示す図である。図２５は、図２４に示した通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の各部の信号の周波数の関係を示す図である。図２６は本発明の更に他の１つの実施の形態による通信用ＲＦＩＣのダイレクトダウンコンバージョンアーキテクチャーの受信機の主要部を示す図である。図２７は、本発明の他の１つの実施の形態によるマルチバンド対応の通信用ＲＦＩＣを示すブロック図である。図２８は、本発明の実施の形態によるＲＦＩＣと、アンテナスイッチＭＭＩＣとＲＦ電力増幅器とを内蔵したＲＦモジュールと、ベースバンド信号処理ＬＳＩとを搭載した携帯電話の構成を示すブロック図である。図２９は、携帯電話の各種の通信方式の送受信帯域を示す図である。

符号の説明

Ｉ、Ｑディジタルベースバンド送信信号
１１ディジタル位相変換ユニット
９、１０Ｄ／Ａ変換器
６、７ローパスフィルタ
１、２ミキサー
３分周器
４電圧制御発振器
５ＰＬＬ回路
８ａ加算器
８ｂ可変利得増幅器
１２バンドパスフィルタ
１３ＲＦ電力増幅器
１４送信出力端子
φ０発振出力信号
φＩＴｘ−ＬＯ、φＱＴｘ−ＬＯ送信用ローカル信号
９２バンドパスフィルタ
８５ローノイズアンプ
８６Ｉ、８６Ｑミキサー
８７Ｉａ、８７Ｑａローパスフィルタ
８８Ｉａ、８８Ｑａ可変利得増幅器
８７Ｉｂ、８７Ｑｂローパスフィルタ
８８Ｉｂ、８８Ｑｂ可変利得増幅器
８７Ｉｃ、８７Ｑｃローパスフィルタ
８９Ｉ、８９ＱＡ／Ｄ変換器
９０データ変換ユニット
３分周器
４電圧制御発振器
５ＰＬＬ回路
φ０発振出力信号
φＩＲｘ−ＬＯ、φＱＲｘ−ＬＯ受信用ローカル信号
９４可変利得増幅器
９５可変利得増幅器
８高周波可変利得増幅器
１５a アナログベースバンドＩ信号入力端子
１６a アナログベースバンドＱ信号入力端子
３６分周器
９６ＶＣＯ信号入力端子
２２送信局部発振信号
２３送信信号
３７電圧制御発振器出力信号
３８送信信号２倍高調波スペクトル
２１ポリフェーズフィルタ
１４送信出力端子
２４電圧制御発振器用電源回路
２５電圧制御発振器用電源インピーダンス
２８カップリングインピーダンス
２９電圧制御発振器出力端子
３０発振器周波数周波数引き込み領域
Ｌ１引き込み領域境界線
Ｌ２引き込み領域境界線
３１ＰＬＬ用分周回路、
３２位相比較器
３３チャージポンプ回路
３４ループフィルタ
３５ PLL引き込み領域
３６位相雑音増加領域
３７位相雑音増加領域
１５b デジタルベースバンドＩ信号入力端子
１６b デジタルベースバンドＱ信号入力端子
４１、４２１ビットカウンタ回路
４９ａ信号
５０反転ａ信号（ａＢ）
５１ｂ信号
５２反転ｂ信号（ｂＢ）
５３基本波形生成回路出力波形（ａ＊ｂＢ）
５４基本波形生成回路出力波形（ａＢ＊ｂＢ）
５５基本波形生成回路出力波形（ａＢ＊ｂ）
５６基本波形生成回路出力波形（ａ＊ｂ）
４５マルチプレクサ
４６選択ロジック
４７ａ出力端子
４７ｂ出力端子
４８クロック入力端子
６０セット機能つきＤ形フリップフロップ（逆相動作）
６１リセット機能つきＤ形フリップフロップ（正相動作）
６２リセット機能つきＤ形フリップフロップ（逆相動作）
６３リセット機能つきＤ形フリップフロップ（正相動作）
６４リセット機能つきＤ形フリップフロップ（逆相動作）
６５Ｄ１信号
６６Ｄ２信号
６７Ｄ３信号
６８Ｄ４信号
６９Ｄ５信号
７０Ｄ６信号、
７１マスタースレーブフリップフロップ
７３Ｉ側局部発振信号出力
７４Ｑ側局部発振信号出力
７４A １次変換用増幅器
７５１次変換用増幅器
８A 加算回路
８B 高周波利得可変増幅器
７７、７８、７９、８０、８１マスタースレーブフリップフロップ
８２、８３論理和
７２出力端子
８４ノッチフィルタ

Claims

受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器を含む受信機と、
送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する送受信機であって、
前記送信機は、送信ディジタル信号を前記送信アナログ信号に変換するディジタル／アナログ変換器と、送信用電圧制御発振器と、前記送信用電圧制御発振器から生成される送信用発振出力信号を分周することによって前記送信用変調器に供給される第１送信用ローカル信号と第２送信用ローカル信号とを生成する送信用分周器とを更に含み、
前記送信用分周器の分周比は１よりも大きな非整数に設定され、
前記非整数に設定された前記分周比を有する前記送信用分周器は、そのロジック動作によって位相の異なる前記第１送信用ローカル信号と前記第２送信用ローカル信号とを生成するロジック分周器によって構成され、
前記送信用分周器から生成される前記第１送信用ローカル信号と前記第２送信用ローカル信号とは９０度と所定のローカル・オフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号であり、
前記送信ディジタル信号はアナログ換算で略９０度の位相差を持った一対のクォドラチャー・送信信号であり、
前記送信機は、前記一対のクォドラチャー・送信信号をアナログ換算で９０度と所定の送信信号・オフセット角度を有する位相差を持った一対の非クォドラチャー・変換送信信号に変換する変換ユニットを更に含み、
前記送信機の前記送信用変調器では、前記変換ユニットからの前記一対の非クォドラチャー・変換送信信号と前記送信用分周器からの前記一対の非クォドラチャー・ローカル信号とのミキシングとが行われ、
前記送信機の前記送信用変調器の出力から、前記ミキシングの結果によるクォドラチャー変調による前記ＲＦ送信信号が形成され、
前記所定のローカル・オフセット角度と前記所定の送信信号・オフセット角度との和は実質的にゼロである送受信機。
請求項１において、
前記送信用変調器は、第１ミキサーと第２ミキサーと加算器とを含み、
前記送信用電圧制御発振器から生成される前記送信用発振出力信号が前記送信用分周器に供給されることにより、前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１送信用ローカル信号と前記第２送信用ローカル信号とが前記送信用分周器から生成され、
前記一対の非クォドラチャー・変換送信信号として前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される第１送信アナログ信号と第２送信アナログ信号とのアナログ信号位相差は９０度と所定のアナログオフセット角度を有しており、
前記送信用変調器の前記第１ミキサーの出力と前記第２ミキサーの出力とに接続された前記加算器の出力から前記ＲＦ送信信号が形成されることを特徴とする送受信機。
請求項２において、
前記送信ディジタル信号は第１送信ディジタル信号と第２送信ディジタル信号とを含み、
前記変換ユニットの第１入力端子と第２入力端子とに前記第１送信ディジタル信号と前記第２送信ディジタル信号とがそれぞれ供給され、
前記ディジタル／アナログ変換器は、前記変換ユニットの第１出力端子の第１送信ディジタル変換信号が供給される第１ディジタル／アナログ変換器と、前記変換ユニットの第２出力端子の第２送信ディジタル変換信号が供給される第２ディジタル／アナログ変換器とを含み、
前記変換ユニットの前記第１出力端子の前記第１送信ディジタル変換信号と前記第２出力端子の前記第２送信ディジタル変換信号とはアナログ換算で９０度と前記所定の送信信号・オフセット角度を持つように設定されていることを特徴とする送受信機。
請求項２において、
前記送信ディジタル信号は第１送信ディジタル信号と第２送信ディジタル信号とを含み、
前記ディジタル／アナログ変換器は、前記第１送信ディジタル信号が供給される第１ディジタル／アナログ変換器と、前記第２送信ディジタル信号が供給される第２ディジタル／アナログ変換器とを含み、
前記変換ユニットの第１入力端子と第２入力端子とに前記第１ディジタル／アナログ変換器からの前記第１送信アナログ信号と前記第２ディジタル／アナログ変換器からの前記第２送信アナログ信号とがそれぞれ供給され、
前記変換ユニットの第１出力端子と第２出力端子とから、前記送信用変調器の前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１送信アナログ信号と前記第２送信アナログ信号とが生成され、
前記変換ユニットの前記第１出力端子の前記第１送信アナログ信号と前記第２出力端子の前記第２送信アナログ信号とは９０度と前記所定の送信信号・オフセット角度を持つように設定されていることを特徴とする送受信機。
請求項２において、
前記送信用電圧制御発振器から生成される前記送信用発振出力信号の発振周波数は、その閉ループに前記送信用電圧制御発振器と発振分周器と位相比較器とローパスフィルタとを含むフェーズロックループによって制御されることを特徴とする送受信機。
請求項５において、
前記送信用変調器と前記送信用電圧制御発振器と前記送信用分周器とは、ダイレクトアップコンバージョン送信機アーキテクチャーと低ＩＦアップコンバージョン送信機アーキテクチャーとのいずれか一方の送信機を構成するものであることを特徴とする送受信機。
請求項６において、
前記送信機は略１．７ＧＨｚから略２．０ＧＨｚの周波数に設定されたＷＣＤＭＡ方式の前記ＲＦ送信信号を送信するものであることを特徴とする送受信機。
請求項２において、
前記受信機の前記受信用復調器と、前記送信機の前記送信用変調器と前記ディジタル／アナログ変換器と前記送信用電圧制御発振器と前記送信用分周器と前記変換ユニットとが、半導体チップに構成されていることを特徴とする送受信機。
請求項２において、
前記送信用分周器の前記非整数の前記分周比は奇数と偶数との比または異なる奇数の比により設定されていることを特徴とする送受信機。
受信したＲＦ受信信号を受信アナログ信号に変換する受信用復調器を含む受信機と、
送信アナログ信号をＲＦ送信信号に変換する送信用変調器を含む送信機とを具備する送受信機であって、
前記受信機は、前記ＲＦ受信信号を増幅するローノイズアンプと、受信用電圧制御発振器と、前記受信用電圧制御発振器から生成される受信用発振出力信号を分周することによって前記受信用復調器に供給される第１受信用ローカル信号と第２受信用ローカル信号とを生成する受信用分周器と、前記受信用復調器の出力から生成される受信アナログ信号を受信ディジタル信号に変換するアナログ／ディジタル変換器とを更に含み、
前記受信用分周器の分周比は１よりも大きな非整数に設定され、
前記非整数に設定された前記分周比を有する前記受信用分周器は、そのロジック動作によって位相の異なる前記第１受信用ローカル信号と前記第２受信用ローカル信号とを生成するロジック分周器によって構成され、
前記受信用分周器から生成される前記第１受信用ローカル信号と前記第２受信用ローカル信号とは９０度と所定のローカル・オフセット角度を有する位相差を持った一対の非クォドラチャー・ローカル信号であり、
前記受信機の前記受信用復調器では、前記ローノイズアンプからのＲＦ受信増幅信号と前記受信用分周器からの前記一対の非クォドラチャー・ローカル信号とのミキシングとが行われ、
前記受信機の前記受信用復調器の出力から、前記ミキシングの結果による非クォドラチャー復調による前記受信アナログ信号が形成され、
前記受信アナログ信号は９０度と所定の受信信号・オフセット角度を有する位相差を持った一対の非クォドラチャー・受信信号であり、
前記受信機は、前記所定の受信信号・オフセット角度を有する前記一対の非クォドラチャー・受信信号をアナログ換算で略９０度の位相差を持つ一対のクォドラチャー・変換受信信号に変換する変換ユニットを更に含み、
前記所定のローカル・オフセット角度と前記所定の受信信号・オフセット角度との差は実質的にゼロである送受信機。
請求項１０において、
前記受信用復調器は、第１ミキサーと第２ミキサーとを含み、
前記受信用電圧制御発振器から生成される前記受信用発振出力信号が前記受信用分周器に供給されることにより、前記第１ミキサーと前記第２ミキサーとにそれぞれ供給される前記第１受信用ローカル信号と前記第２受信用ローカル信号とが前記受信用分周器から生成され、
前記ローノイズアンプからの前記ＲＦ受信増幅信号が供給される前記送信用変調器の前記第１ミキサーの出力と前記第２ミキサーの出力とから前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号が形成されることを特徴とする送受信機。
請求項１１において、
前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号は第１受信アナログ信号と第２受信アナログ信号とを含み、
ひ前記アナログ／ディジタル変換器は、前記第１受信アナログ信号が供給される第１アナログ／ディジタル変換器と、前記第２受信アナログ信号が供給される第２アナログ／ディジタル変換器とを含み、
前記変換ユニットの第１入力端子と第２入力端子とに前記第１アナログ／ディジタル変換器の出力からの第１受信ディジタル信号と前記第２アナログ／ディジタル変換器の出力からの第２受信ディジタル信号とが供給され、
前記アナログ／ディジタル変換器からの前記第１受信ディジタル信号と前記第２受信ディジタル信号とはアナログ換算で９０度と前記所定の受信信号・オフセット角度と略等しいオフセット角度を有して、前記変換ユニットの第１出力端子と第２出力端子とからそれぞれ生成される第１変換受信ディジタル信号と第２変換受信ディジタル信号とがアナログ換算で略９０度の位相差を持つように設定されていることを特徴とする送受信機。
請求項１１において、
前記受信アナログ信号としての前記一対の非クォドラチャー・受信信号は第１受信アナログ信号と第２受信アナログ信号とを含み、
前記変換ユニットの第１入力端子と第２入力端子とに前記第１受信アナログ信号と前記第２受信アナログ信号とが供給され、
前記アナログ／ディジタル変換器は、前記変換ユニットの第１出力端子からの第１変換受信アナログ信号が供給される第１アナログ／ディジタル変換器と、前記変換ユニットの第２出力端子からの第２変換受信アナログ信号が供給される第２アナログ／ディジタル変換器とを含み、
前記変換ユニットの前記第１出力端子と前記第２出力端子とからそれぞれ生成される前記第１変換受信アナログ信号と前記第２変換受信アナログ信号とが略９０度の位相差を持つように設定され、
前記第１アナログ／ディジタル変換器から生成される第１変換受信ディジタル信号と前記第２アナログ／ディジタル変換器から生成される第２変換受信ディジタル信号とがアナログ換算で略９０度の位相差を持つように設定されていることを特徴とする送受信機。
請求項１１において、
前記受信用電圧制御発振器から生成される前記受信用発振出力信号の発振周波数は、その閉ループに前記受信用電圧制御発振器と発振分周器と位相比較器とローパスフィルタとを含むフェーズロックループによって制御されることを特徴とする送受信機。
請求項１４において、
前記受信用復調器と前記受信用電圧制御発振器と前記受信用分周器とは、ダイレクトダウンコンバージョン受信機アーキテクチャーと低ＩＦダウンコンバージョン受信機アーキテクチャーとディジタルＩＦダウンコンバージョン受信機アーキテクチャーとのいずれか一方の受信機を構成するものであることを特徴とする送受信機。
請求項１５において、
前記受信機は略１．８ＧＨｚから略２．１７ＧＨｚの周波数に設定されたＷＣＤＭＡ方式のＲＦ受信信号を受信するものであることを特徴とする送受信機。
請求項１１において、
前記受信機の前記受信用復調器と前記ローノイズアンプと前記受信用電圧制御発振器と前記送信用分周器と前記アナログ／ディジタル変換器と前記変換ユニットと、前記送信機の前記送信用変調器とが、半導体チップに構成されていることを特徴とする送受信機。
請求項１１において、
前記受信用分周器の前記非整数の前記分周比は奇数と偶数との比または異なる奇数の比により設定されていることを特徴とする送受信機。