[go: up one dir, main page]

JP4828997B2 - 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 - Google Patents

半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 Download PDF

Info

Publication number
JP4828997B2
JP4828997B2 JP2006119241A JP2006119241A JP4828997B2 JP 4828997 B2 JP4828997 B2 JP 4828997B2 JP 2006119241 A JP2006119241 A JP 2006119241A JP 2006119241 A JP2006119241 A JP 2006119241A JP 4828997 B2 JP4828997 B2 JP 4828997B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor package
back surface
conductive film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006119241A
Other languages
English (en)
Other versions
JP2007294584A (ja
Inventor
節哉 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006119241A priority Critical patent/JP4828997B2/ja
Publication of JP2007294584A publication Critical patent/JP2007294584A/ja
Application granted granted Critical
Publication of JP4828997B2 publication Critical patent/JP4828997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法に関する。
近年、ＩＣ(Integrated Circuit）の大規模集積化に伴い、半導体パッケージと外部基板との接続端子数も増加し、ＱＦＰ(Quad Flat Package)やＱＦＮ(Quad Flat Non-Leaded Package)では対応しきれなくなり、多ピン・ファインピッチ(0.5mm以下）のＢＧＡ(Ball Grid Array)やＬＧＡ(Land Grid Array)が採用されて来ている。
従来の半導体パッケージの一例としてのＣＳＰ(Chip Size Package)を図８に示す。図８（ａ）はＣＳＰの概略構成を模式的に示す断面斜視図であり、図８（ｂ）は縦断面図である。
図８において、１０１は従来のＣＳＰ、１０２は半導体チップ、１０２ａは表面電極、１０３は絶縁配線基板、１０３ａは表面配線パターン、１０３ｂは内部配線、１０３ｃは外部接続電極、１０４，１０５は接合材としての半田ボール、１０６は封止樹脂である。
ＣＳＰ１０１は、インターポーザと呼ばれる絶縁配線基板１０３の表面側に半導体チップ１０２が搭載されている。
半導体チップ１０２の表面電極１０２ａは、その上に形成された半田ボール１０４により、絶縁配線基板１０３に形成された表面配線パターン１０３ａとフリップチップボンディングされている。
また、表面配線パターン１０３ａは、絶縁配線基板１０３内部に形成された内部配線１０３ｂを介して、絶縁配線基板１０３裏面に形成された外部接続電極１０３ｃと電気接続されている。
また、各外部接続電極１０３ｃ上には半田ボール１０５が形成されている。
そして、半導体チップ１０２の部分は、封止樹脂１０６により被覆されている。
このように、絶縁配線基板１０３を介して、半導体チップ１０２の表面電極１０２ａは、そのピッチよりも大きなピッチの外部基板（図示せず）と電気接続できるようになっている。（例えば、特許文献１参照）。
尚、上記では、半導体チップ１０２をフリップチップボンディングする構成で説明したが、絶縁配線基板１０３に対する半導体チップ１０２の搭載形態は、これに限らず、半導体チップ１０２を表裏反転させずに搭載して、ボンディングワイヤ（図示せず）を用いて電気接続する構成であってもよい。
また、上記では、半導体チップ１０２の部分を封止樹脂１０６で被覆する構成で説明したが、樹脂封止せずに半導体チップ１０２と絶縁配線基板１０３との間にアンダーフィル（図示せず）と呼ばれる接着剤を充填させるだけの構成であってもよい。
特開２００１−９４００４号公報 図２０ 特開２００１−９４００４号公報 図４
しかしながら、上記のようなＣＳＰ１０１においては、以下のような問題があった。
接合材としての半田ボール１０５と外部接続電極１０３ｃとの接合形態が、単に、半田ボール１０５を平面電極である外部接続電極１０３ｃに突合わせた平面接合である上、接合面積が外部接続電極１０３ｃの平面積に限定されるため接合強度が弱いという問題があった。
とくに近年、このようなＣＳＰ１０１は、携帯通信機（モバイル）への利用が盛んであり、落下などの衝撃に耐え得る接合強度が要求されている。
また、接合材としての半田ボール１０５が絶縁配線基板１０３裏面から突出する格好となるため、半田ボール１０５を溶融させた際に、その溶融状況によっては、高さのバラツキが生じ、外部基板（図示せず）に対するＣＳＰ１０１の水平度が悪化するという問題があった。
尚、特許文献２には、従来の他の例として、図９のような構成が開示されている。図９は縦断面図である。
図９において、２００は従来の他の例のＣＳＰ、２０１は半導体チップ、２０２は接続電極、２０３は半田ボール、２０４は貫通孔、２０５は封止樹脂、２０６は絶縁配線基板、２０７は配線、２０８は金バンプ、２０９はバンプ電極、２１０はアンダーフィルである。
この構成では、絶縁配線基板２０６の裏面側から表面配線パターン２０７に達する貫通凹部２０４が設けられ、その貫通凹部２０４の内部に表面配線パターン２０７の裏面と接合した半田ボール２０３の一部が形成されている。
しかしながら、このような構成であっても、絶縁配線基板２０６と半田ボール２０３との接合形態および接合面積の点では、平面接合であることに代わりなく、十分な接合強度が得られるとは言えなかった。
また、半田ボール２０３の一部が貫通凹部２０４から突出しているため、半田を溶融させた際に、外部基板（図示せず）に対するＣＳＰ２００の水平度が悪化するおそれがあった。
本発明の主な課題は、絶縁配線基板と接合材との接合強度を増大させることで、その結果として半導体パッケージと外部基板との接合強度を増大させ、かつ、外部基板に対する半導体パッケージの水平度を悪化させることのない半導体パッケージおよびその実装方法ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法をを提供することである。
本発明の半導体パッケージは、
表面側に表面配線パターン、裏面側に表面配線パターンと内部配線で電気接続された外部接続電極が形成された絶縁配線基板と、
絶縁配線基板の表面側に搭載され、表面配線パターンと電気接続された半導体チップとを備えた半導体パッケージにおいて、
外部接続電極は、絶縁配線基板の裏面に設けられた有底凹部の底面および側面に形成された導電膜でなることを特徴とする半導体パッケージである。
本発明の半導体パッケージの実装方法は、
表面側に表面配線パターンが形成され、裏面側に表面配線パターンと内部配線で電気接続された外部接続電極が形成された絶縁配線基板と、
絶縁配線基板の表面側に搭載され、表面配線パターンと電気接続された半導体チップとを備えた半導体パッケージにおいて、
外部接続電極は、絶縁配線基板の裏面に設けられた有底凹部の底面および側面に形成された導電膜でなる半導体パッケージの実装方法であって、有底凹部に導電性ペーストを充填した後、絶縁配線基板の裏面を外部基板に隙間なく当接させて、導電性ペーストで接合する半導体パッケージの実装方法である。
本発明の半導体パッケージに使用する絶縁配線基板は、
表面側に表面配線パターン、裏面側に表面配線パターンと内部配線で電気接続された外部接続電極が形成された絶縁配線基板であって、
外部接続電極は、その裏面に設けられた有底凹部の底面および側面に形成された導電膜でなることを特徴とする絶縁配線基板である。
本発明の半導体パッケージに使用する絶縁配線基板の製造方法は、
表面側に所定の表面配線パターンと、それと電気接続され、裏面の所定位置に露出する内部配線とが形成された絶縁性基板を準備し、その裏面に、外部接続電極を形成する予定領域を開口部とする樹脂パターンを形成するステップと、
絶縁性基板の裏面全面に導電膜を形成するステップと、
樹脂パターンの開口部の底部および内側面をレジストで埋め込んだレジストマスクを形成するステップと、
レジストマスクをエッチングマスクとして導電膜をエッチングするステップと、
レジストマスクを除去するステップとを、備えたことを特徴とした絶縁配線基板の製造方法である。
本発明の半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法によると、半導体パッケージと外部基板との接合強度を増大させることができるとともに、外部基板に対する半導体パッケージの水平度を悪化させるおそれがない。
本発明は、半導体パッケージと外部基板との接合強度を増大させるとともに、外部基板に対する半導体パッケージの水平度を悪化させるおそれがない半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法を提供するという目的を、外部接続電極を、絶縁配線基板の裏面に設けた有底凹部の底面および側面に形成した導電膜とすることで実現した。
本発明の半導体パッケージの実施例１に係るＣＳＰ(Chip Size Package)を図１に示す。図１（ａ）はＣＳＰの概略構成を模式的に示す縦断面図であり、図１（ｂ）は部分平面図（裏面側）である。また、図８と同一部分には同一符号を付す。
図１において、１０は本発明のＣＳＰ、１１は外部接続電極、１２は有底凹部、１３は導電膜である。
ＣＳＰ１０は、インターポーザと呼ばれる絶縁配線基板１０３の表面側に半導体チップ１０２が搭載されている。
半導体チップ１０２の表面電極１０２ａは、その上に形成された半田ボール１０４により、絶縁配線基板１０３に形成された表面配線パターン１０３ａとフリップチップボンディングされている。
また、表面配線パターン１０３ａは、絶縁配線基板１０３内部に形成された内部配線１０３ｂを介して、絶縁配線基板１０３裏面に形成された外部接続電極１１と電気接続されている。
そして、半導体チップ１０２の部分は、封止樹脂１０６により被覆されている。
ここで、絶縁配線基板１０３の内部配線１０３ｂと対応する裏面位置には、有底凹部１２が設けられている。
そして、この有底凹部１２の底面および内側面には、例えば、銅膜とその上に積層された錫膜とでなる導電膜１３が形成され、内部配線１０３ｂと電気接続されて外部接続電極１１を形成している。
このような外部接続電極１１は、有底凹部１２の底面に加えて内側面も導電性ペーストなどの接合材（拡大図中、斜め破線領域で示す）との接合面となり得るため、外部接続電極１１と接合材とは立体的に接合され、かつ、内側面の面積分だけ接合面積が増加するため接合が確実となり接合強度が向上する。
また、接合材を有底凹部１２に収容できるため絶縁配線基板１０３裏面から突出せず、外部基板（図示せず）と絶縁配線基板１０３の裏面とを隙間なく当接させた状態で接合でき、接合材を溶融させた際に、外部基板（図示せず）に対するＣＳＰ１０の水平度を悪化させる心配がない。
このように、絶縁配線基板１０３を介して、半導体チップ１０２の表面電極１０２ａは、そのピッチよりも大きなピッチの外部基板（図示せず）と電気接続できるようになっている。
尚、上記では、外部接続電極１１を有底凹部１２の底面および内側面に形成した導電膜１３で成る構成で説明したが、実施例１の変形例として、図２に示すように、外部接続電極１１をなす導電膜１３を、さらに、有底凹部１２の開口部周辺１２ａまで延在させる構成とし、さらに、接合面積の増加を図ってもよい。
また、上記では、半導体チップ１０２をフリップチップボンディングする構成で説明したが、絶縁配線基板１０３に対する半導体チップ１０２の搭載形態は、これに限らず、半導体チップ１０２を表裏反転させずに搭載して、ボンディングワイヤ（図示せず）を用いて電気接続する構成であってもよい。
また、上記では、半導体チップ１０２の部分を封止樹脂１０６で被覆する構成で説明したが、樹脂封止せずに半導体チップ１０２と絶縁配線基板１０３との間にアンダーフィル（図示せず）と呼ばれる接着剤を充填させるだけの構成であってもよい。
次に、本発明の半導体パッケージの実施例２に係るＣＳＰ(Chip Size Package)を図３に示す。図３（ａ）はＣＳＰの概略構成を模式的に示す縦断面図であり、図３（ｂ）は部分平面図（裏面側）である。また、図１，図２，図８と同一部分には同一符号を付す。
図３において、２０は本発明の実施例２に係るＣＳＰ、２１は通気溝である。
実施例２の構成は、実施例１の構成に加えて、絶縁配線基板１０３の裏面に、有底凹部１２の各々と絶縁配線基板１０３の側面とを通気可能に連通する通気溝２１を設けた構成となっている。
このような通気溝２１を設けておくと、外部基板（図示せず）との接合のための加熱で発生するエアやフラックスガスなどのガスを外部に放出、あるいは、通気溝２１内部に収容できて好適である。
次に、本発明の半導体パッケージの実施例３に係るＣＳＰ(Chip Size Package)を図４に示す。図４（ａ）はＣＳＰの概略構成を模式的に示す縦断面図であり、図４（ｂ）は部分平面図（裏面側）である。また、図１〜３，図８と同一部分には同一符号を付す。
図４において、３０は本発明の実施例３に係るＣＳＰ、３１は柱状突起、３１ａは導電膜、３１ｂは絶縁物である。
実施例３の構成は、実施例２の構成に加えて、有底凹部１２の内部の略中央に、表面を導電膜３１ａで被覆した絶縁物３１ｂでなる柱状突起３１を設けた構成となっている。
このような柱状突起３１を設けておくと、有底凹部１２に収容した導電性ペーストなどの接合材（拡大図中、斜め破線領域で示す）が毛管現象により柱状突起３１に沿って這い上がるため有底凹部１２内面の濡れ性を促進できるとともに、柱状突起３１の側面積分が接合面積として増加するため接合強度の向上が図れる。
次に、上記のようなＣＳＰ１０，２０，３０に使用される絶縁配線基板１０３の製造方法の一例を、図５，図６を参照して説明する。尚、図５，図６は製造フローを示す断面図である。
先ず、図５（ａ）に示すように、表面側に所定の表面配線パターン１０３ａと、それと電気接続され、裏面の所定位置に露出する内部配線１０３ｂとが形成された絶縁性基板１０３−１を準備し、その裏面に、外部接続電極（有底凹部）を形成する予定領域を開口部とする樹脂パターンが形成されるような凹凸パターンを有するモールド金型２に、溶融した絶縁性樹脂３を充填して、絶縁性基板１０３−１の裏面に重ねて硬化させ溶融接着する。
これにより、絶縁性基板１０３−１の裏面側には所定厚さ（有底凹部１２の深さ）の樹脂パターンが貼り合わせられた格好となる。
次に、図５（ｂ）に示すように、絶縁性基板１０３−１の裏面全面に導電膜１３、例えば、下地金属としての銅膜の上に形成された錫膜をスパッタ法およびメッキ法を併用して形成する。
次に、図６（ｃ）に示すように、樹脂パターンの開口部の底部および内側面をレジスト４で埋め込んだレジストマスクを形成する。
次に、図６（ｄ）に示すように、そのレジストマスクをエッチングマスクとして不要な導電膜１３をエッチング除去した後、レジストマスクを除去する。
このようにして、有底凹部１２の底面および内側面に、内部配線１０３ｂと電気接続した導電膜１３で成る外部接続電極１１を有する絶縁配線基板１０３が完成する。
尚、通気溝２１や柱状突起３１を形成する場合は、モールド金型２の凹凸パターンを、通気溝２１や柱状突起３１が形成できるような凹凸パターンとしておく。
また、上記では、有底凹部１２を形成する方法として、絶縁配線基板１０３裏面に樹脂パターンを溶融接着することで説明したが、絶縁配線基板１０３裏面をフォトリソグラフィ法とエッチング法を用いて加工して有底凹部１２を形成してもよく、特に限定するものではない。
次に、本発明の半導体パッケージの実装方法の一例として、実施例１に係るＣＳＰ１０の実装方法を図７を参照して説明する。尚、実施例２、実施例３に係るＣＳＰ２０，３０については、実施例１に係るＣＳＰ１０の実装方法と同様であるため説明を省略する。また、図１と同一部分には同一符号を付す。
図７において、１０は本発明の実施例１に係るＣＳＰ、４１は外部基板、４１ａは外部基板４１の表面に形成された配線パッド、４２は接合材としての導電性ペーストである。
先ず、図７（ａ）に示すように、ＣＳＰ１０の有底凹部１２の形成面（裏面）を上向きにして、シリンジ（図示せず）あるいはマスク印刷（図示せず）を用いて、有底凹部１２の内部に導電性ペースト４２を充填する。
その後、図７（ｂ）に示すように、ＣＳＰ１０の有底凹部１２の形成面（裏面）を下向きにして外部基板４１の表面に隙間なく当接させる。そして、導電性ペースト４２が配線パッド４１ａ表面上に自重で流れて馴染んだ後、加熱などして硬化させ接合する。
尚、上記では、接合材として、有底凹部１２の内部に導電性ペースト４２を充填し、硬化させて接合することで説明したが、導電性ペースト４２の代わりに、有底凹部１２の内部に、予め、バンプ（図示せず）を形成しておき加熱溶融接合させてもよい。
このようにすると、ＣＳＰ１０と外部基板４１とを隙間なく当接させた状態で接合させることができるため、外部基板４１に対するＣＳＰ１０の水平度を悪化させる心配がない。
本発明は、半導体パッケージと外部基板との接合強度を増大させ、かつ、外部基板に対する半導体パッケージの水平度を悪化させることのない半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法に適用できる。
本発明の半導体パッケージの実施例１に係るＣＳＰの概略構成を模式的に示す縦断面図および部分平面図（裏面側） 本発明の実施例１の変形例の概略構成を模式的に示す縦断面図および部分平面図（裏面側） 本発明の半導体パッケージの実施例２に係るＣＳＰの概略構成を模式的に示す縦断面図および部分平面図（裏面側） 本発明の半導体パッケージの実施例３に係るＣＳＰの概略構成を模式的に示す縦断面図および部分平面図（裏面側） 本発明の半導体パッケージに使用する絶縁配線基板の製造方法の一例を示す断面図 本発明の半導体パッケージに使用する絶縁配線基板の製造方法の一例を示す断面図 本発明の半導体パッケージの実装方法の一例を示す縦断面図 従来の半導体パッケージの一例としてのＣＳＰの概略構成を模式的に示す断面斜視図および縦断面図 従来の他のＣＳＰの縦断面図
符号の説明
２ モールド金型
３ 絶縁性樹脂
４ レジスト
１０ 本発明の半導体パッケージの実施例１に係るＣＳＰ
１１ 外部接続電極
１２ 有底凹部
１３ 導電膜
１２ａ 開口部周辺
２０ 本発明の半導体パッケージの実施例２に係るＣＳＰ
２１ 通気溝
３０ 本発明の半導体パッケージの実施例３に係るＣＳＰ
３１ 柱状突起
３１ａ 導電膜
３１ｂ 絶縁物
４１ 外部基板
４１ａ 配線パッド
４２ 導電性ペースト
１０１ 従来の半導体パッケージの一例としてのＣＳＰ
１０２，２０１ 半導体チップ
１０２ａ 表面電極
１０３，２０６ 絶縁配線基板
１０３ａ 表面配線パターン
１０３ｂ 内部配線
１０３ｃ 外部接続電極
１０３−１ 絶縁性基板
１０４，１０５，２０３ 半田ボール
１０６，２０５ 封止樹脂
２００ 従来の他の例のＣＳＰ
２０２ 接続電極
２０４ 貫通孔
２０７ 配線
２０８ 金バンプ
２０９ バンプ電極
２１０ アンダーフィル

Claims (9)

  1. 表面側に表面配線パターン、裏面側に前記表面配線パターンと内部配線で電気接続された外部接続電極が形成された絶縁配線基板と、
    前記絶縁配線基板の表面側に搭載され、前記表面配線パターンと電気接続された半導体チップと、を備えた半導体パッケージにおいて、
    前記外部接続電極は、前記絶縁配線基板の裏面に設けられた有底凹部の底面および側面に形成された導電膜でなり、
    前記有底凹部の内部に、表面を導電膜で被覆した絶縁物でなる柱状突起が設けられたことを特徴とする半導体パッケージ。
  2. 前記導電膜を前記有底凹部の開口部周辺まで延在させたことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記絶縁配線基板の裏面に、前記有底凹部の各々と前記絶縁配線基板の側面とを通気可能に連通する通気溝が形成されたことを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 請求項１から３のいずれかに記載の半導体パッケージ、の実装方法であって、前記有底凹部に導電性ペーストを充填した後、前記絶縁配線基板の裏面を外部基板に隙間なく当接させて、前記導電性ペーストで接合する半導体パッケージの実装方法。
  5. 請求項１から３のいずれかに記載の半導体パッケージ、の実装方法であって、前記有底凹部の内部にバンプを形成し、前記絶縁配線基板の裏面を外部基板に隙間なく当接させて、前記バンプで溶融接合する半導体パッケージの実装方法。
  6. 表面側に表面配線パターン、裏面側に前記表面配線パターンと内部配線で電気接続された外部接続電極が形成された絶縁配線基板であって、
    前記外部接続電極は、その裏面に設けられた有底凹部の底面および側面に形成された導電膜でなり、
    前記有底凹部の内部に、表面を導電膜で被覆した絶縁物でなる柱状突起が設けられたことを特徴とする絶縁配線基板。
  7. 前記導電膜を前記有底凹部の開口部周辺まで延在させたことを特徴とする請求項６に記載の絶縁配線基板。
  8. その裏面に、前記有底凹部の各々と前記絶縁配線基板の側面とを通気可能に連通する通気溝が形成されたことを特徴とする請求項６または７に記載の絶縁配線基板。
  9. 請求項６から８のいずれかに記載の絶縁配線基板、の製造方法であって、
    表面側に所定の表面配線パターンと、それと電気接続され、裏面の所定位置に露出する内部配線とが形成された絶縁性基板を準備し、その裏面に、外部接続電極を形成する予定領域を開口部とする樹脂パターンを形成するステップと、
    前記絶縁性基板の裏面全面に導電膜を形成するステップと、
    前記樹脂パターンの開口部の底部および内側面をレジストで埋め込んだレジストマスクを形成するステップと、
    前記レジストマスクをエッチングマスクとして前記導電膜をエッチングするステップと、
    前記レジストマスクを除去するステップと、を備えたことを特徴とした絶縁配線基板の製造方法。
JP2006119241A 2006-04-24 2006-04-24 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 Expired - Fee Related JP4828997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119241A JP4828997B2 (ja) 2006-04-24 2006-04-24 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006119241A JP4828997B2 (ja) 2006-04-24 2006-04-24 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007294584A JP2007294584A (ja) 2007-11-08
JP4828997B2 true JP4828997B2 (ja) 2011-11-30

Family

ID=38764921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119241A Expired - Fee Related JP4828997B2 (ja) 2006-04-24 2006-04-24 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4828997B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597541B2 (ja) * 2016-09-26 2019-10-30 株式会社村田製作所 電子部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157284B1 (ko) * 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JPH113956A (ja) * 1997-04-14 1999-01-06 Hitachi Aic Inc バンプの形成方法
JP3938810B2 (ja) * 1998-02-05 2007-06-27 沖電気工業株式会社 半導体装置の実装方法
JP2000012732A (ja) * 1998-06-24 2000-01-14 Rohm Co Ltd Ｂｇａ型半導体装置の構造
JP2000114415A (ja) * 1998-09-30 2000-04-21 Nec Corp 電子部品

Also Published As

Publication number Publication date
JP2007294584A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
JP5068990B2 (ja) 電子部品内蔵基板
JP4535969B2 (ja) 半導体装置
JP4901458B2 (ja) 電子部品内蔵基板
JP2010103244A (ja) 半導体装置及びその製造方法
TW200830442A (en) Non-pull back pad package with an additional solder standoff
US7807510B2 (en) Method of manufacturing chip integrated substrate
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2006202991A (ja) 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2010263108A (ja) 半導体装置及びその製造方法
JP4312616B2 (ja) 半導体装置
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP2014150213A (ja) 半導体装置及び半導体装置の製造方法
JP2007042762A (ja) 半導体装置およびその実装体
JP4494249B2 (ja) 半導体装置
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees