JP4795815B2 - 定電流回路および定電圧回路 - Google Patents

Description

本発明は、ＭＯＳ（Metal Oxide Semiconductor）構成の定電流回路と定電圧回路に係り、特に、回路の動作を安定させるのに好適な技術に関するものである。

ＭＯＳトランジスタを用いて構成されたアナログ回路においては、動作を安定させるために、基準電圧および定電流源が重要である。しかし、定電流源の生成に用いるＭＯＳトランジスタは、製造工程における閾値電圧のばらつきや、温度による閾値電圧の変化が発生する。例えば、閾値電圧が高くなると定電流が大きくなり、閾値電圧が低くなると定電流が小さくなる。

このような、ＭＯＳトランジスタの製造工程における閾値のばらつきに対応した従来の定電流回路として、例えば特許文献１に記載の図３に示す回路がある。

図３は、従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図であり、図３（ａ）における回路は、ディプレッションタイプＭＯＳトランジスタ（Ｄ型ＭＯＳトランジスタ）３１と抵抗３２を用いた構成、図３（ｂ）における回路は、Ｄ型ＭＯＳトランジスタ３１のみを用いた構成となっている。

図３（ｂ）に示す回路では、Ｄ型ＭＯＳトランジスタ３１のゲートとソースとサブストレート（基板）をグランド電位ＶＳＳに接続し、ドレインを高電位ＶＤＤに接続した構成としており、Ｄ型ＭＯＳトランジスタ３１のソース・ドレイン間に定電流が流れる。

このような図３（ｂ）に示すＤ型ＭＯＳトランジスタ３１単体による構成の回路では、熱拡散、ゲート酸化、イオン注入等、Ｄ型ＭＯＳトランジスタ３１の製造工程で生じるＭＯＳトランジスタのしきい値電圧（閾値電圧）の変動によって、定電流の絶対値や温度係数が大きく変わるという問題がある。

図３（ａ）に示す回路では、Ｄ型ＭＯＳトランジスタ３１のゲートとソースとの間に抵抗３２を挿入している。すなわち、Ｄ型ＭＯＳトランジスタ３１のソースとサブストレートと抵抗３２の一端を接続し、Ｄ型ＭＯＳトランジスタ３１のゲートと抵抗３２の他端をＶＳＳで接続し、Ｄ型ＭＯＳトランジスタ３１のドレインをＶＤＤに接続している。

このような構成とすることにより、Ｄ型ＭＯＳトランジスタ３１の閾値電圧が製造工程のばらつきで、例えば高くなるとＤ型ＭＯＳトランジスタ３１に流れる定電流が増加する方向となるが、ゲート・ソース間に挿入された抵抗３２に流れる電流で生じる電圧降下によって、Ｄ型ＭＯＳトランジスタ３１のゲート電位は、ソース電位に対してマイナス（−）方向となり、定電流を流さなくなる方向に変化し、その結果、定電流は安定化する。

また逆に、閾値電圧が低くなるとＤ型ＭＯＳトランジスタ３１に流れる定電流が減少する方向となるが、抵抗３２に流れる電流で生じる電圧降下は小さくなるので、Ｄ型ＭＯＳトランジスタ３１のゲート電位は、ソース電位に対してプラス（＋）方向となり、定電流を流れやすくなる方向に変化し、その結果、定電流は安定化する。

尚、一般的に温度があがる場合、Ｄ型ＭＯＳトランジスタ３１の閾値電圧の変動と連動して定電流が大きくなる場合、抵抗値が大きくなる抵抗３２（例えば、ポリシリコン抵抗、拡散抵抗）を用いることによって、さらに安定した定電流を得ることができる。

また、上記特許文献１においては、図３（ａ）に示した定電流回路を用いた基準電圧回路の構成例が記載されており、また、図３（ｂ）に示した定電流回路を用いた基準電圧回路の構成例が特許文献２および特許文献３に記載されている。

図４は、従来のＭＯＳトランジスタを用いた基準電圧回路の構成例を示す回路図であり、上記特許文献２および特許文献３に記載の上記図３（ｂ）に示した定電流回路を用いた基準電圧回路の構成例を示している。

図４における基準電圧回路では、高電位側の電源にディプレション（Ｄ）型ｎチャネルＭＯＳトランジスタ４５のドレインを接続し、低電位側の電源にエンハンスメント（Ｅ）型ｎチャネルＭＯＳトランジスタ４７のソースおよびバルクを接続している。

そして、Ｄ型ｎチャネルＭＯＳトランジスタ４５のソースおよびバルクをＥ型ｎチャネルＭＯＳトランジスタ４７のドレインに接続点４８で接続し、それぞれのゲート同士を接続点４６で接続するとともに、接続点４８にも接続する。この接続点４８が低電位側の電源を基準電位とする基準電圧出力である。

一般的に、エンハンスメント（Ｅ）型ＭＯＳトランジスタは表面チャンネル型トランジスタであるのでスレショールド電圧の製造ばらつきが小さいが、それに対してディプリーション（Ｄ）型トランジスタは埋め込みチャンネル型トランジスタとなっているので、スレショールド電圧の製造ばらつきが大きく、飽和ドレイン電流の製造ばらつきが非常に大きいという問題がある。

図５は、図４における基準電圧回路を用いた定電流回路の構成例を示す回路図であり、この定電流回路においては、ドレインが高電位側の電源５４に接続されたディプレッションタイプＭＯＳトランジスタすなわちＤ型ＭＯＳトランジスタ５１（（図中「ＤｅｐＴｒ１」と記載）のソースと、ソースが低電位側（グランド）に接続されたエンハンスメントタイプＭＯＳトランジスタすなわちＥ型ＭＯＳトランジスタ５２（（図中「ＥｎｈＴｒ１」と記載）のドレインと各々のゲートを結線して図４に示す基準電圧回路を構成し、基準電圧５５を得、さらに、この基準電圧５５をＥ型ＭＯＳトランジスタ５３（（図中「ＥｎｈＴｒ２」と記載）のゲートに結線し、このＥ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）の飽和ドレイン電流を定電流値Ｉｒｅｆとして出力する構成となっている。

このとき、Ｄ型ＭＯＳトランジスタ５１の飽和電流は定電流源となり、Ｅ型ＭＯＳトランジスタ５２はドレイン、ゲートが共通であるため、上部の定電流値となるようにゲート電圧が決まる。そのゲート電圧をＥ型ＭＯＳトランジスタ５３がもらって動作するので、Ｄ型ＭＯＳトランジスタの電流値をカレントミラーする。

このようなＤ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ５２（ＥｎｈＴｒ１）およびＥ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）を用いて構成された定電流回路においては、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）のスレショールド電圧の製造ばらつきが大きい場合には、その電流値のばらつきも大きくなり、Ｅ型ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）の飽和ドレイン電流値（定電流値Ｉｒｅｆ）も大きく影響されてしまう。

また、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）においては、温度による閾値電圧の変化も発生し、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ５２（ＥｎｈＴｒ１）のスレショールド電圧の差（閾値差）からなる基準電圧５５も不安定となり、この基準電圧５５を用いた定電流回路全体が不安定となっていた。

このような問題に対処するための従来技術として、例えば、特許文献４に記載の技術がある。この技術では、ＭＯＳトランジスタ５３（ＥｎｈＴｒ２）のソースと基板間に抵抗を挿入し、この抵抗をレーザ光線によってトリミングすることで電流値を調整している。

また、このような抵抗のトリミングにより温度依存性の小さい定電流発生回路を実現する従来技術として、例えば、特許文献５に記載の技術もある。

しかし、このような、トリミングという手段を使う場合には、サイズの異なるトランジスタを用意し、さらにトリミング用のビットを容易するために大きな面積が必要であり、温度変化に対しては補正ができない欠点があった。

尚、定電流回路における従来の安定化技術に関しては、特許文献６〜１０に記載の技術がある。

特許第３５１７３４３号公報 特開平９−３２５８２６号公報 特公平４−６５５４６号公報 特開平２−２６６４０７号公報 特開２００４−１９２５１８号公報 特許第２５９９３０４号公報 特開平４−９７４０５号公報 特許第２８００５２３号公報 特開２００２−２３６５２１号公報 特許第３０５２８１８号公報 特開平７−１６０３４７号公報

解決しようとする問題点は、図５に示す従来の定電流回路では、Ｄ型ＭＯＳトランジスタ５１（ＤｅｐＴｒ１）の製造上のばらつきによる閾値電圧の変化と温度による閾値電圧の変化が発生し、不安定な回路となっている点である。

本発明の目的は、これら従来技術の課題を解決し、定電流回路におけるＤ型ＭＯＳトランジスタの製造上のばらつきや温度変化による定電流出力値への影響を低減することである。また、同時に定電圧源としても成立させることを目的とする。

上記目的を達成するため、本発明では、ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、Ｄ型ＭＯＳトランジスタのソースとゲートおよび第１のＥ型ＭＯＳトランジスタのゲートを結線し、Ｄ型ＭＯＳトランジスタのソースと第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、抵抗と第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に第２のＥ型ＭＯＳトランジスタのゲートを結線し、第２のＥ型ＭＯＳトランジスタのドレインを定電流出力端とすることを特徴とする。また、第２のＥ型ＭＯＳトランジスタの閾値電圧を第１のＥ型ＭＯＳトランジスタの閾値電圧よりも抵抗の電圧ドロップによる分だけ低くし、第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に当該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする。また、D型MOSトランジスタのソースと抵抗との結線部分の出力電圧を基準電圧とすることで同時に定電圧源も設定できることも特徴とする。

本発明によれば、製造ばらつきにより各トランジスタの閾値が変化し、そこに流れる電流量が変化したとしても、挿入した抵抗により、その変動量を吸収する方向に補正がかかるために一定の電流値をつくることができる。

以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係る定電流回路および定電圧回路の構成例を示すブロック図であり、図２は、図１における定電流回路を構成するトランジスタの温度特性例を示す説明図である。

図１に示すように、本例の定電流および定電圧回路は、ドレインが高電位側の電源４に結線されたＤ型ＭＯＳトランジスタ（図中「ＤｅｐＴｒ１」と記載）１と、それぞれソースが低電位側（グランド）に結線された第１，第２のＥ型ＭＯＳトランジスタ（図中「ＥｎｈＴｒ１」，「ＥｎｈＴｒ２」と記載）２，３とを具備し、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソースと（第１の）Ｅ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインを抵抗Ｒ１を介して結線し（第１の結線）、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のそれぞれのゲートを結線し（第２の結線）、この第２の結線と第１の結線におけるＤ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソースと抵抗Ｒ１との接続点（基準電圧５）とを結線し（第３の結線）、第１の結線におけるＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインと抵抗Ｒ１との接続点（出力電圧６）に（第２の）Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲートを結線（第４の結線）することで、当該Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のドレインを定電流出力端（Ｉｒｅｆ）としている。また、Ｄ型ＭＯＳトランジスタ１のソースと抵抗Ｒ１との結線部分を基準電圧端としている。

本例の定電流回路および定電圧では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）からなる図５で示した基準電圧回路に、抵抗Ｒ１を設けることにより、図５で示した基準電圧回路で生成される基準電圧５から出力電圧６を形成し、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧として与えている。

このように、本例の定電流および定電圧回路では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソース側に抵抗Ｒ１を配し、この抵抗Ｒ１を介してＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）のドレインに接続すると共に、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）の各ゲートを共通としてし、かつＤ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）のソース側と結線しているので、基準電圧５は、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）の閾値の差分の一定電圧に固定される。

そして、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）の閾値が製造工程においてばらつくことで定電流値が変化した場合、抵抗Ｒ１により出力電圧６の電圧に帰還がかかる。本例の回路では、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）とＥ型ＭＯＳトランジスタ２，３（ＥｎｈＴｒ１，２）をＮチャネルで、同じウエル拡散内に作り込む構成としており、製造上のばらつきで発生する閾値変動は同じ方向に変化し、Ｄ型ＭＯＳトランジスタ１（ＤｅｐＴｒ１）で電流が多く流れるとＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧が低くなり、電流は流れないように補正がかかる。

このようにして本例の定電流および定電圧回路では、図５で示した従来回路の問題点「（１）Ｄ型ＭＯＳトランジスタＤｅｐＴｒとＥ型ＭＯＳトランジスタＥｎｈＴｒとで発生させる基準電圧をゲート電圧としてＭＯＳトランジスタを動作させて、その飽和ドレイン電流を定電流源としてつかった場合、製造上のばらつきでＤｅｐＴｒの閾値が変化するためにその飽和ドレイン電流値が大きく変化し、閾値ばらつきの影響を大きくうけていた。」との問題点を解決することができる。

尚、これだけでは、製造ばらつきによる閾値変化による定電流値の変動の問題点を、常温において解決しているが、定電流を発生するＥ型ＭＯＳトランジスタの温度特性（温度変化による閾値の変動）を補正できない問題がある。このような問題に対処するための本例の技術を、以下に、図２を用いて説明する。

図１に示すＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）における温度変化による閾値の変化に関して、図２に示すように、トランジスタのＶｇ−Ｉｄ特性（ゲート電位−ドレイン電流）においては、温度変化に対してＩｄ（ドレイン電流）の変化しないＶｇ（ゲート電位Ｐ）があり、図１における定電流および定電圧回路において、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）のゲート電圧が上記Ｐとなるように、出力電圧６を設定することで、温度特性のない定電流源となる。

この際、Ｅ型ＭＯＳトランジスタ２（ＥｎｈＴｒ１）とＥ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）の閾値電圧は、Ｅ型ＭＯＳトランジスタ３（ＥｎｈＴｒ２）の方が、抵抗Ｒ１の電圧ドロップによる分だけ低い閾値電圧となる場合に最適化される。これにより、トランジスタの閾値ばらつき及び温度特性に対して変動の少ない基準電圧と定電流源を同じ回路でつくることができる。

以上、図１，２を用いて説明したように、本例の定電流および定電圧回路では、製造ばらつきにより各トランジスタの閾値が変化し、そこに流れる電流量が変化したとしても、挿入した抵抗Ｒ１により、その変動量を吸収する方向に補正がかかる構成となっているので、基準電圧及び定電流に対して変動を抑えることができる。また、温度特性のないゲート電圧を設定していることで温度変化もない定電流回路および定電圧回路とすることができる。

本発明に係る定電流および定電圧回路の構成例を示すブロック図である。 従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図である。 従来のＭＯＳトランジスタを用いた定電流回路の構成例を示す回路図である。 従来のＭＯＳトランジスタを用いた基準電圧回路の構成例を示す回路図である。 図４における基準電圧回路を用いた定電流回路の構成例を示す回路図である。

符号の説明

１：Ｄ型ＭＯＳトランジスタ（ディプレッションタイプＭＯＳトランジスタ、ＤｅｐＴｒ１）、２，３：Ｅ型ＭＯＳトランジスタ（エンハンスメントタイプＭＯＳトランジスタ、ＥｎｈＴｒ１，２）、４：電源（高電位側）、５：基準電圧、６：出力電圧、Ｒ１：抵抗、３１：Ｄ型ＭＯＳトランジスタ、３２：抵抗、４５：ディプレション型ｎチャネルＭＯＳトランジスタ、４６，４８：接続点、４７：エンハンスメント型ｎチャネルＭＯＳトランジスタ、５１：Ｄ型ＭＯＳトランジスタ（ディプレッションタイプＭＯＳトランジスタ、ＤｅｐＴｒ１）、５２，５３：Ｅ型ＭＯＳトランジスタ（エンハンスメントタイプＭＯＳトランジスタ、ＥｎｈＴｒ１，２）、５４：電源（高電位側）５５：基準電圧、Ｉｒｅｆ：定電流。

Claims (4)

1. ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、
   上記Ｄ型ＭＯＳトランジスタのソースとゲートおよび上記第１のＥ型ＭＯＳトランジスタのゲートを結線し、
   上記Ｄ型ＭＯＳトランジスタのソースと上記第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、
   該抵抗と上記第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に上記第２のＥ型ＭＯＳトランジスタのゲートを結線し、
   該第２のＥ型ＭＯＳトランジスタのドレインを定電流出力端とすることを特徴とする定電流回路。
2. 請求項１に記載の定電流回路であって、
   上記第２のＥ型ＭＯＳトランジスタの閾値電圧を上記第１のＥ型ＭＯＳトランジスタの閾値電圧よりも上記抵抗の電圧ドロップによる分だけ低くし、上記第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする定電流回路。
3. ドレインが高電位側に結線されたＤ型ＭＯＳトランジスタと、それぞれソースが低電位側に結線された第１，第２のＥ型ＭＯＳトランジスタとを具備し、
   上記Ｄ型ＭＯＳトランジスタのソースとゲートおよび上記第１のＥ型ＭＯＳトランジスタのゲートを結線し、
   上記Ｄ型ＭＯＳトランジスタのソースと上記第１のＥ型ＭＯＳトランジスタのドレインを抵抗を介して結線し、
   該抵抗と上記第１のＥ型ＭＯＳトランジスタのドレイン間の結線上に上記第２のＥ型ＭＯＳトランジスタのゲートを結線し、
   上記Ｄ型ＭＯＳトランジスタのソースと上記抵抗との結線部分の出力電圧を基準電圧端とすることを特徴とする定電圧回路。
4. 請求項３に記載の定電圧回路であって、
   上記第２のＥ型ＭＯＳトランジスタの閾値電圧を上記第１のＥ型ＭＯＳトランジスタの閾値電圧よりも上記抵抗の電圧ドロップによる分だけ低くし、上記第２のＥ型ＭＯＳトランジスタのソース・ドレイン間電流の温度変化が小さくなる値に該第２のＥ型ＭＯＳトランジスタのゲート電位を設定したことを特徴とする定電圧回路。

Images