JP4768488B2 - 磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置 - Google Patents

Description

本発明は，磁気抵抗効果膜の膜面の垂直方向にセンス電流を流して磁気を検知する磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置に関する。

巨大磁気抵抗効果（Giant Magneto-Resistive Effect：ＧＭＲ）を用いることで，磁気デバイス，特に磁気ヘッドの性能が飛躍的に向上している。特に，スピンバルブ膜（Spin-Valve：ＳＶ膜）の磁気ヘッドやＭＲＡＭ（Magnetic Random Access Memory）などへの適用は，磁気デバイス分野に大きな技術的進歩をもたらした。

「スピンバルブ膜」は，２つの強磁性層の間に非磁性のスペーサ層を挟んだ構造を有する積層膜であり，スピン依存散乱ユニットとも呼ばれる。この２つの強磁性層の一方（「ピン層」や「磁化固着層」などと称される）の磁化が反強磁性層などで固着され，他方（「フリー層」や「磁化自由層」などと称される）の磁化が外部磁界に応じて回転可能である。スピンバルブ膜では，ピン層とフリー層の磁化方向の相対角度が変化することで，巨大な磁気抵抗変化が得られる。

スピンバルブ膜を用いた磁気抵抗効果素子には，ＣＩＰ（Current In Plane）−ＧＭＲ素子，ＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ素子，およびＴＭＲ（Tunneling MagnetoResistance）素子がある。ＣＩＰ−ＧＭＲ素子ではスピンバルブ膜の面に平行にセンス電流を通電し，ＣＰＰ−ＧＭＲ，およびＴＭＲ素子ではスピンバルブ膜の面にほぼ垂直方向にセンス電流を通電する。センス電流を垂直に通電する方式の方が，将来の高記録密度ヘッド対応の技術として，注目されている。

ここで，スピンバルブ膜が金属層で形成されたメタルＣＰＰ−ＧＭＲ素子では，磁化による抵抗変化量が小さく，微弱磁界（例えば，高記録密度の磁気ディスクでの磁界）を検知するのは困難である。
スペーサ層として，厚み方向への電流パスを含む酸化物層［ＮＯＬ（nano-oxide layer）］を用いたＣＰＰ素子が提案されている（特許文献１参照）。この素子では，電流狭窄［ＣＣＰ（Current-confined-path）］効果により素子抵抗およびＭＲ変化率の双方を増大できる。以下，この素子をＣＣＰ−ＣＰＰ素子と呼ぶ。
特開２００２−２０８７４４号

ここで，ＣＣＰ−ＣＰＰ素子の感度の向上が求められている。ＣＣＰ−ＣＰＰ素子の感度として，ＭＲ変化率を挙げることができる。また，ＣＣＰ−ＣＰＰ素子においては電流が狭窄された部分での局所的な電流密度は極めて大きな値となるので，巨大な電流密度においても良好な信頼性が確保できる膜構造の実現が重要である。
上記に鑑み，本発明は，ＭＲ変化率および信頼性の向上が図れる磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置を提供することを目的とする。

本発明の一態様に係る磁気抵抗効果素子は，磁化方向が実質的に一方向に固着される磁化固着層と，前記磁化固着層上に配置され，かつ絶縁層と，この絶縁層を貫通する金属導電体と，を有するスペーサ層と，前記スペーサ層上に，前記金属導電体と対向して配置され，かつ磁化方向が外部磁界に対応して変化する磁化自由層と，を具備することを特徴とする。

本発明によれば，ＭＲ変化率および信頼性の向上が図れる磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置を提供できる。

以下，図面を参照しながら本発明の実施の形態を説明する。なお，以下の実施の形態においては，合金の組成は原子％（atomic％）で表される。
（第１の実施の形態）
図１は，本発明の第１の実施の形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を表す斜視図である。なお，図１および以降の図は全て模式図であり，図上での膜厚同士の比率と，実際の膜厚同士の比率は必ずしも一致しない。
本図に示すように本実施の形態に係る磁気抵抗効果素子は，磁気抵抗効果膜１０，およびこれを上下から夾む下電極１１および上電極２０を有し，図示しない基板上に構成される。

磁気抵抗効果膜１０は，下地層１２，ピニング層１３，ピン層１４，下部金属層１５，スペーサ層（ＣＣＰ−ＮＯＬ）１６（絶縁層１６１，電流パス１６２），上部金属層１７，フリー層１８，キャップ層１９が順に積層されて構成される。この内，ピン層１４，下部金属層１５，スペーサ層１６，および上部金属層１７，およびフリー層１８が，２つの強磁性層の間に非磁性のスペーサ層を挟んでなるスピンバルブ膜に対応する。なお，見やすさのために，スペーサ層１６はその上下層（下部金属層１５および上部金属層１７）から切り離した状態で表している。

以下，磁気抵抗効果素子の構成要素を説明する。
下電極１１は，スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで，スピンバルブ膜内部をその膜垂直方向に沿って電流が流れる。この電流によって，磁気抵抗効果に起因する抵抗の変化を検出することで，磁気の検知が可能となる。下電極１１には，電流を磁気抵抗効果素子に通電するために，電気抵抗が比較的小さい金属層が用いられる。

下地層１２は，例えば，バッファ層１２ａ，シード層１２ｂに区分することができる。バッファ層１２ａは下電極１１表面の荒れを緩和したりするための層である。シード層１２ｂは，その上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するための層である。

バッファ層１２ａとしては，Ｔａ，Ｔｉ，Ｖ，Ｗ，Ｚｒ，Ｈｆ，Ｃｒまたはこれらの合金を用いることができる。バッファ層１２ａの膜厚は１〜１０ｎｍ程度が好ましく，２〜５ｎｍ程度がより好ましい。バッファ層１２ａの厚さが薄すぎるとバッファ効果が失われる。一方，バッファ層１２ａの厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになる。なお，バッファ層１２ａ上に成膜されるシード層１２ｂがバッファ効果を有する場合には，バッファ層１２ａを必ずしも設ける必要はない。上記のなかの好ましい一例として，Ｔａ［３ｎｍ］を用いることができる。

シード層１２ｂは，その上に成膜される層の結晶配向を制御できる材料であればよい。シード層１２ｂとして，ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）またはｈｃｐ構造（hexagonal close-packed structure：六方最密格子構造）やｂｃｃ構造（body-centered cubic structure：体心立方格子構造）を有する金属層などが好ましい。
例えば，シード層１２ｂとして，ｈｃｐ構造を有するＲｕや，ｆｃｃ構造を有するＮｉＦｅを用いることにより，その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。また，ピニング層１３がＩｒＭｎの場合には良好なｆｃｃ（１１１）配向が実現され，ピニング層１３がＰｔＭｎの場合に規則化したｆｃｔ（１１１）構造（face-centered tetragonal structure：面心正方構造）が得られる。また，磁性層としてｆｃｃ金属を用いたときには良好なｆｃｃ（１１１）配向を実現でき，磁性層としてｂｃｃ金属を用いたときには，良好なｂｃｃ（１１０）配向とすることができる。
結晶配向を向上させるシード層１２ｂとしての機能を十分発揮するために，シード層１２ｂの膜厚としては，１〜５ｎｍが好ましく，より好ましくは，１．５〜３ｎｍが好ましい。上記のなかの好ましい一例として，Ｒｕ［２ｎｍ］を用いることができる。

スピンバルブ膜やピニング層１３の結晶配向性は，Ｘ線回折により測定できる。スピンバルブ膜のｆｃｃ（１１１）ピーク，ピニング層１３（ＰｔＭｎ）のｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークでのロッキングカーブの半値幅を３．５〜６度として，良好な配向性を得ることができる。なお，この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。

シード層１２ｂとして，Ｒｕの代わりに，ＮｉＦｅベースの合金（例えば，Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝９０〜５０％，好ましくは７５〜８５％）や，ＮｉＦｅに第３元素Ｘを添加して非磁性にした（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒ，Ｍｏ））を用いることもできる。ＮｉＦｅベースのシード層１２ｂでは，良好な結晶配向性を得るのが比較的容易であり，上記と同様に測定したロッキングカーブの半値幅を３〜５度とすることができる。

シード層１２ｂには，結晶配向を向上させる機能だけでなく，スピンバルブ膜の結晶粒径を制御する機能もある。具体的には，スピンバルブ膜の結晶粒径を５〜２０ｎｍに制御することができ，磁気抵抗効果素子のサイズが小さくなっても，特性のばらつきを招くことなく高いＭＲ変化率を実現できる。
スピンバルブ膜の結晶粒径は，シード層１２ｂとスペーサ層１６間に配置された層の結晶粒の粒径によって判別できる（例えば，断面ＴＥＭなどによって決定できる）。例えば，ピン層１４がスペーサ層１６よりも下層に位置するボトム型スピンバルブ膜の場合には，シード層１２ｂの上に形成される，ピニング層１３（反強磁性層）や，ピン層１４（磁化固着層）の結晶粒径によって判別することができる。

高密度記録に対応した再生ヘッドでは，素子サイズは確実に１００ｎｍ以下の微細なサイズとなる。素子サイズに対する結晶粒径の比が大きいことは，素子の特性がばらつく原因となる為，スピンバルブ膜の結晶粒径が２０ｎｍよりも大きいことは好ましくない。

素子面積あたりの結晶粒の数が少なくなると，結晶数が少ないことに起因した特性のばらつきの原因となりうるため，結晶粒径を大きくすることはあまり好ましくない。特に電流パスを形成しているＣＣＰ−ＣＰＰ素子では結晶粒径を大きくすることはあまり好ましくない。
一方，結晶粒径が大きいほうが結晶粒界による電子乱反射，非弾性散乱サイトが少なくなる。このため，大きなＭＲ変化率を実現するためには，結晶粒径が大きいことが好ましく，少なくとも５ｎｍ以上であることが必要となる。
このように，ＭＲ変化率の観点と素子ごとのばらつきをなくす観点それぞれでの結晶粒径への要求事項は，互いに矛盾し，トレードオフの関係にある。
このトレードオフ関係を考慮した結晶粒径の好ましい範囲が，５〜２０ｎｍである。結晶粒径に関する詳細な設計方法については後に詳述する。

上述した５〜２０ｎｍの結晶粒径を得るためには，シード層１２ｂとして，Ｒｕ２ｎｍや，（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒ，Ｍｏ））層の場合には，第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい（ｙが０％の場合も含む）。

前述のように，シード層１２ｂの膜厚は１ｎｍ〜５ｎｍ程度が好ましく，１．５〜３ｎｍがより好ましい。シード層１２ｂの厚さが薄すぎると結晶配向制御などの効果が失われる。一方，シード層１２ｂの厚さが厚すぎると，直列抵抗の増大を招き，さらにスピンバルブ膜の界面の凹凸の原因となることがある。
なお，微細な結晶粒径での良好なシード層１２ｂを実現できるならば，シード層１２ｂにここで挙げた材料以外を用いても構わない。

ピニング層１３は，その上に成膜されるピン層１４となる強磁性層に一方向異方性（unidirectional anisotropy）を付与して磁化を固着する機能を有する。ピニング層１３の材料としては，ＰｔＭｎ，ＰｄＰｔＭｎ，ＩｒＭｎ，ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。この内，高記録密度対応のヘッドの材料として，ＩｒＭｎが有利である。ＩｒＭｎは，ＰｔＭｎよりも薄い膜厚で一方向異方性を印加することができ，高密度記録の為に必要な狭ギャップ化に適している。

十分な強さの一方向異方性を付与するために，ピニング層１３の膜厚を適切に設定する。ピニング層１３の材料がＰｔＭｎやＰｄＰｔＭｎの場合には，膜厚として，８〜２０ｎｍ程度が好ましく，１０〜１５ｎｍがより好ましい。ピニング層１３の材料がＩｒＭｎの場合には，ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与可能であり，４〜１８ｎｍが好ましく，５〜１５ｎｍがより好ましい。上記のなかの好ましい一例として，ＩｒＭｎ［１０ｎｍ］を用いることができる。

ピニング層１３として，反強磁性層の代わりに，ハード磁性層も用いることができる。ハード磁性層として，例えば，ＣｏＰｔ（Ｃｏ＝５０〜８５％），（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘ＝５０〜８５％，ｙ＝０〜４０％），ＦｅＰｔ（Ｐｔ＝４０〜６０％）を用いることができる。ハード磁性層（特に，ＣｏＰｔ）は比抵抗が比較的小さいため，直列抵抗および面積抵抗ＲＡの増大を抑制できる。

ピン層１４は，下部ピン層１４１（例えば，Ｃｏ_９０Ｆｅ_１０３．５ｎｍ），磁気結合層１４２（例えば，Ｒｕ），および上部ピン層１４３（例えば，Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］）からなるシンセティックピン層とすることが好ましい一例である。ピニング層１３（例えば，ＩｒＭｎ）とその直上の下部ピン層１４１は一方向異方性（unidirectional anisotropy）をもつように交換磁気結合している。磁気結合層１４２の上下の下部ピン層１４１および上部ピン層１４３は，磁化の向きが互いに反平行になるように強く磁気結合している。

下部ピン層１４１の材料として，例えば，Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％），Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％），またはこれらに非磁性元素を添加したものを用いることができる。また，下部ピン層１４１の材料として，Ｃｏ，Ｆｅ，Ｎｉの単元素やこれらの合金を用いても良い。

下部ピン層１４１の磁気膜厚（飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積））が，上部ピン層１４３の磁気膜厚とほぼ等しいことが好ましい。つまり，上部ピン層１４３の磁気膜厚と下部ピン層１４１の磁気膜厚とが対応することが好ましい。一例として，上部ピン層１４３が（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］の場合，薄膜でのＦｅＣｏの飽和磁化が約２．２Ｔであるため，磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。Ｃｏ_９０Ｆｅ_１０の飽和磁化が約１．８Ｔなので，上記と等しい磁気膜厚を与える下部ピン層１４１の膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。したがって，膜厚が約３．６ｎｍのＣｏ_９０Ｆｅ_１０を用いることが望ましい。

下部ピン層１４１に用いられる磁性層の膜厚は２〜５ｎｍ程度が好ましい。ピニング層１３（例えば，ＩｒＭｎ）による一方向異方性磁界強度および磁気結合層１４２（例えば，Ｒｕ）を介した下部ピン層１４１と上部ピン層１４３との反強磁性結合磁界強度の観点に基づく。下部ピン層１４１が薄すぎると，ＭＲ変化率に影響を与える上部ピン層１４３も薄くしなければならなくなるため，ＭＲ変化率が小さくなる。一方，下部ピン層１４１が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。好ましい一例として，膜厚３．６ｎｍのＣｏ_９０Ｆｅ_１０が挙げられる。

磁気結合層１４２（例えば，Ｒｕ）は，上下の磁性層（下部ピン層１４１および上部ピン層１４３）に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。磁気結合層１４２としてのＲｕ層の膜厚は０．８〜１ｎｍであることが好ましい。なお，上下の磁性層に十分な反強磁性結合を生じさせる材料であれば，Ｒｕ以外の材料を用いてもよい。ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）結合の２ｎｄピークに対応する膜厚０．８〜１ｎｍの換わりに，ＲＫＫＹ結合の１ｓｔピークに対応する膜厚０．３〜０．６ｎｍを用いることもできる。ここでは，より高信頼性の結合を安定して特性が得られる，０．９ｎｍのＲｕが一例として挙げられる。

前述のように，上部ピン層１４３の一例として，（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような磁性層を用いることができる。上部ピン層１４３は，スピン依存散乱ユニットの一部をなす。上部ピン層１４３は，ＭＲ効果に直接的に寄与する磁性層であり，大きなＭＲ変化率を得るために，この構成材料，膜厚の双方が重要である。特に，スペーサ層１６との界面に位置する磁性材料は，スピン依存界面散乱に寄与する点で特に重要である。

上部ピン層１４３としてここで用いた，ｂｃｃ構造をもつＦｅ_５０Ｃｏ_５０を用いる効果について述べる。上部ピン層１４３として，ｂｃｃ構造をもつ磁性材料を用いた場合，スピン依存界面散乱効果が大きいため，大きなＭＲ変化率を実現することができる。ｂｃｃ構造をもつＦｅＣｏ系合金として，Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００％）や，Ｆｅ_ｘＣｏ_{１００−ｘ}に添加元素を加えたものが挙げられる。そのなかでも，諸特性をすべて満たしたＦｅ_４０Ｃｏ_６０〜Ｆｅ_８０Ｃｏ_２０が使いやすい材料の一例である。

上部ピン層１４３が，高ＭＲ変化率を実現しやすいｂｃｃ構造をもつ磁性層から形成されている場合には，この磁性層の全膜厚が１．５ｎｍ以上であることが好ましい。ｂｃｃ構造を安定に保つためである。スピンバルブ膜に用いられる金属材料は，ｆｃｃ構造またはｆｃｔ構造であることが多いため，上部ピン層１４３のみがｂｃｃ構造を有することがあり得る。このため，上部ピン層１４３の膜厚が薄すぎると，ｂｃｃ構造を安定に保つことが困難になり，高いＭＲ変化率が得られなくなる。
ここでは，上部ピン層１４３として，極薄Ｃｕ積層を含むＦｅ_５０Ｃｏ_５０を用いている。ここで，上部ピン層１４３は，全膜厚が３ｎｍのＦｅＣｏと，１ｎｍのＦｅＣｏ毎に積層された０．２５ｎｍのＣｕとからなり，トータル膜厚３．５ｎｍである。

上部ピン層１４３の膜厚は，厚いほうが大きなＭＲ変化率が得やすいが，大きなピン固着磁界を得るためには薄いほうが好ましく，トレードオフの関係が存在する。例えば，ｂｃｃ構造をもつＦｅＣｏ合金層を用いたときには，ｂｃｃ構造を安定にする必要があるため，１．５ｎｍ以上の膜厚が好ましい。また，ｆｃｃ構造のＣｏＦｅ合金層を用いるときにも，大きなＭＲ変化率を得るため，やはり１．５ｎｍ以上の膜厚が好ましい。一方，大きなピン固着磁界を得るためには，上部ピン層１４３の膜厚が最大でも，５ｎｍ以下であることが好ましく，４ｎｍ以下であることがより好ましい。
以上のように，上部ピン層１４３の膜厚は，１．５〜５ｎｍが好ましく，２．０ｎｍ〜４ｎｍ程度がより好ましい。

上部ピン層１４３には，ｂｃｃ構造をもつ磁性材料の代わりに，従来の磁気抵抗効果素子で広く用いられているｆｃｃ構造を有するＣｏ_９０Ｆｅ_１０合金や，ｈｃｐ構造をもつＣｏや，コバルト合金を用いることができる。上部ピン層１４３として，Ｃｏ，Ｆｅ，Ｎｉなどの単体金属，またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。上部ピン層１４３の磁性材料として，大きなＭＲ変化率を得るのに有利なものから並べると，ｂｃｃ構造をもつＦｅＣｏ合金材料，５０％以上のコバルト組成をもつコバルト合金，５０％以上のＮｉ組成をもつニッケル合金の順になる。
また，上部ピン層１４３として，Ｃｏ_２ＭｎＧｅ，Ｃｏ_２ＭｎＳｉ，Ｃｏ_２ＭｎＡｌなどのホイスラー磁性合金層を用いることも可能である。

ここでの一例として挙げたものは，上部ピン層１４３として，磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いている。このような非磁性元素材料との積層構造を有する上部ピン層１４３では，極薄Ｃｕ層によって，スピン依存バルク散乱効果と呼ばれるスピン依存散乱効果を向上させることができる。
「スピン依存バルク散乱効果」は，スピン依存界面散乱効果と対の言葉として用いられる。スピン依存バルク散乱効果とは，磁性層内部でＭＲ効果を発現する現象である。スピン依存界面散乱効果は，スペーサ層と磁性層の界面でＭＲ効果を発現する現象である。

以下，磁性層と非磁性層の積層構造によるバルク散乱効果の向上につき説明する。
ＣＣＰ−ＣＰＰ素子においては，スペーサ層１６の近傍で電流が狭窄されるため，スペーサ層１６の界面近傍での抵抗の寄与が非常に大きい。つまり，スペーサ層１６と磁性層（ピン層１４，フリー層１８）の界面での抵抗が，磁気抵抗効果素子全体の抵抗に占める割合が大きい。このことは，スピン依存界面散乱効果の寄与がＣＣＰ−ＣＰＰ素子では非常に大きく，重要であることを示している。つまり，スペーサ層１６の界面に位置する磁性材料の選択が従来のＣＰＰ素子の場合と比較して，非常に重要な意味をもつ。これが，上部ピン層１４３として，スピン依存界面散乱効果が大きいｂｃｃ構造をもつＦｅＣｏ合金層を用いた理由であり，前述したとおりである。

しかしながら，スピン依存バルク散乱効果の大きい材料を用いることも無視できず，より高ＭＲ変化率を得るためにはやはり重要である。スピン依存バルク散乱効果を得るための極薄Ｃｕ層の膜厚は，０．１〜１ｎｍが好ましく，０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると，スピン依存バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると，スピン依存バルク散乱効果が減少することがあるうえに，非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり，ピン層１４の特性が不十分となる。そこで，好ましい一例として挙げたものでは，０．２５ｎｍのＣｕを用いた。

磁性層間の非磁性層の材料として，Ｃｕの換わりに，Ｈｆ，Ｚｒ，Ｔｉなどを用いてもよい。一方，これら極薄の非磁性層を挿入した場合，ＦｅＣｏなど磁性層の一層あたりの膜厚は０．５〜２ｎｍが好ましく，１〜１．５ｎｍ程度がより好ましい。

上部ピン層１４３として，ＦｅＣｏ層とＣｕ層との交互積層構造に換えて，ＦｅＣｏとＣｕを合金化した層を用いてもよい。このようなＦｅＣｏＣｕ合金として，例えば，（Ｆｅ_ｘＣｏ_{１００−ｘ}）_{１００−ｙ}Ｃｕ_ｙ（ｘ＝３０〜１００％，ｙ＝３〜１５％程度）が挙げられるが，これ以外の組成範囲を用いてもよい。ここで，ＦｅＣｏに添加する元素として，Ｃｕの代わりに，Ｈｆ，Ｚｒ，Ｔｉなど他の元素を用いてもよい。
上部ピン層１４３には，Ｃｏ，Ｆｅ，Ｎｉや，これらの合金材料からなる単層膜を用いてもよい。例えば，最も単純な構造の上部ピン層１４３として，従来から広く用いられている，２〜４ｎｍのＣｏ_９０Ｆｅ_１０単層を用いてもよい。この材料に他の元素を添加してもよい。

下部金属層１５は，電流パス１６２の形成に用いられ，電流パス１６２の供給源である。下部金属層１５は，その上部の絶縁層１６１を形成するときに，下部に位置する上部ピン層１４３の酸化を抑制するストッパ層としての機能も有する。
電流パス１６２の構成材料がＣｕの場合には，下部金属層１５の構成材料も同一（Ｃｕ）であることが好ましい。電流パス１６２の構成材料を磁性材料とする場合には，この磁性材料はピン層１４の磁性材料と同一，別種のいずれでも構わない。電流パス１６２の構成材料として，Ｃｕ以外に，Ａｕ，Ａｇなどを用いても良い。

スペーサ層（ＣＣＰ−ＮＯＬ）１６は，絶縁層１６１，電流パス１６２を有する。
絶縁層１６１は，酸化物，窒化物，酸窒化物等から構成される。絶縁層１６１として，Ａｌ_２Ｏ_３のようなアモルファス構造や，ＭｇＯのような結晶構造の双方が有り得る。スペーサ層としての機能を発揮するために，絶縁層１６１の厚さは，１〜３ｎｍが好ましく，１．５〜２．５ｎｍの範囲がより好ましい。

絶縁層１６１に用いる典型的な絶縁材料として，Ａｌ_２Ｏ_３をベース材料としたものや，これに添加元素を加えたものがある。添加元素として，Ｔｉ，Ｈｆ，Ｍｇ，Ｚｒ，Ｖ，Ｍｏ，Ｓｉ，Ｃｒ，Ｎｂ，Ｔａ，Ｗ，Ｂ，Ｃ，Ｖなどがある。これらの添加元素の添加量は０％〜５０％程度の範囲で適宜変えることができる。一例として，約２ｎｍのＡｌ_２Ｏ_３を絶縁層１６１として用いることができる。

絶縁層１６１には，Ａｌ_２Ｏ_３のようなＡｌ酸化物の換わりに，Ｔｉ酸化物，Ｈｆ酸化物，Ｍｇ酸化物，Ｚｒ酸化物，Ｃｒ酸化物，Ｔａ酸化物，Ｎｂ酸化物，Ｍｏ酸化物，Ｓｉ酸化物，Ｖ酸化物なども用いることができる。これらの酸化物の場合でも，添加元素として上述の材料を用いることができる。また，添加元素の量を０％〜５０％程度の範囲で適宜に変えることができる。
これら酸化物の換わりに，上述したようなＡｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｍｇ，Ｚｒ，Ｖ，Ｍｏ，Ｎｂ，Ｔａ，Ｗ，Ｂ，Ｃをベースとした酸窒化物や，窒化物を用いても，電流を絶縁する機能を有する材料であれば構わない。

電流パス１６２は，スペーサ層１６の膜面垂直に電流を流すパス（経路）であり，電流を狭窄するためのものである。絶縁層１６１の膜面垂直方向に電流を通過させる導電体として機能し，例えば，Ｃｕ等の金属層から構成できる。即ち，スペーサ層１６では，電流狭窄構造（ＣＣＰ構造）を有し，電流狭窄効果によりＭＲ変化率を増大可能である。電流パス１６２（ＣＣＰ）を形成する材料は，Ｃｕ以外には，Ａｕ，Ａｇや，Ｎｉ，Ｃｏ，Ｆｅ，もしくはこれらの元素を少なくとも一つは含む合金層を挙げることができる。一例として，電流パス１６２をＣｕを含む合金層で形成することができる。ＣｕＮｉ，ＣｕＣｏ，ＣｕＦｅなどの合金層も用いることができる。ここで，５０％以上のＣｕを有する組成とすることが，高ＭＲ変化率と，ピン層１４とフリー層１８の層間結合磁界（interlayer coupling field, Hin）を小さくするためには好ましい。
電流パス１６２は絶縁層１６１と比べて著しく酸素，窒素の含有量が少ない領域であり（少なくとも２倍以上の酸素や窒素の含有量の差がある），結晶相である。結晶相は非結晶相よりも抵抗が小さいため，電流パス１６２として機能しやすい。

上部金属層１７は，スペーサ層１６を構成する酸素・窒素がフリー層１８中に拡散することを抑制するためのバリア層，およびフリー層１８の良好な結晶成長を促進するためのシード層として機能する。
つまり，上部金属層１７は，その上に成膜されるフリー層１８がスペーサ層１６の酸化物・窒化物・酸窒化物に接して酸化や窒化されないように保護する。即ち，上部金属層１７は，電流パス１６２の酸化物層中の酸素とフリー層１８との直接的な接触を制限する。
また，上部金属層１７は，フリー層１８の結晶性を良好にする機能も有する。例えば，絶縁層１６１の材料がアモルファス（例えば，Ａｌ_２Ｏ_３）の場合には，その上に成膜される金属層の結晶性が悪くなるが，結晶性を良好にする極薄のシード層（例えば，Ｃｕ層）を配置することで，フリー層１８の結晶性を著しく改善することが可能となる。

上部金属層１７の材料は，スペーサ層１６の電流パス１６２の材料（例えば，Ｃｕ）と同一であることが好ましい。上部金属層１７の材料が電流パス１６２の材料と異なる場合には界面抵抗の増大を招くが，両者が同一の材料であれば界面抵抗の増大は生じないためである。
なお，電流パス１６２の構成材料を磁性材料とする場合には，この磁性材料はフリー層１８の磁性材料と同一，別種のいずれでも構わない。
上部金属層１７の構成材料として，Ｃｕ以外に，Ａｕ，Ａｇなどを用いることができる。

フリー層１８は，磁化方向が外部磁界によって変化する強磁性体を有する層である。例えば，界面にＣｏＦｅを挿入してＮｉＦｅを用いたＣｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］という二層構成がフリー層１８の一例として挙げられる。この場合，スペーサ層１６との界面には，ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが大きなＭＲ変化率を実現するために好ましい。高いＭＲ変化率を得るためには，スペーサ層１６の界面に位置するフリー層１８の磁性材料の選択が重要である。なお，ＮｉＦｅ層を用いない場合には，Ｃｏ_９０Ｆｅ_１０［４ｎｍ］単層も用いることができる。また，ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅなどの三層構成からなるフリー層１８を用いても構わない。また，後述するように，フリー層１８の一部にＣｏＺｒＮｂなどのアモルファス合金層を用いても構わない。

ＣｏＦｅ合金のなかでも，軟磁気特性が安定であることから，Ｃｏ_９０Ｆｅ_１０が好ましい。Ｃｏ_９０Ｆｅ_１０近傍のＣｏＦｅ合金を用いる場合には，膜厚を０．５〜４ｎｍとすることが好ましい。その他，Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝７０〜９０）も用いることができる好ましい組成範囲である。
また，フリー層１８として，１〜２ｎｍのＣｏＦｅ層またはＦｅ層と，０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを，複数層交互に積層したものを用いてもよい。

スペーサ層１６を形成する材料のうち，電流が流れる電流パス層１６２がＣｕ層から形成される場合には，ピン層１４と同様に，フリー層１８でも，ｂｃｃのＦｅＣｏ層をスペーサ層１６との界面材料として用いると，ＭＲ変化率が大きくなる。スペーサ層１６との界面材料として，ｆｃｃのＣｏＦｅ合金に換えて，ｂｃｃのＦｅＣｏ合金を用いることもできる。この場合，ｂｃｃ層が形成されやすい，Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００）や，これに添加元素を加えた材料を用いることができる。例えば，Ｃｏ_５０Ｆｅ_５０［１ｎｍ］／Ｎｉ_８５Ｆｅ_１５［３．５ｎｍ］を用いることができる。

また，フリー層１８の一部として，ＣｏＺｒＮｂなどのアモルファス磁性層を用いても構わない。
ただし，アモルファス磁性層を用いる場合でも，ＭＲ変化率に大きな影響を与えるスペーサ層１６と接する界面は結晶構造を有する磁性層を用いることが必要である。フリー層１８の構造としては，スペーサ層１６側からみて，次のような構成が可能である。即ち，フリー層１８の構造として，（１）結晶層のみ，（２）結晶層/アモルファス層の積層，（３）結晶層/アモルファス層/結晶層の積層，などが考えられる。ここで重要なことは，（１）〜（３）いずれでもスペーサ層１６との界面は必ず結晶層が接するようにしていることである。

ここで，フリー層１８の形成時において，磁性層の一部，または全層を形成した段階で結晶成長処理を行う。この結晶成長処理は，その磁性層の結晶成長や結晶粒径を制御するためのものであり，その詳細は後述する。

キャップ層１９は，スピンバルブ膜を保護する機能を有する。キャップ層１９は，例えば，複数の金属層，例えば，Ｃｕ層とＲｕ層の２層構造（Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］）とすることができる。また，キャップ層１９として，Ｒｕをフリー層１８側に配置したＲｕ／Ｃｕ層なども用いることができる。この場合，Ｒｕの膜厚は０．５〜２ｎｍ程度が好ましい。この構成のキャップ層１９は，特に，フリー層１８がＮｉＦｅからなる場合に望ましい。ＲｕはＮｉと非固溶な関係にあるので，フリー層１８とキャップ層１９の間に形成される界面ミキシング層の磁歪を低減できるからである。
キャップ層１９が，Ｃｕ／Ｒｕ，Ｒｕ／Ｃｕ，いずれの場合も，Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましく，Ｒｕ層の膜厚は０．５〜５ｎｍ程度とすることができる。Ｒｕは比抵抗値が高いため，あまり厚いＲｕ層を用いることは好ましくないため，このような膜厚範囲にしておくことが好ましい。

キャップ層１９として，Ｃｕ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層１９の構成は特に限定されず，キャップとしてスピンバルブ膜を保護可能なものであれば，他の材料を用いてもよい。但し，キャップ層の選択によってＭＲ変化率や長期信頼性が変わる場合があるので，注意が必要である。ＣｕやＲｕはこれらの観点からも望ましいキャップ層の材料の例である。

上電極２０は，スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで，スピンバルブ膜内部にその膜の垂直方向の電流が流れる。上電極２０には，電気的に低抵抗な材料（例えば，Ｃｕ，Ａｕ）が用いられる。

（電流パス１６２近傍の微細構造）
ＣＣＰ−ＣＰＰスピンバルブ膜においては，電流パス１６２近傍の微細構造によって素子の特性（例えば，磁界感度（ＭＲ変化率）や高温高電圧下での信頼性）が左右される。即ち，素子の特性を確保するためには，微細構造を制御することが非常に重要である。

図２は，スペーサ層１６，特に，電流パス１６２の近傍を拡大して表す拡大図である。
本図に示すように，ピン層１４（結晶粒１４５），下部金属層１５，電流パス１６２，上部金属層１７，フリー層１８（結晶粒１４５）が上下に対応して配置される。ピン層１４およびフリー層１８はそれぞれ，複数の結晶粒１４５，１８５から構成される。ここでは，電流パス１６２の近傍の結晶粒１４５，１８５のみを図示している。

フリー層１８の一部にアモルファス層を含む場合，少なくともスペーサ層１６との界面近傍は図２に示したような結晶構造を有することが必要である。フリー層１８の一部にアモルファス層を含んでいる場合には，図２において，結晶粒１４５の上に，磁性アモルファス層が積層されることになる。

本図に示すように，本実施形態に係るＣＣＰ−ＣＰＰスピンバルブ膜は，以下のような構造上の特徴を有する。
（１）電流パス１６２に対向して，ピン層１４の結晶粒１４５が配置される。
（２）電流パス１６２に対向して，フリー層１８の結晶粒１８５が配置される。なお，「対向」の一態様として，電流パス１６２が結晶粒１４５，１８５の少なくとも何れかの直下に配置される場合が挙げられる。

（３）フリー層１８の結晶粒１８５の粒径Ｄ１８がピン層１４の結晶粒１４５の粒径Ｄ１４よりも小さいことが好ましい。
（４）結晶粒１４５，１８５の粒径Ｄ１４，Ｄ１８の適正範囲
・ピン層１４の結晶粒１４５の粒径Ｄ１４の範囲は，５〜２０ｎｍが好ましく，８ｎｍ〜２０ｎｍがより好ましい。
・フリー層１８の結晶粒１８５の粒径の範囲は，３〜１０ｎｍが好ましく，３〜８ｎｍがより好ましい。
・フリー層１８の結晶粒径１８５が３〜８ｎｍ，ピン層１４の結晶粒径１４５が８〜２０ｎｍの組み合わせが好ましい。

（５）上部金属層１７の膜厚Ｔ１７が，下部金属層１５の膜厚Ｔ１５よりも大きいことが好ましい。
（６）下部金属層１５および上部金属層１７の膜厚Ｔ１５，Ｔ１７の適正範囲
・下部金属層１５の構成材料がピン層１４の構成材料と異なる場合，下部金属層１５の膜厚Ｔ１５の範囲は，０．１〜１．０ｎｍが好ましく，０．１〜０．５ｎｍがより好ましい。
・上部金属層１７の構成材料がフリー層１８の構成材料と異なる場合，上部金属層１７の膜厚Ｔ１７の範囲は０．２〜１．５ｎｍが好ましく，０．３〜１．０ｎｍがより好ましい。
（７）絶縁層１６１の膜厚Ｔ１６は，例えば，１〜３ｎｍ程度が好ましく，１．５〜２．５ｎｍがより好ましい。電流パス１６２の直径Ｄ１６は，例えば，２〜６ｎｍ程度である。

以下，上述の構造につき，詳細に説明する。
（１）電流パス１６２に対向して，ピン層１４，フリー層１８それぞれの結晶粒１４５，１８５が配置される。ここでは，電流パス１６２の直上，直下に，結晶粒界１４６，１８６がないように，結晶粒１４５，１８５の中央部が配置されている。

電流パス１６２で電流が狭窄されて磁性層（ピン層１４，フリー層１８ともに）に流入することによってＭＲ変化率の向上が実現される。ここで，磁性層での電子乱反射を低減することが，高いＭＲ変化率を実現するために必要である。このためには，磁性層の結晶性を良好にすること（結晶欠陥が少ないこと）に加えて，結晶粒１４５，１８５の結晶粒界と電流パス１６２との位置関係が重要である。結晶粒界１４６が電流パス１６２の直上や直下に存在すると，電流パス１６２で狭窄された伝導電子が磁性層の結晶粒界で乱反射され，スピン情報を失ったり，平均自由行程が短くなったりする。これはＭＲ変化率の低下を意味する。

さらに結晶粒界は結晶性が不完全な領域なので，電流パス１６２で狭窄された大きな電流密度の電流が結晶粒界に流れると，エレクトロマイグレーションによる信頼性劣化が生じやすくなる。大電流密度となる電流パス１６２の直上は結晶性の不完全な結晶粒界は存在しないことが，信頼性の観点からも重要である。

ピン層１４の結晶粒１４５の中央部に電流パス１６２が配置されていることで，電流パス１６２を通過したセンス電流が，ピン層１４の結晶粒１４５の中央部を流れる。このため，電流パス１６２から流れる（もしくは電流パス１６２へ流れる）電子が，結晶性の良い領域を流れることで，結晶粒界での伝導電子の乱反射（非弾性散乱）や，伝導電子のスピン反転が低減される。この結果，ＭＲ変化率が上昇する。このように，不要な非弾性散乱を低減するために，電流パス１６２の直上にフリー層１８の結晶粒界が配置されないことが重要である。
ピン層１４の場合も，信頼性の観点から，電流パス１６２の直下に結晶粒界が存在しないことが重要である。
なお，図２のＩｅは，電子の流れを示すことから，その方向はセンス電流の方向と逆である（後述の図３Ａ，図３Ｂも同様）。つまり，電子はフリー層１８からピン層１４に流れ，電流はピン層１４からフリー層１８に流れる。

このような電流パス１６２と磁性層の結晶粒の配置関係は，フリー層１８の場合のほうが，ピン層１４の場合よりも厳しくなる。後述のように，フリー層１８の結晶粒１８５の粒径は，ピン層１４の結晶粒１４５の粒径より小さい。このため，フリー層１８の結晶粒界は膜面二次元面内により頻繁に存在するため，結晶粒界による電子乱反射（非弾性散乱）の影響を受けやすい。つまり，より結晶粒界の配置に留意する必要がある即ち，フリー層１８の結晶粒の中央に電流パス１６２が配置されることが重要である。具体的には，フリー層１８の結晶粒１８５の直径Ｄ１８を０〜１００と相対値で表したときに（０と１００の定義方法は後述），３０〜７０の範囲内直下に少なくとも電流パス１６２の一部が形成されていることが重要である。

（２）フリー層１８の結晶粒１８５の粒径Ｄ１８がピン層１４の結晶粒１４５の粒径Ｄ１４よりも小さい。
電流パス１６２とフリー層１８の界面，および電流パス１６２とピン層１４の界面は，ＣＰＰのＭＲ変化率に関する重要な要素である。後者のほうがＭＲ変化率という観点でより重要である。つまり，ＭＲ変化率を上昇させるという観点で，ピン層１４の結晶粒１４５の微細構造を設計することが好ましい。大きなＭＲ変化率を実現するには，結晶粒径ができるだけ大きいほうが好ましい。

・フリー層１８の材料は軟磁性の観点が大きいため，電流パス１６２との界面に用いることができる材料の制約条件が大きい。これに対し，ピン層１４の材料は，フリー層１８よりも材料選択肢が大きい。つまり，ピン層１４の材料として，電流パス１６２との界面のみスピン依存界面散乱効果が大きくなるような材料を用いることが可能である。

磁性層では電流が狭窄されていないため，スペーサ層１６からの膜厚方向での距離が大きくなるにつれて，磁性層内で電流が広がってゆく。よって，高いＭＲ変化率を実現するためには，電流パス１６２直上，直下のみでなく，電流パス１６２の近傍に結晶粒界１４５，１８５が存在しないことが好ましい。このため，大きなＭＲ変化率を実現するには，磁性層の結晶粒１４６，１８６の粒径Ｄ１４，Ｄ１８を大きくして，結晶粒界が電流パス１６２近傍に配置されないことが好ましい。また，ピン層１４の磁化固着能力を十分に大きくするためには，微細な結晶粒とすることは好ましくなく，適度な大きさの結晶粒径とすることが良い。

但し，ＭＲ変化率のみが素子（あるいは，磁気ヘッド）のパフォーマンスとして重要なわけではない。従い，結晶粒１４５の拡大によって，素子のパフォーマンスが低下する可能性がある。
電流パス１６２がピン層１４の結晶粒１４５の一個一個に対応して配置されるため，結晶粒１４５を大きくすると，単位素子面積あたりの電流パス１６２の個数が少なくなる。例えば，ＣＣＰ−ＣＰＰ−ＧＭＲヘッドの素子サイズが５０ｎｍ×５０ｎｍの場合，結晶粒１４５の粒径Ｄ１４（膜面内での結晶粒の直径で結晶粒径を定義する。真円でない場合には，直径の最大値）が４０ｎｍだとすると，１素子内での結晶粒１４５の個数が１，２個となる。この個数のばらつきは，抵抗やＭＲ変化率の素子ごとのばらつきの原因となる。素子ごとのばらつきを小さくするには，結晶粒１４５の粒径が小さいほうが好ましい。このように，素子ごとの特性のばらつきを低減することと，ＭＲ変化率を高くするという要求とは，相反する要求スペックである。

・一方，フリー層１８では，良好な軟磁性（外部磁界に対して磁化が良好に反応する）の実現も重要である。良好な軟磁性の実現のためには，素子サイズと比較して，結晶粒１８５の結晶粒径Ｄ１８が小さいことが好ましい。
軟磁性の観点からは，結晶粒１８５の粒径Ｄ１８が小さい場合の極限として，フリー層１８が結晶粒１８５を有しないアモルファス構造とすることも可能である。
しかしながら，ＭＲ変化率を良好に保つためには，フリー層１８全体をアモルファス構造であることは好ましくない。電流パス１６２の近傍で非弾性電子散乱を受けるからである。即ち，高ＭＲ変化率の実現のためには，電流パス１６２と接する磁性材料を，電子非弾性散乱の影響が少なく低抵抗が実現できる，結晶構造とすることが必要である。

電流パス１６２の付近で，微小な結晶粒の極限状態と考えられるアモルファス構造の磁性層を用いる場合，この磁性層をスペーサ層１６との界面に配置することはできない。この場合，結晶構造をもつ磁性層を介して，スペーサ層１６上にアモルファス磁性層を配置することになる。このように，少なくともフリー層１８のスペーサ層１６側の界面近傍では結晶構造をもつ磁性層が存在することが重要となる。

・以上のように，磁性層の結晶粒径には，複雑なトレードオフ条件が存在する。即ち，ＭＲ変化率の観点からは磁性層の結晶粒径が大きいことが好ましい。一方，ピン層１４の磁化固着能力を発揮するためには，ピン層１４の結晶粒１４５の粒径Ｄ１４が適度な大きさであることが好ましい。また，電流パス１６２の数，大きさのばらつきをなくすためには，電流パス１６２の下地となるピン層１４の結晶粒１４５の粒径Ｄ１４が小さいほうが好ましい。一方フリー層１８の軟磁性を良好にするためには，フリー層１８の結晶粒１８５の粒径Ｄ１８が小さいことが好ましい。しかし，結晶粒径Ｄ１８が小さすぎることはＭＲ変化率の低下を招く。

（３）ピン層１４およびフリー層１８の結晶粒１４５，１８５の粒径Ｄ１４，Ｄ１８の適正範囲を説明する。
・結晶粒１４５の粒径Ｄ１４の好ましい範囲は，５〜２０ｎｍである。粒径Ｄ１４がこの範囲より小さいと，結晶粒界による電子の非弾性散乱の影響が大きくなり，ＭＲ変化率の低下を招く。一方で例えば，６０ｎｍ×６０ｎｍの素子サイズに対して，結晶粒１４５のサイズが大き過ぎ，結晶粒１４５に起因した抵抗ＲＡやＭＲ変化率のばらつきの原因となる。なお，この粒径範囲は，ピン層１４の磁気特性を良好に保つ条件とも合致する。
結晶粒１４５の結晶粒径Ｄ１４のより好ましい範囲は，８ｎｍ〜２０ｎｍである。

・フリー層１８の結晶粒１８５の粒径は，３〜１０ｎｍであることが好ましく，３〜８ｎｍがより好ましい。これは，軟磁性とＭＲ変化率の両立が実現できる範囲である。軟磁性の観点からは結晶粒径が小さいほうが好ましいが，結晶粒径が小さくなりすぎるとＭＲ変化率の低下を招いてしまう。ＭＲ変化率の観点からはこの膜厚範囲よりも大きいほうが好ましい。磁気ヘッドの出力に重要な寄与を果たす良好な軟磁性を実現する観点において，上記結晶粒径の範囲が好ましい。

これらの結晶粒１４５，１８５の粒径Ｄ１４，Ｄ１８が問題となるのは，スペーサ層１６の直上および直下である。既述のように，フリー層１８では，粒径Ｄ１８の小さい場合の極限として，フリー層１８の一部がアモルファス構造であっても良い（軟磁性の観点から）。但し，前述のように少なくとも電流パス１６２の直上では，ここで示したような結晶粒径をもつことが好ましい（高いＭＲ変化率を実現するという観点から）。

（４）下部金属層１５の膜厚Ｔ１５につき説明する。
下部金属層１５の構成材料がピン層１４の構成材料と異なる場合，下部金属層１５の膜厚Ｔ１５が０．１〜１．０ｎｍであることが好ましく，０．１〜０．５ｎｍがより好ましい。

図３Ａは，本発明の第１の比較例を表す断面図であり，図２と対応する。この例では，下部金属層１５の膜厚Ｔ１５ｘが１．０ｎｍよりも厚い。
ＣＣＰ−ＣＰＰ素子で高いＭＲ変化率を得るためには，スペーサ層１６において狭窄された電流が狭窄されたまま磁性層（ピン層１４またはフリー層１８）に到達することが必要である。下部金属層１５が厚い場合には，磁性層に到達する前に，電流パス１６２で狭窄された電流が低抵抗の下部金属層１５内で広がる。このため，電流パス１６２での電流狭窄構造に起因したＭＲ変化率の上昇効果が薄れ，ＭＲ変化率の低下を招く。このような問題を避けるためには，下部金属層１５の膜厚Ｔ１５が１ｎｍ以内であることが望ましい。

一方，半原子層でもＣｕなどの層が存在することで，ピン層１４と絶縁層１６１の直接接触を避けることができ，ピン層１４の金属材料としての安定性を確保することができる。このため，０．１ｎｍ以上の下部金属層１５が存在することが好ましい。ただし，下部金属層１５とピン層１４の構成材料が同一の場合には，下部金属層１５の膜厚Ｔ１５が定義されないので，この限りではない。

（５）上部金属層１７の膜厚Ｔ１７につき説明する。
上部金属層１７の構成材料がＣｕなどで形成された場合，すなわちフリー層１８を構成する磁性材料と異なる場合，上部金属層１７の膜厚Ｔ１７が０．２〜１．５ｎｍであることが好ましく，０．３〜１．０ｎｍがより好ましい。

図３Ｂは，本発明の第２の比較例を表す断面図であり，図２と対応する。この例では，上部金属層１７の膜厚Ｔ１７ｘが１．５ｎｍよりも厚い。
上部金属層１７が厚い場合には，磁性層に到達する前に，電流パス１６２で狭窄された電流が低抵抗の上部金属層１７内で広がる。このため，電流パス１６２での電流狭窄に起因したＭＲ変化率の上昇効果が薄れ，ＭＲ変化率の低下を招く。このような問題を避けるためには，上部金属層１７の膜厚Ｔ１７が１．５ｎｍ以内であることが望ましい。

一方，上部金属層１７の膜厚Ｔ１７が０．２ｎｍよりも薄いと，その上に結晶成長するフリー層１８の結晶性を良好にすることが困難となる。よって，上部金属層１７の膜厚Ｔ１７が０．２ｎｍ以上であることが好ましい。ただし，上部金属層１７とフリー層１８の構成材料が同一の場合には，上部金属層１７の膜厚が定義されないので，この限りではない。

（６）上部金属層１７の膜厚Ｔ１７が，下部金属層１５の膜厚Ｔ１５よりも大きいことが好ましい。
フリー層１８の結晶粒１８５の粒径Ｄ１８が小さい場合，電流パス１６２の上部，または下部での低抵抗の金属層での電流の広がりの影響が小さい。結晶粒界では抵抗が大きいため，二次元面内方向への電流広がりの影響が小さい。このため，結晶粒径が大きい磁性材料に接した下部金属層１５の膜厚Ｔ１５より，結晶粒径が小さい磁性材料に接した上部金属層１７の膜厚Ｔ１７を大きくすることができる。例えば，下部金属層１５の膜厚Ｔ１５が０．２ｎｍであった場合，上部金属層１７の膜厚Ｔ１７を０．３ｎｍ以上にすることができる。

また，フリー層１８での結晶成長をエンハンスするシード層としての観点においても，上部金属層１７が厚いことが好ましい。フリー層１８の特性は素子のダイナミックパフォーマンスに影響を与える。従い，上部金属層１７によって，フリー層１８での結晶性を改善し，素子のトータルパフォーマンスを向上することができる。

以上のように，上部金属層１７の膜厚Ｔ１７が下部金属層１５の膜厚Ｔ１５より若干大きいことが許容される。これは，上部金属層１７に対応するフリー層１８の結晶粒径が下部金属層１５に対応するピン層１４の結晶粒径より小さいことと対応する。

（７）絶縁層１６１の膜厚Ｔ１６と電流パス１６２の直径Ｄ１６につき説明する。
絶縁層１６１の膜厚Ｔ１６が１．０〜３．０ｎｍ程度の範囲（より好ましくは，１．５〜２．５ｎｍ）であれば，後述のＰＩＴを用いて，絶縁層１６１と電流パス１６２を容易に作製できる。また，この範囲の膜厚Ｔ１６であれば，電流狭窄効果の点でも有利である。
絶縁層１６１を貫通する電流パス１６２の直径は１ｎｍ以上，１０ｎｍ以下であり，２〜６ｎｍ程度が好ましい。直径１０ｎｍよりも大きな電流パス１６２は小さな素子サイズにしたときに，素子ごとの特性のばらつきの原因となるので好ましくなく，より好ましいのは，直径６ｎｍよりも大きな電流パス１６２が存在しないことである。

図４Ａ，図４Ｂ，図４Ｃはそれぞれ，スペーサ層１６の一例の断面，上面，および下面を表す断面図，上面図，および下面図である。上面，および下面はそれぞれ，フリー層１８側，ピン層１４側からみたときの状態を表す。なお，これらの図は，図２に比べて拡大率が低い。

図４Ｂ，図４Ｃでは，フリー層１８，ピン層１４の結晶粒１８５，１４５のみでなく，上下の位置関係を示すために，電流パス１６２も投影して表示している。このような微細構造は，後に述べる三次元アトムプローブによって確認できる。
図４に示されるように，ピン層１４，およびフリー層１８結晶粒１４５，１８５の中央部の膜厚方向の延長線上に電流パス１６２が配置される。この位置関係は，投影組織の観察によって確認できる。

図４Ａ〜図４Ｃから判るように，電流パス１６２の上部にある結晶粒の間にも，フリー層１８の結晶粒１８５が配置される。電流パス１６２の直上の結晶粒１８５は，電流パス１６２を起点とする結晶成長によって形成されるため，比較的結晶性が良好である。しかしながら，電流パス１６２の直上以外において，絶縁層１６１（酸化物材料）上の結晶粒１８５の結晶性を良好にすることも，フリー層１８での良好な軟磁性を実現するという観点において重要である。電流パス１６２で狭窄された伝導電子は，フリー層１８の単一の結晶粒１８５のみでなく，結晶粒界１８６を介して隣の結晶粒１８５にも流れるからである。

以上のように，電流パス１６２の直上の結晶粒１８５と隣接した結晶粒１８５の結晶性も重要である。また，フリー層１８の軟磁性の特性は電流パス１６２の直上の結晶粒１８５のみで決定されるものではなく，電流パス１６２直上以外の結晶粒１８５も含めて特性が決定づけられる。つまり軟磁性という観点では，すべての結晶粒１８５の特性を反映して決定づけられるものなので，すべての磁性層の結晶粒１８５の微細構造を制御することが重要となる。
電流パス１６２の直上にある結晶粒以外の結晶粒１８５の結晶性は，電流パス１６２の形成プロセスのみならず，フリー層１８の形成プロセスにも依存する。後述の結晶成長処理によって，電流パス１６２の直上にある結晶粒１８５以外の結晶粒１８５の結晶性を向上することができる。

また，図５Ａ〜図５Ｃはそれぞれ，スペーサ層１６の断面，上面，および下面の他の例を表す断面図，上面図，および下面図であり，図４Ａ〜図４Ｃに対応する。
図５Ａ〜図５Ｃの構成では，図４Ａ〜図４Ｃの構成より，電流パス１６２の占有面積が小さくなっている。その結果，図５Ａ〜図５Ｃの構成では，図４Ａ〜図４Ｃの構成より，面積抵抗ＲＡが高くなった場合の実施例である。

図４Ａ〜図４Ｃの構成と比較すると，図５Ａ〜図５Ｃの構成では，個々の電流パス１６２の面積は小さくなる。また，図５Ａ〜図５Ｃの構成では，小さな電流パス１６２が消失し，その数が減少している。この点を除けば，図５Ａ〜図５Ｃの構成は，図４Ａ〜図４Ｃの構成と同様である。
このような電流パス１６２は，非酸化材料の膜厚を厚くすることによって形成できる。具体的には，酸化層を完全に上下に貫通した電流パス１６２だけでなく，貫通が不完全な電流パス１６２や，貫通した部分の面積が小さい電流パス１６２を形成することで抵抗を調整できる。その様子が図５に示してある。

ここで，結晶粒１８５，１４５の中央部を以下のように定義できる。図４Ａ，図４Ｂ，図４Ｃに示すように，フリー層１８やピン層１４の結晶粒１８５，１４５を横断する直線を引く。このとき，この直線が結晶粒１８５，１４５を横断する長さが最も長くなるようにする。この直線上で，結晶粒界１８６，１４６の一端Ｇ０，他端Ｇ１をそれぞれ座標０，座標１００と定義する。このときに，座標３０から７０の位置になる位置を中央部と定義する。

フリー層１８の結晶粒１８５の中央部の直下に電流パス１６２が配置されることが，高ＭＲ変化率の実現に重要である。前述のように，電流パス１６２で狭窄された電流が，結晶粒界で伝導電子が非弾性散乱されることなく，結晶粒内を通過することが，高ＭＲ変化率を実現する上で重要である。また，前述のように，ピン層１４の結晶粒１４５の中央部の直上に電流パス１６２が配置されることも，高ＭＲ変化率を実現する上で重要である。
しかしながら，フリー層１８では，結晶粒１８５が小さく，結晶粒界が電流パス１６２に近い。このため，フリー層１８においては，ピン層１４におけるよりも，結晶粒の中央部に電流パス１６２が配置されることがより必要となり，この配置関係が重要となる

ピン層１４の結晶粒１４５の中央部に対する電流パス１６２の位置は，電流パス１６２の形成条件に大きく依存する。一方，フリー層１８の結晶粒１８５の中央部に対する電流パス１６２の位置は，電流パス１６２の形成条件に加えて，フリー層１８の形成条件にも依存する。フリー層１８の結晶構造は，電流パス１６２の形成条件だけでは制御できず，フリー層１８の形成条件も重要である。後述の結晶成長処理によって，電流パス１６２に対応して結晶粒１８５を形成できるとともに，電流パス１６２直上の１８５以外の結晶性も良好に保つことが可能となる。

結晶配向が同一の部分（結晶粒）と，その部分（結晶粒）と結晶配向が異なる部分（別の結晶粒）との境界部分として，結晶粒界を定義できる。結晶配向が同一か否かは，ＴＥＭ像の電子線回折スポットにより識別できる。なお，暗視野像を用いるのも結晶粒径を識別するのに有効な手段の一例である。

ここで，結晶粒径が小さい場合には，電子線回折スポットから個々の結晶粒を識別することが困難となる可能性がある。電子顕微鏡写真は，奥行き方向の厚さがある観察用サンプルを二次元に投影した写真となるからである。測定サンプルの奥行き方向に多くの結晶粒が存在する場合には，これら結晶粒同士での電子線干渉により，個々の結晶粒を識別することが困難になる。

このような場合，三次元アトムプローブによって合金材料の組成分布により結晶粒界を識別できる。
図６Ａ，図６Ｂ，図６Ｃは，フリー層１８の一部がＮｉＦｅから形成される場合の結晶粒界の一例を示す図である。このフリー層１８は，スペーサ層１６側からＣｏＦｅ／ＮｉＦｅで形成されている。
図６Ａは，三次元アトムプローブで測定したフリー層１８のＮｉ原子の濃度分布の一例を表す図である。図６Ｂは，図６ＡのＮｉ原子の濃度分布を強調した図である。図６ＡにおけるＮｉの組成濃度がより明確に判るように，強調されている。図６Ｃは，フリー層１８の膜面内でのＮｉ原子の濃度勾配の一例を表す図である。

図６Ｃに示すように，Ｎｉの濃度勾配として，３％以上の差でＮｉリッチになっている部分を結晶粒界１８６として定義できる。即ち，ニッケル濃度のピークＰ１〜Ｐ３が結晶粒界１８６に対応し，これらの間の距離Ｌ１，Ｌ２が結晶粒１８５の粒径Ｄ１８（ここでは，約６ｎｍ）に対応する。
また，図６Ｃに示したように，Ｎｉリッチとなる位置でＦｅプアとなっている。つまり，結晶粒内と結晶粒界では微細構造が異なるため，局所的な組成に分布が生じる。結晶粒内に存在確率が高い元素と，結晶粒界に存在確率が高い元素とがあるため，組成マッピングで結晶粒領域と結晶粒界領域とを識別することができる。

本実施形態で対象としているような３ｎｍ以上の粒径をもつ結晶粒の場合には，結晶粒内に比べて結晶粒界の体積のほうが少ない。このため，図６Ｃに示したように，組成が異なる一部領域のみが結晶粒界で，組成がほぼ一定の大部分の領域が結晶粒内であると定義できる。
結晶粒径のサイズが１ｎｍ以下，もしくはアモルファス構造の場合，その場所では組成の濃度分布はほとんど生じずに，フラットとなる。ここで，組成の濃度分布が存在するという定義としては，濃度分布が３atomic％以上の場合を指すこととする。

この定義は，磁性材料の組成が異なる場合にも拡張可能である。一般に，合金磁性材料の組成が３atomic％以上異なる閉領域（円，□，六角形などのループ形状）を結晶粒と定義できる。例えば，ＦｅＣｏ合金の場合，ＦｅとＣｏの組成が３atomic％以上異なる膜面内の二次元閉領域の内部を結晶粒と定義できる。

図６Ｂには，このように定義された結晶粒界１８６に加えて，電流パス１６２を構成するＣｕも投影されて示されている。図６Ｂから判るように，電流パス１６２を形成しているＣｕはフリー層１８の結晶粒１８５の中央部，すなわち座標３０から７０の範囲に少なくとも電流パス１６２の一部が存在する位置に配置されている。また，フリー層１８の結晶粒１８５の中央部，つまり座標３０から７０の位置に電流パスのＣｕ純度が最も高い領域が存在している。ここでは，下部金属層１５，および上部金属層１７は表示されていない。電流パス１６２の中央部，即ち，Ｃｕの純度が最も高い領域のみを表示している。

図６の構造観察を可能にした３次元アトムプローブ顕微鏡による観察手法について詳述する。
３次元アトムプローブ顕微鏡は，材料の原子オーダーでの組成情報を３次元でマッピング可能な測定手法である。具体的には，先端の曲率半径３０〜１００ｎｍ，高さ１００μｍ程度のニードル状のポストに加工された測定対象サンプルに高電圧を印加する。そして，測定対象サンプルの先端から電界蒸発された原子の位置を二次元ディテクターで検知する。二次元ディテクターで検知された（ｘ，ｙ）二次元平面内での原子の位置情報の時間経過（時間軸）を追うことで，ｚ方向の深さ情報を得て，（ｘ，ｙ，ｚ）３次元の構造が観察可能となる。

図２〜図６に示した構造は，例えば，Imago Scientific Instruments社のLocal Electrode Atom Probeによって確認できる。
図６Ａはフリー層１８のＮｉのみを表示した状態であり，図６Ｂはフリー層１８のＮｉと，Ｃｕの純度が高い領域のみを表示してある。電流パス１６２の内部でもＣｕの濃度勾配が存在する。このため，少量のＣｕまで表示すると，上部金属層１７のＣｕや，下部金属層１５のＣｕも表示される。図６Ｂでは，電流パス１６２のみを強調するために，１ｎｍ^３立方内でのＣｕ濃度が５０％以上の領域のみを表示している。この結果，膜厚０．５ｎｍ以下の上部金属層１７や下部金属層１５は表示されない状態にしてある。下部金属層１５，および上部金属層１７は電流パス１６２のサイズと比べて薄い。このため，Ｃｕ純度が高い領域のみを表示するようにすると，電流パス１６２の中心部分のみが表示されるようになる。

尚，ここではImago Scientific Instruments社の装置を用いたが，Oxford Instruments社やCameca社，もしくは同等の機能を有する三次元アトムプローブを用いても分析することが可能である。
また，一般には電圧パルスを印加して電界蒸発を生じさせるが，電圧パルスの換わりにレーザーパルスを用いても良い。どちらの場合にも，バイアス電界を付加するためにＤＣ電圧を用いる。電圧パルスの場合，電圧によって，電界蒸発に必要な電界を印加する。レーザーパルスの場合，局所的に温度を上昇させ，電界蒸発を起こりやすい状態にすることで，電界蒸発を生じさせる。

極薄層の場合には原子組成自体の定義が難しくなる。このため，Ｃｕの存在する領域に基づき，膜厚を定義できる。異なる層において，Ｃｕの存在領域に対応する膜厚を相対比較することは容易である。例えば，下部金属層１５のＣｕと上部金属層１７のＣｕのどちらが厚いかは，０．１ｎｍオーダの薄い膜厚でも，判定できる。

（磁気抵抗効果素子の製造方法）
以下，本実施の形態における磁気抵抗効果素子の製造方法を説明する。
図７は，磁気抵抗効果素子の製造工程の一例を表すフロー図である。また，図８は，磁気抵抗効果素子の製造に用いられる成膜装置の概略を示す模式図である。
図８に示すように，搬送チャンバー（ＴＣ）５０を中心として，ロードロックチャンバー５１，プレクリーニングチャンバー５２，第１の金属成膜チャンバー（ＭＣ１）５３，第２の金属成膜チャンバー（ＭＣ２）５４，酸化物層・窒化物層形成チャンバー（ＯＣ）６０がそれぞれゲートバルブを介して設けられている。この成膜装置では，ゲートバルブを介して接続された各チャンバーの間で，真空中において基板を搬送することができるので，基板の表面は清浄に保たれる。

金属成膜チャンバー５３，５４は多元（５〜１０元）のターゲットを有する。成膜方式は，ＤＣマグネトロンスパッタ，ＲＦマグネトロンスパッタ等のスパッタ法，イオンビームスパッタ法，蒸着法，ＣＶＤ（Chemical Vapor Deposition）法，およびＭＢＥ（Molecular Beam Epitaxy）法などが挙げられる。

図７に示すように，下地層１２〜キャップ層１９が順に形成される（ステップＳ１１〜Ｓ１７）。
基板（図示せず）上に，下電極１１，下地層１２，ピニング層１３，ピン層１４，下部金属層１５，スペーサ層１６，上部金属層１７，フリー層１８，キャップ層１９，上電極２０を順に形成する。

基板をロードロックチャンバー５１にセットし，金属の成膜を金属成膜チャンバー５３，５４で，酸化を酸化物層・窒化物層形成チャンバー６０でそれぞれ行う。金属成膜チャンバーの到達真空度は１×１０^−８Ｔｏｒｒ以下とすることが好ましく，５×１０^−１０Ｔｏｒｒ〜５×１０^−９Ｔｏｒｒ程度が一般的である。搬送チャンバー５０の到達真空度は１０^−９Ｔｏｒｒオーダーである。酸化物層・窒化物層形成チャンバー６０の到達真空度は８×１０^−８Ｔｏｒｒ以下であることが望ましい。

（１）下地層１２の形成（ステップＳ１１）
基板（図示せず）上に，下電極１１を微細加工プロセスによって前もって形成しておく。
下電極１１上に，下地層１２として，例えば，Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］を成膜する。既述のように，Ｔａは下電極の荒れを緩和したりするためのバッファ層１２ａである。Ｒｕはその上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するシード層１２ｂである。

（２）ピニング層１３の形成（ステップＳ１２）
下地層１２上にピニング層１３を成膜する。ピニング層１３の材料としては，ＰｔＭｎ，ＰｄＰｔＭｎ，ＩｒＭｎ，ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。

（３）ピン層１４の形成（ステップＳ１３）
ピニング層１３上にピン層１４を形成する。ピン層１４は，例えば，下部ピン層１４１（Ｃｏ_９０Ｆｅ_１０［３．６ｎｍ］），磁気結合層１４２（Ｒｕ［０．９ｎｍ］），および上部ピン層１４３（ＦｅＣｏ［１ｎｍ］／Ｃｕ［０．２５ｎｍ］／ＦｅＣｏ［１ｎｍ］／Ｃｕ［０．２５ｎｍ］／ＦｅＣｏ［１ｎｍ］）からなるシンセティックピン層とすることができる。

（４）スペーサ層１６の形成（ステップＳ１４）
次に，電流狭窄構造（ＣＣＰ構造）を有するスペーサ層（ＣＣＰ−ＮＯＬ）１６を形成する。スペーサ層１６を形成するには，酸化物層・窒化物層形成チャンバー６０を用いる。
スペーサ層１６を形成するには，以下のような方法を用いる。ここでは，アモルファス構造を有するＡｌ_２Ｏ_３からなる絶縁層１６１中に金属結晶構造を有するＣｕからなる電流パス１６２を含むスペーサ層１６を形成する場合を例に説明する。

１）上部ピン層１４３上に，電流パスの供給源となる下部金属層１５（第１の金属層，例えばＣｕ）を成膜した後，下部金属層１５上に絶縁層１６１に変換される被酸化金属層（第２の金属層，例えばＡｌＣｕやＡｌ）を成膜する。

被酸化金属層に希ガス（例えばＡｒ）のイオンビームを照射して前処理を行う。この前処理をＰＩＴ（Pre-ion treatmentという）。このＰＩＴの結果，被酸化金属層中に下部金属層１５の一部が吸い上げられて侵入した状態になる。このように酸化処理を行う前に，第２の金属層の成膜後にＰＩＴのようなエネルギー処理を行うことが重要である。イオンビームの換わりに，希ガスを用いたＲＦプラズマで，ＰＩＴを行っても同等の効果を得ることができる。

またＰＩＴと同等の効果を有する処理として，酸化前に事前熱処理を行うことも可能である。この場合，温度として，１００℃〜４００℃の温度範囲で行うことが好ましい。ＰＩＴ，事前熱処理いずれの場合も，真空中でin-situで行うことが重要であり，サンプルを大気に晒すことは好ましくない。

ＰＩＴ処理を行うまえの下部金属層１５が成膜された時点では，第１の金属層（下部金属層１５：Ｃｕ層）は二次元的な膜の形態で存在している。ＰＩＴ工程により第１の金属層のＣｕがＡｌＣｕ層中へ吸い上げられ，侵入する。ＡｌＣｕ層中へ侵入したＣｕが，後の酸化処理を行った後でも金属状態のまま維持，もしくは酸化時のエネルギーで酸化物Ａｌ_２Ｏ_３と金属Ｃｕのセグレゲーションが促進され，電流パス１６２となる。このＰＩＴ処理はＣｕ純度の高い電流狭窄構造（ＣＣＰ）を実現するために重要な処理である。

ＰＩＴ工程では，加速電圧３０〜１５０Ｖ，ビーム電流２０〜２００ｍＡ，処理時間３０〜１８０秒の条件でＡｒイオンを照射する。上記加速電圧の中でも，４０〜６０Ｖの電圧範囲が好ましい。これよりも高い電圧範囲の場合には，ＰＩＴ後の表面荒れ等の影響により，ＭＲ変化率の低下が生じる場合がある。また，電流値としては，３０〜８０ｍＡの範囲，照射時間として，６０秒から１５０秒の範囲を利用できる。なお，ＲＦプラズマを用いたときにも同様の条件範囲が好ましい。

また，ＰＩＴ処理の換わりに，ＡｌＣｕやＡｌなどの絶縁層１６１に変換される前の金属層をバイアススパッタで形成する手法もある。この場合には，バイアススパッタのエネルギーは，ＤＣバイアスの場合には３０〜２００Ｖ，ＲＦバイアスの場合には３０〜２００Ｗとすることができる。また，イオンビームでエネルギーアシストを行いながら成膜することも可能である。この場合，イオンビームのエネルギーを，３０〜２００Ｖ程度とすることが好ましい。

ＰＩＴの結果，下部金属層１５の最終的な膜厚Ｔ１５は成膜当初の膜厚（当初膜厚）Ｔ１５ｓより薄くなる。これは，下部金属層１５は，その上部にある非酸化金属中に進入，吸い上げられるからである。最終的な膜厚Ｔ１５を適正に保つには，ＰＩＴによる膜厚の減少を考慮する必要がある。具体的には，下部金属層１５の当初膜厚Ｔ１５ｓは被酸化金属層の膜厚に応じて調整される。すなわち，被酸化金属層の膜厚を厚くすると，ＰＩＴ工程の際に被酸化金属層中へ侵入させる下部金属層１５の成分を増加させなければならないので，下部金属層１５の当初膜厚Ｔ１５ｓを厚くする必要がある。例えば，被酸化金属層を膜厚０．６〜０．８ｎｍのＡｌＣｕとしたときには，当初膜厚Ｔ１５ｓを０．１〜０．５ｎｍ程度にする。被酸化金属層を膜厚０．８〜１ｎｍのＡｌＣｕとしたときには，当初膜厚Ｔ１５ｓを０．３〜１ｎｍ程度にする。

純度が高く，良好な構造の電流パス１６２を実現するために，上記ＰＩＴ処理を行うことが好ましい。但し，ＰＩＴ処理の換わりに，酸化プロセス後にイオンビーム，またはＲＦプラズマ処理を行うＡＩＴ（After-ion treatment）を行っても良い。これについては後に述べる。

下部金属層１５の当初膜厚Ｔ１５ｓが薄すぎると，ＰＩＴ工程の際に被酸化金属層中に下部金属層１５の成分が十分に供給されないため，被酸化金属層の上部まで電流パス１６２を貫通させることが困難になる。この結果，面積抵抗ＲＡが過剰に高くなり，かつＭＲ変化率が不十分な値となる。
一方，下部金属層１５の当初膜厚Ｔ１５ｓが厚すぎると，下部金属層１５の最終的な膜厚Ｔ１５が過大になる可能性がある。既述のように，下部金属層１５の最終的な膜厚Ｔ１５が，１ｎｍ以下であることが望ましい。これ以上の膜厚になると，電流狭窄効果が失われ，ＭＲ変化率の増大効果が失われる。

２）次に，酸化ガス（例えば，酸素）を供給して被酸化金属層を酸化し，絶縁層１６１を形成する。このとき，電流パス１６２はそのまま酸化されないように条件を選択する。この酸化により，被酸化金属層をＡｌ_２Ｏ_３からなる絶縁層１６１に変換するとともに，絶縁層１６１を貫通する電流パス１６２を形成して，スペーサ層１６を形成する。
例えば，希ガス（Ａｒ，Ｘｅ，Ｋｒ，Ｈｅなど）のイオンビームを照射しながら酸化ガス（例えば酸素）を供給して被酸化金属層を酸化する（イオンビームアシスト酸化（ＩＡＯ：Ion beam-assisted Oxidation））。この酸化処理により，Ａｌ_２Ｏ_３からなる絶縁層１６１とＣｕからなる電流パス１６２とを有するスペーサ層１６が形成される。Ａｌが酸化されやすく，Ｃｕが酸化されにくいという，酸化エネルギーの差を利用した処理である。酸素ガスは，酸化チャンバーに直接導入することが望ましいが，イオンガンを用いた酸化の場合には，イオンソースに酸素を導入しても構わない。

この工程では，酸素を供給しながら，加速電圧４０〜２００Ｖ，ビーム電流３０〜２００ｍＡ，処理時間１５〜３００秒の条件でＡｒイオンを照射する。上記加速電圧の中でも，５０〜１００Ｖの電圧範囲が好ましい。加速電圧がこれよりも高いと，ＩＡＯ時の表面荒れ等の影響により，ＭＲ変化率の低下が生じる可能性がある。また，ビーム電流として，４０〜１００ｍＡ，照射時間として，３０秒〜１８０秒を採用できる。

ＩＡＯでの酸化時の酸素供給量としては，２０００〜４０００Ｌが好ましい範囲である。ＩＡＯ時にＡｌだけでなく，下部磁性層（ピン層１４）まで酸化されると，ＣＣＰ−ＣＰＰ素子の耐熱性，信頼性が低下するので好ましくない。信頼性向上のために，スペーサ層１６の下部に位置する磁性層（ピン層１４）が酸化されず，メタル状態であることが重要である。これを実現するためには酸素供給量を上記範囲とすることが必要である。

また，供給された酸素によって安定な酸化物を形成するために，イオンビームを基板表面に照射している間だけ，酸素ガスをフローしていることが望ましい。即ち，イオンビームを基板表面に照射していないときは，酸素ガスをフローしないことが望ましい。

電流パス１６２を形成する第１の金属層（下部金属層１５）の材料として，Ｃｕの代わりに，Ａｕ，Ａｇなどを用いてもよい。ただし，Ａｕ，Ａｇに比べて，Ｃｕの方が熱処理に対する安定性が高く，好ましい。第１の金属層の材料として，これらの非磁性材料の代わりに，磁性材料を用いてもよい。磁性材料としては，Ｃｏ，Ｆｅ，Ｎｉや，これらの合金が挙げられる。

ピン層１４に用いる磁性材料と電流パス１６２に用いる磁性材料が同じ場合には，ピン層１４上に電流パス１６２の供給源（第１の金属層）を成膜する必要はない。すなわち，ピン層１４上に絶縁層１６１に変換される第２の金属層を成膜した後，ＰＩＴ工程を行うことにより第２の金属層中にピン層１４の材料を侵入させ，磁性材料からなる電流パス１６２を形成することができる。

第２の金属層にＡｌ_９０Ｃｕ_１０を用いると，ＰＩＴ工程中に，第１の金属層のＣｕが吸い上げられるのみでなく，ＡｌＣｕ中のＣｕがＡｌから分離される。即ち，第１，第２の金属層の双方から電流パス１６２が形成される。ＰＩＴ工程後にイオンビームアシスト酸化（ＩＡＯ）を行った場合には，イオンビームによるアシスト効果によって，酸化中にもＡｌ_２Ｏ_３とＣｕの分離が促進されつつ酸化が進行する。つまり，イオンビームのエネルギーアシスト効果によって，Ａｌは酸化が起こりやすく，Ｃｕは還元が生じやすくなり，純度の高いＣｕのＣＣＰが形成されやすくなる。
ここで，ＩＡＯとしてイオンビームを用いたが，イオンビームの換わりに，ＲＦプラズマを用いても構わない。この場合でも，電圧，電流，酸素量，処理時間の適正範囲はＩＡＯと同様である。

第２の金属層として，Ａｌ_９０Ｃｕ_１０の代わりに，電流パス１６２の構成材料であるＣｕを含まないＡｌ単金属を用いてもよい。この場合，電流パス１６２の構成材料となるＣｕは下地の第１の金属層からのみ供給される。第２の金属層としてＡｌＣｕを用いた場合，ＰＩＴ工程中に第２の金属層からも電流パス１６２の材料であるＣｕが供給される。このため，厚い絶縁層１６１を形成する場合でも，比較的容易に電流パス１６２を形成することができる。第２の金属層としてＡｌを用いた場合，酸化により形成されるＡｌ_２Ｏ_３にＣｕが混入しにくくなるため，耐圧の高いＡｌ_２Ｏ_３を形成しやすい。Ａｌ，ＡｌＣｕそれぞれのメリットがあるので，状況に応じて使い分けられる。

第２の金属層としてのＡｌＣｕは，Ａｌ_xＣｕ_１００-x（ｘ＝１００〜７０％）で表される組成を有するものが好ましい。ＡｌＣｕには，Ｔｉ，Ｈｆ，Ｚｒ，Ｎｂ，Ｍｇ，Ｍｏ，Ｓｉなどの元素を添加してもよい。この場合，添加元素の組成は２〜３０％程度が好ましい。これらの元素を添加すると，ＣＣＰ構造の形成が容易になる可能性がある。また，Ａｌ_２Ｏ_３の絶縁層１６１とＣｕの電流パス１６２との境界領域にこれらの添加元素が他の領域よりリッチに分布すると，絶縁層１６１と電流パス１６２との密着性が向上して，エレクトロマイグレーション（electro-migration）耐性が向上する可能性がある。ＣＣＰ−ＣＰＰ素子においては，スペーサ層１６の金属メタルパスに流れる電流の密度が１０^７〜１０^１０Ａ／ｃｍ^２もの巨大な値になる。このため，エレクトロマイグレーション耐性が高く，電流通電時のＣｕ電流パス１６２の安定性を確保できることが重要である。ただし，適切なＣＣＰ構造が形成されれば，第２の金属層に元素を加えなくても十分良好なエレクトロマイグレーション耐性を実現できる。

第２の金属層の材料は，Ａｌ_２Ｏ_３を形成するためのＡｌ合金に限らず，Ｈｆ，Ｍｇ，Ｚｒ，Ｔｉ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｓｉなどを主成分とする合金でもよい。また，第２の金属層から変換される絶縁層１６１は，酸化物に限らず，窒化物や酸窒化物でもよい。
第２の金属層としてどのような材料を用いた場合にも，成膜時の膜厚は０．５〜２ｎｍが好ましい。また，酸化物，窒化物または酸窒化物に変換されたときの膜厚は１．０〜３．０ｎｍ程度が好ましく，１．５〜２．５nmがより好ましい。
絶縁層１６１は，それぞれ単体の元素を含む酸化物だけでなく，合金材料の酸化物，窒化物，酸窒化物でもよい。例えば，Ａｌ_２Ｏ_３を母材として，Ｔｉ，Ｍｇ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｓｉなどのいずれか一つの元素，もしくはＡｌに複数の元素を０〜５０％含有する材料の酸化物なども用いることができる。

既述のように，ＰＩＴにより下部金属層１５から吸い上げられた成分が電流パス１６２を構成する。このとき，ピン層１４の結晶粒１４５の直上の下部金属層１５が優先的に吸い上げられて電流パス１６２となることから，結晶粒１４５と電流パス１６２とが対応して配置されることになる。

下部金属層１５のＣｕはＰＩＴによって，ピン層１４の結晶粒１４５（下部金属層／非酸化金属層も同一結晶粒）の中央部に集まり，結晶粒１４５の中央部から非酸化金属層表面に吸いあがり，上層にでてくる。つまり，非酸化金属層の下層にあった下部金属層１５が，結晶粒１４５の中央部で膜厚方向に沿って下部金属層１５の材料が吸い上がり，膜厚方向に貫通した状態，もしくは半貫通した状態となる。
この処理後のＩＡＯによって，Ａｌリッチな部位は酸化される。一方，結晶粒１４５の中央部に集まった下部金属層１５の構成材料のＣｕリッチな部位は，ＩＡＯにより酸化されずに残存し，電流パス１６２を形成することになる。

絶縁層１６１の膜厚Ｔ１６は，第２の金属層（被酸化金属層）の膜厚によって定まる。第２の金属層の膜厚は，ＡｌＣｕの場合には０．６〜２ｎｍ，Ａｌの場合には０．５〜１．７ｎｍ程度である。これらの第２の金属層が酸化されて形成される絶縁層１６１の膜厚Ｔ１６は，１．０〜３．０ｎｍ程度となるようにすることが好ましく，１．５〜２．５ｎｍがより好ましい。

電流パス１６２の良好な構造を実現するために，ここではＰＩＴ/ＩＡＯ処理によって，電流パス１６２を形成した。
但し，ＰＩＴの換わりに，ＩＡＯ後にＡｒ，Ｘｅ，Ｋｒなどの希ガスのイオンビームまたは希ガスのプラズマによる処理を行っても，良好な電流パス１６２を形成することができる。この処理は，酸化後に行う処理ということで，ＡＩＴ（After-ion treatment）と呼ぶ。つまり，ＩＡＯ/ＡＩＴ処理によって電流パス１６２を形成することも可能である。

ＰＩＴ処理では酸化前にＣｕとＡｌの分離（セグレゲーション）を実現する。これに対して，ＡＩＴ処理では，ＩＡＯによってＡｌをＡｌ_２Ｏ_３に酸化した後に，Ａｌ_２Ｏ_３とＣｕの分離を促進する。ＡＩＴ時のイオンビーム，もしくはプラズマのエネルギー衝突によって，このような分離を促進することが可能となる。

また，一部酸化している電流パス１６２の形成部分の酸素を還元することが可能となる。つまり，電流パス１６２の構成材料がＣｕの場合，ＩＡＯで形成されたＣｕＯ_ｘの酸素をＡＩＴ処理で還元することで，金属状態のＣｕを形成することが可能となる。

ＡＩＴ処理では，加速電圧５０〜２００Ｖ，電流３０〜３００ｍＡ，処理時間３０〜１８０秒の条件でＡｒ，Ｋｒ，Ｈｅ，Ｎｅ，Ｘｅなどの希ガスを含有するイオンビーム，またはプラズマ（ＲＦプラズマなど）を第２の金属層の表面に照射する。
イオンビームの場合には，上記加速電圧と電流を独立に制御できる。一方，ＲＦプラズマなどの場合には，投入ＲＦパワーを決定すると加速電圧，電流が自動的に決まってしまい，加速電圧と電流を独立に制御することは困難である。
しかし，ＲＦプラズマには，装置の維持メンテナンスが容易であるというメリットがある。よって，装置の状況によって，イオンビームとＲＦプラズマのどちらでも利用できる。
ＩＡＯ／ＡＩＴ処理において，好ましいＩＡＯの条件は前述の場合と同様である。また，膜構成，材料においても，前述のＰＩＴ／ＩＡＯの場合と同様である。

ＡＩＴ処理では，酸化後にＰＩＴよりも比較的強めのエネルギー処理を行う必要があるため，ピン層１４とフリー層１８の層間結合磁界（interlayer coupling field）が大きくなりやすい。スペーサ層１６の絶縁層１６１の表面凹凸がＡＩＴ処理によって増すため，Neel coupling（Orange peel coupling）が増加する場合があるからである。ＰＩＴ処理ではそのような問題はないため，ＰＩＴのほうが好ましいプロセスである。

ＡＩＴをＰＩＴの換わりに行う場合とともに，ＰＩＴ処理を行った場合においてもＡＩＴを行っても良い。つまり，ＰＩＴ／ＩＡＯ／ＡＩＴという三つの処理を行うことも可能である。
この場合は，ＩＡＯ後に残存した微量の吸着浮遊酸素を脱離させることを目的として，ＰＩＴ処理がない場合と比較して弱いエネルギーでのＡＩＴを行うことが好ましい。この場合のＡＩＴ条件の具体例は次の通りである。即ち，加速電圧５０〜１００Ｖ，電流３０〜２００ｍＡ，処理時間１０〜１２０秒の条件で，Ａｒ，Ｋｒ，Ｈｅ，Ｎｅ，Ｘｅなどの希ガスを含有するイオンビーム，またはプラズマ（ＲＦプラズマなど）を表面に照射する。

電流パス１６２の直径Ｄ１６は，次の１），２）のように定まる。
１）断面ＴＥＭ観察によって，電流パス１６２の直径Ｄ１６を判別できる。断面ＴＥＭ観察によって，結晶構造を有する電流パス１６２と，酸化絶縁材料を識別できる。特に，酸化絶縁材料がアモルファス構造をもつ場合には電流パス１６２と酸化材料１６１を識別できる。

ただし，この方法では，直径Ｄ１６の大きい電流パス１６２は識別できるが，直径Ｄ１６の小さい電流パス１６２は検知できない。これは，前述のように，ＴＥＭ測定像は，実際には観察奥行き方向にある厚さがあるものを二次元に投影した像なため，小さい結晶粒の情報はかき消されてしまうからである。このような問題を考慮して，電流パス１６２の直径Ｄ１６として，約４ｎｍ以上のものを識別できる。

２）三次元アトムプローブでの観察によって，電流パス１６２の直径Ｄ１６を判別できる。
この場合，電流パス１６２の構成材料と酸化絶縁材料を組成濃度勾配として識別可能である。電流パス１６２がＣｕを主元素と材料で形成された場合には，膜平面方向において一次元濃度プロファイルを調べ，Ｃｕ濃度が最大となるところからのＣｕ濃度の半値幅で直径Ｄ１６を定義できる。

（５）上部金属層１７，フリー層１８の形成（ステップＳ１５）
スペーサ層１６の上に，上部金属層１７として，例えば，Ｃｕを成膜する。この上部金属層１７は，この上に成膜されるフリー層１８の結晶配向を促進するためのシード層としての機能を発揮するので重要である。また，酸化材料で形成された絶縁層１６１の酸素（または窒素）から，フリー層１８に直接触れないようにするバリア層としての機能も発揮する。

これらの機能の観点のみからすると，上部金属層１７は厚いほうが有利となるが，厚くなるに従い電流広がりの影響もでてしまう。ＣＣＰ−ＣＰＰ素子ではスペーサ層１６２で絞り込まれた電流がピン層１４，もしくはフリー層１８に流れることでＭＲ変化率が向上している。しかし，電流が上部金属層１７で広がってしまうと，ＣＣＰによるＭＲ変化率向上のメリットが失われてしまう。
このように，上部金属層１７の膜厚はトレードオフの関係にあるため，最適膜厚が存在する。具体的には，０．２〜１．５ｎｍが好ましく，０．３〜１．０ｎｍがより好ましい。

上部金属層１７の上に，フリー層１８，例えば，Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を形成する。
高いＭＲ変化率を得るためには，スペーサ層１６との界面に位置するフリー層１８の磁性材料の選択が重要である。この場合，スペーサ層１６との界面には，ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。ＣｏＦｅ合金のなかでも特に軟磁気特性が安定なＣｏ_９０Ｆｅ_１０［１ｎｍ］を用いることができる。他の組成でも，ＣｏＦｅ合金は用いることができる。

Ｃｏ_９０Ｆｅ_１０近傍のＣｏＦｅ合金を用いる場合には，膜厚を０．５〜４ｎｍとすることが好ましい。他の組成のＣｏＦｅ合金（例えば，Ｃｏ_５０Ｆｅ_５０）を用いる場合，膜厚を０．５〜２ｎｍとすることが好ましい。スピン依存界面散乱効果を上昇させるために，フリー層１８に，例えば，Ｆｅ_５０Ｃｏ_５０（もしくは，Ｆｅ_xＣｏ_１００-x（ｘ＝４５〜８５））を用いた場合には，フリー層１８としての軟磁性を維持するために，ピン層１４のような厚い膜厚は使用困難である。このため，０．５〜１ｎｍが好ましい膜厚範囲である。Ｃｏを含まないＦｅを用いる場合には，軟磁気特性が比較的良好なため，膜厚を０．５〜４ｎｍ程度とすることができる。

ＣｏＦｅ層の上に設けられるＮｉＦｅ層は，軟磁性特性が安定な材料からなる。ＣｏＦｅ合金の軟磁気特性はそれほど安定ではないが，その上にＮｉＦｅ合金を設けることによって軟磁気特性を補完することができる。ＮｉＦｅをフリー層１８として用いることは，スペーサ層１６との界面に高ＭＲ変化率を実現できる材料が使用可能となり，スピンバルブ膜のトータル特性上好ましい。

ＮｉＦｅ合金の組成は，Ｎｉ_xＦｅ_{１００−ｘ}（ｘ＝７５〜９０％程度）が好ましい。ここで，通常用いるＮｉＦｅの組成Ｎｉ_８１Ｆｅ_１９よりも，Ｎｉリッチな組成（例えば，Ｎｉ_８３Ｆｅ_１７）を用いることが好ましい。これはゼロ磁歪を実現するためである。ＣＣＰ構造のスペーサ層１６上に成膜されたＮｉＦｅでは，メタルＣｕ製のスペーサ層上に成膜されたＮｉＦｅよりも，磁歪がプラス側にシフトする。プラス側への磁歪のシフトをキャンセルするために，Ｎｉ組成が通常よりも多い，負側のＮｉＦｅ組成を用いている。

ＮｉＦｅ層のトータル膜厚は２〜５ｎｍ程度（例えば，３．５ｎｍ）が好ましい。ＮｉＦｅ層を用いない場合には，１〜２ｎｍのＣｏＦｅ層またはＦｅ層と０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを，複数層交互に積層したフリー層１８を用いてもよい。

フリー層１８に結晶成長処理が行われる。この結晶成長処理は，一種のエネルギー処理であり，電流パス１６２上でのフリー層１８の結晶粒１８５の形成が促進される。
結晶成長処理として，イオンやプラズマによる処理と，加熱処理の２つを利用できるが，前者のほうがが好ましい。前者では，処理範囲の制御が可能だからである。
即ち，イオンビームやＲＦプラズマによる処理では，処理条件の選択により，膜表面だけを処理し，その下層を処理しないようにすることができる。これに対して，加熱処理では，処理範囲の制御が困難である。加熱処理によって，スペーサ層１６より下層の積層膜の界面での拡散などが生じ，スピンバルブ膜の特性が劣化する可能性がある。
イオンやプラズマによる処理として，成膜後にエネルギー処理を行う方法だけでなく，バイアススパッタによる成膜，成膜中のイオンビームやＲＦプラズマの照射など，成膜プロセスと同時にエネルギー処理を行う方法が挙げられる。

成膜とエネルギー処理を別々に行う方法として，以下のプロセス（１）〜（４）を繰り返す方法がある。
（１）フリー層の一部（もしくは全部）の成膜
（２）エネルギー処理（イオンビーム，ＲＦプラズマ，熱処理）
（３）フリー層の一部（もしくは残りの全部）の成膜
（４）エネルギー処理（イオンビーム，ＲＦプラズマ，熱処理）
ここで，プロセス（１），（２）でフリー層１８の全てを形成した場合には，プロセス（３），（４）を省略できる。また，プロセス（１），（２），（３）まで行い，プロセス（４）を省略することも可能である。

一方，成膜とエネルギー処理を同時に行う方法として，成膜プロセスと同時に，イオンビームやＲＦプラズマ，ＤＣバイアス，基板加熱を行う方法がある。
以上のように，この結晶成長処理は，フリー層１８の成膜と別処理，成膜と同時の何れでも差し支えない。

フリー層１８の構成材料をイオン，プラズマ，または熱により処理することで，フリー層１８の結晶粒１８５が電流パス１６２上に成長する。
一例として，ＣｏＦｅを１ｎｍ成膜したのち，ＮｉＦｅを２．５ｎｍ成膜し，結晶成長処理として，３０〜１５０ＷのＲＦプラズマ処理を６０秒から１２０秒行う。その後，ＮｉＦｅを２ｎｍ成膜し，結晶成長処理として，３０〜１５０ＷのＲＦプラズマ処理を６０秒から１２０秒行う。

フリー層１８の結晶粒１８５の直径Ｄ１８は，結晶成長処理の条件によって制御される。例えば，結晶成長処理が強めのエネルギーの場合には，フリー層１８の結晶粒径を大きくすることができ，結晶成長処理が弱い場合にはフリー層１８の結晶粒径が小さくなる。

ただし，結晶成長処理は弱すぎても強すぎても問題が生じるため条件には注意が必要である。まず，この処理が弱すぎる場合には，フリー層１８の結晶性が悪くなりがちである。電流パス１６２の直上の結晶粒１８５での結晶性は比較的良いが，電流パス１６２の直上にないフリー層１８の結晶粒１８５は結晶性が悪くなりやすい。特に，絶縁層１６１の構成材料がアモルファスの場合には，結晶性の劣化が顕著となる。このように，良好なフリー層１８を得るためには，結晶成長処理が必要となる。
一方，この処理が強すぎる場合には，フリー層１８の表面を荒らしてしまう。ひどい場合には，絶縁層１６１の酸化状態をも破壊する可能性がある。

ここで，条件が強いことは，イオンビームやＲＦプラズマの場合には加速電圧が大きい，イオン電流が大きいなどであり，熱処理の場合には，温度が高いことを意味する。バイアススパッタなどの場合にはＲＦパワーの値が大きいこと，ＤＣバイアスの値が大きいこと，イオンビームのエネルギー電圧が大きいこと，電流量が大きいことなどが挙げられる。

（６）キャップ層１９，および上電極２０の形成（ステップＳ１６）
フリー層１８の上に，キャップ層１９として例えば，Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］を積層する。キャップ層１９の上にスピンバルブ膜へ垂直通電するための上電極２０を形成する。
（７）アニール処理（ステップＳ１７）
ステップＳ１１〜Ｓ１６の工程で形成された磁気抵抗効果膜１０を磁場中でアニールすることで，ピン層１４の磁化方向を固着する。

［実施例１］
以下，本発明の実施例につき説明する。以下に，本発明の実施例に係る磁気抵抗効果膜１０の構成を表す。

・下電極１１
・下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
・ピニング層１３：ＰｔＭｎ［１５ｎｍ］
・ピン層１４：ＣｏＦｅ［３．４ｎｍ］／Ｒｕ［０．９ｎｍ］／（ＦｅＣｏ［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）＊２／ＦｅＣｏ［１ｎｍ］
・下部金属層１５：Ｃｕ［０．２ｎｍ］（最終的に形成された膜厚であり，成膜時の膜厚ではない）
・スペーサ層１６（ＣＣＰ−ＮＯＬ）
・上部金属層１７：Ｃｕ［０．４ｎｍ］（最終的に形成された膜厚であり，成膜時の膜厚ではない）
・フリー層１８：ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［３．５ｎｍ］
・キャップ層１９：Ｃｕ［０．５ｎｍ］／Ｒｕ［５ｎｍ］

この実施例では，ＲＡが３００ｍΩμｍ^２，ＭＲ変化率が９％であり，図４の構成に対応する。図４において，ＣＣＰ−ＮＯＬを形成する絶縁層１６１の膜厚が１．８ｎｍであった。
ピン層１４での結晶粒１４５は，粒径Ｄ１４が約１３〜１６ｎｍであり，結晶粒１４５の中央部直上に電流パス１６２が配置される。また，フリー層１８の結晶粒１８５は，粒径Ｄ１８が約４〜７ｎｍであり，結晶粒１８５の中央部直下に電流パス１６２が配置される。
つまり，フリー層１８の結晶粒界１８６は電流パス１６２の直上には存在していない。このことが，ＭＲ変化率を良好に保つだけでなく，良好な信頼性を実現するために非常に重要である。

また，電流パス１６２の直上以外のフリー層１８においても，結晶粒１８５が形成され，その粒径Ｄ１８は３〜５ｎｍであった。フリー層１８がこのような小さい結晶粒１８５で形成されているため，フリー層１８の軟磁性は極めて良好である。しかも，ＭＲ変化率の大きな低下を招くことなく，良好なＭＲ変化率と良好な軟磁性の両立を実現している。

また，ここでのＣＣＰ−ＮＯＬとしてのスペーサ層１６は，Ａｌ_２Ｏ_３を絶縁層１６１とし，Ｃｕを主成分とする電流パス１６２を有する。電流パス１６２の直径Ｄ１６は２〜５ｎｍである。三次元アトムプローブで観察したところ，５ｎｍの直径Ｄ１６を有する電流パス１６２部分でのＣｕ濃度は６０〜７０atomic ％であった。一方，酸素リッチの絶縁層１６２部分でのＣｕ純度は１０atomic%程度であった。このように，電流パス１６２部分とそれ以外の部分でのＣｕの明確なセグレゲーション（分離）を確認できた。

Ａｌ_２Ｏ_３の絶縁層１６１部分は，ＡｌとＯだけで形成されているわけではなく，不純物としてＣｕ，Ｎｉ，Ｃｏ，Ｆｅも数％〜１０％程度混入している。しかしながら，スペーサ層１６部分のブレークダウン電圧は少なくとも二百数十ｍＶ以上であり，実際に動作電圧として用いる８０〜１２０ｍＶ程度の電圧よりも大きく，十分な耐圧を有している。

下部金属層１５および上部金属層１７は，共にＣｕから形成されているが，それぞれ０．２ｎｍ，０．４ｎｍと極薄である。このため，三次元アトムプローブを用いた場合，これらの原子組成は定義の仕方によって異なってくる。測定対象（下部金属層１５および上部金属層１７）の体積領域を膜厚方向に深くすると，測定対象のＣｕの濃度は著しく低くなる。測定対象の体積領域を平面方向に広くした場合と比べて，原子組成が著しく異なる。
膜厚０．２ｎｍは１〜２原子層，膜厚０．４ｎｍは３〜４原子層に相当する。このため，電流パス１６２，絶縁層１６１の上下の位置に検出されるＣｕの原子層によって，膜厚を定義することができる。例えば，１〜２の原子層が検出された場合，膜厚を０．２ｎｍとし，３〜４の原子層が検出された場合，膜厚を０．４ｎｍと定義する。

図５に対応する実施例では，図４の構成よりも抵抗を高く，電流パス１６２を少なくした。この実施例では，面積抵抗ＲＡが６００ｍΩμｍ^２，ＭＲ変化率が９．５％であった。電流パス１６２の占有面積が小さくなったり，その数が減少したりすることで，面積抵抗ＲＡが高くなっている。
電流パス１６２の占有面積を小さくするため，酸化前のＡｌＣｕの膜厚を厚くした。酸化後の絶縁材料の膜厚Ｔ１６は，２．１ｎｍである。ＲＡが３００ｍΩμｍ^２から６００ｍΩμｍ^２と大きくなった場合においても，フリー層１８の結晶粒１８５の中央部直下に電流パス１６２が形成されている。また，ピン層１４の結晶粒１４５の中央部直上に電流パス１６２が形成されている。

ただし，図４と比べると，図５では膜厚方向上下の貫通が不完全な，電流パス１６２の形成途中のものが存在し，スペーサ層１６の二次元面内での電流パス１６２の占有率を下げている。このような形成途中の電流パス１６２は長期信頼性に変動を及ぼす場合もある。
このような貫通しそこなった電流パス１６２は，小さい面積であっても良いので，最後まで形成してしまったほうが良い。そのため，素子の作成後に，不完全なメタルパスを貫通させるイニシャライズ処理を行うこともある（電流パスイニシャライズ処理）。具体的には，１４０ｍＶ以上，３００ｍＶ以下程度のパルス状の電圧を数μｓｅｃ〜数秒単位で印加する。もしくは，１４０ｍＶ以上，３００ｍＶ以下程度のＤＣ電圧を数分単位で印加する。

電流パスイニシャライズ処理によって，貫通していない電流パス１６２を貫通させきることが可能となるので，処理前と比較して，処理後の面積抵抗ＲＡは若干低下する。条件にもよるが，電流パスイニシャライズ処理によって，面積抵抗ＲＡを６００ｍΩμｍ^２から４００ｍΩμｍ^２に変化させることも可能である。この電圧範囲は，１４０ｍＶ以上，３００ｍＶ以下が好ましい。不完全な電流パス１６２がなくなれば，電流パス１６２の直径Ｄ１６がそのまま面積抵抗ＲＡに反映される。このような状態であれば，電流パス１６２の直径Ｄ１６が小さくなることに伴う電流密度の上昇は，特に信頼性には影響を与えない。

前述の面積抵抗ＲＡが３００ｍΩμｍ^２，ＭＲ変化率が９％の素子を通電試験した。ＣＣＰでは局所的な電流密度は１０^８Ａ／ｃｍ^２以上の巨大な値となるため，局所的な発熱も大きく，また電子による物理的なアタックの影響も大きい。従って，ＣＣＰの信頼性を良好にするためには，その微細構造の制御が必要となる。図２で示したような微細構造では，ＣＣＰ上下で良好な結晶性を有する結晶粒内が配置されている。このため，結晶粒界での電子乱反射の影響が小さくなり，信頼性を良好とすることが可能となる。

通電試験の条件は，温度１３０℃，バイアス電圧１４０ｍＶとした。この温度は実際に使用する値よりも大きな値であり，加速のための条件である。このように通常の使用条件より厳しい条件とすることで，信頼性の相違が短期間の試験で表れるようにしている。また，通電方向として，ピン層１４からフリー層１８に電流が流れる方向とした。つまり，電子の流れとしては，逆向きになるのでフリー層１８からピン層１４に流れることになる。このような通電方向は，スピントランスファーノイズを低減するために望ましい方向である。フリー層１８からピン層１４に電流を流す場合（電子の流れとしては，ピン層１４からフリー層１８）のほうが，スピントランスファートルク効果が大きいといわれており，ヘッドにおいてはノイズ発生のもとになる。その観点からも，通電方向はピン層からフリー層１８に向かう方向，電子の流れる方向としてはフリー層１８からピン層１４に向かう方向が好ましい。

ここでの試験条件は，加速試験のために，通常の条件より温度を高くしているのに加え，素子サイズにも厳しい条件を課している。実施例では，実際のヘッドでの素子サイズ（実際には，０．１μｍ×０．１μｍよりも小さい素子サイズ）より，素子サイズを大きくしている。
バイアス電圧が同一条件で素子サイズが大きい場合には，投入電流量が大きくなり，ジュール発熱の影響が大きくなる。つまり，実際の小さい素子の場合よりも発熱量が大きいところでの過酷な比較となる。さらに，素子サイズが大きいと，発熱部が大きくなり，素子の放熱性が悪くなる。一方，小さい素子の場合には，ヒートシンクが周囲にあるため，放熱しやすい環境下になる。

この二つの理由により，実施例の素子では，熱の影響が実際のヘッドの素子よりも遙かに大きい，厳しい条件において試験していることになる。前述の温度の効果と比較すると，素子サイズが大きいところで試験しているこの条件のほうが，試験条件を過酷にしている。つまり，短時間で信頼性の良否を判断するために設定された，加速試験条件である。

本実施例では，通電試験時の信頼性が非常に良好であることが確認された。具体的には６０時間後の劣化量で，１０％以内という非常に良好な値が得られた。この信頼性は，実際に動作する環境下においては長期の使用を確保できるものである。
一方，本実施形態による微細構造を有しないものでは，４０〜６０％の劣化量を示した。具体的には電流パス１６２の直上にフリー層１８の結晶粒界１８６が存在する場合である。

厳しい条件において，実施例の素子の信頼性が良好なことは，本実施形態に係る磁気抵抗効果素子を高度な信頼性を要求される環境下で利用できることを意味する。高密度記録対応のヘッドにおいて，従来以上に信頼度の極めて高いヘッドが実現できることになる。この高密度記録対応のヘッドは，信頼性スペックが厳しい使用条件，例えば，高熱環境化で使用するカーナビ応用，高速で使用するサーバー，エンタープライズ応用などのＨＤＤ（Hard Disk Drive）に利用できる。もちろん，通常のパソコン用途や家庭用ビデオ用途，モバイル用音楽プレーヤー，モバイル用動画プレーヤー，モバイル用ビデオなどの通常のＨＤＤ用途にも用いることが可能である。

また，本試験では，ピン層１４からフリー層１８に電流が流れる方向を通電方向としたが，この通電方向のほうがその逆の通電方向よりも信頼性改善の効果は大きかった。スピントランスファーノイズ低減にも有利な通電方向であるため，低ノイズで，より信頼性の高いヘッドが実現できたことになる。

（磁気抵抗効果素子の応用）
以下，本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の応用について説明する。
本発明の実施形態において，ＣＰＰ素子の素子抵抗ＲＡは，高密度対応の観点から，５００ｍΩμｍ^２以下が好ましく，３００ｍΩμｍ^２以下がより好ましい。素子抵抗ＲＡを算出する場合には，ＣＰＰ素子の抵抗Ｒにスピンバルブ膜の通電部分の実効面積Ａを掛け合わせる。ここで，素子抵抗Ｒは直接測定できる。一方，スピンバルブ膜の通電部分の実効面積Ａは素子構造に依存する値であるため，その決定には注意を要する。

例えば，スピンバルブ膜の全体を実効的にセンシングする領域としてパターニングしている場合には，スピンバルブ膜全体の面積が実効面積Ａとなる。この場合，素子抵抗を適度に設定する観点から，スピンバルブ膜の面積を少なくとも０．０４μｍ^２以下にし，２００Ｇｂｐｓｉ以上の記録密度では０．０２μｍ^２以下にする。

しかし，スピンバルブ膜に接してスピンバルブ膜より面積の小さい下電極１１または上電極２０を形成した場合には，下電極１１または上電極２０の面積がスピンバルブ膜の実効面積Ａとなる。下電極１１または上電極２０の面積が異なる場合には，小さい方の電極の面積がスピンバルブ膜の実効面積Ａとなる。この場合，素子抵抗を適度に設定する観点から，小さい方の電極の面積を少なくとも０．０４μｍ^２以下にする。

後に詳述する図９，図１０の実施例の場合，図９でスピンバルブ膜１０の面積が一番小さいところは上電極２０と接触している部分なので，その幅をトラック幅Ｔｗとして考える。また，ハイト方向に関しては，図１０においてやはり上電極２０と接触している部分が一番小さいので，その幅をハイト長Ｄとして考える。スピンバルブ膜の実効面積Ａは，Ａ＝Ｔｗ×Ｄとして考える。

本発明の実施形態に係る磁気抵抗効果素子では，電極間の抵抗Ｒを１００Ω以下にすることができる。この抵抗Ｒは，例えばヘッドジンバルアセンブリー（ＨＧＡ）の先端に装着した再生ヘッド部の２つの電極パッド間で測定される抵抗値である。
本発明の実施形態に係る磁気抵抗効果素子において，ピン層１４またはフリー層１８がｆｃｃ構造である場合には，膜面垂直に，ｆｃｃ（１１１）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｂｃｃ構造をもつ場合には，膜面垂直にｂｃｃ（１１０）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｈｃｐ構造をもつ場合には，膜面垂直にｈｃｐ（００１）配向またはｈｃｐ（１１０）配向性をもつことが望ましい。

本発明の実施形態に係る磁気抵抗効果素子の結晶配向性は，配向の分散角度で４．０度以内が好ましく，３．５度以内がより好ましく，３．０度以内がさらに好ましい。これは，Ｘ線回折のθ−２θ測定により得られるピーク位置でのロッキングカーブの半値幅として求められる。また，素子断面からのナノディフラクションスポットでのスポットの分散角度として検知することができる。

反強磁性膜の材料にも依存するが，一般的に反強磁性膜とピン層１４／スペーサ層１６／フリー層１８とでは格子間隔が異なるため，それぞれの層においての配向のばらつき角度を別々に算出することが可能である。例えば，白金マンガン（ＰｔＭｎ）とピン層１４／スペーサ層１６／フリー層１８とでは，格子間隔が異なることが多い。白金マンガン（ＰｔＭｎ）は比較的厚い膜であるため，結晶配向のばらつきを測定するのには適した材料である。ピン層１４／スペーサ層１６／フリー層１８については，ピン層１４とフリー層１８とで結晶構造がｂｃｃ構造とｆｃｃ構造というように異なる場合もある。この場合，ピン層１４とフリー層１８とはそれぞれ別の結晶配向の分散角をもつことになる。

（磁気ヘッド）
図９および図１０は，本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示している。図９は，磁気記録媒体（図示せず）に対向する媒体対向面に対してほぼ平行な方向に磁気抵抗効果素子を切断した断面図である。図１０は，この磁気抵抗効果素子を媒体対向面ＡＢＳに対して垂直な方向に切断した断面図である。

図９および図１０に例示した磁気ヘッドは，いわゆるハード・アバッテッド（hard abutted）構造を有する。磁気抵抗効果膜１０は上述したＣＣＰ−ＣＰＰ膜である。磁気抵抗効果膜１０の上下には，下電極１１と上電極２０とがそれぞれ設けられている。図９において，磁気抵抗効果膜１０の両側面には，バイアス磁界印加膜４１と絶縁膜４２とが積層して設けられている。図１０に示すように，磁気抵抗効果膜１０の媒体対向面には保護層４３が設けられている。

磁気抵抗効果膜１０に対するセンス電流は，その上下に配置された下電極１１，上電極２０によって矢印Ａで示したように，膜面に対してほぼ垂直方向に通電される。また，左右に設けられた一対のバイアス磁界印加膜４１により，磁気抵抗効果膜１０にはバイアス磁界が印加される。このバイアス磁界により，磁気抵抗効果膜１０のフリー層１８の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し，磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。
磁気抵抗効果膜１０のＳ／Ｎ比が向上しているので，磁気ヘッドに応用した場合に高感度の磁気再生が可能となる。

（ハードディスクおよびヘッドジンバルアセンブリー）
図９および図１０に示した磁気ヘッドは，記録再生一体型の磁気ヘッドアセンブリに組み込んで，磁気記録再生装置に搭載することができる。
図１１は，このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち，本実施形態の磁気記録再生装置１５０は，ロータリーアクチュエータを用いた形式の装置である。同図において，磁気ディスク２００は，スピンドル１５２に装着され，図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本実施形態の磁気記録再生装置１５０は，複数の磁気ディスク２００を備えてもよい。

磁気ディスク２００に格納する情報の記録再生を行うヘッドスライダ１５３は，薄膜状のサスペンション１５４の先端に取り付けられている。ヘッドスライダ１５３は，上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドをその先端付近に搭載している。
磁気ディスク２００が回転すると，ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は磁気ディスク２００の表面から所定の浮上量をもって保持される。あるいはスライダが磁気ディスク２００と接触するいわゆる「接触走行型」でもよい。

サスペンション１５４はアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には，リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は，ボビン部に巻かれた図示しない駆動コイルと，このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。
アクチュエータアーム１５５は，スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され，ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。

図１２は，アクチュエータアーム１５５から先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。すなわち，アセンブリ１６０は，アクチュエータアーム１５５を有し，アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。サスペンション１５４の先端には，上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し，このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５はアセンブリ１６０の電極パッドである。
本実施形態によれば，上述の磁気抵抗効果素子を含む磁気ヘッドを具備することにより，高い記録密度で磁気ディスク２００に磁気的に記録された情報を確実に読み取ることが可能となる。

（磁気メモリ）
次に，本発明の実施形態に係る磁気抵抗効果素子を搭載した磁気メモリについて説明する。すなわち，本発明の実施形態に係る磁気抵抗効果素子を用いて，例えばメモリセルがマトリクス状に配置されたランダムアクセス磁気メモリ（ＭＲＡＭ： magnetic random access memory）などの磁気メモリを実現できる。

図１３は，本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。この図は，メモリセルをアレイ状に配置した場合の回路構成を示す。アレイ中の１ビットを選択するために，列デコーダ３５０，行デコーダ３５１が備えられており，ビット線３３４とワード線３３２によりスイッチングトランジスタ３３０がオンになり一意に選択され，センスアンプ３５２で検出することにより磁気抵抗効果膜１０中の磁気記録層（フリー層１８）に記録されたビット情報を読み出すことができる。ビット情報を書き込むときは，特定の書き込みワード線３２３とビット線３２２に書き込み電流を流して発生する磁場を印加する。

図１４は，本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。この場合，マトリクス状に配線されたビット線３２２とワード線３３４とが，それぞれデコーダ３６０，３６１により選択されて，アレイ中の特定のメモリセルが選択される。それぞれのメモリセルは，磁気抵抗効果素子１０とダイオードＤとが直列に接続された構造を有する。ここで，ダイオードＤは，選択された磁気抵抗効果素子１０以外のメモリセルにおいてセンス電流が迂回することを防止する役割を有する。書き込みは，特定のビット線３２２と書き込みワード線３２３とにそれぞれに書き込み電流を流して発生する磁場により行われる。

ここでは，電流磁界によるスイッチングを行う構造になっているが，スピントランスファートルクを用いたスイッチング方式でも構わない。この場合には，磁気抵抗効果素子に流す電流の向きを変えることでスイッチングを行うことが可能である。この場合，メモリセルの読み込みのときに流す電流は小さい値であり，メモリセルのスイッチングのときに流す電流は大きな値とする。

図１５は，本発明の実施形態に係る磁気メモリの要部を示す断面図である。図１６は，図１５のＡ−Ａ’線に沿う断面図である。これらの図に示した構造は，図１３または図１４に示した磁気メモリに含まれる１ビット分のメモリセルに対応する。このメモリセルは，記憶素子部分３１１とアドレス選択用トランジスタ部分３１２とを有する。

記憶素子部分３１１は，磁気抵抗効果素子１０と，これに接続された一対の配線３２２，３２４とを有する。磁気抵抗効果素子１０は，上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）である。
一方，アドレス選択用トランジスタ部分３１２には，ビア３２６および埋め込み配線３２８を介して接続されたトランジスタ３３０が設けられている。このトランジスタ３３０は，ゲート３３２に印加される電圧に応じてスイッチング動作をし，磁気抵抗効果素子１０と配線３３４との電流経路の開閉を制御する。
また，磁気抵抗効果素子１０の下方には，書き込み配線３２３が，配線３２２とほぼ直交する方向に設けられている。これら書き込み配線３２２，３２３は，例えばアルミニウム（Ａｌ），銅（Ｃｕ），タングステン（Ｗ），タンタル（Ｔａ）あるいはこれらいずれかを含む合金により形成することができる。

このような構成のメモリセルにおいて，ビット情報を磁気抵抗効果素子１０に書き込むときは，配線３２２，３２３に書き込みパルス電流を流し，それら電流により誘起される合成磁場を印加することにより磁気抵抗効果素子の記録層の磁化を適宜反転させる。
また，ビット情報を読み出すときは，配線３２２と，磁気記録層を含む磁気抵抗効果素子１０と，下電極３２４とを通してセンス電流を流し，磁気抵抗効果素子１０の抵抗値または抵抗値の変化を測定する。
本発明の実施形態に係る磁気メモリは，上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を用いることにより，セルサイズを微細化しても，記録層の磁区を確実に制御して確実な書き込みを確保でき，且つ，読み出しも確実に行うことができる。

ＭＲＡＭ用途において，以下のような実施例が実施可能である。
Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］／ＰｔＭｎ［１５ｎｍ］／ＣｏＦｅ［３．５ｎｍ］／Ｒｕ［０．９ｎｍ］／ＣｏＦｅ［３．５ｎｍ］／ＭｇＯ［１．５ｎｍ］／ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［１ｎｍ］／Ａｌ_２Ｏ_３−ＮｉＦｅのＣＣＰ構造／ＮｉＦｅ［１ｎｍ］／結晶成長処理／ＮｉＦｅ［１ｎｍ］。

ＭＲＡＭ用途においては，磁気抵抗効果をトンネル素子で実現し，ＭＲＡＭのスイッチング手法を高めるためにＣＣＰ構造を用いるなどの提案もなされている（H. Meng and J-P. Wang, IEEE Trans Magn. 41 (10), 2612 (2005)）。この場合には，フリー層１８内部にＣＣＰ構造を設ける必要があるが，するとＣＣＰ上に形成されたフリー層１８の残りの層の結晶性が悪くなることが生じ，スイッチングにばらつきの問題などを引き起こす。

フリー層１８に挿入されたＣＣＰ構造を実現するために前述のＰＩＴ／ＩＡＯ処理，またはＩＡＯ／ＡＩＴ処理のいずれか一方を行うと共に，電流パス１６２の形成後に成膜される磁性層には結晶成長処理を行うことが好ましい。この場合には電流パス１６２を形成する材料が磁性元素を含むので，下部金属層１５，上部金属層１７は特に必要にならず，フリー層１８を形成する材料をそのまま使用することが可能となる。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
磁気抵抗効果膜の具体的な構造や，その他，電極，バイアス印加膜，絶縁膜などの形状や材質に関しては，当業者が公知の範囲から適宜選択することにより本発明を同様に実施し，同様の効果を得ることができる。
例えば，磁気抵抗効果素子を再生用磁気ヘッドに適用する際に，素子の上下に磁気シールドを付与することにより，磁気ヘッドの検出分解能を規定することができる。

また，本発明の実施形態は，長手磁気記録方式のみならず，垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても適用できる。
さらに，本発明の磁気再生装置は，特定の記録媒体を定常的に備えたいわゆる固定式のものでも良く，一方，記録媒体が差し替え可能ないわゆる「リムーバブル」方式のものでも良い。
その他，本発明の実施形態として上述した磁気ヘッドおよび磁気記憶再生装置を基にして，当業者が適宜設計変更して実施しうるすべての磁気抵抗効果素子，磁気ヘッド，磁気記憶再生装置および磁気メモリも同様に本発明の範囲に属する。

本発明の第１の実施の形態に係る磁気抵抗効果素子を表す斜視図である。 図１のスペーサ層，特に，電流パスの近傍を拡大して表す拡大図である。 本発明の第１の比較例を表す断面図である。 本発明の第２の比較例を表す断面図である。 スペーサ層の一例の断面を表す断面図である。 スペーサ層の一例の上面を表す上面図である。 スペーサ層の一例の下面を表す下面図である。 スペーサ層の他の例の断面を表す断面図である。 スペーサ層の他の例の上面を表す上面図である。 スペーサ層の他の例の下面を表す下面図である。 三次元アトムプローブで測定したフリー層のＮｉ原子の濃度分布の一例を表す図である。 図６ＡのＮｉ原子の濃度分布を強調した図である。 フリー層でのＮｉ原子の濃度勾配の一例を表す図である。 磁気抵抗効果素子の製造工程の一例を表すフロー図である。 磁気抵抗効果素子の製造に用いられる成膜装置の概略を示す模式図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアームから先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。 本発明の実施形態に係る磁気メモリの要部を示す断面図である。 図１８のＡ−Ａ’線に沿う断面図である。

符号の説明

１０…スピンバルブ膜，１１…下電極，１２…下地層，１２ｂ…シード層，１２ａ…バッファ層，１３…ピニング層，１４…ピン層，１４１…下部ピン層，１４２…磁気結合層，１４３…上部ピン層，１４５…結晶粒，１５…下部金属層，１６…スペーサ層，１６１…絶縁層，１６２…電流パス，１７…上部金属層，１８…フリー層，１８５…結晶粒，１９…キャップ層，２０…上電極

Claims (18)

1. 磁化方向が実質的に一方向に固着され，５ｎｍ以上，２０ｎｍ以下の第1の結晶粒を有する磁化固着層と，
   前記磁化固着層上に配置され，かつ絶縁層と，この絶縁層を貫通する金属導電体と，を有するスペーサ層と，
   前記スペーサ層上に，前記金属導電体と対向して配置され，かつ磁化方向が外部磁界に対応して変化し，プラズマで処理することにより成長した第２の結晶粒を有する磁化自由層と，を具備し，
   前記第２の結晶粒は前記第１の結晶粒より小さい粒径を有し，前記第１の結晶粒および前記第２の結晶粒がそれぞれ前記金属導電体の直上または直下に配置されている
   ことを特徴とする磁気抵抗効果素子。
2. 前記第２の結晶粒の粒径が，３ｎｍ以上，１０ｎｍ以下であることを特徴とする請求項１記載の磁気抵抗効果素子。
3. 前記第１の結晶粒の粒径が８ｎｍ以上，２０ｎｍ以下であり，前記第２の結晶粒の粒径が３ｎｍ以上，８ｎｍ未満である
   ことを特徴とする請求項１または２に記載の磁気抵抗効果素子。
4. 前記磁化自由層と前記スペーサ層との間に配置され，かつ前記金属導電体と共通の第１の主成分を有する第１の金属層，
   をさらに具備することを特徴とする請求項１乃至３のいずれか1項に記載の磁気抵抗効果素子。
5. 前記第１の主成分が，Ｃｕ，Ａｕ，Ａｇの少なくともいずれかを有する
   ことを特徴とする請求項４記載の磁気抵抗効果素子。
6. 前記第１の金属層の膜厚が，０．２ｎｍ以上，１．５ｎｍ以下であることを特徴とする請求項４または５記載の磁気抵抗効果素子。
7. 前記磁化固着層と前記スペーサ層との間に配置され，かつ前記金属導電体と共通の第２の主成分を有する第２の金属層，
   をさらに具備することを特徴とする請求項１乃至６のいずれか1項に記載の磁気抵抗効果素子。
8. 前記第２の主成分が，Ｃｕ，Ａｕ，Ａｇの少なくともいずれかを有する
   ことを特徴とする請求項７記載の磁気抵抗効果素子。
9. 前記第２の金属層の膜厚が，０．１ｎｍ以上，１．０ｎｍ以下であることを特徴とする請求項７または８記載の磁気抵抗効果素子。
10. 前記第１の金属層が前記第２の金属層より厚い
    ことを特徴とする請求項７乃至９のいずれか1項に記載の磁気抵抗効果素子。
11. 前記磁化固着層が，ｂｃｃ構造のＦｅＣｏ層，またはｆｃｃ構造のＣｏＦｅ層を含み，前記磁化自由層が，ＣｏＦｅ合金層を含む
    ことを特徴とする，請求項１乃至１０のいずれか1項に記載の磁気抵抗効果素子。
12. 前記磁化固着層，前記磁化自由層の少なくともいずれかが，膜面垂直にｆｃｃ（１１１）配向，ｂｃｃ（１１０）配向，ｈｃｐ（００１）配向，ｈｃｐ（１１０）配向の少なくともいずれかで，かつ結晶配向の分散角度が４．０度以内の結晶構造を有する
    ことを特徴とする請求項１乃至１１のいずれか1項に記載の磁気抵抗効果素子。
13. 前記金属導電体が，２ｎｍ以上，６ｎｍ以下の直径を有する
    ことを特徴とする請求項１乃至１２のいずれか1項に記載の磁気抵抗効果素子。
14. 前記金属導電体が結晶構造を有し，前記絶縁層が非結晶構造を有することを特徴とする請求項１乃至１３のいずれか1項に記載の磁気抵抗効果素子。
15. 前記絶縁層が，Ａｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｍｇ，Ｃｒ，およびＺｒからなる群より選択される少なくとも１種の元素を含む酸化物，窒化物，または酸窒化物を有することを特徴とする請求項１乃至１４のいずれか1項に記載の磁気抵抗効果素子。
16. 前記磁化固着層から前記磁化自由層へと向かう電流を流す一対の電極
    をさらに具備することを特徴とする請求項１乃至１５のいずれか1項に記載の磁気抵抗効果素子。
17. 請求項１乃至１６のいずれか1項に記載の磁気抵抗効果素子を具備することを特徴とする磁気ヘッド。
18. 請求項１７記載の磁気ヘッドを具備することを特徴とする磁気ディスク装置。

Images